CN117494821A - 量子电路优化方法、装置、设备、存储介质及程序产品 - Google Patents

量子电路优化方法、装置、设备、存储介质及程序产品 Download PDF

Info

Publication number
CN117494821A
CN117494821A CN202210885994.4A CN202210885994A CN117494821A CN 117494821 A CN117494821 A CN 117494821A CN 202210885994 A CN202210885994 A CN 202210885994A CN 117494821 A CN117494821 A CN 117494821A
Authority
CN
China
Prior art keywords
quantum
circuit
unitary matrix
bit
quantum circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210885994.4A
Other languages
English (en)
Inventor
袁佩
张胜誉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tencent Technology Shenzhen Co Ltd
Original Assignee
Tencent Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tencent Technology Shenzhen Co Ltd filed Critical Tencent Technology Shenzhen Co Ltd
Priority to CN202210885994.4A priority Critical patent/CN117494821A/zh
Priority to EP23845033.2A priority patent/EP4401012A1/en
Priority to PCT/CN2023/096212 priority patent/WO2024021819A1/zh
Publication of CN117494821A publication Critical patent/CN117494821A/zh
Priority to US18/610,133 priority patent/US20240281694A1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/60—Quantum algorithms, e.g. based on quantum optimisation, quantum Fourier or Hadamard transforms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/01—Dynamic search techniques; Heuristics; Dynamic trees; Branch-and-bound

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Databases & Information Systems (AREA)
  • Algebra (AREA)
  • Computational Linguistics (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本申请提供了一种量子电路优化方法、装置、设备、存储介质及程序产品，涉及量子计算技术；该方法包括：将待优化量子电路转换为待处理酉矩阵，并对待处理酉矩阵进行迭代分解，得到第一数量的量子比特均匀控制门；将每个量子比特均匀控制门，分解为第二数量的量子比特对角酉矩阵和第三数量的单量子比特门；在连通图的限制下，为每个量子比特对角酉矩阵确定对应的匹配量子电路；基于第二数量的匹配量子电路和第三数量的单量子比特门，整合得到每个量子比特均匀控制门的目标量子电路；基于第一数量的目标量子电路，连接得到待优化量子电路对应的优化量子电路。通过本申请，能够提高量子电路优化的效果，最终提升量子计算设备的运算效率。

Description

量子电路优化方法、装置、设备、存储介质及程序产品
技术领域
本申请涉及量子计算技术，尤其涉及一种量子电路优化方法、装置、设备、存储介质及程序产品。
背景技术
量子电路中的量子门个数对应了量子算法的运行时间，为了继续提升运算效率，还可以通过对量子电路进行优化，以进一步减少量子算法的运行时间。
然而，超导量子设备中的量子电路存在各种各样的约束，即不仅仅包含无限制和路径限制，还包含树限制、一般的连通图的限制等等，从而对于任意酉矩阵的电路实现，若基于已有无电路限制的量子电路进行推广时，会使得量子电路优化的效果较差。
发明内容
本申请实施例提供一种量子电路优化方法、装置、设备、计算机可读存储介质及计算机程序产品，能够提升量子电路的优化效果。
本申请实施例的技术方案是这样实现的：
本申请实施例提供一种量子电路优化方法，包括：
将待优化量子电路转换为待处理酉矩阵，并对所述待处理酉矩阵进行迭代分解，得到第一数量的量子比特均匀控制门；
将每个所述量子比特均匀控制门，分解为第二数量的量子比特对角酉矩阵和第三数量的单量子比特门；
在连通图的限制下，为每个所述量子比特对角酉矩阵确定对应的匹配量子电路；
基于第二数量的所述匹配量子电路和第三数量的所述单量子比特门，整合得到每个所述量子比特均匀控制门的目标量子电路；
基于第一数量的所述目标量子电路，连接得到所述待优化量子电路对应的优化量子电路。
本申请实施例提供一种量子电路优化装置，包括：
矩阵分解模块，用于将待优化量子电路转换为待处理酉矩阵，并对所述待处理酉矩阵进行迭代分解，得到第一数量的量子比特均匀控制门；
控制门分解模块，用于将每个所述量子比特均匀控制门，分解为第二数量的量子比特对角酉矩阵和第三数量的单量子比特门；
电路实现模块，用于在连通图的限制下，为每个所述量子比特对角酉矩阵确定对应的匹配量子电路；
连接整合模块，用于基于第二数量的所述匹配量子电路和第三数量的所述单量子比特门，整合得到每个所述量子比特均匀控制门的目标量子电路；基于第一数量的所述目标量子电路，连接得到所述待优化量子电路对应的优化量子电路。
在本申请的一些实施例中，所述矩阵分解模块，还用于针对第i次迭代的初始酉矩阵进行矩阵分解，得到第i次迭代的分解结果，第1次迭代的初始酉矩阵为所述待处理酉矩阵；1≤i≤n，n是量子比特的数量；从第i次迭代的分解结果中提取第i次迭代的量子比特均匀控制门，以及第i次迭代的生成酉矩阵；将第i次迭代的生成酉矩阵，确定为第i+1次迭代的初始酉矩阵，继续进行分解；当将i迭代至n时，将n轮迭代所得到的2n-1个量子比特均匀控制门确定为第一数量的所述量子比特均匀控制门。
在本申请的一些实施例中，所述电路实现模块，还用于在所述连通图的限制下，针对n个量子比特分别确定编号信息；依据n个量子比特的所述编号信息，从所述量子比特对角酉矩阵中提取基准对角酉矩阵；所述基准对角酉矩阵的目标位是编码信息为n的量子比特，控制位是编码信息为前n-1的量子比特；依据n个量子比特的所述编号信息，针对所述基准对角酉矩阵，确定对应的基准量子电路；利用CNOT门，对所述待实现对角酉矩阵的基准量子电路进行转换，得到剩余对角酉矩阵所对应的转换量子电路；其中，所述剩余对角酉矩阵是所述量子比特对角酉矩阵中除去所述基准对角酉矩阵之外的对角酉矩阵；利用所述基准对角酉矩阵对应的基准量子电路，以及所述剩余对角酉矩阵对应的转换量子电路，确定为所述量子比特对角酉矩阵的所述匹配量子电路。
在本申请的一些实施例中，所述电路实现模块，还用于针对所述基准对角酉矩阵生成多个量子比特序列；在多个所述量子比特序列的尾部分别增加第一元素，得到多个第一量子比特序列，以及在多个所述量子比特序列的尾部分别增加第二元素，得到多个第二量子比特序列；依据n个量子比特的所述编号信息，针对所述基准对角酉矩阵，确定第一量子电路；其中，所述第一量子电路用于将多个所述第一量子比特序列对应的相位加载到标准基中；依据n个量子比特的所述编号信息，针对所述基准对角酉矩阵，确定第二量子电路；所述第二量子电路用于将多个所述第二量子比特序列对应的相位加载到所述标准基中；利用第一量子电路和第二量子电路，确定所述基准对角酉矩阵的所述基准量子电路。
在本申请的一些实施例中，所述电路实现模块，还用于依据n个量子比特的所述编号信息，确定第j个所述第一量子比特序列的匹配CNOT门；1≤j≤2n-1-1；利用第j+1个所述第一量子比特序列，构造应用在第j个所述第一量子比特序列的匹配CNOT门之后的匹配R量子门；当j达到2n-1-1时，利用2n-1-1个匹配CNOT门和匹配R量子门，交替连接得到候选子电路；确定补充R量子门和补充CNOT门，并利用所述补充R量子门和所述补充CNO T门连接得到补充子电路；利用所述候选子电路，以及所述补充子电路，确定所述第一量子电路。
在本申请的一些实施例中，所述补充R量子门基于第1个量子比特序列确定得到，所述补充CNOT门的控制位是编号信息为1的量子比特，目标位是编号信息为n的量子比特；第j个所述第一量子比特序列的匹配CNOT门的控制位对应的编号信息由n与j计算得到，目标位是编号信息为n的量子比特。
在本申请的一些实施例中，所述电路实现模块，还用于针对所述基准对角酉矩阵，确定待实现对角酉矩阵；其中，所述待实现对角酉矩阵对应n-1个量子比特；利用变换电路，将所述待实现酉矩阵对应的第一量子比特集合中的量子态，置换到第二量子比特集合上，得到置换对角酉矩阵；依据n个量子比特的所述编号信息，递归得到所述置换对角酉矩阵对应的置换量子电路；将所述变换电路、所述置换量子电路，以及所述变换电路对应的逆变换电路的连接结果，确定为所述第二量子电路；其中，所述逆变换电路用于将第二量子比特集合中的量子态，置换到所述第一量子比特集合中。
在本申请的一些实施例中，所述电路实现模块，还用于针对第j个量子比特序列，确定待翻转量子比特，并将所述待翻转量子比特上的元素进行翻转，得到第j+1个量子比特序列；其中，2≤j≤2n-1，第1个量子比特序列是利用n-1个第二元素排列而成；当j达到2n-1时，将2n-1个量子比特序列确定为所述基准对角酉矩阵的多个所述量子比特序列。
在本申请的一些实施例中，所述电路实现模块，还用于从所述连通图中抽取目标树；所述目标树是所述连通图中的任意一个生成树，每个量子比特对应所述目标树中的一个顶点；对所述目标树中的每个节点进行编号，得到每个节点所对应的顶点编号；将每个节点所对应的顶点编号，确定为每个节点所对应的量子比特的编号信息。
在本申请的一些实施例中，所述电路实现模块，还用于针对所述目标树中的每个节点生成初始化编号；当第n-k+2个节点不存在子节点或者编号为初始化编号的子节点时，从已编号节点中查询符合查询条件的目标节点，并将所述目标节点最左侧的子节点确定为第n-k+1个节点；其中，所述查询条件为编号最大，且存在编号为初始化编号的子节点的节点；3≤k≤n，第n个节点是所述目标树的根节点，第n-1个节点是所述根节点最左侧的节点；当第n-k+2个节点存在子节点，且所述子节点的编号为初始化编号时，将编号为初始化编号的子节点中最左侧的子节点，确定为第n-k+1个节点。
本申请实施例提供一种量子计算机设备，所述量子计算设备包括优化量子电路，所述优化量子电路通过本申请实施例提供的量子电路优化方法实现。
本申请实施例提供一种电子设备，包括：
存储器，用于存储可执行指令；
处理器，用于执行所述存储器中存储的可执行指令时，实现本申请实施例提供的量子电路优化方法。
本申请实施例提供一种计算机可读存储介质，存储有可执行指令，用于引起处理器执行时，实现本申请实施例提供的量子电路优化方法。
本申请实施例提供一种计算机程序产品，包括计算机程序或指令，所述计算机程序或指令被处理器执行时实现本申请实施例提供的量子电路优化方法。
本申请实施例具有以下有益效果：电子设备先针对待优化量子电路转换所得到的待处理酉矩阵进行迭代分解，再对分解得到的量子比特均匀控制门进行分解，得到量子比特对角酉矩阵和单量子比特门，以实现递归地将量子电路优化问题转换为量子比特对角酉矩阵的量子电路实现问题，并在连通图的限制下，针对量子比特对角酉矩阵确定匹配量子电路，最终基于匹配量子电路和单量子比特门整合得到优化量子电路，从而得到在连通图的限制下的最优的量子电路，即运算速度更快的优化量子电路，也就提升了量子电路优化的效果。并且，当所得到的优化量子电路应用到量子计算设备中时，会使得量子计算设备的运算速度加快，也就提高了量子计算设备的运算效率。
附图说明
图1是图限制的示意图；
图2是本申请实施例提供的量子电路优化系统的架构示意图；
图3是本申请实施例提供的图2中的服务器的结构示意图；
图4是本申请实施例提供的量子电路优化方法的一个流程示意图；
图5是本申请实施例提供的n-量子比特均匀控制门的示意图；
图6是本申请实施例提供的对量子比特均匀控制门进行分解的示意图；
图7是本申请实施例提供的连通图的示意图；
图8是本申请实施例提供的对待处理酉矩阵的分解结果示意图；
图9是本申请实施例提供的量子电路优化方法的另一个流程示意图；
图10是本申请实施例提供的量子电路优化方法的又一个流程示意图；
图11是本申请实施例提供的匹配量子电路的示意图；
图12是本申请实施例提供的对量子比特进行编号的示意图；
图13是本申请实施例提供的CNOT门在路径限制下的电路实现的示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述，所描述的实施例不应视为对本申请的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
在以下的描述中，所涉及的术语“第一\第二\第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
对本申请实施例进行进一步详细说明之前，对本申请实施例中涉及的名词和术语进行说明，本申请实施例中涉及的名词和术语适用于如下的解释。
1)量子计算(Quantum Computation)，利用量子态的叠加和纠缠等性质快速完成计算任务的一种计算方式。
2)量子电路(Quantum Circuit)，量子计算的一种描述模型，由量子比特以及在量子比特上的量子操作组成。
量子电路由一系列的量子门和测量序列组成，量子门用于完成计算，测量序列用于测量计算结果。
3)量子比特(Qubit)，是量子信息的承载形式。
4)量子门(Quantum Gate)，是一个基本的，操作一个小数量的量子比特的量子线路。常见的量子门针对一个或两个量子比特进行操作，针对一个量子比特进行操作的量子门为单量子比特门，针对两个量子比特进行操作的量子门为双量子比特门。下面，通过下表示出常用的量子门及其定义。
5)酉矩阵(Unitray Matrix)，也称为幺正矩阵，用于表示量子门。也即，任意一个量子门都能表示为一个酉矩阵。
6)基于，用于表示所执行的操作依赖的条件或状态，当满足依赖的条件或状态时，所执行的一个或多个操作可以是实时的，也可以具有设定的延迟。
量子计算由于其具有快速完成计算任务的特点，能够帮助解决一些经典计算机难以解决解决的问题。例如，针对大数分解问题，使用量子计算能够使得计算效率得到指数级的提升。
由于量子电路中的量子门个数对应了量子算法的运行时间，为了继续提升运算效率，还可以通过对量子电路进行优化，以进一步减少量子算法的运行时间。
在嘈杂的中尺度量子时代(Noisy intermediate-scale quantum Era，NISQera)，超导量子设备中的双量子比特门(例如CNOT门)的实现会受到限制，例如，仅仅允许作用在特定的量子比特对上，这种限制在本申请实施例中被称为图限制。
示例性的，图1是图限制的示意图。图1中的图限制分为路径限制1-1、树限制1-2和砖墙形状限制1-3。图1中的顶点代表量子比特，边表示量子比特的连接关系，图限制即为只能在相连的两个量子比特上应用双量子比特门。例如，路径限制1-1中的0和1相连，可以应用CNOT门，0和4不相连，不能应用CNOT门；树限制1-2中的1和3相连，可以应用CNOT门，2和6不相连，不能应用CNOT门；砖墙形状限制1-3中4和15相连，可以应用CNOT门，15和16不相连，不能应用CNOT门。
由于任意量子电路可以转化为一个酉矩阵，因此优化量子电路的大小可以转换为任意酉矩阵的量子电路的实现问题。因此，在一般图限制G＝(V，E)下量子态制备的问题可以定义为：给定任意酉矩阵n量子比特电路CUS满足：
其中，n量子比特电路CUS由单量子比特门和CNOT门构成，且CNOT门的摆放受到G＝(V，E)的限制，也即在量子电路的设计中，仅允许使用单量子比特门和CNOT门，且CNOT仅允许作用在两个相邻的量子比特上。
相关技术中，针对量子电路的优化问题，解决了在无电路限制下的任意酉矩阵的量子电路的实现，以及在路径限制下的特殊问题的量子电路的实现，然后由这无电路限制的量子电路推广得到最优的量子电路。然而，超导量子设备中的量子电路存在各种各样的约束，即不仅包含无限制和路径限制，还包含树限制、一般的连通图的限制等等，从而对于任意酉矩阵的电路实现，若基于已有无电路限制的量子电路进行推广时，是难以得到渐进意义下的最优的量子电路的，最终使得量子电路优化的效果较差。
本申请实施例提供一种量子电路优化方法、装置、设备、计算机可读存储介质及计算机程序产品，能够提高量子电路优化的效果。下面说明本申请实施例提供的用于量子电路优化的电子设备的示例性应用，本申请实施例提供的电子设备可以实施为各种类型的终端，也可以实施为服务器。下面，将说明电子设备实施为服务器时的示例性应用。
参见图2，图2是本申请实施例提供的量子电路优化系统的架构示意图，为实现支撑一个量子电路优化应用，在量子电路优化系统100中，终端400和量子计算设备500通过网络300连接服务器200，网络300可以是广域网或者局域网，又或者是二者的组合。
终端400用于依据所要解决的问题，生成待优化量子电路，并将待优化量子电路发送给服务器200。
服务器200用于将待优化量子电路转换为待处理酉矩阵，并对待处理酉矩阵进行迭代分解，得到第一数量的量子比特均匀控制门；将每个量子比特均匀控制门，分解为第二数量的量子比特对角酉矩阵和第三数量的单量子比特门；在连通图的限制下，为每个量子比特对角酉矩阵确定对应的匹配量子电路；基于第二数量的匹配量子电路和第三数量的单量子比特门，整合得到每个量子比特均匀控制门的目标量子电路；基于第一数量的目标量子电路，连接得到待优化量子电路对应的优化量子电路，实现量子电路优化的过程。
服务器200还用于将优化量子电路应用到量子计算设备500中(例如将优化量子电路传输至量子芯片制造仪器，制造优化量子电路对应的量子芯片，并基于量子芯片配置得到量子计算设备)，以通过优化量子电路提升量子计算设备500的运算效率。
在一些实施例中，服务器200可以是独立的物理服务器，也可以是多个物理服务器构成的服务器集群或者分布式系统，还可以是提供云服务、云数据库、云计算、云函数、云存储、网络服务、云通信、中间件服务、域名服务、安全服务、CDN、以及大数据和人工智能平台等基础云计算服务的云服务器。终端400可以是智能手机、平板电脑、笔记本电脑、台式计算机等，但并不局限于此。
参见图3，图3是本申请实施例提供的图2中的服务器(电子设备的一种实施)的结构示意图，图3所示的服务器200包括：至少一个处理器210、存储器250、至少一个网络接口220和用户接口230。服务器200中的各个组件通过总线系统240耦合在一起。可理解，总线系统240用于实现这些组件之间的连接通信。总线系统240除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图3中将各种总线都标为总线系统240。
处理器210可以是一种集成电路芯片，具有信号的处理能力，例如通用处理器、数字信号处理器(DSP，Digital Signal Processor)，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等，其中，通用处理器可以是微处理器或者任何常规的处理器等。
用户接口230包括使得能够呈现媒体内容的一个或多个输出装置231，包括一个或多个扬声器和/或一个或多个视觉显示屏。用户接口230还包括一个或多个输入装置232，包括有助于用户输入的用户接口部件，比如键盘、鼠标、麦克风、触屏显示屏、摄像头、其他输入按钮和控件。
存储器250可以是可移除的，不可移除的或其组合。示例性的硬件设备包括固态存储器，硬盘驱动器，光盘驱动器等。存储器250可选地包括在物理位置上远离处理器210的一个或多个存储设备。
存储器250包括易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。非易失性存储器可以是只读存储器(ROM，Read Only Me mory)，易失性存储器可以是随机存取存储器(RAM，Random Access Memor y)。本申请实施例描述的存储器250旨在包括任意适合类型的存储器。
在一些实施例中，存储器250能够存储数据以支持各种操作，这些数据的示例包括程序、模块和数据结构或者其子集或超集，下面示例性说明。
操作系统251，包括用于处理各种基本系统服务和执行硬件相关任务的系统程序，例如框架层、核心库层、驱动层等，用于实现各种基础业务以及处理基于硬件的任务；
网络通信模块252，用于经由一个或多个(有线或无线)网络接口220到达其他电子设备，示例性的网络接口220包括：蓝牙、无线相容性认证(Wi-Fi)、和通用串行总线(USB，Universal Serial Bus)等；
呈现模块253，用于经由一个或多个与用户接口230相关联的输出装置231(例如，显示屏、扬声器等)使得能够呈现信息(例如，用于操作外围设备和显示内容和信息的用户接口)；
输入处理模块254，用于对一个或多个来自一个或多个输入装置232之一的一个或多个用户输入或互动进行检测以及翻译所检测的输入或互动。
在一些实施例中，本申请实施例提供的量子电路优化装置可以采用软件方式实现，图3示出了存储在存储器250中的量子电路优化装置255，其可以是程序和插件等形式的软件，包括以下软件模块：矩阵分解模块2551、控制门分解模块2552、电路实现模块2553和连接整合模块2554，这些模块是逻辑上的，因此根据所实现的功能可以进行任意的组合或进一步拆分。将在下文中说明各个模块的功能。
在另一些实施例中，本申请实施例提供的量子电路优化装置可以采用硬件方式实现，作为示例，本申请实施例提供的量子电路优化装置可以是采用硬件译码处理器形式的处理器，其被编程以执行本申请实施例提供的量子电路优化方法，例如，硬件译码处理器形式的处理器可以采用一个或多个应用专用集成电路(ASIC，Application SpecificIntegrated Circuit)、DSP、可编程逻辑器件(PLD，Programmable Logic Device)、复杂可编程逻辑器件(CPLD，Complex Programmable Logic Device)、现场可编程门阵列(FPGA，Field-Programma ble Gate Array)或其他电子元件。
在一些实施例中，终端或服务器可以通过运行计算机程序来实现本申请实施例提供的量子电路优化方法。举例来说，计算机程序可以是操作系统中的原生程序或软件模块；可以是本地(Native)应用程序(APP，Application)，即需要在操作系统中安装才能运行的程序，如电路优化APP；也可以是小程序，即只需要下载到浏览器环境中就可以运行的程序；还可以是能够嵌入至任意APP中的小程序。总而言之，上述计算机程序可以是任意形式的应用程序、模块或插件。
本申请实施例提供一种量子计算设备，该量子计算设备包括优化量子电路，该优化量子电路通过本申请实施例提供的量子电路优化方法实现。
在说明本申请实施例提供的量子优化方法之前，首先对本申请实施例所涉及到的基本符号进行说明：[n]表示集合{1，2，...，n}；表示二元域且表示二元域下的加法；对于任意x＝(x1，...，xn)T，y＝(y1，...，yn)T∈{0，1}n，内积其中加法和乘法均定义在二元域上；0n和1n表示长度为n且元素为全0和全1的向量；集合S是量子比特的编号信息的集合，|ψ〉S表示量子态|ψ〉由集合S中的量子比特组成，如果S＝{q}，则将|ψ〉S简单记为|ψ)q；如果集合S，T满足定义
下面，将结合本申请实施例提供的电子设备的示例性应用和实施，以及涉及到的基本符号，说明本申请实施例提供的量子电路优化方法。
参见图4，图4是本申请实施例提供的量子电路优化方法的一个流程示意图，将结合图4示出的步骤进行说明。
S101、将待优化量子电路转换为待处理酉矩阵，并对待处理酉矩阵进行迭代分解，得到第一数量的量子比特均匀控制门。
本申请实施例是在连通图的限制下，对待优化量子电路进行优化的场景下实现的，以通过对待优化量子电路进行优化，得到能够实现与待优化量子电路相同的功能，但是量子门更少(也就是所需的计算时间更少)的优化量子电路。每个量子电路都有对应的酉矩阵，本申请实施例中，电子设备先针对待处理量子电路进行酉矩阵的转换，所得到的酉矩阵就是待处理酉矩阵。由于具有待优化量子电路结构较为复杂，在不改变功能的前提，且受到连通图限制的前提下是难以对电路进行优化的，而酉矩阵的量子电路实现过程较为简单，因此，本申请实施例中，是将优化量子电路的大小转换为任意酉矩阵的量子电路实现的问题。
可以理解的是，待优化量子电路所作用的量子比特的数量，可以根据实际情况进行设置，例如设置为n(n为正整数)。本申请实施例中，以待优化量子电路应用在n个量子比特为例，对量子电路优化的过程进行说明。
当待优化量子电路作用在n个量子比特上时，待处理酉矩阵就是n-量子比特酉矩阵，从而，针对待优化量子电路的优化问题，就是在连通图限制下实现n-量子比特酉矩阵的所对应的量子电路。
电子设备从待处理酉矩阵中分解所得到的量子比特均匀控制门所对应的量子比特的数量，与待处理酉矩阵所对应的量子比特的数量是相同的，也即，当待处理酉矩阵是n-量子比特酉矩阵时，电子设备会将n-量子比特酉矩阵进行n次的迭代分解，每次迭代分解时都会得到一个或多个n-量子比特均匀控制门(n-qubit Uniformly Controlled Gate，UCG)，以及需要继续进行分解的量子比特酉矩阵，电子设备继续对所得到的量子比特酉矩阵进行分解，如此迭代，直至完成n次的迭代分解时，得到第一数量的n-量子比特均匀控制门。
需要说明的是，n-量子比特均匀控制门的作用是，在2n-1种不同的控制下，在目标位上作用不同的单量子比特门。示例性的，图5是本申请实施例提供的n-量子比特均匀控制门的示意图，集合S＝{s1，s2，...，sn-1}表示控制位量子比特的编号，t表示目标位量子比特的编号，n-量子比特均匀控制门包含了一系列的单量子比特门当单量子比特门为旋转门Rz(θ)时，那么则为n量子比特对角酉矩阵，记为
S102、将每个量子比特均匀控制门，分解为第二数量的量子比特对角酉矩阵和第三数量的单量子比特门。
由于量子比特均匀控制门中的任意的对角矩阵，都可以分解为旋转门Rz(θ)、Hadmard门H、相位门S和逆相位门电子设备通过对每个对角矩阵进行分解，实现对量子比特均匀控制门的分解，得到量子比特对角酉矩阵和单量子比特门。而由于单量子比特门的量子电路是已知的，因此，本申请实施例中是基于对待处理酉矩阵的迭代分解，以及对量子比特均匀控制门的分解，将待处理酉矩阵的实现问题进一步转化为量子比特对角酉矩阵的电路实现问题(对角酉矩阵相对应酉矩阵更易实现)。
更详细的，任意n-量子比特均匀控制门的每个对角元素均为对角矩阵：
针对任意的对角矩阵，可以进行如下的分解：
那么，任意的n-量子比特均匀控制门可以分解为如下的形式：
其中，表示n-1量子比特的单位算子(表示规模为2n-1×2n-1的单位矩阵，2n-1×2n-1规模的算子可以应用在n-1量子比特上实现)。A1，A2，A4和A6均为n-量子比特的对角酉矩阵，Hadmard门H、相位门S和逆相位门均为单量子比特门。Δ1和Δ2可以合并为一个n量子比的对角酉矩阵，因此，电子设备针对任意一个量子比特均匀控制门，可以分解得到3个(第二数量)n-量子比特对角酉矩阵和4个(第三数量)单量子比特门。
示例性的，图6是本申请实施例提供的对量子比特均匀控制门进行分解的示意图。电子设备对从待处理酉矩阵中分解得到的n-量子比特均匀控制门进行分解(集合S＝{s1，s2，...，sn-1}表示控制位量子比特的编号，t表示目标位量子比特的编号)，得到3个n-量子比特对角酉矩阵，即和(其中，对应上式中的A6，对应上式中的A4，是上式中A1和A2的合并)，以及4个单量子比特门，从左至右分别为H、H和S。可见，电子设备只需要实现n-量子比特对角酉矩阵和的电路，即R1、R2和R3，就能够实现n-量子比特均匀控制门的电路U。
S103、在连通图的限制下，为每个量子比特对角酉矩阵确定对应的匹配量子电路。
本申请实施例中，电子设备需要在连通图的限制下，实现量子比特对角酉矩阵的电路，将所得到的电路记为匹配量子电路。电子设备基于连通图对n个量子比特确定编号信息，依据编号信息确定量子比特对，并通过在量子比特对应用的双量子比特门，递归实现量子比特对角酉矩阵的匹配量子电路。
需要说明的是，连通图限制是指量子电路中的双量子比特门仅允许作用在图中有边相连的两个量子比特下。示例性的，图7是本申请实施例提供的连通图的示意图，连通图G＝(V，E)中的V＝{q1，q2，...，q5}是指图中n个顶点的集合，E表示图中边的集合。若用图G的顶点表示量子电路中的量子比特，那么在图G的限制下，双量子比特门(例如CNOT门)仅仅允许作用在量子比特对(q1，q2)，(q2，q3)，(q2，q4)，(q4，q5)上。
基于连通图所得到的编号信息存在一个优点，即编号信息为k∈[n]([n]是n个量子比特的编号信息的集合)的量子比特到编号信息为n的量子比特的距离不会超过n-k，如此，能够限制双量子比特门在路径限制下电路实现时的电路大小，从而限制匹配量子电路的大小。
S104、基于第二数量的匹配量子电路和第三数量的单量子比特门，整合得到每个量子比特均匀控制门的目标量子电路。
单量子比特门是已知的量子电路，电子设备基于上述步骤中所求得的受到连通图限制的匹配量子电路之后，会将匹配量子电路和单量子比特门按照顺序(该顺序即为将量子比特均匀控制门进行分解所得到的量子比特对角酉矩阵和单量子比特门的顺序，例如图6的顺序)进行连接整合，就能够得到每个量子比特均匀控制门的目标量子电路。最终，电子设备会得到与多个量子比特均匀控制门一一对应的多个的目标量子电路。
S105、基于第一数量的目标量子电路，连接得到待优化量子电路对应的优化量子电路。
电子设备将多个目标量子电路，按照第一数量的量子比特均匀控制门的顺序进行相接，就能够得到用于待优化量子电路的优化量子电路。由上述内容可知，优化量子电路所需要的运算时间，少于待优化量子电路的运算时间。
可以理解的是，相比于相关技术中，从无电路限制的量子电路推广得到最优的量子电路，存在难以得到渐进意义下的最优量子电路，使得量子电路优化的效果较差的问题，本申请实施例中，电子设备先针对待优化量子电路转换所得到的待处理酉矩阵进行迭代分解，再对分解得到的量子比特均匀控制门进行分解，得到量子比特对角酉矩阵和单量子比特门，以实现递归地将量子电路优化问题转换为量子比特对角酉矩阵的量子电路实现问题，并在连通图的限制下，针对量子比特对角酉矩阵确定匹配量子电路，最终基于匹配量子电路和单量子比特门整合得到优化量子电路，从而得到在连通图的限制下的最优的量子电路，即运算速度更快的优化量子电路，也就提升了量子电路优化的效果。并且，当所得到的优化量子电路应用到量子计算设备中，会使得量子计算设备的运算速度加快，也就提高了量子计算设备的运算效率。
在本申请的一些实施例中，对待处理酉矩阵进行迭代分解，得到多个量子比特均匀控制门，可以通过如下处理过程实现：针对第i次迭代的初始酉矩阵进行矩阵分解，得到第i次迭代的分解结果，第1次迭代的初始酉矩阵为待处理酉矩阵；从第i次迭代的分解结果中提取第i次迭代的量子比特均匀控制门，以及第i次迭代的生成酉矩阵；将第i次迭代的生成酉矩阵，确定为第i+1次迭代的初始酉矩阵，继续进行分解；当将i迭代至n时，将n轮迭代所得到的2n-1个量子比特均匀控制门确定为第一数量的量子比特均匀控制门。
需要说明的是，1≤i≤n，n是量子比特的数量。第i次迭代的量子比特均匀控制门中的第i位是目标位，剩余的n-1位均为控制位，第i次迭代的生成酉矩阵对应的量子比特会比第i次迭代的初始酉矩阵对应的量子比特减少一个。
例如，当任意n-量子比特酉矩阵对应的n个量子比特分别标记为{1，2，...，n}时，电子设备可对n-量子比特酉矩阵进行cosine-sine分解，得到如下形式的分解结果：
其中，为(n-1)-量子比特酉矩阵(即第1轮迭代的生成酉矩阵)，均为对角矩阵，且对角元素分别为和 是目标位为第1个量子比特的n-量子比特均匀控制门(第1次迭代的量子比特均匀控制门)，记为从而第1次迭代的cosine-sine分解可以写为：
由于Vn-1，1，Vn-1，2，V′n-1，1，V′n-1，2为(n-1)-量子比特酉矩阵，可以继续进行cosine-sine分解，得到如下形式：
其中，L′n-2，1(i)，L′n-2，1(i)，Rn-2，1(i)，Rn-2，2(i)，R′n-2，1(i)，R′n-2，1(i)为(n-2)量子比特酉矩阵(第2次迭代的生成酉矩阵)， 为对角矩阵，对角元素分别为 和 因此，矩阵U可以展开为如下形式：
需要说明的是，第2个矩阵和第6个矩阵是目标位为第2个量子比特的n-量子比特均匀控制门剩余的矩阵(第2次迭代的生成酉矩阵)是需要继续进行cosine-sine分解的对角矩阵(第3轮迭代的初始酉矩阵)。
如此反复迭代，直至将i迭代至n，可以得到U的最终展开式，其由2n-1个n-量子比特均匀控制门的累乘得到。从而，U可以写为：
其中，ζ(i)是由标尺函数计算得到。标尺函数的定义为：ζ(n)＝max{k：且2k-1|n}(表示不能整除，|表示可以整除)。
示例性的，图8是本申请实施例提供的对待处理酉矩阵的分解结果示意图。其中，待处理酉矩阵对应3个量子比特(记为1、2和3)，即待处理酉矩阵为3-量子比特酉矩阵，电子设备对其进行分解，可以得到7个3-量子比特均匀控制门，即(目标位是第3个量子比特，控制位是第1个和第2个量子比特)、(目标位是第2个量子比特，控制位是第1个量子比特和第3个量子比特)、和
由上述内容可见，电子设备只需要实现n-量子比特均匀控制门在连通图的限制下的电路，就能够实现待处理酉矩阵在连通图的限制下的量子电路。而结合上述内容S102中将n-量子比特均匀控制门分解为n-量子比特对角酉矩阵可知，只需要实现n-量子比特对角酉矩阵的匹配量子电路，就能够得到n-量子比特均匀控制门的目标量子电路，进而得到待处理酉矩阵在连通图的限制下的量子电路。
下面，对连通图限制下实现量子比特对角酉矩阵对应的匹配量子电路的过程进行说明。
参见图9，图9是本申请实施例提供的量子电路优化方法的另一个流程示意图。在本申请的一些实施例中，在连通图的限制下，为每个量子比特对角酉矩阵确定对应的匹配量子电路，即S103的具体实现过程，可以包括：S1031-S1035，如下：
S1031、在连通图的限制下，针对n个量子比特分别确定编号信息。
S1032、依据n个量子比特的编号信息，从量子比特对角酉矩阵中提取基准对角酉矩阵。其中，基准对角酉矩阵的目标位是编码信息为n的量子比特，控制位是编码信息为前n-1的量子比特。
S1033、依据n个量子比特的编号信息，针对基准对角酉矩阵，确定对应的基准量子电路。
S1034、利用CNOT门，对基准量子电路进行转换，得到剩余对角酉矩阵所对应的转换量子电路。
需要说明的是，剩余对角酉矩阵是量子比特对角酉矩阵中除去基准对角酉矩阵之外的对角酉矩阵。
S1035、利用基准对角酉矩阵对应的基准量子电路，以及剩余对角酉矩阵对应的转换量子电路，确定为量子比特对角酉矩阵的匹配量子电路。
由于不同的n-量子比特均匀控制门的控制位、目标位可能存在不同，从不同的n-量子比特均匀控制门所分解得到的n-量子比特对角酉矩阵的目标位、控制位可能存在不同。而对于对角酉矩阵和对角酉矩阵可以通过电路大小不超过O(n)的CNOT电路进行相互转换，因此，电子设备可以选择作为基准对角酉矩阵，确定匹配量子电路，然后再基于CNOT门转换得到剩余对角酉矩阵的转换量子电路，从而就能够得到任意n-量子比特对角酉矩阵的匹配量子电路。
在对基准对角酉矩阵，即确定匹配量子电路之前，首先引入基准对角酉矩阵在标准基下的变换的定义：
其中，|x>是标准基，是实数集。针对实数集，可以进行如下的定义：{αs：s∈{0，1}n-{0n}}：
为了方便，可以定义接下来，对的匹配量子电路的实现进行说明。
参见图10，图10是本申请实施例提供的量子电路优化方法的又一个流程示意图。在本申请的一些实施例中，依据n个量子比特的编号信息，针对基准对角酉矩阵，确定对应的基准量子电路，即S1033的具体实现过程，可以包括：S1033a-S1033e，如下：
S1033a、针对基准对角酉矩阵生成多个量子比特序列。
例如，当基准对角酉矩阵为时，电子设备会构造2n-1个长度为n-1的量子比特序列：c1，c2，c3，...，c2 n-1。
S1033b、在多个量子比特序列的尾部分别增加第一元素，得到多个第一量子比特序列，以及在多个量子比特序列的尾部分别增加第二元素，得到多个第二量子比特序列。
第一元素可以取1，第二元素可以取0，这样，电子设备就是将每个长度为n-1的量子比特序列，扩展为2个长度为n的量子比特序列。例如，当多个量子比特序列分别为00，01，10，11时，多个第量子一比特序列可以为001，011，101，111，多个第二量子比特序列可以为000，010，100，110。
S1033c、依据n个量子比特的编号信息，针对基准对角酉矩阵，确定第一量子电路；其中，第一量子电路用于将多个第一量子比特序列对应的相位加载到标准基中。
当第一元素为1时，电子设备也就是实现用于在末尾补入1之后的第一量子比特序列所对应的相位加载到标准基的量子电路，该量子电路即为第一量子电路。结合上述定义的基准对角酉矩阵在标准基下的变换和实数集，本步骤中，电子设备就是要确定实现变换 量子电路。
其中，c是指多个量子比特序列的统称，c1是在多个量子比特序列的尾部分别补1所得到的第一量子比特序列的统称，αc1是基于第一量子比特序列所得到的实数集。
更详细的，依据n个量子比特的编号信息，针对基准对角酉矩阵，确定第一量子电路，可以通过以下处理实现：依据n个量子比特的所述编号信息，确定应第j个第一量子比特序列上匹配CNOT门；利用第j+1个第一量子比特序列，构造应用在第j个第一量子比特序列的匹配CNOT门之后的匹配R量子门；当j达到2n-1-1时，利用2n-1-1个匹配CNOT门和匹配R量子门，交替连接得到候选子电路；确定补充R量子门和补充CNOT门，并利用补充R量子门和补充CNOT门连接得到补充子电路；利用候选子电路，以及所述补充子电路，确定第一量子电路。1≤j≤2n-1-1，2n-1是第一量子比特序列的数量。
其中，匹配CNOT门的目标位为编号信息为n的量子比特，控制位为编号信息为n-ζ(j)的量子比特，即电子设备在编号信息为n的量子比特和编号信息为n-ζ(j)(ζ(j)由上述标尺函数的定义计算得到)的量子比特上应用CNOT门，该CNOT门用于对第一量子比特序列进行处理。换句话说，第j个第一量子比特序列的匹配CNOT门的控制位对应的编号信息由n与j计算得到，目标位是编号信息为n的量子比特。
还需要说明的是，补充R量子门基于第1个量子比特序列确定得到，补充CNOT门的控制位是编号信息为1的量子比特，目标位是编号信息为n的量子比特。
示例性的，式(2)是第一量子电路的公式示意：
公式(2)可以由以下过程实现：
S1033d、依据n个量子比特的编号信息，针对基准对角酉矩阵，确定第二量子电路；第二量子电路用于将多个第二量子比特序列对应的相位加载到标准基中。
当第二元素为0时，电子设备就是实现用于在末尾补入0之后的第二比特序列所对应的相位加载到标准基的量子电路，从而得到第二量子电路。结合上述定义的基准对角酉矩阵在标准基下的变换和实数集，电子设备是要将实现的量子电路，作为第二量子电路。
其中，c0是在多个比特序列的末尾补0所得到的第二量子比特序列。αc0是基于第二量子比特序列所确定出的实数集。
实现其实就是实现在量子比特集合[n-1]上的(n-1)-量子比特对角酉矩阵(待实现对角酉矩阵)，即
而由于量子比特集合[n-1](第一量子比特集合)生成的图不一定是连通图，但是量子比特集合[n]-{1}生成的图是连通图，因此，为了实现可以将通过交换电路将量子比特集合[n-1]中的量子态置换到量子比特集合[n]-{1}上(第二量子比特集合)，得到(置换对角酉矩阵)，实现的量子电路(置换量子电路)，最后再利用逆变换电路将量子比特转换为初始位置，即原先的量子态。其中，由于受到连通图的限制，可以依据编号信息来应用CNOT门，从而递归实现对应的电路，例如，继续针对构造量子比特序列，并通过在末尾分别补0和补1得到的第一量子比特序列和第二量子比特序列，然后按照与S1033c的过程类似的方式，确定对应的第一量子电路，按照本步骤的方法，递归确定的第二量子电路，从而得到的匹配量子电路。
由此可见，依据n个量子比特的编号信息，针对基准对角酉矩阵，确定第二量子电路，可以通过如下处理实现：针对基准对角酉矩阵，确定待实现对角酉矩阵，其中，待实现对角酉矩阵对应n-1个量子比特；利用变换电路，将待实现酉矩阵对应的第一量子比特集合中的量子态，置换到第二量子比特集合上，得到置换对角酉矩阵；依据n个量子比特的编号信息，递归得到置换对角酉矩阵对应的置换量子电路；将变换电路、置换量子电路，以及变换电路对应的逆变换电路的连接结果，确定为第二量子电路；其中，逆变换电路用于将第二量子比特集合中的量子态，置换到所述第一量子比特集合中
S1033e、利用第一量子电路和第二量子电路，确定基准对角酉矩阵的匹配量子电路。
电子设备先将第一量子电路作用在n个量子比特上，然后再将第二量子电路同时作用在n个量子比特上，所得到的整体电路就是匹配量子电路。也可以说，电子设备将第一量子电路和第二量子电路进行连接，得到了匹配量子电路。
示例性的，图11是本申请实施例提供的匹配量子电路的示意图。针对编号信息分别为1、2、......、n-1、n的量子比特上，应用第一量子电路，和第二量子电路，其中第二量子电路包括转换电路P、置换量子电路和逆转换电路
在本申请的一些实施例中，针对基准对角酉矩阵生成多个量子比特序列，可以通过以下处理实现：针对第j个量子比特序列，确定待翻转量子比特，并将待翻转量子比特上的元素进行翻转，得到第j+1个量子比特序列；当j达到2n-1时，将2n-1个量子比特序列确定为基准对角酉矩阵的多个量子比特序列。
需要说明的是，2≤j≤2n-1，第1个量子比特序列是利用n-1个第二元素排列而成，例如n-1个0排列而成的。待翻转量子比特是由n和j的标尺函数值相减得到的。
也即，c1＝0n-1，当时，比特序列cj由cj-1翻转第n-ζ(j-1)位得到。结合标尺函数的性质，可知，c1由翻转第1位得到，并且
在本申请的一些实施例中，在连通图的限制下，针对n个量子比特分别确定编号信息，可以通过以下处理实现：从连通图中抽取目标树；对目标树中的每个节点进行编号，得到每个节点所对应的顶点编号；将每个节点所对应的顶点编号，确定为每个节点所对应的量子比特的编号信息。其中，目标树是连通图中的任意一个生成树，每个量子比特对应目标树中的一个顶点。
也即，电子设备从连通图G＝(V，E)中任意抽取一个生成树，基于该生成树对n个量子进行编号。其中，生成树的顶点是连通图G＝(V，E)中的全部顶点，边是连通图G＝(V，E)中的边的一部分，即V(G′)＝V(G)，且同时满足边集E(G′)中的所有边既能够使得全部顶点连通，而又不形成回路。
更详细的，对目标树中的每个节点进行编号，得到每个节点所对应的顶点编号，可以通过以下步骤实现：针对目标树中的每个节点生成初始化编号；当第n-k+2个节点不存在子节点或者编号为初始化编号的子节点时，从已编号节点中查询符合查询条件的目标节点，并将目标节点最左侧的子节点确定为第n-k+1个节点；当第n-k+2个节点存在子节点，且子节点的编号为初始化编号时，将编号为初始化编号的子节点中最左侧的子节点，确定为第n-k+1个节点。
其中，查询条件为编号最大，且存在编号为初始化编号的子节点的节点；3≤k≤n，第n个节点是目标树的根节点，第n-1个节点是根节点最左侧的节点。
也就是说，电子设备会先访问生成树的根节点，将根节点标记为n，然后访问根节点的最左边的子节点，将该节点标记为n-1。接着继续向下访问，当访问到的节点标号为n-k+2(3≤k≤n)时，若节点n-k+2没有叶子节点或者没有被标记为0的叶子节点，则找到节点合集{n-k+2，n-k+3，...，n}中标号最大且拥有标记为0的子节点的节点，访问该节点最左边的标号为0的节点，将其标记为n-k+1，若节点n-k+2存在标号为0的子节点，则访问其最左边的标号为0的子节点，将其标记为n-k+1。
示例性的，图12是本申请实施例提供的对量子比特进行编号的示意图。对于图G，首先抽取一个生成树T，将生成树T中的所有顶点标记为0。首先，访问T的根节点，将其标记为5，然后访问5最左边标号为0的子节点，将其标记为4。由于4没有子节点，则退回到5，并访问剩余的标号为0的子节点中最左边的子节点，将其标记为3，3存在标号为0的子节点，将该子节点标记为2。由于2没有子节点，退回到3，且3没有其余标记为0的子节点，继续退回到5，然后访问5的剩余标号为0的子节点中最左边的子节点，将其标记为1。由此，就得到了5个量子比特的编号信息，该编号信息表示了这5个量子比特的访问次序。
通过上述的编号方式，将n个量子比特可以标记为[n]。这种编号方式存在一个优点，就是编号信息为k∈[n]的顶点到编号信息为n的顶点的距离不会超过n-k，且{k，k+1，k+2，...，n}所生成的子图为连通图。
下面，对本申请实施例提供的量子优化方法的优化效果进行说明。
首先，引入CNOT门和交换门在路径限制下的电路实现：
1、CNOT门在路径下的电路实现：示例性的，图13是本申请实施例提供的CNOT门在路径限制下的电路实现的示意图，参见图13，可见在路径i-(i+1)-…-(j-1)-j限制下，可以被深度和大小均为O(j-i)的CNOT电路实现。
2、交换门的电路实现：由于在路径i-(i+1)-…-(j-1)-j的限制下，可以被深度和大小均为(j-i)的CNOT电路实现。
3、在任意连通图限制下CNOT电路的压缩：在连通图的限制下，任意CN OT门组成的n量子比特电路，大小可以被压缩至O(n2)。
下面分析在连通图G的限制下递归实现的电路大小。设S[n]-[k]表示作用在量子比特集合[n]-[k]上的对角酉矩阵的电路大小，特别的，定义在阶段，在确定第一量子电路时，由连通图下量子比特的编号信息可知，中控制位n-ζ(j)和目标位n的距离不超过ζ(j)，结合CNOT门在路径限制下的实现可知，可被大小为O(ζ(j))的电路实现。再由于标尺函数存在如下性质：在集合中，元素k出现2n-1-k次，从而第一量子电路大小为：
在第二量子电路的构造过程中，两次置换的电路大小为0((n-0)2)＝0(n2)。从而，S[n]-[0]满足以下递推式：
综上，n-量子比特对角酉矩阵在连通图限制下的电路大小为O(2n)，从而n-量子比特均匀控制门的电路大小为3·O(2n)+4＝O(2n)。再结合对n-量子比特酉矩阵分解得到2n-1个n-量子比特均匀控制门，可见，在连通图限制下，n-量子比特酉矩阵可以被大小为O(2n)·(2n-1)＝O(4n)的电路实现。从而，本申请实施例提供的量子优化方法，能够得到渐进意义上最优的量子电路，即得到运算速度更快的优化量子电路，并且当该优化量子电路应用到量子计算设备中时，能够使得量子计算设备的运算速度加快，提高量子计算设备的运算效率。
此外，由于本申请实施例用大小为的O(2n)电路在连通图限制下实现了任意n-量子比特均匀控制门，而量子态制备电路可以分解为n个大小分别为1，2，…，n量子比特均匀控制门，因此，本申请实施例可以实现连通图限制下的电路大小为O(2n)的量子态制备电路，从而使得在连通图限制下量子态制备电路的大小也是最优的。
下面继续说明本申请实施例提供的量子电路优化装置255的实施为软件模块的示例性结构，在一些实施例中，如图3所示，存储在存储器250的量子电路优化装置255中的软件模块可以包括：
矩阵分解模块2551，用于将待优化量子电路转换为待处理酉矩阵，并对所述待处理酉矩阵进行迭代分解，得到第一数量的量子比特均匀控制门；
控制门分解模块2552，用于将每个所述量子比特均匀控制门，分解为第二数量的量子比特对角酉矩阵和第三数量的单量子比特门；
电路实现模块2553，用于在连通图的限制下，为每个所述量子比特对角酉矩阵确定对应的匹配量子电路；
连接整合模块2554，用于基于第二数量的所述匹配量子电路和第三数量的所述单量子比特门，整合得到每个所述量子比特均匀控制门的目标量子电路；基于第一数量的所述目标量子电路，连接得到所述待优化量子电路对应的优化量子电路。
在本申请的一些实施例中，所述矩阵分解模块2551，还用于针对第i次迭代的初始酉矩阵进行矩阵分解，得到第i次迭代的分解结果，第1次迭代的初始酉矩阵为所述待处理酉矩阵；1≤i≤n，n是量子比特的数量；从第i次迭代的分解结果中提取第i次迭代的量子比特均匀控制门，以及第i次迭代的生成酉矩阵；将第i次迭代的生成酉矩阵，确定为第i+1次迭代的初始酉矩阵，继续进行分解；当将i迭代至n时，将n轮迭代所得到的2n-1个量子比特均匀控制门确定为第一数量的所述量子比特均匀控制门。
在本申请的一些实施例中，所述电路实现模块2553，还用于在所述连通图的限制下，针对n个量子比特分别确定编号信息；依据n个量子比特的所述编号信息，从所述量子比特对角酉矩阵中提取基准对角酉矩阵；所述基准对角酉矩阵的目标位是编码信息为n的量子比特，控制位是编码信息为前n-1的量子比特；依据n个量子比特的所述编号信息，针对所述基准对角酉矩阵，确定对应的基准量子电路；利用CNOT门，对所述基准量子电路进行转换，得到剩余对角酉矩阵所对应的转换量子电路；其中，所述剩余对角酉矩阵是所述量子比特对角酉矩阵中除去所述基准对角酉矩阵之外的对角酉矩阵；利用所述基准对角酉矩阵对应的基准量子电路，以及所述剩余对角酉矩阵对应的转换量子电路，确定为所述量子比特对角酉矩阵的所述匹配量子电路。
在本申请的一些实施例中，所述电路实现模块2553，还用于针对所述基准对角酉矩阵生成多个量子比特序列；在多个所述量子比特序列的尾部分别增加第一元素，得到多个第一量子比特序列，以及在多个所述量子比特序列的尾部分别增加第二元素，得到多个第二量子比特序列；依据n个量子比特的所述编号信息，针对所述基准对角酉矩阵，确定第一量子电路；其中，所述第一量子电路用于将多个所述第一量子比特序列对应的相位加载到标准基中；依据n个量子比特的所述编号信息，针对所述基准对角酉矩阵，确定第二量子电路；所述第二量子电路用于将多个所述第二量子比特序列对应的相位加载到所述标准基中；利用第一量子电路和第二量子电路，确定所述基准对角酉矩阵的所述基准量子电路。
在本申请的一些实施例中，所述电路实现模块2553，还用于依据n个量子比特的所述编号信息，确定第j个所述第一量子比特序列的匹配CNOT门；1≤j≤2n-1-1；利用第j+1个所述第一量子比特序列，构造应用在第j个所述第一量子比特序列的匹配CNOT门之后的匹配R量子门；当j达到2n-1-1时，利用2n-1-1个匹配CNOT门和匹配R量子门，交替连接得到候选子电路；确定补充R量子门和补充CNOT门，并利用所述补充R量子门和所述补充CNO T门连接得到补充子电路；利用所述候选子电路，以及所述补充子电路，确定所述第一量子电路。
在本申请的一些实施例中，所述补充R量子门基于第1个量子比特序列确定得到，所述补充CNOT门的控制位是编号信息为1的量子比特，目标位是编号信息为n的量子比特；第j个所述第一量子比特序列的匹配CNOT门的控制位对应的编号信息由n与j计算得到，目标位是编号信息为n的量子比特。
在本申请的一些实施例中，所述电路实现模块2553，还用于针对所述基准对角酉矩阵，确定待实现对角酉矩阵；其中，所述待实现对角酉矩阵对应n-1个量子比特；利用变换电路，将所述待实现酉矩阵对应的第一量子比特集合中的量子态，置换到第二量子比特集合上，得到置换对角酉矩阵；依据n个量子比特的所述编号信息，递归得到所述置换对角酉矩阵对应的置换量子电路；将所述变换电路、所述置换量子电路，以及所述变换电路对应的逆变换电路的连接结果，确定为所述第二量子电路；其中，所述逆变换电路用于将第二量子比特集合中的量子态，置换到所述第一量子比特集合中。
在本申请的一些实施例中，所述电路实现模块2553，还用于针对第j个量子比特序列，确定待翻转量子比特，并将所述待翻转量子比特上的元素进行翻转，得到第j+1个量子比特序列；其中，2≤j≤2n-1，第1个量子比特序列是利用n-1个第二元素排列而成；当j达到2n-1时，将2n-1个量子比特序列确定为所述基准对角酉矩阵的多个所述量子比特序列。
在本申请的一些实施例中，所述电路实现模块2553，还用于从所述连通图中抽取目标树；所述目标树是所述连通图中的任意一个生成树，每个量子比特对应所述目标树中的一个顶点；对所述目标树中的每个节点进行编号，得到每个节点所对应的顶点编号；将每个节点所对应的顶点编号，确定为每个节点所对应的量子比特的编号信息。
在本申请的一些实施例中，所述电路实现模块2553，还用于针对所述目标树中的每个节点生成初始化编号；当第n-k+2个节点不存在子节点或者编号为初始化编号的子节点时，从已编号节点中查询符合查询条件的目标节点，并将所述目标节点最左侧的子节点确定为第n-k+1个节点；其中，所述查询条件为编号最大，且存在编号为初始化编号的子节点的节点；3≤k≤n，第n个节点是所述目标树的根节点，第n-1个节点是所述根节点最左侧的节点；当第n-k+2个节点存在子节点，且所述子节点的编号为初始化编号时，将编号为初始化编号的子节点中最左侧的子节点，确定为第n-k+1个节点。
本申请实施例提供了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行本申请实施例上述的量子电路优化方法。
本申请实施例提供一种存储有可执行指令的计算机可读存储介质，其中存储有可执行指令，当可执行指令被处理器执行时，将引起处理器执行本申请实施例提供的量子电路优化方法，例如，如图4示出的量子电路优化方法。
在一些实施例中，计算机可读存储介质可以是FRAM、ROM、PROM、EPROM、EEPROM、闪存、磁表面存储器、光盘、或CD-ROM等存储器；也可以是包括上述存储器之一或任意组合的各种设备。
在一些实施例中，可执行指令可以采用程序、软件、软件模块、脚本或代码的形式，按任意形式的编程语言(包括编译或解释语言，或者声明性或过程性语言)来编写，并且其可按任意形式部署，包括被部署为独立的程序或者被部署为模块、组件、子例程或者适合在计算环境中使用的其它单元。
作为示例，可执行指令可以但不一定对应于文件系统中的文件，可以可被存储在保存其它程序或数据的文件的一部分，例如，存储在超文本标记语言(HTML，Hyper TextMarkup Language)文档中的一个或多个脚本中，存储在专用于所讨论的程序的单个文件中，或者，存储在多个协同文件(例如，存储一个或多个模块、子程序或代码部分的文件)中。
作为示例，可执行指令可被部署为在一个电子设备上执行，或者在位于一个地点的多个电子设备上执行，又或者，在分布在多个地点且通过通信网络互连的多个电子设备上执行。
综上所述，通过本申请实施例，电子设备先针对待优化量子电路转换所得到的待处理酉矩阵进行迭代分解，再对分解得到的量子比特均匀控制门进行分解，得到量子比特对角酉矩阵和单量子比特门，以实现递归地将量子电路优化问题转换为量子比特对角酉矩阵的量子电路实现问题，并在连通图的限制下，针对量子比特对角酉矩阵确定匹配量子电路，最终基于匹配量子电路和单量子比特门整合得到优化量子电路，从而得到在连通图的限制下的最优的量子电路，即运算速度更快的优化量子电路，也就提升了量子电路优化的效果；且该优化量子电路应用到量子计算设备中时，能够加快量子计算设备的运算速度，即提高量子计算设备的运算效率；可以实现连通图限制下的电路大小为O(2n)的量子态制备电路，从而使得在连通图限制下量子态制备电路的大小也是最优的。
以上所述，仅为本申请的实施例而已，并非用于限定本申请的保护范围。凡在本申请的精神和范围之内所作的任何修改、等同替换和改进等，均包含在本申请的保护范围之内。

Claims (15)

1.一种量子电路优化方法，其特征在于，所述方法包括：
将待优化量子电路转换为待处理酉矩阵，并对所述待处理酉矩阵进行迭代分解，得到第一数量的量子比特均匀控制门；
将每个所述量子比特均匀控制门，分解为第二数量的量子比特对角酉矩阵和第三数量的单量子比特门；
在连通图的限制下，为每个所述量子比特对角酉矩阵确定对应的匹配量子电路；
基于第二数量的所述匹配量子电路和第三数量的所述单量子比特门，整合得到每个所述量子比特均匀控制门的目标量子电路；
基于第一数量的所述目标量子电路，连接得到所述待优化量子电路对应的优化量子电路。
2.根据权利要求1所述的方法，其特征在于，所述对所述待处理酉矩阵进行迭代分解，得到第一数量的量子比特均匀控制门，包括：
针对第i次迭代的初始酉矩阵进行矩阵分解，得到第i次迭代的分解结果，第1次迭代的初始酉矩阵为所述待处理酉矩阵；1≤i≤n，n是量子比特的数量；
从第i次迭代的分解结果中提取第i次迭代的量子比特均匀控制门，以及第i次迭代的生成酉矩阵；
将第i次迭代的生成酉矩阵，确定为第i+1次迭代的初始酉矩阵，继续进行分解；
当将i迭代至n时，将n轮迭代所得到的2n-1个量子比特均匀控制门确定为第一数量的所述量子比特均匀控制门。
3.根据权利要求1或2所述的方法，其特征在于，所述量子比特对角酉矩阵对应n个量子比特；所述在连通图的限制下，为每个所述量子比特对角酉矩阵确定对应的匹配量子电路，包括：
在所述连通图的限制下，针对n个量子比特分别确定编号信息；
依据n个量子比特的所述编号信息，从所述量子比特对角酉矩阵中提取基准对角酉矩阵；所述基准对角酉矩阵的目标位是编码信息为n的量子比特，控制位是编码信息为前n-1的量子比特；
依据n个量子比特的所述编号信息，针对所述基准对角酉矩阵，确定对应的基准量子电路；
利用CNOT门，对所述基准量子电路进行转换，得到剩余对角酉矩阵所对应的转换量子电路；其中，所述剩余对角酉矩阵是所述量子比特对角酉矩阵中除去所述基准对角酉矩阵之外的对角酉矩阵；
利用所述基准对角酉矩阵对应的基准量子电路，以及所述剩余对角酉矩阵对应的转换量子电路，确定为所述量子比特对角酉矩阵的所述匹配量子电路。
4.根据权利要求3所述的方法，其特征在于，所述依据n个量子比特的所述编号信息，针对所述基准对角酉矩阵，确定对应的基准量子电路，包括：
针对所述基准对角酉矩阵生成多个量子比特序列；
在多个所述量子比特序列的尾部分别增加第一元素，得到多个第一量子比特序列，以及在多个所述量子比特序列的尾部分别增加第二元素，得到多个第二量子比特序列；
依据n个量子比特的所述编号信息，针对所述基准对角酉矩阵，确定第一量子电路；其中，所述第一量子电路用于将多个所述第一量子比特序列对应的相位加载到标准基中；
依据n个量子比特的所述编号信息，针对所述基准对角酉矩阵，确定第二量子电路；所述第二量子电路用于将多个所述第二量子比特序列对应的相位加载到所述标准基中；
利用第一量子电路和第二量子电路，确定所述基准对角酉矩阵的所述基准量子电路。
5.根据权利要求4所述的方法，其特征在于，所述依据n个量子比特的所述编号信息，针对所述基准对角酉矩阵，确定第一量子电路，包括：
依据n个量子比特的所述编号信息，确定第j个所述第一量子比特序列的匹配CNOT门；1≤j≤2n-1-1；
利用第j+1个所述第一量子比特序列，构造应用在第j个所述第一量子比特序列的匹配CNOT门之后的匹配R量子门；
当j达到2n-1-1时，利用2n-1-1个匹配CNOT门和匹配R量子门，交替连接得到候选子电路；
确定补充R量子门和补充CNOT门，并利用所述补充R量子门和所述补充CNOT门连接得到补充子电路；
利用所述候选子电路，以及所述补充子电路，确定所述第一量子电路。
6.根据权利要求5所述的方法，其特征在于，所述补充R量子门基于第1个量子比特序列确定得到，所述补充CNOT门的控制位是编号信息为1的量子比特，目标位是编号信息为n的量子比特；
第j个所述第一量子比特序列的匹配CNOT门的控制位对应的编号信息由n与j计算得到，目标位是编号信息为n的量子比特。
7.根据权利要求4所述的方法，其特征在于，所述依据n个量子比特的所述编号信息，针对所述基准对角酉矩阵，确定第二量子电路，包括：
针对所述基准对角酉矩阵，确定待实现对角酉矩阵；其中，所述待实现对角酉矩阵对应n-1个量子比特；
利用变换电路，将所述待实现酉矩阵对应的第一量子比特集合中的量子态，置换到第二量子比特集合上，得到置换对角酉矩阵；
依据n个量子比特的所述编号信息，递归得到所述置换对角酉矩阵对应的置换量子电路；
将所述变换电路、所述置换量子电路，以及所述变换电路对应的逆变换电路的连接结果，确定为所述第二量子电路；其中，所述逆变换电路用于将第二量子比特集合中的量子态，置换到所述第一量子比特集合中。
8.根据权利要求4所述的方法，其特征在于，所述针对所述基准对角酉矩阵生成多个量子比特序列，包括：
针对第j个量子比特序列，确定待翻转量子比特，并将所述待翻转量子比特上的元素进行翻转，得到第j+1个量子比特序列；
其中，2≤j≤2n-1，第1个量子比特序列是利用n-1个第二元素排列而成；
当j达到2n-1时，将2n-1个量子比特序列确定为所述基准对角酉矩阵的多个所述量子比特序列。
9.根据权利要求3所述的方法，其特征在于，所述在所述连通图的限制下，针对n个量子比特分别确定编号信息，包括：
从所述连通图中抽取目标树；所述目标树是所述连通图中的任意一个生成树，每个量子比特对应所述目标树中的一个顶点；
对所述目标树中的每个节点进行编号，得到每个节点所对应的顶点编号；
将每个节点所对应的顶点编号，确定为每个节点所对应的量子比特的编号信息。
10.根据权利要求9所述的方法，其特征在于，所述对所述目标树中的每个节点进行编号，得到每个节点所对应的顶点编号，包括：
针对所述目标树中的每个节点生成初始化编号；
当第n-k+2个节点不存在子节点或者编号为初始化编号的子节点时，从已编号节点中查询符合查询条件的目标节点，并将所述目标节点最左侧的子节点确定为第n-k+1个节点；
其中，所述查询条件为编号最大，且存在编号为初始化编号的子节点的节点；3≤k≤n，第n个节点是所述目标树的根节点，第n-1个节点是所述根节点最左侧的节点；
当第n-k+2个节点存在子节点，且所述子节点的编号为初始化编号时，将编号为初始化编号的子节点中最左侧的子节点，确定为第n-k+1个节点。
11.一种量子电路优化装置，其特征在于，所述装置包括：
矩阵分解模块，用于将待优化量子电路转换为待处理酉矩阵，并对所述待处理酉矩阵进行迭代分解，得到第一数量的量子比特均匀控制门；
控制门分解模块，用于将每个所述量子比特均匀控制门，分解为第二数量的量子比特对角酉矩阵和第三数量的单量子比特门；
电路实现模块，用于在连通图的限制下，为每个所述量子比特对角酉矩阵确定对应的匹配量子电路；
连接整合模块，用于基于第二数量的所述匹配量子电路和第三数量的所述单量子比特门，整合得到每个所述量子比特均匀控制门的目标量子电路；基于第一数量的所述目标量子电路，连接得到所述待优化量子电路对应的优化量子电路。
12.一种量子计算设备，其特征在于，
所述量子计算设备包括优化量子电路，所述优化量子电路通过权利要求1至10任一项所述的量子电路优化方法实现。
13.一种电子设备，其特征在于，所述电子设备包括：
存储器，用于存储可执行指令；
处理器，用于执行所述存储器中存储的可执行指令时，实现权利要求1至10任一项所述的量子电路优化方法。
14.一种计算机可读存储介质，存储有可执行指令，其特征在于，所述可执行指令被处理器执行时实现权利要求1至10任一项所述的量子电路优化方法。
15.一种计算机程序产品，包括计算机程序或指令，其特征在于，所述计算机程序或指令被处理器执行时实现权利要求1至10任一项所述的量子电路优化方法。
CN202210885994.4A 2022-07-26 2022-07-26 量子电路优化方法、装置、设备、存储介质及程序产品 Pending CN117494821A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202210885994.4A CN117494821A (zh) 2022-07-26 2022-07-26 量子电路优化方法、装置、设备、存储介质及程序产品
EP23845033.2A EP4401012A1 (en) 2022-07-26 2023-05-25 Quantum circuit optimization method and apparatus, and electronic device, computer-readable storage medium and computer program product
PCT/CN2023/096212 WO2024021819A1 (zh) 2022-07-26 2023-05-25 量子电路优化方法、装置、电子设备、计算机可读存储介质及计算机程序产品
US18/610,133 US20240281694A1 (en) 2022-07-26 2024-03-19 Quantum circuit optimization method and apparatus, electronic device, computer-readable storage medium, and computer program product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210885994.4A CN117494821A (zh) 2022-07-26 2022-07-26 量子电路优化方法、装置、设备、存储介质及程序产品

Publications (1)

Publication Number Publication Date
CN117494821A true CN117494821A (zh) 2024-02-02

Family

ID=89673157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210885994.4A Pending CN117494821A (zh) 2022-07-26 2022-07-26 量子电路优化方法、装置、设备、存储介质及程序产品

Country Status (4)

Country Link
US (1) US20240281694A1 (zh)
EP (1) EP4401012A1 (zh)
CN (1) CN117494821A (zh)
WO (1) WO2024021819A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111563599B (zh) * 2020-04-30 2023-12-12 本源量子计算科技（合肥）股份有限公司 一种量子线路的分解方法、装置、存储介质及电子装置
CN111738448B (zh) * 2020-06-23 2021-09-28 北京百度网讯科技有限公司 量子线路模拟方法、装置、设备及存储介质
CN113592093B (zh) * 2021-08-02 2022-05-24 腾讯科技（深圳）有限公司 量子态制备电路生成方法、装置、量子操作芯片及设备
CN113592094B (zh) * 2021-08-04 2022-06-07 腾讯科技（深圳）有限公司 量子态制备电路生成方法、超导量子芯片

Also Published As

Publication number Publication date
EP4401012A1 (en) 2024-07-17
WO2024021819A1 (zh) 2024-02-01
US20240281694A1 (en) 2024-08-22

Similar Documents

Publication Publication Date Title
CN111695702B (zh) 分子生成模型的训练方法、装置、设备及存储介质
WO2023010694A1 (zh) 量子态制备电路生成方法、装置、芯片、设备及程序产品
Baake et al. Renormalisation of pair correlation measures for primitive inflation rules and absence of absolutely continuous diffraction
WO2020092486A1 (en) Quantum computing system and method
Tian et al. Dynamic analysis and robust control of a chaotic system with hidden attractor
JP2021512387A (ja) 量子コンピューティング・デバイス設計
Sarkar et al. An algorithm for DNA read alignment on quantum accelerators
CN114037082A (zh) 量子计算任务处理方法、系统及计算机设备
CN116542290A (zh) 基于多源多维数据的信息预测模型构建方法、装置及应用
Toutian Isfahani et al. Numerical solution of some initial optimal control problems using the reproducing kernel Hilbert space technique
Chen et al. Stochastic approximation methods for the two-stage stochastic linear complementarity problem
WO2023221680A1 (zh) 量子态制备电路生成及量子态制备方法、装置和量子芯片
Wang et al. A Hierarchical Adaptive Multi-Task Reinforcement Learning Framework for Multiplier Circuit Design
CN117494821A (zh) 量子电路优化方法、装置、设备、存储介质及程序产品
CN116977502A (zh) 运动重定向方法、装置、电子设备及计算机可读存储介质
US20240112054A1 (en) Quantum preprocessing method, device, storage medium and electronic device
Javaheripi et al. Swann: Small-world architecture for fast convergence of neural networks
CN116070257A (zh) 使用去中心化数据上的堆叠集成来训练异构模型的系统和方法
CN111597792B (zh) 一种句子级卷积lstm的训练方法、设备及可读介质
CN116243974A (zh) 量子程序的执行方法和量子程序的编译方法
CN112184592A (zh) 一种图像修复方法、装置、设备及计算机可读存储介质
CN114692808A (zh) 图神经网络传播模型确定方法和系统
WO2023207486A1 (zh) 量子态制备电路的生成方法、装置、量子芯片和电子设备
WO2023231543A1 (zh) 量子态制备电路生成方法、量子态制备方法以及量子设备
CN113806310B (zh) 对比方法和相关产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination