CN117490839A - 一种基于Cascode结构的混合式高速淬灭电路及方法 - Google Patents
一种基于Cascode结构的混合式高速淬灭电路及方法 Download PDFInfo
- Publication number
- CN117490839A CN117490839A CN202311444918.0A CN202311444918A CN117490839A CN 117490839 A CN117490839 A CN 117490839A CN 202311444918 A CN202311444918 A CN 202311444918A CN 117490839 A CN117490839 A CN 117490839A
- Authority
- CN
- China
- Prior art keywords
- mos tube
- single photon
- voltage
- avalanche photodiode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010791 quenching Methods 0.000 title claims abstract description 89
- 230000000171 quenching effect Effects 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000015556 catabolic process Effects 0.000 claims abstract description 27
- 238000001514 detection method Methods 0.000 claims abstract description 27
- 230000002441 reversible effect Effects 0.000 claims abstract description 25
- 230000000694 effects Effects 0.000 claims abstract description 10
- 101150110971 CIN7 gene Proteins 0.000 claims description 36
- 101150110298 INV1 gene Proteins 0.000 claims description 36
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 36
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 25
- 101100508840 Daucus carota INV3 gene Proteins 0.000 claims description 25
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 25
- 230000001960 triggered effect Effects 0.000 claims description 18
- 101150070189 CIN3 gene Proteins 0.000 claims description 12
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 claims description 9
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 claims description 9
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 claims description 9
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 claims description 9
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 claims description 9
- 230000001276 controlling effect Effects 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 238000007493 shaping process Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 abstract description 8
- 238000004904 shortening Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- HCUOEKSZWPGJIM-IYNMRSRQSA-N (e,2z)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N\O)\C(N)=O HCUOEKSZWPGJIM-IYNMRSRQSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J2001/4413—Type
- G01J2001/442—Single-photon detection or photon counting
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J2001/4446—Type of detector
- G01J2001/446—Photodiode
- G01J2001/4466—Avalanche
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种基于Cascode结构的混合式高速淬灭电路及方法,电路包括:单光子雪崩光电二极管SPAD、Cascode结构单元、延迟保持电路和单稳态电路,单光子雪崩光电二极管SPAD触发载流子的雪崩倍增效应实现单个光子的检测,Cascode结构单元让单光子雪崩光电二极管SPAD承受高的过偏压,延迟保持电路产生时间可控的延时时间,单稳态电路产生脉冲宽度可调的单脉冲复位信号,向Cascode结构单元发送复位信号,Cascode结构单元根据触发复位信号使得单光子雪崩光电二极管SPAD两端的反向偏压大于雪崩击穿电压,单光子雪崩光电二极管SPAD恢复到工作状态。方法基于上述电路。本发明采用被动淬灭和可变负载淬灭相结合的方法,通过引入Cascode结构实现了缩短淬灭时间、提高单光子探测响应速度目的。
Description
技术领域
本发明涉及淬灭电路技术领域,尤其涉及一种基于Cascode结构的混合式高速淬灭电路及方法。
背景技术
单光子雪崩光电二极管(Single-Photon Avalanche Diode,SPAD)凭借其探测距离远和探测灵敏度高等优点,被广泛应用于单光子激光测距、国土安全与监视、量子加密系统、荧光寿命检测。单光子雪崩光电二极管利用载流子的雪崩倍增效应实现单个光子的检测,工作在超过击穿电压而尚未击穿的很小的一个电压范围内,此时单光子雪崩光电二极管SPAD中的高电压形成了高电场,处在非常敏感的工作区间,只要有微弱的光信号即可在皮秒级的时间内引发其产生毫安级的雪崩电流,响应速度极快。由于高电场,其单光子产生的载流子触发是一个自我维持的过程,倍增增益是无限的,雪崩过程会一直持续,否则持续的雪崩电流会产生过多的功耗,导致探测器发热,最终可能会损坏器件,无法进行下一次探测。
除此之外,单光子雪崩光电二极管SPAD在单光子探测中还存在暗计数、后脉冲效应、死区时间、噪声等非理想因素,这些因素限制了单光子探测最终能够达到的探测效率。为了降低非理想因素的影响,通常需要淬灭电路控制单光子雪崩光电二极管SPAD工作电压,将单光子雪崩光电二极管SPAD反向偏压迅速降低到雪崩击穿电压以下以淬灭雪崩电流,淬灭完成后将单光子雪崩光电二极管SPAD的反向偏压复位至雪崩击穿电压以上,恢复待工作状态,等待下一次雪崩信号的探测,以此来减少雪崩电流的自持效应影响。
淬灭电路对于单光子探测有着重要影响,主要有被动淬灭电路、主动淬灭电路以及门控淬灭电路三种模式。被动淬灭电路结构简单,但是复位时间长,总体死区时间较长,后脉冲效应显著,将极大地影响探测器的探测效率,因此在实际电路设计时很少采用被动淬灭的方式。主动淬灭电路的设计有效克服了被动淬灭电路的缺点,所需要的淬灭时间与复位时间更短,死区时间更短,有效提高了单光子的探测效率;但是在主动淬灭电路中,淬灭时间主要由比较器的灵敏度和检测的延时时间来决定,若比较器延时时间较长则会导致淬灭时间过长。门控淬灭电路在雪崩刚发生后,可以在短时间内降低单光子雪崩光电二极管SPAD两端的偏置电压,立即输出雪崩脉冲,并且在脉冲持续时间后可以迅速复位到工作电压,但是门控淬灭电路只能淬灭光子到达时间已知且非连续的光子信号。
此外,现有技术中的淬灭电路普遍采用BCD工艺,其内部的MOS管可以承受几十伏的高压,而目前工艺库中的MOS管的最高耐压值是3.3V,为了承受高的过偏压,必须对现有的淬灭电路进行改进,使其能承受高压。
发明内容
本发明通过提供一种基于Cascode结构的混合式高速淬灭电路及方法,采用被动淬灭和可变负载淬灭相结合的方法,通过引入Cascode结构解决了现有技术中淬灭和复位时间较长问题,实现了缩短淬灭时间、提高单光子探测响应速度的目的。
第一方面,本发明提供了一种基于Cascode结构的混合式高速淬灭电路,包括:单光子雪崩光电二极管SPAD、Cascode结构单元、延迟保持电路和单稳态电路;
所述单光子雪崩光电二极管SPAD通过所述Cascode结构单元触发载流子的雪崩倍增效应实现单个光子的检测,所述单光子雪崩光电二极管SPAD的阴极电压为其雪崩击穿电压Vbreak加过偏压;
所述Cascode结构单元连接所述单光子雪崩光电二极管SPAD,所述Cascode结构单元让所述单光子雪崩光电二极管SPAD承受高的过偏压;
所述延迟保持电路的输入端连接所述Cascode结构单元,所述延迟保持电路的输出端连接所述单稳态电路,所述延迟保持电路在电压控制下产生时间可控的延时时间;
所述单稳态电路的输出端连接所述Cascode结构单元,所述单稳态电路根据所述延时保持电路产生的触发信号,产生脉冲宽度可调的单脉冲复位信号,向所述Cascode结构单元发送复位信号,所述Cascode结构单元根据复位信号使得所述单光子雪崩光电二极管SPAD两端的反向偏压大于雪崩击穿电压,所述单光子雪崩光电二极管SPAD恢复到工作状态。
基于第一方面,在本发明的一个实施例中,所述Cascode结构单元包括:第一MOS管NM1、第二MOS管NM2、第三MOS管NM3、第四MOS管NM4、第五MOS管PM5和第一反相器INV1;
所述第一MOS管NM1的栅极连接偏置电压Vcas,所述第一MOS管NM1的漏极连接所述单光子雪崩二极管SPAD的阳极,所述第一MOS管NM1的源极连接所述第二MOS管NM2的漏极、所述第三MOS管NM3的漏极和所述第一反相器INV1的输入端;
所述第二MOS管NM2的栅极连接所述第二反相器INV2的输出端,所述第二MOS管NM2的漏极连接所述第一MOS管NM1的源极和所述第三MOS管NM3的漏极,所述第二MOS管NM2的源极接地;所述第二MOS管NM2的栅极接收到所述第二反相器INV2输出的复位信号时,所述第二MOS管NM2导通,使得所述单光子雪崩光电二极管SPAD两端的反向偏压大于雪崩击穿电压,所述单光子雪崩光电二极管SPAD恢复到工作状态;
所述第三MOS管NM3作为一个被动淬灭电阻,初步用来限制雪崩电流的大小,所述第三MOS管NM3的栅极连接到偏置电压Vq,所述第三MOS管NM3的漏极连接到所述第一MOS管NM1的源极、所述第二MOS管NM2的漏极和所述第一反相器INV1的输入端;
所述第四MOS管NM4作为可变负载管,所述第四MOS管NM4的栅极连接到所述第五MOS管PM5的漏极、所述延迟保持电路的输入端和所述第一反相器INV1的输出端;
所述第五MOS管PM5的栅极连接所述第三反向器INV3的输出端,所述第五MOS管PM5的漏极连接到B点,B点连接所述第一反向器INV1的输出端、所述第四MOS管NM4的栅极和所述延迟保持电路的输入端,所述第五MOS管PM5的源极接电源电压VDD;
所述第一反相器INV1的输入端连接所述第一MOS管NM1的源极、所述第二MOS管NM2和所述第三MOS管NM3的漏极,所述第一反相器INV1的输出端连接所述第五MOS管PM5的漏极、所述第四MOS管NM4的栅极和所述延迟保持电路的输入端。
基于第一方面,在本发明的一个实施例中,所述Cascode结构单元中当B点电压发生变化时,所述第四MOS管NM4的导通电阻发生变化;所述单光子雪崩光电二极管SPAD一开始的阳极A点电压为零,经过所述第一反相器INV1后,B点电压为高电平,所述第四MOS管NM4导通,所述第三MOS管NM3和所述第四MOS管NM4的支路导通;
所述单光子雪崩光电二极管SPAD触发后,雪崩电流流经所述第三MOS管NM3和所述第四MOS管NM4的导通支路,所述第三MOS管NM3作为被动淬灭电阻,使所述单光子雪崩光电二极管SPAD的阳极电压迅速提高,所述第一MOS管NM1进入截止区,A点电压的升高使所述第四MOS管NM 4截止,切断A点到地的电流通路,加速A点电压的升高。
基于第一方面,在本发明的一个实施例中,所述第一反相器INV1将A点电压翻转作为所述延迟保持电路的输入信号,所述第一反相器INV1用于检测所述单光子雪崩光电二极管SPAD的阳极电压,当阳极电压升到设定的电压阈值时,所述第一反相器INV1将A点电压翻转作为所述延迟保持电路的输入信号。
基于第一方面,在本发明的一个实施例中,所述Cascode结构单元还包括:用于对混合式高速淬灭电路整形的第二反相器INV2和第三反相器INV3;
所述第五MOS管PM5的栅极连接所述第二反相器INV2的输入端和所述第三反相器INV3的输出端;
所述第二反相器INV2连接所述第三反相器INV3,所述第二反相器INV2连接第二MOS管NM2,所述第三反相器INV3连接所述单稳态电路;
所述单稳态电路的输出端连接所述第三反相器INV3的输入端,所述单稳态电路触发后,所述第二反相器INV2和所述第三反相器INV3将单稳态电路产生的主动复位脉冲进行整形,然后使所述第二MOS管NM2导通,将所述单光子雪崩光电二极管SPAD复位;所述第二反相器INV2和所述第三反相器INV3使所述第五MOS管PM5导通,将B点电压上拉到VDD,加速所述单光子雪崩光电二极管SPAD复位。
结合第一方面,在一种可能的实现方式中,所述延迟保持电路包括:第六MOS管PM6、第七MOS管PM7、第八MOS管NM8、第九MOS管NM9、第四反相器INV4和第一缓冲器BUFF1;
所述第六MOS管PM6的源极接电源电压VDD,所述第六MOS管PM6的漏极接所述第七PMOS管PM7的源极,所述第六MOS管PM6的栅极接外部控制电压VQC,控制电压VQC调控延迟保持电路的延时时间;
所述第七MOS管PM7的源极接所述第六MOS管PM6的漏极,所述第七MOS管PM7的栅极和所述第八MOS管NM8的栅极接输入端电压即B点电压,所述第七MOS管PM7的漏极接所述第四反相器INV4的输入端和所述第八MOS管NM8的漏极;
所述第八MOS管NM8的源极接所述第九MOS管NM9的漏极和栅极,所述第九MOS管NM9的源极接地;
所述第四反相器INV4将所述第七MOS管PM7和所述第八MOS管NM8的漏极电压进行翻转,随后该翻转信号接入所述第一缓冲器BUFF1的输入端,将所述第一缓冲器BUFF1的输出信号作为所述延迟保持电路输出信号,输出到所述单稳态电路。
结合第一方面,在一种可能的实现方式中,所述单稳态电路包括第十MOS管PM10、第十一MOS管PM11、第十二MOS管NM12和第一或非门NOR1;
所述第十MOS管PM10的源极接电源电压VDD,所述第十二MOS管NM12的源极接地;所述第十MOS管PM10的栅极接外部控制电压VRC,控制电压调控所述单稳态电路产生的单脉冲宽度,所述第十MOS管PM10的漏极接所述第十一MOS管PM11的源极;
所述第十一MOS管PM11的栅极和所述第十二MOS管NM12的栅极相连,所述第十一MOS管PM11和所述第十二MOS管NM12分别作为所述单稳态电路的第一输入端和所述第一或非门NOR1的输入端;所述第十一MOS管PM11的漏极和所述第十二MOS管NM12的漏极相连,作为所述单稳态电路的第二输入端。
第二方面,本发明提供了一种基于Cascode结构的混合式高速淬灭方法,包括:
初始状态:单光子雪崩光电二极管SPAD与Cascode结构单元构成雪崩通路;所述单光子雪崩光电二极管SPAD处于反向偏置状态且无光子触发,所述单光子雪崩光电二极管SPAD阳极电位处于低电平,所述单光子雪崩光电二极管SPAD反向偏压高于雪崩击穿电压,延迟保持电路和单稳态电路未被触发;
雪崩阶段:当有光子进入所述单光子雪崩光电二极管SPAD,所述单光子雪崩光电二极管SPAD瞬间激发雪崩,所述延迟保持电路被触发,所述Cascode结构单元输出电平信号;
复位阶段:所述单光子雪崩光电二极管SPAD淬灭完成,所述单稳态电路被触发,所述单稳态电路将所述单光子雪崩光电二极管SPAD阳极处的电位下拉至低电平,所述单光子雪崩光电二极管SPAD再次复位到待工作状态,等待下次光子触发所述单光子雪崩光电二极管SPAD。
结合第二方面,在一种可能的实现方式中,所述初始状态具体包括:
所述单光子雪崩光电二极管SPAD无光子触发,所述Cascode结构单元的A点电压低于所述Cascode结构单元的第一反相器INV1阈值,所述Cascode结构单元的B点电压很高,使第四MOS管NM4导通构成低阻路径,所述单光子雪崩光电二极管SPAD阳极处于低电平,从而所述单光子雪崩光电二极管SPAD两端的反向偏压大于雪崩击穿电压Vbreak,此时处于待光子检测的稳定状态,未触发所述延迟保持电路和所述单稳态电路,所述Cascode结构单元的C点电压很低致使第二MOS管NM2和第五MOS管PM5截止。
结合第二方面,在一种可能的实现方式中,所述雪崩阶段具体包括:
当光子到来时,所述单光子雪崩光电二极管SPAD产生雪崩电流Ispad,该电流流经第三MOS管NM3和第四MOS管NM4构成的低阻通路,第三MOS管NM3一直被偏置成电阻,雪崩电流Ispad流经第三MOS管NM3时A点电压急速升高,使第一MOS管NM1进入截止区,并且A点电压的升高使第四MOS管NM4截止,导致A点到地的电流通路切断,加速了A点电压的升高,使得所述单光子雪崩光电二极管SPAD阳极电位达到高电平,所述单光子雪崩光电二极管SPAD两端的反向偏压降低至雪崩击穿电压以下,从而实现快速淬灭。
本发明中提供的一个或多个技术方案,至少具有如下技术效果或优点:
本发明通过采用Cascode结构单元扩展了淬灭和复位电压范围,让单光子雪崩光电二极管SPAD的响应速度,减少了死区时间,从而提高了单光子的探测效率。延迟保持电路能够适配不同单光子雪崩光电二极管SPAD的特性,增加电路灵活度,使电路更加可靠。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对本发明实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种基于Cascode结构的混合式高速淬灭电路电路图;
图2为本发明实施例提供的沿迟保持电路的电路图;
图3为本发明实施例提供的单稳态电路的电路图;
图4为本发明实施例提供的一种基于Cascode结构的混合式高速淬灭方法工作波形图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1,图1为本发明实施例提供的一种基于Cascode结构的混合式高速淬灭电路图,本发明实施例公开的一种基于Cascode结构的混合式高速淬灭电路,包括:单光子雪崩光电二极管SPAD、Cascode结构单元、延迟保持电路和单稳态电路;单光子雪崩光电二极管SPAD通过Cascode结构单元触发载流子的雪崩倍增效应实现单个光子的检测,单光子雪崩光电二极管SPAD的阴极电压为其雪崩击穿电压Vbreak加过偏压;Cascode结构单元连接单光子雪崩光电二极管SPAD,Cascode结构单元让单光子雪崩光电二极管SPAD承受高的过偏压;延迟保持电路的输入端连接Cascode结构单元,延迟保持电路的输出端连接单稳态电路,延迟保持电路在电压控制下产生时间可控的延时时间;单稳态电路的输出端连接Cascode结构单元,单稳态电路根据延时保持电路产生的触发信号,产生脉冲宽度可调的单脉冲复位信号,向Cascode结构单元发送复位信号,Cascode结构单元根据复位信号使得单光子雪崩光电二极管SPAD两端的反向偏压大于雪崩击穿电压,单光子雪崩光电二极管SPAD恢复到工作状态。
请继续参阅图1,本发明实施例的上述Cascode结构单元包括:第一MOS管NM1、第二MOS管NM2、第三MOS管NM3、第四MOS管NM4、第五MOS管PM5和第一反相器INV1;第一MOS管NM1的栅极连接偏置电压Vcas,第一MOS管NM1的漏极连接单光子雪崩二极管SPAD的阳极,第一MOS管NM1的源极连接第二MOS管NM2的漏极、第三MOS管NM3的漏极和第一反相器INV1的输入端;第二MOS管NM2的栅极连接第二反相器INV2的输出端,第二MOS管NM2的漏极连接第一MOS管NM1的源极和第三MOS管NM3的漏极,第二MOS管NM2的源极接地;第二MOS管NM2的栅极接收到第二反相器INV2输出的复位信号时,第二MOS管NM2导通,使得单光子雪崩光电二极管SPAD两端的反向偏压大于雪崩击穿电压,单光子雪崩光电二极管SPAD恢复到工作状态;第三MOS管NM3作为一个被动淬灭电阻,初步用来限制雪崩电流的大小,第三MOS管NM3的栅极连接到偏置电压Vq,第三MOS管NM3的漏极连接到第一MOS管NM1的源极、第二MOS管NM2的漏极和第一反相器INV1的输入端;第四MOS管NM4作为可变负载管,第四MOS管NM4的栅极连接到第五MOS管PM5的漏极、延迟保持电路的输入端和第一反相器INV1的输出端;第五MOS管PM5的栅极连接第三反向器INV3的输出端,第五MOS管PM5的漏极连接到B点,B点连接第一反向器INV1的输出端、第四MOS管NM4的栅极和延迟保持电路的输入端,第五MOS管PM5的源极接电源电压VDD;第一反相器INV1的输入端连接第一MOS管NM1的源极、第二MOS管NM2和第三MOS管NM3的漏极,第一反相器INV1的输出端连接第五MOS管PM5的漏极、第四MOS管NM4的栅极和延迟保持电路的输入端。
请继续参阅图1,本发明实施例的上述Cascode结构单元中当B点电压发生变化时,第四MOS管NM4的导通电阻发生变化;单光子雪崩光电二极管SPAD一开始的阳极A点电压为零,经过第一反相器INV1后,B点电压为高电平,第四MOS管NM4导通,第三MOS管NM3和第四MOS管NM4的支路导通;单光子雪崩光电二极管SPAD触发后,雪崩电流流经第三MOS管NM3和第四MOS管NM4的导通支路,第三MOS管NM3作为被动淬灭电阻,使单光子雪崩光电二极管SPAD的阳极电压迅速提高,第一MOS管NM1进入截止区,A点电压的升高使第四MOS管NM 4截止,切断A点到地的电流通路,加速A点电压的升高。
请继续参阅图1,本发明实施例的上述第一反相器INV1将A点电压翻转作为延迟保持电路的输入信号,第一反相器INV1用于检测单光子雪崩光电二极管SPAD的阳极电压,当阳极电压升到设定的电压阈值时,第一反相器INV1将A点电压翻转作为延迟保持电路的输入信号。
请继续参阅图1,本发明实施例的上述Cascode结构单元包括:第一MOS管NM1、第二MOS管NM2、第三MOS管NM3、第四MOS管NM4、第五MOS管PM5和第一反相器INV1之外,还包括:用于对混合式高速淬灭电路整形的第二反相器INV2和第三反相器INV3;第五MOS管PM5的栅极连接第二反相器INV2的输入端和第三反相器INV3的输出端;第二反相器INV2连接第三反相器INV3,第二反相器INV2连接第二MOS管NM2,第三反相器INV3连接单稳态电路;单稳态电路的输出端连接第三反相器INV3的输入端,单稳态电路触发后,第二反相器INV2和第三反相器INV3将单稳态电路产生的主动复位脉冲进行整形,然后使第二MOS管NM2导通,将单光子雪崩光电二极管SPAD复位;第二反相器INV2和第三反相器INV3使第五MOS管PM5导通,将B点电压上拉到VDD,加速了单光子雪崩光电二极管SPAD的复位。
请参阅图2,图2为本发明实施例提供的沿迟保持电路的电路图,本发明实施例的上述延迟保持电路包括:第六MOS管PM6、第七MOS管PM7、第八MOS管NM8、第九MOS管NM9、第四反相器INV4和第一缓冲器BUFF1;第六MOS管PM6的源极接电源电压VDD,第六MOS管PM6的漏极接第七PMOS管PM7的源极,第六MOS管PM6的栅极接外部控制电压VQC,控制电压VQC调控延迟保持电路的延时时间第七MOS管PM7的源极接第六MOS管PM6的漏极,第七MOS管PM7的栅极和第八MOS管NM8的栅极接输入端电压即B点电压,第七MOS管PM7的漏极接第四反相器INV4的输入端和第八MOS管NM8的漏极;第八MOS管NM8的源极接第九MOS管NM9的漏极和栅极,第九MOS管NM9的源极接地;第四反相器INV4将第七MOS管PM7和第八MOS管NM8的漏极电压进行翻转,随后该翻转信号接入第一缓冲器BUFF1的输入端,将第一缓冲器BUFF1的输出信号作为延迟保持电路输出信号,输出到单稳态电路。
本发明实施例的延迟保持电路包括第六MOS管PM6、第七MOS管PM7、第八MOS管NM8、第九MOS管NM9、第四反相器INV4和第一缓冲器BUFF1;其中,第八MOS管NM8和第九MOS管NM9均为N型MOS管,第六MOS管PM6和第七MOS管PM7均为P型MOS管;第六MOS管PM6的源极接电源电压VDD,漏极接第七MOS管PM7的源极,栅极接外部控制电压VQC,控制电压用来调控延迟保持电路的延时时间。第八MOS管NM8的源极接第九MOS管NM9的漏极和栅极,第九MOS管NM9的源极接地。第七MOS管PM7的源极接第六MOS管PM6的漏极,第七MOS管PM7的栅极和第八MOS管NM8的栅极接输入端电压即B点电压,第七MOS管PM7的漏极接第四反相器INV4的输入端和第八MOS管NM8的漏极;第四反相器INV4将第七MOS管PM7和第八MOS管NM8的漏极电压进行翻转,随后该翻转信号接入第一缓冲器BUFF1的输入端,最后将第一缓冲器BUFF1的输出信号作为延迟保持电路输出信号,输出到下一级。
请参阅图3,本发明实施例的上述单稳态电路包括第十MOS管PM10、第十一MOS管PM11、第十二MOS管NM12和第一或非门NOR1;第十MOS管PM10的源极接电源电压VDD,第十二MOS管NM12的源极接地;第十MOS管PM10的栅极接外部控制电压VRC,控制电压调控单稳态电路产生的单脉冲宽度,第十MOS管PM10的漏极接第十一MOS管PM11的源极;第十一MOS管PM11的栅极和第十二MOS管NM12的栅极相连,第十一MOS管PM11和第十二MOS管NM12分别作为单稳态电路的第一输入端和第一或非门NOR1的输入端;第十一MOS管PM11的漏极和第十二MOS管NM12的漏极相连,作为单稳态电路的第二输入端。
本发明实施例的单稳态电路包括第十MOS管PM10、第十一MOS管PM11、第十二MOS管NM12和第一或非门NOR1;第十MOS管PM10的源极接电源电压VDD,第十二MOS管NM12的源极接地;第十MOS管PM10的栅极接外部控制电压VRC,控制电压用来调控单稳态电路产生的单脉冲的宽度。第十MOS管PM10的漏极接第十一MOS管PM11的源极。第十一MOS管PM11的栅极和第十二MOS管NM12的栅极相连,分别作为单稳态电路的第一输入端和第一或非门NOR1的输入端;第十一MOS管PM11的漏极和第十二MOS管NM12的漏极相连,作为单稳态电路的第二输入端。
请继续参阅图3,本发明实施例的单稳态电路,随着控制电压VRC的变化调节,单稳态电路可以产生不同脉宽的单稳态脉冲,该脉冲用于复位单光子雪崩光电二极管SPAD。控制电压VRC的范围在(0,VDD)内,电压越大,则第十MOS管PM10的漏极电流越小,充电速度越慢,使得IN信号到达第一或非门NOR1输入端1的时间变慢。由于IN信号到达第一或非门NOR1输入端前后时间不同,故本发明实施例的单稳态电路可以产生不同脉宽的单稳态脉冲。
请继续参阅图1,本发明实施例的一种基于Cascode结构的混合式高速淬灭电路,A点的电压与第一反相器INV1比较后输出逻辑电平“0”,B点处于低电平,第一MOS管NM1与第四MOS管NM4截止,使得单光子雪崩光电二极管SPAD阳极点处的电位上拉至高电平,从而单光子雪崩光电二极管SPAD两端的反向偏压能够更快地降低至雪崩击穿电压以下,单光子雪崩光电二极管SPAD的雪崩自持效应停止,达到雪崩电流淬灭的目的。同时,经过第一反相器INV1输出的信号,由延迟保持电路延时,触发单稳态电路,输出复位信号REC,使得作为复位管的第二MOS管NM2导通,将单光子雪崩光电二极管SPAD阳极点处的电位迅速下拉至地,从而单光子雪崩光电二极管SPAD两端的反向偏压大于雪崩击穿电压,恢复到工作状态,等待下一次的单光子触发。
请继续参阅图1、图2和图3,本发明实施例提供的一种基于Cascode结构的混合式高速淬灭电路,其工作流程包括:待检测阶段:在初始状态时,第二MOS管NM2截止,单光子雪崩光电二极管SPAD与第一MOS管NM1、第三MOS管NM3和第四MOS管NM4构成的支路导通,构成雪崩通路;单光子雪崩光电二极管SPAD处于反向偏置状态且无光子触发,单光子雪崩光电二极管SPAD阳极电位处于低电平,SPAD反向偏压高于雪崩击穿电压;A点电压与第一反相器INV1的阈值比较后输出逻辑电平1;此时,延迟保持电路和单稳态电路未被触发,第五MOS管PM5的栅极为高电平,第二MOS管NM2和第五MOS管PM5截止,电路处于待光子检测的稳定状态。雪崩阶段:当有光子进入单光子雪崩光电二极管SPAD,瞬间激发雪崩,单光子雪崩光电二极管SPAD与第一MOS管NM1、第三MOS管NM3和第四MOS管NM4组成的支路中的电流迅速增加,单光子雪崩光电二极管SPAD阳极和A点电位上升,然后A点电位经电压比较器比较后输出逻辑电平0。复位阶段:淬灭完成后,单稳态电路产生的单稳态脉冲通过第二反相器INV2和第三反相器INV3,打开复位管第二MOS管NM2,将单光子雪崩光电二极管SPAD阳极处的电位下拉至低电平,第一MOS管NM1和第四MOS管NM4导通,单光子雪崩光电二极管SPAD的雪崩支路导通,单光子雪崩光电二极管SPAD的反偏电压大于击穿电压,再次复位到待工作状态,等待下次光子触发。延迟保持电路将复位信号REC延迟于淬灭时间,等待完全淬灭后再进行复位。
本发明实施例通过引入Cascode结构单元,让混合式高速淬灭电路也能承受高的过偏压,并且该Cascode结构单元能有效地提高了单光子探测的响应速度,减少死区时间,从而提高单光子的探测效率。
此外,本发明实施例提供了一种基于Cascode结构的混合式高速淬灭方法,包括:
初始状态:单光子雪崩光电二极管SPAD与Cascode结构单元构成雪崩通路;单光子雪崩光电二极管SPAD处于反向偏置状态且无光子触发,单光子雪崩光电二极管SPAD阳极电位处于低电平,单光子雪崩光电二极管SPAD反向偏压高于雪崩击穿电压,延迟保持电路和单稳态电路未被触发。初始状态具体包括:单光子雪崩光电二极管SPAD无光子触发,Cascode结构单元的A点电压低于Cascode结构单元的第一反相器INV1阈值,Cascode结构单元的B点电压很高,使第四MOS管NM4导通构成低阻路径,单光子雪崩光电二极管SPAD阳极处于低电平,从而单光子雪崩光电二极管SPAD两端的反向偏压大于雪崩击穿电压Vbreak,此时处于待光子检测的稳定状态,未触发延迟保持电路和单稳态电路,Cascode结构单元的C点电压很低致使第二MOS管NM2和第五MOS管PM5截止。
雪崩阶段:请参阅图4,图4为本发明实施例提供的一种基于Cascode结构的混合式高速淬灭方法工作波形图,图4中时间t1-t2之间的部分,当有光子进入单光子雪崩光电二极管SPAD,单光子雪崩光电二极管SPAD瞬间激发雪崩,延迟保持电路被触发,Cascode结构单元输出电平信号。雪崩阶段具体包括:当光子到来时,单光子雪崩光电二极管SPAD产生雪崩电流Ispad,该电流流经第三MOS管NM3和第四MOS管NM4构成的低阻通路,第三MOS管NM3一直被偏置成电阻,雪崩电流Ispad流经第三MOS管NM3时A点电压急速升高,使第一MOS管NM1进入截止区,并且A点电压的升高使第四MOS管NM4截止,导致A点到地的电流通路切断,加速了A点电压的升高,使得单光子雪崩光电二极管SPAD阳极电位达到高电平,单光子雪崩光电二极管SPAD两端的反向偏压降低至雪崩击穿电压以下,从而实现快速淬灭。由于后脉冲现象,影响单光子雪崩光电二极管SPAD探测器的成像精度,为了防止淬灭不完全,通过延迟保持电路将复位信号REC延迟于淬灭时间,等待完全淬灭后再进行复位。当检测到雪崩信号后,输出复位信号REC,使得第二MOS管NM2导通,从而单光子雪崩光电二极管SPAD的阳极电位通过第二MOS管NM2下拉至地,同时A点电压下拉至地,第一反相器INV1输出逻辑电平“1”,从而第四MOS管NM4导通,单光子雪崩光电二极管SPAD的雪崩支路导通,使得单光子雪崩光二极管SPAD两端的反偏电压大于雪崩击穿电压,此时单光子雪崩光电二极管SPAD的复位已完成,恢复到工作状态,等待下一次单光子的触发。
复位阶段:请继续参阅图4,图4中时间t2-t4之间的部分,单光子雪崩光电二极管SPAD淬灭完成,单稳态电路被触发,单稳态电路将单光子雪崩光电二极管SPAD阳极处的电位下拉至低电平,单光子雪崩光电二极管SPAD再次复位到待工作状态,等待下次光子触发单光子雪崩光电二极管SPAD。本发明实施例基于Cascode结构的混合式高速淬灭电路作为SPAD的动态偏置电路,淬灭和复位速度较快,可以在几纳秒内实现单光子雪崩光电二极管SPAD的淬灭与复位。
相比于普通电阻感应淬灭电路,本发明实施例应用混合淬灭方式,经反相器处理后输出脉冲信号,有效地加快了单光子探测的响应速度,缩短淬灭时间,从而减小单光子雪崩光电二极管SPAD的电荷数量。采用一种可调时间的延迟保持电路,针对不同单光子雪崩光电二极管SPAD的特性,降低后脉冲等非理想因素产生的概率,增加电路灵活度,使电路更加可靠。本发明实施例的淬灭和复位速度快,可以在几纳秒内实现单光子雪崩光电二极管的淬灭与复位。有效解决了传统单光子探测器淬灭电路因雪崩电流响应速度慢而导致淬灭复位时间长,从而引起单光子探测效率低的问题。本发明实施例在淬灭过程中不仅利用Cascode结构扩展了淬灭和复位电压范围,还通过混合淬灭电路来淬灭电流,有效地提高了单光子探测的响应速度,减少了死区时间,从而提高了单光子的探测效率。
上述实施例阐明的单元或模块,具体可以由计算机芯片或实体实现,或者由具有某种功能的产品来实现。为了描述的方便,描述以上装置时以功能分为各种模块分别描述。在实施本发明时可以把各模块的功能在同一个或多个软件和/或硬件中实现。当然,也可以将实现某功能的模块由多个子模块或子单元组合实现。
本说明书中的各个实施方式采用递进的方式描述,各个实施方式之间相同或相似的部分互相参见即可,每个实施方式重点说明的都是与其他实施方式的不同之处。本发明的全部或者部分可用于众多通用或专用的计算机系统环境或配置中。例如:个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、移动通信终端、多处理器系统、基于微处理器的系统、可编程的电子设备、网络PC、小型计算机、大型计算机、包括以上任何系统或设备的分布式计算环境等等。
以上实施例仅用以说明本发明的技术方案,而非对本发明限制;尽管参照前述实施例对本发明进行了详细的说明,本领域普通技术人员应当理解:其依然可以对前述实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明技术方案的范围。
Claims (10)
1.一种基于Cascode结构的混合式高速淬灭电路,其特征在于,包括:单光子雪崩光电二极管SPAD、Cascode结构单元、延迟保持电路和单稳态电路;
所述单光子雪崩光电二极管SPAD通过所述Cascode结构单元触发载流子的雪崩倍增效应实现单个光子的检测,所述单光子雪崩光电二极管SPAD的阴极电压为其雪崩击穿电压Vbreak加过偏压;
所述Cascode结构单元连接所述单光子雪崩光电二极管SPAD,所述Cascode结构单元让所述单光子雪崩光电二极管SPAD承受高的过偏压;
所述延迟保持电路的输入端连接所述Cascode结构单元,所述延迟保持电路的输出端连接所述单稳态电路,所述延迟保持电路在电压控制下产生时间可控的延时时间;
所述单稳态电路的输出端连接所述Cascode结构单元,所述单稳态电路根据所述延时保持电路产生的触发信号,产生脉冲宽度可调的单脉冲复位信号,向所述Cascode结构单元发送复位信号,所述Cascode结构单元根据复位信号使得所述单光子雪崩光电二极管SPAD两端的反向偏压大于雪崩击穿电压,所述单光子雪崩光电二极管SPAD恢复到工作状态。
2.根据权利要求1所述的一种基于Cascode结构的混合式高速淬灭电路,其特征在于,所述Cascode结构单元包括:第一MOS管NM1、第二MOS管NM2、第三MOS管NM3、第四MOS管NM4、第五MOS管PM5和第一反相器INV1;
所述第一MOS管NM1的栅极连接偏置电压Vcas,所述第一MOS管NM1的漏极连接所述单光子雪崩二极管SPAD的阳极,所述第一MOS管NM1的源极连接所述第二MOS管NM2的漏极、所述第三MOS管NM3的漏极和所述第一反相器INV1的输入端;
所述第二MOS管NM2的栅极连接所述第二反相器INV2的输出端,所述第二MOS管NM2的漏极连接所述第一MOS管NM1的源极和所述第三MOS管NM3的漏极,所述第二MOS管NM2的源极接地;所述第二MOS管NM2的栅极接收到所述第二反相器INV2输出的复位信号时,所述第二MOS管NM2导通,使得所述单光子雪崩光电二极管SPAD两端的反向偏压大于雪崩击穿电压,所述单光子雪崩光电二极管SPAD恢复到工作状态;
所述第三MOS管NM3作为一个被动淬灭电阻,初步用来限制雪崩电流的大小,所述第三MOS管NM3的栅极连接到偏置电压Vq,所述第三MOS管NM3的漏极连接到所述第一MOS管NM1的源极、所述第二MOS管NM2的漏极和所述第一反相器INV1的输入端;
所述第四MOS管NM4作为可变负载管,所述第四MOS管NM4的栅极连接到所述第五MOS管PM5的漏极、所述延迟保持电路的输入端和所述第一反相器INV1的输出端;
所述第五MOS管PM5的栅极连接所述第三反向器INV3的输出端,所述第五MOS管PM5的漏极连接到B点,B点连接所述第一反向器INV1的输出端、所述第四MOS管NM4的栅极和所述延迟保持电路的输入端,所述第五MOS管PM5的源极接电源电压VDD;
所述第一反相器INV1的输入端连接所述第一MOS管NM1的源极、所述第二MOS管NM2和所述第三MOS管NM3的漏极,所述第一反相器INV1的输出端连接所述第五MOS管PM5的漏极、所述第四MOS管NM4的栅极和所述延迟保持电路的输入端。
3.根据权利要求2所述的一种基于Cascode结构的混合式高速淬灭电路,其特征在于,所述Cascode结构单元中当B点电压发生变化时,所述第四MOS管NM4的导通电阻发生变化;所述单光子雪崩光电二极管SPAD一开始的阳极A点电压为零,经过所述第一反相器INV1后,B点电压为高电平,所述第四MOS管NM4导通,所述第三MOS管NM3和所述第四MOS管NM4的支路导通;
所述单光子雪崩光电二极管SPAD触发后,雪崩电流流经所述第三MOS管NM3和所述第四MOS管NM4的导通支路,所述第三MOS管NM3作为被动淬灭电阻,使所述单光子雪崩光电二极管SPAD的阳极电压迅速提高,所述第一MOS管NM1进入截止区,A点电压的升高使所述第四MOS管NM 4截止,切断A点到地的电流通路,加速A点电压的升高。
4.根据权利要求2所述的一种基于Cascode结构的混合式高速淬灭电路,其特征在于,所述第一反相器INV1将A点电压翻转作为所述延迟保持电路的输入信号,所述第一反相器INV1用于检测所述单光子雪崩光电二极管SPAD的阳极电压,当阳极电压升到设定的电压阈值时,所述第一反相器INV1将A点电压翻转作为所述延迟保持电路的输入信号。
5.根据权利要求2所述的一种基于Cascode结构的混合式高速淬灭电路,其特征在于,所述Cascode结构单元还包括:用于对混合式高速淬灭电路整形的第二反相器INV2和第三反相器INV3;
所述第五MOS管PM5的栅极连接所述第二反相器INV2的输入端和所述第三反相器INV3的输出端;
所述第二反相器INV2连接所述第三反相器INV3,所述第二反相器INV2连接第二MOS管NM2,所述第三反相器INV3连接所述单稳态电路;
所述单稳态电路的输出端连接所述第三反相器INV3的输入端,所述单稳态电路触发后,所述第二反相器INV2和所述第三反相器INV3将单稳态电路产生的主动复位脉冲进行整形,然后使所述第二MOS管NM2导通,将所述单光子雪崩光电二极管SPAD复位;所述第二反相器INV2和所述第三反相器INV3使所述第五MOS管PM5导通,将B点电压上拉到VDD,加速所述单光子雪崩光电二极管SPAD复位。
6.根据权利要求1所述的一种基于Cascode结构的混合式高速淬灭电路,其特征在于,所述延迟保持电路包括:第六MOS管PM6、第七MOS管PM7、第八MOS管NM8、第九MOS管NM9、第四反相器INV4和第一缓冲器BUFF1;
所述第六MOS管PM6的源极接电源电压VDD,所述第六MOS管PM6的漏极接所述第七PMOS管PM7的源极,所述第六MOS管PM6的栅极接外部控制电压VQC,控制电压VQC调控延迟保持电路的延时时间;
所述第七MOS管PM7的源极接所述第六MOS管PM6的漏极,所述第七MOS管PM7的栅极和所述第八MOS管NM8的栅极接输入端电压即B点电压,所述第七MOS管PM7的漏极接所述第四反相器INV4的输入端和所述第八MOS管NM8的漏极;
所述第八MOS管NM8的源极接所述第九MOS管NM9的漏极和栅极,所述第九MOS管NM9的源极接地;
所述第四反相器INV4将所述第七MOS管PM7和所述第八MOS管NM8的漏极电压进行翻转,随后该翻转信号接入所述第一缓冲器BUFF1的输入端,将所述第一缓冲器BUFF1的输出信号作为所述延迟保持电路输出信号,输出到所述单稳态电路。
7.根据权利要求1所述的一种基于Cascode结构的混合式高速淬灭电路,其特征在于,所述单稳态电路包括第十MOS管PM10、第十一MOS管PM11、第十二MOS管NM12和第一或非门NOR1;
所述第十MOS管PM10的源极接电源电压VDD,所述第十二MOS管NM12的源极接地;所述第十MOS管PM10的栅极接外部控制电压VRC,控制电压用来调控所述单稳态电路产生的单脉冲的宽度,所述第十MOS管PM10的漏极接所述第十一MOS管PM11的源极;
所述第十一MOS管PM11的栅极和所述第十二MOS管NM12的栅极相连,所述第十一MOS管PM11和所述第十二MOS管NM12分别作为所述单稳态电路的第一输入端和所述第一或非门NOR1的输入端;所述第十一MOS管PM11的漏极和所述第十二MOS管NM12的漏极相连,作为所述单稳态电路的二输入端。
8.一种基于Cascode结构的混合式高速淬灭方法,其特征在于,包括:
初始状态:单光子雪崩光电二极管SPAD与Cascode结构单元构成雪崩通路;所述单光子雪崩光电二极管SPAD处于反向偏置状态且无光子触发,所述单光子雪崩光电二极管SPAD阳极电位处于低电平,所述单光子雪崩光电二极管SPAD反向偏压高于雪崩击穿电压,延迟保持电路和单稳态电路未被触发;
雪崩阶段:当有光子进入所述单光子雪崩光电二极管SPAD,所述单光子雪崩光电二极管SPAD瞬间激发雪崩,所述延迟保持电路被触发,所述Cascode结构单元输出电平信号;
复位阶段:所述单光子雪崩光电二极管SPAD淬灭完成,所述单稳态电路被触发,所述单稳态电路将所述单光子雪崩光电二极管SPAD阳极处的电位下拉至低电平,所述单光子雪崩光电二极管SPAD再次复位到待工作状态,等待下次光子触发所述单光子雪崩光电二极管SPAD。
9.根据权利要求8所述的一种基于Cascode结构的混合式高速淬灭方法,其特征在于,所述初始状态具体为:
所述单光子雪崩光电二极管SPAD无光子触发,所述Cascode结构单元的A点电压低于所述Cascode结构单元的第一反相器INV1阈值,所述Cascode结构单元的B点电压很高,使第四MOS管NM4导通构成低阻路径,所述单光子雪崩光电二极管SPAD阳极处于低电平,从而所述单光子雪崩光电二极管SPAD两端的反向偏压大于雪崩击穿电压Vbreak,此时处于待光子检测的稳定状态,未触发所述延迟保持电路和所述单稳态电路,所述Cascode结构单元的C点电压很低致使第二MOS管NM2和第五MOS管PM5截止。
10.根据权利要求8所述的一种基于Cascode结构的混合式高速淬灭方法,其特征在于,所述雪崩阶段具体包括:
当光子到来时,所述单光子雪崩光电二极管SPAD产生雪崩电流Ispad,该电流流经第三MOS管NM3和第四MOS管NM4构成的低阻通路,第三MOS管NM3一直被偏置成电阻,雪崩电流Ispad流经第三MOS管NM3时A点电压急速升高,使第一MOS管NM1进入截止区,并且A点电压的升高使第四MOS管NM4截止,导致A点到地的电流通路切断,加速了A点电压的升高,使得所述单光子雪崩光电二极管SPAD阳极电位达到高电平,所述单光子雪崩光电二极管SPAD两端的反向偏压降低至雪崩击穿电压以下,从而实现快速淬灭。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311444918.0A CN117490839A (zh) | 2023-11-01 | 2023-11-01 | 一种基于Cascode结构的混合式高速淬灭电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311444918.0A CN117490839A (zh) | 2023-11-01 | 2023-11-01 | 一种基于Cascode结构的混合式高速淬灭电路及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117490839A true CN117490839A (zh) | 2024-02-02 |
Family
ID=89682158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311444918.0A Pending CN117490839A (zh) | 2023-11-01 | 2023-11-01 | 一种基于Cascode结构的混合式高速淬灭电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117490839A (zh) |
-
2023
- 2023-11-01 CN CN202311444918.0A patent/CN117490839A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8410416B2 (en) | Reduction of delay between subsequent capture operations of a light-detection device | |
CN107271058B (zh) | 一种高速自反馈的单光子探测淬火控制电路及控制方法 | |
EP2130011B1 (en) | Double quench circuit for an avalanche current device | |
US9985163B2 (en) | Single photon avalanche diode having pulse shaping filter | |
Ghioni et al. | Compact active quenching circuit for fast photon counting with avalanche photodiodes | |
US9024246B2 (en) | Two-state negative feedback avalanche diode having a control element for determining load state | |
US7361882B2 (en) | Method and apparatus for providing non-linear, passive quenching of avalanche currents in Geiger-mode avalanche photodiodes | |
US20010020673A1 (en) | Monolithic circuit of active quenching and active reset for avalanche photodiodes | |
US5532474A (en) | Active quench circuit and reset circuit for avalanche photodiode | |
CN110462415B (zh) | 毛刺信号检测电路、安全芯片和电子设备 | |
CN111121986B (zh) | 一种具有后脉冲校正功能的单光子探测系统 | |
CN109443555B (zh) | 基于主动淬灭主动恢复电路的单光子探测系统 | |
CN110274697A (zh) | 一种应用于单光子雪崩二极管的快速有源淬灭电路 | |
CN117490839A (zh) | 一种基于Cascode结构的混合式高速淬灭电路及方法 | |
CN206847792U (zh) | 一种高速自反馈的单光子探测淬火控制电路 | |
Rideau et al. | Single photon avalanche diode with Monte Carlo simulations: PDE, jitter and quench probability | |
CN113138019B (zh) | 一种基于雪崩光电二极管阵列的读出电路和光电探测器 | |
CN114624678A (zh) | 光电探测器的前端电路、光电探测器阵列、激光雷达和测距方法 | |
CN110888119A (zh) | 一种具有复位控制的窗口信号产生和阈值计数电路 | |
CN110061727B (zh) | 单光子雪崩二极管探测器的快速淬灭/复位电路及其方法 | |
US11579016B2 (en) | Extended hold-off time for SPAD quench assistance | |
CN219890583U (zh) | 一种基于雪崩二极管的门控电路装置 | |
Saha et al. | High-voltage pulse generator with variable delay for ultrafast gating of single photon detector | |
CN113820011B (zh) | 一种用于gm-apd的可屏蔽式光电流检测电路 | |
Liu et al. | A novel quenching circuit to reduce afterpulsing of single photon avalanche diodes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |