CN117478626B - 基于组相连缓存的快速匹配查找系统、方法、设备及介质 - Google Patents

基于组相连缓存的快速匹配查找系统、方法、设备及介质 Download PDF

Info

Publication number
CN117478626B
CN117478626B CN202311812421.XA CN202311812421A CN117478626B CN 117478626 B CN117478626 B CN 117478626B CN 202311812421 A CN202311812421 A CN 202311812421A CN 117478626 B CN117478626 B CN 117478626B
Authority
CN
China
Prior art keywords
cache
unit
group
data
external memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311812421.XA
Other languages
English (en)
Other versions
CN117478626A (zh
Inventor
石丛玮
李子晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Photoelectric Gathered Energy Communication Co ltd
Original Assignee
Tianjin Photoelectric Gathered Energy Communication Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Photoelectric Gathered Energy Communication Co ltd filed Critical Tianjin Photoelectric Gathered Energy Communication Co ltd
Priority to CN202311812421.XA priority Critical patent/CN117478626B/zh
Publication of CN117478626A publication Critical patent/CN117478626A/zh
Application granted granted Critical
Publication of CN117478626B publication Critical patent/CN117478626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9015—Buffering arrangements for supporting a linked list
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/745—Address table lookup; Address filtering
    • H04L45/7453—Address table lookup; Address filtering using hashing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9063—Intermediate storage in different physical parts of a node or terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种基于组相连缓存的快速匹配查找系统、方法、设备及介质：部署于FPGA中，主要包括哈希查表单元、组相连缓存单元、外存接口单元；哈希查表单元用于提供查表匹配服务；组相连缓存单元作为哈希查表单元与外存接口单元的中间衔接单元，由缓存匹配子单元、外存控制器接口子单元、脏表项更新子单元以及存储于缓存Block RAM单元内的主缓存表构成；外存接口单元用于连接组相连缓存单元和外部存储器；以及实现上述基于组相连缓存的快速匹配查找系统或方法的电子设备和计算机可读存储介质。本发明有效的降低外存的读取延迟，大幅提升在高查表负荷的情况下的哈希查找匹配速度。

Description

基于组相连缓存的快速匹配查找系统、方法、设备及介质
技术领域
本发明属于计算机技术领域，更具体的说，是涉及一种基于组相连缓存的快速匹配查找系统、方法、设备及介质。
背景技术
目前网络防火墙或专用网关等设备对网络速度的要求越来越高，这导致在许多场合里需要对网络数据包进行五元组匹配或固定字段匹配的速率要求也越来越高。同时随着网络带宽的增加，单个链路上承载的业务也越来越多，这使得现在的网络防火墙或者专用网关等设备需要对更多的业务进行精确识别以区分不同业务和应用不同处理模型。这对目前以TCAM和二分匹配查找为主的网络设备带来了较大的压力。并且随着可编程逻辑器件（FPGA）在各种专业网络设备中的应用越来越广，使得能够运行在FPGA上的大容量快速查找匹配技术变得极为重要。
发明内容
本发明的目的是为了克服现有技术中的不足，提出了一种基于组相连缓存的快速匹配查找系统、方法、设备及介质。本发明通过使用组相连缓存技术，对传统的哈希查找匹配技术进行改良，使得在使用PSRAM、DDR、XRAM、HyperRAM等类型的外部存储器的哈希查表单元发生碰撞而转为链表查找时，有效的降低外存的读取延迟，大幅提升在高查表负荷的情况下的哈希查找匹配速度。
本发明的目的可通过以下技术方案实现。
一种基于组相连缓存的快速匹配查找系统，该快速匹配查找系统部署于FPGA中，包括哈希查表单元、组相连缓存单元、外存接口单元，所述组相连缓存单元分别与哈希查表单元、外存接口单元相连，作为哈希查表单元与外存接口单元的中间衔接单元；
所述哈希查表单元用于提供查表匹配服务，当查表请求发送到哈希查表单元时，将查表请求中的数据经过摘要算法得出哈希值，取哈希值作为地址索引去组相连缓存单元中读取请求数据内容；所述组相连缓存单元由缓存匹配子单元、外存控制器接口子单元、脏表项更新子单元以及存储于缓存Block RAM单元内的主缓存表构成；所述外存接口单元用于连接组相连缓存单元和外部存储器；
在组相连缓存单元中，首先缓存匹配子单元将来自于哈希查表单元的读取请求的地址分为TAG、GROUP、BLOCK三个部分，由TAG字段和BLOCK字段构成主缓存表的索引地址，从主缓存表中获取缓存条目数据，将GROUP的值与缓存条目数据中数据头的ADDR进行对比，同时关注缓存条目数据中数据头的脏标志和有效标志；若GROUP的值与缓存条目数据中数据头的ADDR字段值一致，且脏标志为无效，有效标志为有效，则认定缓存条目命中，向哈希查表单元返回该条目数据；否则认定为缓存条目未命中，则触发数据更新操作，此时外存控制器接口子单元产生外存读取指令，发送给外存接口单元，并将哈希查表单元的读取请求压入组相连缓存单元内的队列，以接收下一条来自哈希查表单元的读取请求；当外部存储器完成读取操作时，数据返回给组相连缓存单元，并从队列中读取出与之对应的读取请求指令，在更新主缓存表的同时将数据内容返回给哈希查表单元。
在上述快速匹配查找系统中，所述组相连缓存单元设计为M相连组相连缓存单元，其中主缓存表的存储空间被划分为N份，每份存储空间里又分为M个条目；当任何条目认定为缓存条目未命中，脏表项更新子单元发出表项更新请求，从外存储器中获取新的数据内容更新主缓存表，同时将数据内容返回给哈希查表单元；所述脏表项更新子单元的更新算法采用顺序覆盖算法或最不常用算法。
在上述快速匹配查找系统中，所述外存接口单元，对外连接外部存储器，对内不仅连接组相连缓存单元，还连接FPGA内其他需要访问外部存储器的功能单元；当FPGA内部总线速度与外部存储器速率或协议不匹配时使用外存接口单元进行适配。
一种基于组相连缓存的快速匹配查找方法，包括以下过程：
当查表请求发送到哈希查表单元时，将查表请求中的数据经过摘要算法得出哈希值，取哈希值作为地址索引去组相连缓存单元中读取请求数据内容；
在组相连缓存单元中，将来自于哈希查表单元的读取请求的地址分为TAG、GROUP、BLOCK三个部分，由TAG字段和BLOCK字段构成主缓存表的索引地址；
从主缓存表中获取缓存条目数据，将GROUP的值与缓存条目数据中数据头的ADDR进行对比，同时关注缓存条目数据中数据头的脏标志和有效标志，判断缓存条目是否命中；
若GROUP的值与缓存条目数据中数据头的ADDR字段值一致，且脏标志为无效，有效标志为有效，则认定缓存条目命中，向哈希查表单元返回该条目数据；否则认定为缓存条目未命中，则触发数据更新操作，此时外存控制器接口子单元产生外存读取指令，发送给外存接口单元，并将哈希查表单元的读取请求压入组相连缓存单元内的队列，以接收下一条来自哈希查表单元的读取请求；当外部存储器完成读取操作时，数据返回给组相连缓存单元，并从队列中读取出与之对应的读取请求指令，在更新主缓存表的同时将数据内容返回给哈希查表单元。
在上述快速匹配查找方法中，当任何条目认定为缓存条目未命中时，脏表项更新子单元发出表项更新请求，从外存储器中获取新的数据内容更新主缓存表，同时将数据内容返回给哈希查表单元。
一种电子设备，包括处理器和存储器，所述存储器上存储有可被所述处理器执行的计算机程序，所述处理器执行所述计算机程序时实现上述基于组相连缓存的快速匹配查找系统或基于组相连缓存的快速匹配查找方法。
一种计算机可读存储介质，其上存储有计算机程序，当所述计算机程序被处理器执行时，实现上述基于组相连缓存的快速匹配查找系统或基于组相连缓存的快速匹配查找方法。
与现有技术相比，本发明的技术方案所带来的有益效果是：
本发明提出的基于组相连缓存的快速匹配查找系统及方法，部署于FPGA中，针对使用PSRAM、DDR、XRAM、HyperRAM等类型的外部存储器进行快速查表。本发明通过使用组相连缓存技术，对传统的哈希查找匹配技术进行改良，使得在使用PSRAM、DDR、XRAM、HyperRAM等类型的外部存储器的哈希查表单元发生碰撞而转为链表查找时，将能够在缓存中命中的读取请求直接返回值，有效降低了访问外部存储器的延迟时间，大幅提升在高查表负荷的情况下的哈希查找匹配速度。
附图说明
图1为本发明基于组相连缓存的快速匹配查找系统原理示意图。
图2为本发明中组相连缓存单元原理示意图。
图3为本发明基于组相连缓存的快速匹配查找方法流程示意图。
具体实施方式
下面结合附图对本发明作进一步的描述。
如图1所示，本发明提出一种部署于FPGA中的基于组相连缓存的快速匹配查找系统，可针对使用PSRAM、DDR、XRAM、HyperRAM等类型的外部存储器进行快速查表。通过组相连缓存技术，将能够在缓存中命中的读取请求直接返回值，省去了访问外部存储器的延迟时间。
本发明基于组相连缓存的快速匹配查找系统，其功能单元具体分为三个部分：哈希查表单元、组相连缓存单元、外存接口单元。所述哈希查表单元与具体业务单元（指不限于FPGA内部或外部的需要调用查表服务的其他单元）连接，所述组相连缓存单元作为哈希查表单元与外存接口单元的中间衔接单元，分别与哈希查表单元、外存接口单元相连。各功能单元的具体介绍如下：
（1）哈希查表单元
哈希查表单元用于提供查表匹配服务。当查表请求发送到哈希查表单元时，将查表请求中的数据经过摘要算法得出哈希值，取哈希值的部分或整体作为地址索引去组相连缓存单元中读取请求数据内容。
（2）组相连缓存单元
组相连缓存单元主要由缓存匹配子单元、外存控制器接口子单元、脏表项更新子单元以及存储于缓存Block RAM单元内的主缓存表构成，如图2所示。
在组相连缓存单元中，首先缓存匹配子单元将来自于哈希查表单元的读取请求的地址分为三个部分，分别为TAG、GROUP、BLOCK，由TAG字段和BLOCK字段构成主缓存表的索引地址，从主缓存表中获取缓存条目数据，将GROUP的值与缓存条目数据中数据头的ADDR（地址）进行对比，同时关注缓存条目数据中数据头的脏标志和有效标志。若GROUP的值与缓存条目数据中数据头的ADDR字段值一致，且脏标志为无效，有效标志为有效，则认定缓存条目命中，向哈希查表单元返回该条目数据。否则认定为缓存条目未命中，则触发数据更新操作，此时外存控制器接口子单元产生外存读取指令，发送给外存接口单元，并将哈希查表单元的读取请求压入组相连缓存单元内的队列，以接收下一条来自哈希查表单元的读取请求。当外部存储器完成读取操作时，数据返回给组相连缓存单元，并从队列中读取出与之对应的读取请求指令，在更新主缓存表的同时将数据内容返回给哈希查表单元。
在上述中，所述组相连缓存单元设计为M相连组相连缓存单元，其中主缓存表的存储空间被划分为N份，每份存储空间里又分为M个条目。当任何条目认定为缓存条目未命中（如发生数据匹配失败、条目脏、条目无效），脏表项更新子单元发出表项更新请求，从外存储器中获取新的数据内容更新主缓存表，同时将数据内容返回给哈希查表单元。所述脏表项更新子单元的更新算法可以采用顺序覆盖算法或最不常用算法等。
（3）外存接口单元
外存接口单元是用于连接组相连缓存单元和外部存储器的接口功能单元。对外，外存接口单元连接外部存储器；对内，外存接口单元不仅连接组相连缓存单元，还连接FPGA内其他需要访问外部存储器的功能单元。当FPGA内部总线速度与外部存储器的速率不匹配，或FPGA内部总线速度与外部存储器的协议不匹配时，使用外存接口单元进行适配。在使用PSRAM、DDR、XRAM、HyperRAM等类型的外部存储器时会发生读取等待事件，这种等待事件会导致哈希查找表在链表阶段的速率大幅降低。
此外，基于上述快速匹配查找系统，本发明还提出一种基于组相连缓存的快速匹配查找方法，如图3所示，具体包括以下过程：
当查表请求发送到哈希查表单元时，将查表请求中的数据经过摘要算法得出哈希值，取哈希值部分或整体作为地址索引去组相连缓存单元中读取请求数据内容。
在组相连缓存单元中，将来自于哈希查表单元的读取请求的地址分为TAG、GROUP、BLOCK三个部分，由TAG字段和BLOCK字段构成主缓存表的索引地址。
从主缓存表中获取缓存条目数据，将GROUP的值与缓存条目数据中数据头的ADDR进行对比，同时关注缓存条目数据中数据头的脏标志和有效标志，判断缓存条目是否命中。
若GROUP的值与缓存条目数据中数据头的ADDR字段值一致，且脏标志为无效，有效标志为有效，则认定缓存条目命中，向哈希查表单元返回该条目数据。否则认定为缓存条目未命中，则触发数据更新操作，此时外存控制器接口子单元产生外存读取指令，发送给外存接口单元，并将哈希查表单元的读取请求压入组相连缓存单元内的队列，以接收下一条来自哈希查表单元的读取请求。当外部存储器完成读取操作时，数据返回给组相连缓存单元，并从队列中读取出与之对应的读取请求指令，在更新主缓存表的同时将数据内容返回给哈希查表单元。
在上述快速匹配查找方法过程中，当任何条目认定为缓存条目未命中（如发生数据匹配失败或条目脏或条目无效）时，脏表项更新子单元发出表项更新请求，从外存储器中获取新的数据内容更新主缓存表，同时将数据内容返回给哈希查表单元。此时更新算法可以采用顺序覆盖算法或最不常用算法等。
本发明还提出一种电子设备，包括处理器和存储器，所述存储器上存储有可被所述处理器执行的计算机程序，所述处理器执行所述计算机程序时实现上述基于组相连缓存的快速匹配查找系统或基于组相连缓存的快速匹配查找方法。
本发明还提出一种计算机可读存储介质，其上存储有计算机程序，当所述计算机程序被处理器执行时，实现上述基于组相连缓存的快速匹配查找系统或基于组相连缓存的快速匹配查找方法。
尽管上面结合附图对本发明的功能及工作过程进行了描述，但本发明并不局限于上述的具体功能和工作过程，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可以做出很多形式，这些均属于本发明的保护之内。

Claims (7)

1.一种基于组相连缓存的快速匹配查找系统，其特征在于，该快速匹配查找系统部署于FPGA中，包括哈希查表单元、组相连缓存单元、外存接口单元，所述组相连缓存单元分别与哈希查表单元、外存接口单元相连，作为哈希查表单元与外存接口单元的中间衔接单元；
所述哈希查表单元用于提供查表匹配服务，当查表请求发送到哈希查表单元时，将查表请求中的数据经过摘要算法得出哈希值，取哈希值作为地址索引去组相连缓存单元中读取请求数据内容；所述组相连缓存单元由缓存匹配子单元、外存控制器接口子单元、脏表项更新子单元以及存储于缓存Block RAM单元内的主缓存表构成；所述外存接口单元用于连接组相连缓存单元和外部存储器；
在组相连缓存单元中，首先缓存匹配子单元将来自于哈希查表单元的读取请求的地址分为TAG、GROUP、BLOCK三个部分，由TAG字段和BLOCK字段构成主缓存表的索引地址，从主缓存表中获取缓存条目数据，将GROUP的值与缓存条目数据中数据头的ADDR进行对比，同时关注缓存条目数据中数据头的脏标志和有效标志；若GROUP的值与缓存条目数据中数据头的ADDR字段值一致，且脏标志为无效，有效标志为有效，则认定缓存条目命中，向哈希查表单元返回该条目数据；否则认定为缓存条目未命中，则触发数据更新操作，此时外存控制器接口子单元产生外存读取指令，发送给外存接口单元，并将哈希查表单元的读取请求压入组相连缓存单元内的队列，以接收下一条来自哈希查表单元的读取请求；当外部存储器完成读取操作时，数据返回给组相连缓存单元，并从队列中读取出与之对应的读取请求指令，在更新主缓存表的同时将数据内容返回给哈希查表单元。
2.根据权利要求1所述的基于组相连缓存的快速匹配查找系统，其特征在于，所述组相连缓存单元设计为M相连组相连缓存单元，其中主缓存表的存储空间被划分为N份，每份存储空间里又分为M个条目；当任何条目认定为缓存条目未命中，脏表项更新子单元发出表项更新请求，从外存储器中获取新的数据内容更新主缓存表，同时将数据内容返回给哈希查表单元；所述脏表项更新子单元的更新算法采用顺序覆盖算法或最不常用算法。
3.根据权利要求1所述的基于组相连缓存的快速匹配查找系统，其特征在于，所述外存接口单元，对外连接外部存储器，对内不仅连接组相连缓存单元，还连接FPGA内其他需要访问外部存储器的功能单元；当FPGA内部总线速度与外部存储器速率或协议不匹配时使用外存接口单元进行适配。
4.一种基于上述权利要求1至3中任一项所述基于组相连缓存的快速匹配查找系统的基于组相连缓存的快速匹配查找方法，其特征在于，包括以下过程：
当查表请求发送到哈希查表单元时，将查表请求中的数据经过摘要算法得出哈希值，取哈希值作为地址索引去组相连缓存单元中读取请求数据内容；
在组相连缓存单元中，将来自于哈希查表单元的读取请求的地址分为TAG、GROUP、BLOCK三个部分，由TAG字段和BLOCK字段构成主缓存表的索引地址；
从主缓存表中获取缓存条目数据，将GROUP的值与缓存条目数据中数据头的ADDR进行对比，同时关注缓存条目数据中数据头的脏标志和有效标志，判断缓存条目是否命中；
若GROUP的值与缓存条目数据中数据头的ADDR字段值一致，且脏标志为无效，有效标志为有效，则认定缓存条目命中，向哈希查表单元返回该条目数据；否则认定为缓存条目未命中，则触发数据更新操作，此时外存控制器接口子单元产生外存读取指令，发送给外存接口单元，并将哈希查表单元的读取请求压入组相连缓存单元内的队列，以接收下一条来自哈希查表单元的读取请求；当外部存储器完成读取操作时，数据返回给组相连缓存单元，并从队列中读取出与之对应的读取请求指令，在更新主缓存表的同时将数据内容返回给哈希查表单元。
5.根据权利要求4所述的基于组相连缓存的快速匹配查找方法，其特征在于，当任何条目认定为缓存条目未命中时，脏表项更新子单元发出表项更新请求，从外存储器中获取新的数据内容更新主缓存表，同时将数据内容返回给哈希查表单元。
6.一种电子设备，包括处理器和存储器，所述存储器上存储有可被所述处理器执行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现上述权利要求1至5中任一项所述的基于组相连缓存的快速匹配查找系统或基于组相连缓存的快速匹配查找方法。
7.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，当所述计算机程序被处理器执行时，实现上述权利要求1至5中任一项所述的基于组相连缓存的快速匹配查找系统或基于组相连缓存的快速匹配查找方法。
CN202311812421.XA 2023-12-27 2023-12-27 基于组相连缓存的快速匹配查找系统、方法、设备及介质 Active CN117478626B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311812421.XA CN117478626B (zh) 2023-12-27 2023-12-27 基于组相连缓存的快速匹配查找系统、方法、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311812421.XA CN117478626B (zh) 2023-12-27 2023-12-27 基于组相连缓存的快速匹配查找系统、方法、设备及介质

Publications (2)

Publication Number Publication Date
CN117478626A CN117478626A (zh) 2024-01-30
CN117478626B true CN117478626B (zh) 2024-04-05

Family

ID=89625986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311812421.XA Active CN117478626B (zh) 2023-12-27 2023-12-27 基于组相连缓存的快速匹配查找系统、方法、设备及介质

Country Status (1)

Country Link
CN (1) CN117478626B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026379A (en) * 1996-06-17 2000-02-15 Verifone, Inc. System, method and article of manufacture for managing transactions in a high availability system
CN102333036A (zh) * 2011-10-17 2012-01-25 中兴通讯股份有限公司 一种实现高速路由查找的方法和系统
KR20120045422A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 메모리 시스템 및 사용자 장치 그리고 그것의 데이터 관리 방법
WO2015070771A1 (zh) * 2013-11-16 2015-05-21 上海芯豪微电子有限公司 一种数据缓存系统和方法
WO2018177184A1 (zh) * 2017-03-31 2018-10-04 深圳市中兴微电子技术有限公司 一种实现查表处理的方法及装置、设备、存储介质
CN109039911A (zh) * 2018-07-27 2018-12-18 烽火通信科技股份有限公司 一种基于hash查找方式共享ram的方法及系统
CN112506823A (zh) * 2020-12-11 2021-03-16 盛立金融软件开发（杭州）有限公司 一种fpga数据读写方法、装置、设备及可读存储介质
WO2022268138A1 (zh) * 2021-06-23 2022-12-29 深圳市中兴微电子技术有限公司 一种报文匹配方法、装置、存储介质及电子装置
WO2023226633A1 (zh) * 2022-05-26 2023-11-30 华为技术有限公司 故障处理方法、相关设备和系统
CN117271384A (zh) * 2023-10-11 2023-12-22 北京燧原智能科技有限公司 一种存储访问方法、装置、芯片及存储介质

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026379A (en) * 1996-06-17 2000-02-15 Verifone, Inc. System, method and article of manufacture for managing transactions in a high availability system
KR20120045422A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 메모리 시스템 및 사용자 장치 그리고 그것의 데이터 관리 방법
CN102333036A (zh) * 2011-10-17 2012-01-25 中兴通讯股份有限公司 一种实现高速路由查找的方法和系统
WO2015070771A1 (zh) * 2013-11-16 2015-05-21 上海芯豪微电子有限公司 一种数据缓存系统和方法
WO2018177184A1 (zh) * 2017-03-31 2018-10-04 深圳市中兴微电子技术有限公司 一种实现查表处理的方法及装置、设备、存储介质
CN109039911A (zh) * 2018-07-27 2018-12-18 烽火通信科技股份有限公司 一种基于hash查找方式共享ram的方法及系统
CN112506823A (zh) * 2020-12-11 2021-03-16 盛立金融软件开发（杭州）有限公司 一种fpga数据读写方法、装置、设备及可读存储介质
WO2022268138A1 (zh) * 2021-06-23 2022-12-29 深圳市中兴微电子技术有限公司 一种报文匹配方法、装置、存储介质及电子装置
WO2023226633A1 (zh) * 2022-05-26 2023-11-30 华为技术有限公司 故障处理方法、相关设备和系统
CN117271384A (zh) * 2023-10-11 2023-12-22 北京燧原智能科技有限公司 一种存储访问方法、装置、芯片及存储介质

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
GcChord:基于组和缓存的改进型DHT网络;曲广强;胡勇;王贵竹;;计算机工程与应用;20071011(第29期);136-138+143 *
变组相连缓存结构的设计和故障注入验证分析;马捷中;郭阳明;曾宪炼;何世强;;西北工业大学学报;20091215(第06期);122-125 *
马捷中 ; 郭阳明 ; 曾宪炼 ; 何世强 ; .变组相连缓存结构的设计和故障注入验证分析.西北工业大学学报.2009,(06),122-125页. *

Also Published As

Publication number Publication date
CN117478626A (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
US10310987B2 (en) Systems and methods for accessing a unified translation lookaside buffer
US9385957B1 (en) Flow key lookup involving multiple simultaneous cam operations to identify hash values in a hash bucket
US6754800B2 (en) Methods and apparatus for implementing host-based object storage schemes
US10397362B1 (en) Combined cache-overflow memory structure
CN103701957A (zh) Dns递归方法及其系统
US20170286315A1 (en) Managing translation invalidation
WO2017176533A1 (en) System and method for a database proxy
CN109564550B (zh) 更新最近最少使用的数据以获得更高普遍性的高速缓存条目的更大持久性
US8335908B2 (en) Data processing apparatus for storing address translations
US11531624B2 (en) Address translation in a data processing apparatus
US20110228674A1 (en) Packet processing optimization
US20200059515A1 (en) System and method for a database proxy
US5530834A (en) Set-associative cache memory having an enhanced LRU replacement strategy
US20070204129A1 (en) Address converting apparatus
EP2568386A1 (en) Method for accessing cache and fictitious cache agent
CN114281712A (zh) 查表方法、装置、fpga及可读存储介质
CN108694133A (zh) 用于即时高速缓存关联性的装置、方法和系统
CN117478626B (zh) 基于组相连缓存的快速匹配查找系统、方法、设备及介质
EP1683321B1 (en) Method and system to protect a protocol control block for network packet processing
US7720930B2 (en) Systems and methods using NIC-based prefetching for host TCP context lookup
CN114996023B (zh) 目标缓存装置、处理装置、网络设备及表项获取方法
WO2021008552A1 (zh) 数据读取方法和装置、计算机可读存储介质
CN104378295A (zh) 表项管理装置及表项管理方法
JP2001256098A (ja) プロキシサーバにおけるキャッシの制御方法
CN117880222A (zh) 一种toe的加速系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant