CN117472145A - 时钟校准方法和时钟校准装置 - Google Patents

Abstract

提供了时钟校准方法和时钟校准装置。时钟校准方法包括：获取微控制器的主时钟电路提供的主时钟频率；以及利用微控制器的从时钟电路来对微控制器的与主时钟频率有关的时钟相关参数进行补偿。

Description

时钟校准方法和时钟校准装置

技术领域

本申请涉及电路控制技术领域，更具体地涉及时钟校准方法和时钟校准装置。

背景技术

由于受成本、功耗和设备体积的要求限制，往往会采用微控制器(Microcontroller Unit，MCU)的内部RC(电阻-电容)振荡电路作为主时钟电路(即系统时钟源)来提供系统时钟信号，该时钟电路受温度影响较大，导致频率偏移，精度变差等问题，从而影响了外设时钟的精度，影响通信时序。为解决该问题，一般地，MCU采用外部晶体振荡器(也简称为晶振)直接作为主时钟电路，其中部分晶振具有高精度频率和低温度漂移的特性，但此方法需增加物料成本和功耗损失。再者，通过对系统时钟信号在温度变化下的表现，可采用统计和建模拟合，但此方法操作不便，特别是涉及数据存储和算法模型运算时，需消耗MCU大量资源，对降低成本和平台选型不利。

发明内容

在一方面中，根据本申请的实施例提供了一种时钟校准方法，包括：获取微控制器的主时钟电路提供的主时钟频率；以及利用微控制器的从时钟电路来对微控制器的与主时钟频率有关的时钟相关参数进行补偿。

在一些实现方式中，补偿包括：根据从时钟电路的定时器的计数和所述主时钟电路的定时器的计数来确定用于补偿的频率偏移因子；将频率偏移因子乘以时钟相关参数。

在一些实现方式中，根据本申请实施例的时钟校准方法还包括：将从时钟电路的定时器的当前计数周期内主时钟电路的定时器的计数值变化量与预设计数值常量之比确定作为频率偏移因子。

在一些实现方式中，根据本申请实施例的时钟校准方法还包括：还包括：将主时钟电路的定时器在从时钟电路的当前计数周期结束时的计数值减去主时钟电路的定时器在从时钟电路的当前计数周期开始时的计数值之差确定作为计数器变化量。

在一些实现方式中，根据本申请实施例的时钟校准方法还包括：将从主时钟电路在理想状态下的主时钟频率分频并乘以所述当前计数周期与单位计数周期的比率来得到预设计数值常量。

在一些实现方式中，根据本申请实施例的时钟校准方法还包括：对频率偏移因子进行限幅处理以将频率偏移因子限制在预定范围内。

在一些实现方式中，根据本申请实施例的时钟校准方法还包括：在频率偏移因子小于等于第一阈值的情况下，将频率偏移因子赋值为第一阈值；以及在频率偏移因子大于等于第二阈值的情况下，将频率偏移因子赋值为第二阈值，其中第二阈值大于第一阈值。

在一些实现方式中，时钟相关参数包括以下项之一：主时钟频率本身；针对微控制器的外设接口从主时钟频率分频得到的外设时钟频率；微控制器的基于串口通信的波特率；微控制器的基于单总线协议通信的传输速率；以及微控制器的通信信号的脉冲宽度。

在一些实现方式中，主时钟电路包括RC振荡电路，并且从时钟电路包括晶体振荡器。在一些实现方式中，从时钟电路包括低温漂晶体振荡器。

在一些实现方式中，从时钟电路利用微控制器内的除主时钟电路以外的其他时钟电路提供，或者从时钟电路利用与微控制器通信的外设装置中的时钟电路提供。

在另一方面中，根据本申请的实施例提供了一种时钟校准装置，包括：主时钟频率获取装置，被配置为获取微控制器的主时钟电路提供的主时钟频率；以及补偿装置，被配置为利用微控制器的从时钟电路来对微控制器的与主时钟频率有关的时钟相关参数进行补偿。

在一些实现方式中，补偿装置被配置为：根据从时钟电路的定时器的计数和所述主时钟电路的定时器的计数来确定用于补偿的频率偏移因子；以及将频率偏移因子乘以时钟相关参数。

在一些实现方式中，补偿装置被配置为：将从时钟电路的定时器的当前计数周期内主时钟电路的定时器的计数值变化量与预设计数值常量之比确定作为频率偏移因子。

在一些实现方式中，补偿装置被配置为：将主时钟电路的定时器在从时钟电路的当前计数周期结束时的计数值减去主时钟电路的定时器在从时钟电路的当前计数周期开始时的计数值之差确定作为计数器变化量。

在一些实现方式中，补偿装置被配置为：将从主时钟电路在理想状态下的主时钟频率分频并乘以所述当前计数周期与单位计数周期的比率来得到预设计数值常量。

在一些实现方式中，补偿装置被配置为：对频率偏移因子进行限幅处理以将频率偏移因子限制在预定范围内。

在一些实现方式中，补偿装置被配置为：在频率偏移因子小于等于第一阈值的情况下，将频率偏移因子赋值为第一阈值；以及在频率偏移因子大于等于第二阈值的情况下，将频率偏移因子赋值为第二阈值，其中第二阈值大于第一阈值。

在一些实现方式中，时钟相关参数包括以下项之一：主时钟频率本身；针对微控制器的外设接口从主时钟频率分频得到的外设时钟频率；微控制器的基于串口通信的波特率；微控制器的基于单总线协议通信的传输速率；以及微控制器的通信信号的脉冲宽度。

在一些实现方式中，主时钟电路包括RC振荡电路，并且从时钟电路包括晶体振荡器。在一些实现方式中，从时钟电路包括低温漂晶体振荡器。

在一些实现方式中，从时钟电路利用微控制器内的除主时钟电路以外的其他时钟电路提供，或者从时钟电路利用与微控制器通信的外设装置中的时钟电路提供。

在又一方面中，根据本申请的实施例提供了一种微控制器，包括如上的时钟校准装置。

根据本申请的实施例提供的时钟校准方法和时钟校准装置，利用从时钟电路来对对从微控制器的与主时钟频率有关的时钟相关参数进行补偿，从而保证与时钟精度相关联的准确性，具有低成本低功耗的特点，特别适用于高、低温工况具有严格时序要求的场景。

附图说明

在结合附图阅读下面的具体描述时，可以通过下面的具体描述最佳地理解本申请的各方面。注意，根据行业的标准惯例，各种特征不一定是按比例绘制的。在各图中，相似的数字标号描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。在附图中：

图1示出了根据本申请实施例的时钟校准方法的示意流程图；

图2示出了根据本申请实施例的时钟校准方法的补偿的示意流程图；

图3示出了根据本申请实施例的时钟校准方法的具体实现的示意流程图；

图4示出了根据本申请实施例的时钟校准装置的示意框图；以及

图5示出了根据本申请实施例的微控制器的示意框图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。本申请决不限于下面所提出的任何具体配置和算法，而是在不脱离本申请的精神的前提下覆盖了元素、部件和算法的任何修改、替换和改进。在附图和下面的描述中，没有示出公知的结构和技术，以便避免对本申请造成不必要的模糊。

根据本申请实施例提出了一种时钟校准方法和时钟校准装置，能够在MCU不增加额外电路或器件的情况下实现时钟校准，具有算力要求低、性能稳定，成本低等特点。

下面结合附图来说明根据本申请实施例的时钟校准方法和时钟校准装置。

图1示出了根据本申请实施例的时钟校准方法的示意流程图。如图1所示，根据本申请实施例的时钟校准方法100包括步骤S101-S102。

在步骤S101，获取微控制器的主时钟电路提供的主时钟频率。

在步骤S102，利用微控制器的从时钟电路来对微控制器的与主时钟频率有关的时钟相关参数进行补偿。

通过微控制器的从时钟电路来对微控制器的与主时钟频率有关的时钟相关参数进行补偿，使得能够消除因主时钟频率的偏移而导致的偏差，从而提高稳定性和可靠性。

在一些实现方式中，主时钟电路可以包括电阻-电容(RC)振荡电路，并且从时钟电路可以包括晶体振荡器。一般而言，晶体振荡器具有稳定的振荡频率和较高的精度的特性，例如，从时钟电路包括的低温漂晶体振荡器可以产生稳定的1Hz计数。在一些实现方式中，从时钟电路可以包括低温漂晶体振荡器。低温漂晶体振荡器具有低温度漂移(即，随着温度变化具有较小的频率偏移)。应理解，主时钟电路不限于上述RC振荡电路，从时钟电路也不限于上述晶体振荡器，例如，从时钟电路可以是有恒温控制或其他保证温度特性好的RC振荡电路，也可以是温度特性好的信号发生器电路、芯片等。通过利用晶体振荡器的提供的基准来实现与主时钟频率有关的时钟相关参数的校准，能够提高时钟相关参数稳定性和精确度，在利用低温漂晶体振荡器的情况下，使能使用高、低温工作环境，从而提高适用性。应理解，从时钟电路包括的定时器可以实现定时或计数中断，也可以是其他可以产生稳定计数周期的电路。

在一些实现方式中，从时钟电路可以利用微控制器内的除主时钟电路以外的其他时钟电路提供，或者从时钟电路可以利用与微控制器通信的外设装置中的时钟电路提供。通过利用已有的时钟电路，无需增加额外的电路和器件，因此不会招致额外的硬件成本。

在一些实现方式中，时钟相关参数可以包括以下项之一：主时钟频率本身；针对微控制器的外设接口从主时钟频率分频得到的外设时钟频率；微控制器的基于串口通信的波特率；微控制器的基于单总线协议通信的传输速率；以及微控制器的通信信号的脉冲宽度。应理解，除了上述项以外，根据本申请的时钟校准方法还可以对任何其他与主时钟频率或从主时钟频率的分频频率相关(例如线性相关)的通信参数进行补偿校准，例如可以对具有时序要求的延时时间进行补偿，纠正因主时钟频率偏移导致的指令周期变化，从而提高延时的精度。

在一些实现方式中，在主时钟电路的主时钟频率可被实时操作配置的场合，可以实时动态地对主时钟频率进行补偿。在一些实现方式中，在允许主时钟电路重启的场合，可以在每次主时钟电路重启时对主时钟频率进行补偿。

在一些实现方式中，可以在微控制器和外设装置发生了通信时对外设时钟频率进行补偿。利用偏移频率因子直接对时钟频率偏移容忍度较小的外设时钟频率或各种通信协议下的传输速率进行补偿，可以减少对其他外设时钟频率的配置操作，在交变温度场合提高了校准的实时性。

图2示出了根据本申请实施例的时钟校准方法的补偿的示意流程图。如图2所示，根据本申请实施例的时钟校准方法的补偿包括步骤S201-S202。

在步骤S201，根据从时钟电路的定时器的计数和主时钟电路的定时器的计数来确定用于补偿的频率偏移因子。

在步骤S202，将频率偏移因子乘以时钟相关参数。

下面以对从主时钟频率分频得到的外设时钟频率进行补偿为例进行详细说明。具体地，对外设时钟频率的补偿可以被表示为下式(1)：

Peripheral_Clock＝DEFAULT_PERIPH_CLOCK ·k (1)

其中，DEFAULT_PERIPH_CLOCK代表微控制器从主时钟频率分频得到的外设时钟频率，k代表频率偏移因子，Peripheral_Clock代表补偿后的外设时钟频率，单位为Hz。通过以频率偏移因子实现补偿，补偿后的外设时钟频率具有高稳定性和精确性。

在一些实现方式中，根据本申请实施例的时钟校准方法100还可以包括：通过将从时钟电路的定时器的当前计数周期内主时钟电路的定时器的计数值变化量与预设计数值常量之比确定作为频率偏移因子。具体地，仍然以上述对外设时钟频率的补偿为例，频率偏移因子可以通过下式(2)确定：

k ＝ Time21_Cnt / DEFAULT_TIME21_CNT (2)

其中Time21_Cnt代表主时钟电路的定时器的计数值变化量，DEFAULT_TIME21_CNT代表预设计数值常量。

在一些实现方式中，根据本申请实施例的时钟校准方法100还可以包括：将主时钟电路的定时器在从时钟电路的当前计数周期结束时的计数值减去主时钟电路的定时器在从时钟电路的当前计数周期开始时的计数值之差确定作为计数器变化量Time21_Cnt。

在一些实现方式中，根据本申请实施例的时钟校准方法100还可以包括：将从主时钟电路在理想状态下的主时钟频率分频并乘以当前计数周期与单位计数周期的比率来得到预设计数值常量DEFAULT_TIME21_CNT。应理解，上述理状态是指微控制器的主时钟电路提供的主时钟频率与设置的时钟频率无误差，即意味着主时钟电路没有发生数据漂移的状态。还应理解，分频得到的是单位计数周期(例如1s)内的计数频率。

具体地，仍然以上述对外设时钟频率的补偿为例，在当前计数周期为单位计数周期的情况下，预设计数值常量DEFAULT_TIME21_CNT可以通过下式(3)确定：

DEFAULT_TIME32_CNT＝ DEFAULT_SYS_CLOCK/div (3)

其中，DEFAULT_SYS_CLOCK为主时钟电路在理想状态下的主时钟频率，div表示分频因子。若当前计数周期与单位计数时间之比为n，那么预设计数值常量DEFAULT_TIME21_CNT应该在上述公式(3)的基础上乘以比率n。作为示例，例如分频后计数频率为12MHz，则单位时间内计数值为12M，此时预设计数值常量为12M。若当前计数周期为2s，当前计数周期与单位计数周期(1s)之比为2，则相应的预设计数值常量应为24M。

在一些实现方式中，作为主时钟频率反馈的定时器可以包括但不限于32位定时器，可以是其他使用主时钟频率进行计数的定时器。

在一些实现方式中，为减少MCU的负荷和资源，可以对计数值进行适当的单位转换，使得浮点数据转换为整数型数据，例如误差比例计算时百分之0.1描述为千分之1，从而减少浮点运算导致的系统开销，同时还应保证补偿极性与偏移极性相反，例如，定义每一计数周期内计数值偏大为偏移正极性，那么补偿因子应为可以纠正偏移量的负极性数据。

在一些实现方式中，根据本申请实施例的时钟校准方法100还可以包括：对频率偏移因子进行限幅处理以将频率偏移因子限制在预定范围内。在一些实现方式中，根据本申请实施例的时钟校准方法100还可以包括：在频率偏移因子小于等于第一阈值的情况下，将频率偏移因子赋值为第一阈值；以及在频率偏移因子大于等于第二阈值的情况下，将频率偏移因子赋值为第二阈值，其中第二阈值大于第一阈值。例如，可以对频率偏移因子k进行如下限幅：

其中，A为补偿因子下限阈值，B为补偿因子上限阈值。

根据本申请的实施例提供的时钟校准方法，利用从时钟电路来对对从微控制器的与主时钟频率有关的时钟相关参数进行补偿，从而保证与时钟精度相关联的准确性，具有低成本低功耗的特点，特别适用于高、低温工况具有严格时序要求的场景。

图3示出了根据本申请实施例的时钟校准方法的具体实现的示意流程图。如图3所示，根据本申请实施例的时钟校准方法300以步骤S301开始。

在步骤S302中，包括微控制器的系统初始化。一般而言，微控制器会用在一定系统中以实现特定的控制功能。在系统开机时，系统首先会被初始化。

在步骤S303中，初始化微控制器的从时钟电路的定时器计数，以及初始化主时钟电路的定时器计数。微控制器的从时钟电路的定时器计数周期代表着从时钟电路的时钟周期。在每次达到定时器计数周期时，从时钟电路的定时器计数会被重置。

在步骤S304中，判断是否到达从时钟电路的定时器计数周期。在从时钟电路的定时器自初始值起到达定时器计数周期的情况下，方法进行到步骤S305。在步骤S305中，记录主时钟电路的定时器计数值并重置主时钟电路的定时器计数值。由于从时钟电路具有比较精准的计数周期，可以以该计数周期作为基准计数周期。然后，方法进行到步骤S306，判断是否与外设装置的通信已被触发。另一方面，在步骤S304中，在从时钟电路的定时器自初始值起未到达定时器计数周期的情况下，方法直接进行到步骤S306，判断是否与外设装置的通信已被触发。

在步骤S306中确定与外设装置的通信已被触发的情况下，即步骤S306的判断为“是”，方法进行到步骤S307，计算频率偏移因子以执行对外设时钟频率的补偿，并用经校准的时钟频率来初始化与外设装置对应的外设接口，使得外设装置跟随经校准的时钟频率。在完成校准补偿后，方法返回到步骤S304，继续从时钟电路的定时器计数。在步骤S306中确定与外设装置的通信尚未被触发的情况下，即步骤S306的判断为“否”，方法返回到步骤S304，继续从时钟电路的定时器计数。

根据上述方法，每一计数周期内更新一次频率偏移因子，在每次触发外设通信时进行外设时钟频率补偿，通信成功时，停止当次补偿配置，提高了校准实时性，且保证系统正常运行。

应理解，在上述实施例中以外设时钟频率被校准为例进行了描述，但本申请实施例并不限于此，而是可以应用对时序要求的其他时钟相关参数进行补偿，例如，主时钟频率本身、微控制器的基于串口通信的波特率、微控制器的基于单总线协议通信的传输速率、以及微控制器的通信信号的脉冲宽度，等等。

根据本申请实施例的时钟校准方法，系统运行即采用实时校准补偿，相对采用固定补偿模型(即通过利用采集的温度特性来确定补偿参数)的方法更具可靠性和适应性，满足不同条件下的应用需求，具有算力要求低，性能稳定，成本低的特点。

图4示出了根据本申请实施例的时钟校准装置的示意框图。如图4所示，根据本申请实施例的时钟校准装置400包括：主时钟频率获取装置401，被配置为获取微控制器的主时钟电路提供的主时钟频率；以及补偿装置402，被配置为利用微控制器的从时钟电路来对微控制器的与主时钟频率有关的时钟相关参数进行补偿。

在一些实现方式中，补偿装置402可以被配置为：根据从时钟电路的定时器的计数和所述主时钟电路的定时器的计数来确定用于补偿的频率偏移因子；以及将频率偏移因子乘以时钟相关参数。

在一些实现方式中，补偿装置402可以被配置为：将从时钟电路的定时器的当前计数周期内主时钟电路的定时器的计数值变化量与预设计数值常量之比确定作为频率偏移因子。

在一些实现方式中，补偿装置402可以被配置为：将主时钟电路的定时器在从时钟电路的当前计数周期结束时的计数值减去主时钟电路的定时器在从时钟电路的当前计数周期开始时的计数值之差确定作为计数器变化量。

在一些实现方式中，补偿装置402可以被配置为：将从主时钟电路在理想状态下的主时钟频率分频并乘以当前计数周期与单位计数周期的比率来得到预设计数值常量。

在一些实现方式中，补偿装置402被配置为：对频率偏移因子进行限幅处理以将频率偏移因子限制在预定范围内。

在一些实现方式中，补偿装置402可以被配置为：在频率偏移因子小于等于第一阈值的情况下，将频率偏移因子赋值为第一阈值；以及在频率偏移因子大于等于第二阈值的情况下，将频率偏移因子赋值为第二阈值，其中第二阈值大于第一阈值。

在一些实现方式中，时钟相关参数可以包括以下项之一：主时钟频率本身；针对微控制器的外设接口从主时钟频率分频得到的外设时钟频率；微控制器的基于串口通信的波特率；微控制器的基于单总线协议通信的传输速率；以及微控制器的通信信号的脉冲宽度。

在一些实现方式中，主时钟电路可以包括电阻-电容时钟电路，并且从时钟电路可以包括低温漂晶体振荡器。

在一些实现方式中，从时钟电路可以利用微控制器内的除主时钟电路以外的其他时钟电路提供，或者从时钟电路利用与微控制器通信的外设装置中的时钟电路提供。

根据本申请的实施例提供的时钟校准装置，利用从时钟电路来对对从微控制器的与主时钟频率有关的时钟相关参数进行补偿，从而保证与时钟精度相关联的准确性，具有低成本低和低功耗的优势，特别适用于高、低温工况具有严格时序要求的场景。

根据本申请实施例的时钟校准方法和时钟校准装置，例如在对串口通信的波特率补偿的情况下，补偿前，由于-25度低温条件导致主时钟频率偏移，波特率与预设的主时钟频率产生最大-3.785％的偏差，使通信时序超出容忍，出现了MCU无法与其他设备通信的问题。采用根据本申请实施例的时钟校准方法补偿后，与前面实验相同的-25度低温条件下，MCU通过自校准的方式，保证自身串口波特率偏移在0.5％误差范围内，可与其他设备通信正常。

在又一方面中，本申请实施例还提供了一种微控制器，包括如上所述的时钟校准装置。在一些实现方式中，该时钟校准装置例如可以被实现为微控制器中的中央处理单元(CPU)，该CPU运行存储在存储器中的程序指令来实施如上所述的根据本申请实施例的时钟校准方法。

图5示出了根据本申请实施例的微控制器的示意框图。如图5所示，根据本申请的实施例的微控制器500包括：处理装置(例如，中央处理单元等)501，其可以根据存储在只读存储器(ROM)502中的程序或者从存储装置503加载到随机访问存储器(RAM)504中的程序而执行各种适当的动作和处理。在RAM 504中，还存储有微控制器500操作所需的各种程序和数据。处理装置501、ROM 502、存储装置503以及RAM 504通过总线505彼此相连。接口506也连接至总线505。通过接口506可以与外设装置连接。应理解，接口的数量不限于一个，而是可以有更多个，以分别与对应的外设装置连接。应理解，图5所示的框图仅作为示例，以提供对本申请实施例的理解，可以存在更多更少的组件，例如微控制器还包括主时钟电路和从时钟电路。

根据本申请的实施例，上文参考流程图描述的过程也可以被实现为计算机软件程序。例如，本公开的实施例提供一种计算机可读存储介质，其存储计算机程序，该计算机程序当被处理器执行时使得处理执行如图1所示的时钟校准方法。

需要说明的是，根据本申请实施例的计算机可读介质可以是计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。根据本发明实施例的计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

可以以一种或多种程序设计语言或其组合来编写用于执行根据本发明实施例的操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言——诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言——诸如“C”语言或类似的程序设计语言。

上面已经参考附图和各种实施例描述了本申请的时钟校准机制。应当理解，本申请并不限于此，而是可以以其他的形式实现，而不脱离本申请的主旨和本质特征。当前的实施例在所有方面都被看作是示例性的而非限定性的，本发明的范围由所附权利要求而非上述描述定义，并且，落入权利要求的含义和等同物的范围内的全部改变从而都被包括在本申请的范围之中。

Claims (21)

1.一种时钟校准方法，包括：

获取微控制器的主时钟电路提供的主时钟频率；以及

利用所述微控制器的从时钟电路来对所述微控制器的与所述主时钟频率有关的时钟相关参数进行补偿。

2.根据权利要求1所述的时钟校准方法，其中，所述补偿包括：

基于所述从时钟电路的定时器的计数和所述主时钟电路的定时器的计数来确定用于所述补偿的频率偏移因子；

将所述频率偏移因子乘以所述时钟相关参数。

3.根据权利要求2所述的时钟校准方法，还包括：

将所述从时钟电路的定时器的当前计数周期内所述主时钟电路的定时器的计数值变化量与预设计数值常量之比确定作为所述频率偏移因子。

4.根据权利要求3所述的时钟校准方法，还包括：

将所述主时钟电路的定时器在所述从时钟电路的当前计数周期结束时的计数值减去所述主时钟电路的定时器在从时钟电路的当前计数周期开始时的计数值之差确定作为所述计数器变化量。

5.根据权利要求3所述的时钟校准方法，还包括：将从所述主时钟电路在理想状态下的主时钟频率分频并乘以所述当前计数周期与单位计数周期的比率来得到所述预设计数值常量。

6.根据权利要求2所述的时钟校准方法，还包括：对所述频率偏移因子进行限幅处理以将所述频率偏移因子限制在预定范围内。

7.根据权利要求6所述的时钟校准方法，还包括：

在所述频率偏移因子小于等于第一阈值的情况下，将所述频率偏移因子赋值为所述第一阈值；以及

在所述频率偏移因子大于等于第二阈值的情况下，将所述频率偏移因子赋值为所述第二阈值，其中所述第二阈值大于所述第一阈值。

8.根据权利要求1所述的时钟校准方法，其中，所述时钟相关参数包括以下项之一：

所述主时钟频率本身；

针对所述微控制器的外设接口从所述主时钟频率分频得到的外设时钟频率；

所述微控制器的基于串口通信的波特率；

所述微控制器的基于单总线协议通信的传输速率；以及

所述微控制器的通信信号的脉冲宽度。

9.根据权利要求1至7中任一项所述的时钟校准方法，其中，所述主时钟电路包括电阻-电容振荡电路，并且所述从时钟电路包括晶体振荡器。

10.根据权利要求9所述的时钟校准方法，其中，所述从时钟电路利用所述微控制器内的除所述主时钟电路以外的其他时钟电路提供，或者所述从时钟电路利用与所述微控制器通信的外设装置中的时钟电路提供。

11.一种时钟校准装置，包括：

主时钟频率获取装置，被配置为获取微控制器的主时钟电路提供的主时钟频率；以及

补偿装置，被配置为利用所述微控制器的从时钟电路来对所述微控制器的与所述主时钟频率有关的时钟相关参数进行补偿。

12.根据权利要求1所述的时钟校准装置，其中，所述补偿装置被配置为：

根据所述从时钟电路的定时器的计数和所述主时钟电路的定时器的计数来确定用于所述补偿的频率偏移因子；

将所述频率偏移因子乘以所述时钟相关参数。

13.根据权利要求12所述的时钟校准装置，其中，所述补偿装置被配置为：

将所述从时钟电路的定时器的当前计数周期内所述主时钟电路的定时器的计数值变化量与预设计数值常量之比确定作为所述频率偏移因子。

14.根据权利要求13所述的时钟校准装置，其中，所述补偿装置被配置为：

将所述主时钟电路的定时器在所述从时钟电路的当前计数周期结束时的计数值减去所述主时钟电路的定时器在从时钟电路的当前计数周期开始时的计数值之差确定作为所述计数器变化量。

15.根据权利要求13所述的时钟校准装置，其中，所述补偿装置被配置为：

将从所述主时钟电路在理想状态下的主时钟频率分频并乘以所述当前计数周期与单位计数周期的比率来得到所述预设计数值常量。

16.根据权利要求12所述的时钟校准装置，其中，所述补偿装置被配置为：

对所述频率偏移因子进行限幅处理以将所述频率偏移因子限制在预定范围内。

17.根据权利要求16所述的时钟校准装置，其中，所述补偿装置被配置为：

在所述频率偏移因子小于等于第一阈值的情况下，将所述频率偏移因子赋值为所述第一阈值；以及

在所述频率偏移因子大于等于第二阈值的情况下，将所述频率偏移因子赋值为所述第二阈值，其中所述第二阈值大于所述第一阈值。

18.根据权利要求11所述的时钟校准装置，其中，所述时钟相关参数包括以下项之一：

所述主时钟频率本身；

针对所述微控制器的外设接口从所述主时钟频率分频得到的外设时钟频率；

所述微控制器的基于串口通信的波特率；

所述微控制器的基于单总线协议通信的传输速率；以及

所述微控制器的通信信号的脉冲宽度。

19.根据权利要求11至17中任一项所述的时钟校准装置，其中，所述主时钟电路包括电阻-电容时钟电路，并且所述从时钟电路包括低温漂晶体振荡器。

20.根据权利要求19所述的时钟校准装置，其中，，所述从时钟电路利用所述微控制器内的除所述主时钟电路以外的其他时钟电路提供，或者所述从时钟电路利用与所述微控制器通信的外设装置中的时钟电路提供。

21.一种微控制器，包括根据权利要求11至20中任一项所述的时钟校准装置。