CN117460979A - 集成光波导 - Google Patents

集成光波导 Download PDF

Info

Publication number
CN117460979A
CN117460979A CN202280039965.4A CN202280039965A CN117460979A CN 117460979 A CN117460979 A CN 117460979A CN 202280039965 A CN202280039965 A CN 202280039965A CN 117460979 A CN117460979 A CN 117460979A
Authority
CN
China
Prior art keywords
optical waveguide
substrate
integrated optical
core
inner core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280039965.4A
Other languages
English (en)
Inventor
P·斯特格利奇
C·迈
A·迈
F·维拉斯蒙塔
C·维尔林格
S·施拉德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vildo University Of Technology
IHP GmbH
Original Assignee
Vildo University Of Technology
IHP GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vildo University Of Technology, IHP GmbH filed Critical Vildo University Of Technology
Publication of CN117460979A publication Critical patent/CN117460979A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • G02B6/1223Basic optical elements, e.g. light-guiding paths high refractive index type, i.e. high-contrast waveguides
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/136Integrated optical circuits characterised by the manufacturing method by etching
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/43Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035Materials
    • G02B2006/12061Silicon
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083Constructional arrangements
    • G02B2006/12107Grating
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083Constructional arrangements
    • G02B2006/12121Laser
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083Constructional arrangements
    • G02B2006/12123Diode
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/132Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4204Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4246Bidirectionally operating package structures

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明涉及一种形成在基底(10)中的集成光波导(1000)。集成光波导(1000)包括孔(12’)、内芯(14’)和一个或更多个连桥(16’)。孔(12’)沿着基底(10)的轴向方向(z)延伸。内芯(14’)由与基底(10)相同的材料制成,布置在孔(12’)中,并且沿着轴向方向(z)延伸。内芯(14)具有第一折射率和至少部分地被周围材料(20’)包围的侧壁(15’),该周围材料(20’)具有低于第一折射率的第二折射率,并且第一折射率与第二折射率之间的折射率差允许在内芯(14’)内导引光。所述一个或更多个连桥从内芯的侧壁延伸到孔的侧壁。

Description

集成光波导
技术领域
本发明涉及集成光波导、包括该集成光波导的光子集成电路(PIC),以及制造该集成光波导的方法。
背景技术
数据中心和高性能计算设备每天需要计算的数据量正以令人眩晕的速度逐年增长。另一方面,微电子行业意图通过多线程和多核处理来提高计算的并行性。图形和微处理器内核能够达到最高2Tb/s的片外存储器互连带宽,而片内数据处理速率甚至能够达到12.8Tb/s。今天用于片内和片间通信的既定技术是电互连。出现了一个双重的基本问题:处理如此大量的信息所需的能量已经达到对环境有重大影响的水平,并且数据吞吐量会很快无法再跟上。在堆叠成多层的大规模集成芯片中,全局和局部互连能够达到50公里的长度。但是,大部分能量不是消耗在逻辑运算中,而是用于传输信息,即,芯片上和芯片间的长互连线中的电信号。据估计,在长于1毫米的连接路径中,总共损耗大约20%的功率。金属互连已经成为电子系统的计算性能的限制因素。随着晶体管尺寸变得越来越小,常规的铜互连无法跟上步伐,成为进一步扩大规模的瓶颈,并阻碍利用这些技术进步的全部益处。这就是所谓的“RC挑战”,其中“R”指导电材料的电阻,“C”指线路的电容。尤其是,这两个量的乘积与导体积聚最小电荷以导通晶体管所需的时间密切相关。这意味着较高的RC值会降低器件的速度。因此,需要最大限度地减小RC乘积。
光子技术代表解决上述问题的一种候选方法。光载体大大降低长互连中的功耗,并允许超高带宽。它能够提供高性能,并利用成熟的互补金属氧化物半导体(CMOS)技术生产工艺。在这个方向上已经进行了努力,虽然绝缘体上硅(SOI)上的平面硅纳米光子波导代表一个既定的研究领域,但是对于使用低k电介质和硅通孔(TSV)来产生改进的垂直光互连进行的尝试很少。
Takagi等人于2010年10月在《光波技术杂志》第28卷第20期第2956-2963页上发表的“使用具有40Gb/s光I/O的多芯片光电封装实现计算机应用的低损耗芯片间光互连”中公开了一种具有内芯-包层结构的光波导孔。这些光波导孔实现了10Gb/s/ch芯片间信号传输。该方案采用安装在钻有光通孔的地网阵列上的倒装芯片。这种光互连不是晶片级的,而是通过机械钻孔并使用在850纳米下透明的未明示的树脂包层-内芯系统进行填充而在光电子封装中实现的。
Mangal等人于2020年在《光波技术杂志》的第1-1页上发表的“利用球透镜嵌入封装通孔实现硅光子转接板与板级互连之间的背面耦合”中公开了一种嵌入到已通过激光钻孔形成有通孔的有机封装中的球透镜。以这种方式获得的通孔具有大约300微米直径,这允许嵌入兼容的微球透镜。基底的厚度为400微米。能够获得的集成密度相当有限,但是对准公差是有利的。借助于光栅耦合器,光从具有输入波导的顶部堆叠的硅光子转接板耦合到通孔中。出射光束然后通过金属化反射镜反射到板级基底中的聚合物波导中。在这种情况下,在光界面上获得了1310纳米波长下的-3.4dB的耦合效率。
Parekh等人在2011年5月在美国佛罗里达州布埃纳文图拉湖市举行的《2011年IEEE第61届电子元件和技术会议(ECTC)》的会议论文集的第1992-1998页上发表的“用于硅转接板应用的电气、光学和流体硅通孔”中公开了一种晶片级方法。该文献示出了一种具有电气、流体和光学通孔的硅转接板。使用高度各向异性的蚀刻方法同时制造三种不同类型的TSV。内芯-包层系统由2微米厚的二氧化硅外层和SU-8聚合物填充层组成,该填充层在旋涂沉积后暴露于紫外线。SU-8在850纳米波长窗口中表现出良好的光透射特性。二氧化硅和SU-8在830纳米波长下的折射率分别是1.54和1.588。这些光学TSV是多模的,具有118微米内芯直径和300-400微米深度。聚合物填充通孔的测量平均损耗(0.59dB)与相同的空通孔(0.53dB)相比更高。填充通孔的较高损耗主要归因于不完美的耦合和阻抗失配。
Thadesar等人于2013年7月在《IEEE器件封装与制造技术汇刊》第3卷第7期第1130-1137页上发表的“用于硅转接板的新型光限定聚合物增强硅通孔”中提出了一种类似的晶片级方法,并且指出通孔端部的阻抗匹配对于高效耦出透射光的重要性。
Charania等人于2020年在《光波技术杂志》第1-1页上发表的“硅转接板上的三维多模光互连的设计、制造和对比”中公开了在芯片制造的后段工程(BEOL)中380微米厚硅晶片中直径为50微米、间距为250微米的未填充通孔、金属涂层通孔和填充通孔三种不同方法之间的差异。针对660.5纳米和1550纳米(电信)波长进行了光学表征。充气通孔在侧壁上有一层很薄的二氧化硅,并表现出大约0.8dB的最高损耗。带有一层很薄的钌或氮化钛(10纳米)的金属涂层通孔具有大约0.4-0.5dB的损耗。最好的结果是由聚合物填充通孔实现的,这种通孔使用Ormocore作为热生长的二氧化硅包层光约束介质。在这种情况下,光波被全内反射导引。折射率对比度为Δn=0.1,并提供NA=0.55。在这种情况下,对于两种测试的波长,在380微米以上波长下的损耗小到0.1dB。还在850和1550纳米下测试了数据传输,测量结果是在40Gbit/s以下无错误(误码率<10-12)。在一年之后再次测试时,这项研究中的聚合物填充结构的传输特性看起来是稳定的。
US 8 755 644 B2示出了一种环形通孔,该环形通孔是在硅中蚀刻的,以获得可以作为竖直圆柱形波导的内芯的硅柱。在其侧壁上可以覆盖一层或更多层较低折射率的材料,作为离散折射率梯度波导的包层。
发明内容
本发明的目的是提供一种更容易生产的具有高机械稳定性和良好性能的改进集成光波导、以及一种用于生产该集成光波导的相应的改进方法。
这个目的是通过一种在基底中形成的集成光波导来实现的,该基底包括孔、内芯和一个或更多个连桥。所述孔沿着基底的轴向方向延伸。所述内芯布置在所述孔中。所述内芯沿着轴向方向延伸,具有第一折射率,并且具有至少部分地被周围材料包围的侧壁,所述周围材料具有低于第一折射率的第二折射率,并且第一折射率与第二折射率之间的折射率差允许在内芯内导引光。所述内芯是由与基底相同的材料制成的。所述一个或更多个连桥从内芯的侧壁延伸到孔的侧壁。
所述集成光波导能够提供良好的性能,例如,在开关键控调制(OOK)中承载高达42Gbit/s的单信道数据速率,在给定200微米间距的条件下实现1Tbps/平方毫米的总带宽密度。
由于一个或更多个连桥将内芯与孔的侧壁连接起来,因此能够提高所述集成光波导的机械稳定性。增加连桥的数量会提高机械稳定性,但是可能恶化集成光波导的性能。
由于孔周围的基底和内芯是由相同的材料制成的,因此能够实现以更低的成本更轻松地生产。在基底中蚀刻会去除与波导结构的周围对应的体硅材料,而不是去除与波导结构本身对应的材料。尤其是,集成光波导的结构与“首先通孔、中间通孔和最后通孔”方法相容,也与SOI晶片技术和CMOS技术相容。例如,这与使用聚合物作为内芯的现有技术波导形成对比。此外,所述集成光波导允许长期稳定性。
所述集成光波导允许连接有源器件(例如VCSEL、发光二极管(LED)等)以及无源器件(例如光电检测器(PD)、光栅耦合器等)。诸如VCSEL和PD等转换器件允许将电信号转换成光信号,或者相反。能够以非常高的速度驱动这些器件,这种速度轻松超过当前电子产品的带宽限制。
此外,能够降低集成光波导的侧壁粗糙度。由于硅波导中的传输损耗的降低,侧壁粗糙度是影响硅光子集成通孔的性能的一个重要几何特征。平滑侧壁允许将损耗减少一定程度。这能够利用超低能量互连,尤其是通过避免反向散射现象和增强模式耦合来实现。
所述孔可以用作通孔,例如硅通孔(TSV)。所述集成光波导可以是光穿硅波导(OTSW)。所述轴向方向可以是光轴的方向。这允许通过集成光波导的内芯沿着光轴导引光。
所述基底可以由足够透明以透射选定波长的光的材料制成,并且可以通过湿法蚀刻、干法蚀刻、激光钻孔、聚焦离子束或用于在基底中形成集成光波导的其它处理方法来处理。所述内芯可以适于导引很宽范围的波长的信号,所述基底材料对于这种很宽范围的波长是足够透明的。所述基底的材料例如可以包括或者是硅(Si)、锗(Ge)、磷化铟(InP)、硅锗(SiGe)、砷化镓(GaAs)、玻璃、石英、蓝宝石或者碳化硅(SiC)。所述基底可以是体硅。
例如,所述基底可以是晶片,例如硅晶片,例如SOI晶片。硅具有折射率nSi=3.48,对于近红外辐射是透明的,尤其是对于1550纳米的光纤电信激光。
所述折射率差是内芯折射率n1与周围材料的折射率n2之差的度量。在本文中,折射率差被定义为内芯的折射率与周围材料的折射率之差,即,Δn=n1-n2。内芯与周围材料的折射率的相对差异的另一个量度是折射率对比度,该折射率对比度被定义为折射率差例如可以是0.001到4。更低或更高的值也是可能的,这取决于被选择由内芯导引的波长、单模/多模操作要求、以及集成光波导的结构(即,内芯、孔和一个或更多个连桥)的尺寸。例如,在基底由硅制成并且周围材料是具有第二折射率nair=1的空气的情况下,折射率差为2.48,折射率对比度为Δ=0.46。在这种情况下,由于结构的尺寸,可以提供多模强导引波导。为了支持具有相同折射率差的单模操作,需要小于1微米的内芯直径,这在生产上可能是不可行的。另一方面,例如,通过使用掺硅或多晶硅包层作为周围材料,并使用单晶硅作为基底,能够制造具有更大内芯尺寸的单模波导,例如,利用0.0001的折射率差,内芯的尺寸可以超过10微米。
所述孔可以从基底的顶部延伸。或者或另外,所述孔可以延伸到基底的底部。所述孔例如可以从基底的顶部延伸到基底的底部。这允许提供从基底的一侧到基底的另一侧的光连接。由于所述集成光波导能够在基底的顶部与底部之间提供高效的光连接,因此能够提供芯片间和芯片内的光链路。例如,这能够在三维(3D)封装结构中提高数据速率和连接密度。
所述一个或更多个连桥可以沿着垂直于轴向的方向从内芯延伸,从而所述一个或更多个连桥将内芯与孔的侧壁连接起来。这能够进一步提高机械稳定性。
所述一个或更多个连桥可以由与基底相同的材料制成。由于所述孔周围的基底、所述一个或更多个连桥以及所述内芯是由相同的材料制成的,因此能够实现以更低的成本更轻松地生产。此外,所述集成光波导允许从SOI波导直接耦合。由于所述一个或更多个连桥从内芯延伸到孔的侧壁,因此所述一个或更多个连桥可以用作平面光波导或耦合器的支撑,在它们的顶面上从基底的顶面到内芯的顶面提供支撑作用。这能够通过进一步的蚀刻步骤来实现,并且允许水平尺寸与竖直尺寸之间的无缝互连。例如,通过使用SOI晶片作为基底,可以在整片上实现这些连接,从而可以实现集成光波导的表面之间的无缝和整片的耦合。例如,由于所述孔、所述内芯和所述一个或更多个连桥周围的基底的顶面可以通过普通的CMOS制造方法进一步处理,因此可以在该表面上支撑许多不同的耦合器,例如衍射光栅耦合器、光子晶体、超颖材料等。所述一个或更多个连桥还能够在其顶面上支撑可以在其上进行蚀刻的任何平面结构。
或者,所述一个或更多个连桥可以由不同的材料制成。所述连桥中的一个或更多个也可以由与基底相同的材料制成,而一个或更多个其它连桥可以由不同的材料制成。所述由不同材料制成的一个或更多个连桥例如可以通过在基底中蚀刻孔和内芯,用不同材料填充内芯周围的孔,然后在随后的步骤中将一个或更多个连桥蚀刻到布置在内芯周围的孔中的不同材料中来产生。对于不同的蚀刻步骤,所述产生过程可能涉及不同的掩模,例如光掩模。
所述孔、所述内芯和所述一个或更多个连桥的形状可以自由地设计,只要内芯能够导引光。这实现了在使所述集成光波导适应特定应用(例如与一个或更多个其它器件一起工作)方面的灵活性。具体应用例如可以是芯片内或芯片间光互连,或光子三维集成,例如叠置多个芯片,并通过所述集成光波导或多个集成光波导将它们连接起来。例如,所述一个或更多个连桥和所述内芯的形状可以适于仅导引特定偏振的光。这能够使内芯和连桥的形状适应特定的应用。
所述孔可以是圆柱形孔。所述圆柱形孔的侧壁可以是竖直的。所述圆柱形孔可以具有直圆柱体或任何其它圆柱体的形式,例如椭圆形圆柱体或六边形圆柱体。
所述内芯可以平行于圆柱形孔的侧壁延伸。所述内芯可以布置在圆柱形孔的中心。所述内芯可以具有圆柱形轮廓。
所述内芯、所述孔和所述一个或更多个连桥的侧壁可以平行于轴向方向。换句话说,所述侧壁可以是竖直的。这允许很轻松地处理用于生产集成光波导的基底。
所述内芯、所述孔和所述一个或更多个连桥的侧壁中的一个或更多个可以是包括相对于轴向方向倾斜的段的锥形侧壁。换句话说,所述内芯、所述孔和/或所述一个或更多个连桥可以具有一个或多个包括锥形段的锥形侧壁。所述锥形侧壁的段可以在所述内芯、所述孔和/或所述一个或更多个连桥的轴向长度的一部分上延伸,或者在整个轴向长度上延伸。这能够提供锥形的或相应的圆锥形轮廓。使用锥形侧壁能够实现模式尺寸转换。所述锥形侧壁还可以包括分别具有不同斜度或锥角的两个或更多个段。所述锥形侧壁段的锥角可以是正的或负的。换句话说,所述侧壁的段可以是负锥形的(即,相应段的顶部切片的面积可以大于相应段的底部切片的面积),或者是正锥形的(即,相应段的顶部切片的面积可以小于相应段的底部切片的面积)。例如,如果所述段在整个轴向长度上延伸,那么提供具有负锥形侧壁的孔允许提供顶部直径大于底部直径的正锥形波导管,反之亦然。波导的顶部和底部的内芯的不同直径能够实现模式尺寸转换。这种结构支持双向操作。可以利用这种效应来实现大直径的光束(例如由外部光纤或垂直腔面发射激光器(VCSEL)提供的直径在1000纳米以上的范围内的光束)与尺寸小得多的SOI平面光波导(例如直径在1000纳米以下的范围内的光波导)的更有效的耦合。例如,在将外部光源与光子集成电路(PIC)耦合时,不需要使用在基底(例如晶片)的表面上占据12×400微米面积的在端部带有衍射元件的长平面锥形波导,相反,可以将这种波导减小到大约400纳米的硅线的尺寸。这能够避免在将直径大约10微米的外部单模波导的内芯与光子纳米线耦合时因大尺寸失配而导致的大损耗。
所述锥形侧壁中的一个或更多个例如可以具有竖直初始段和竖直最终段(或者,换句话说,非锥形初始段和最终段)以及在初始段和最终段之间的锥形段。这能够提高波导的输入端和输出端处的耦合效率。
所述一个或更多个锥形侧壁的段的锥角例如可以是大约1°。这允许最大限度地减少辐射损失和功率泄漏。此外,这允许从芯片的表面移除长锥形平面光波导,并将其以集成光波导的形式转移到基底中。例如,能够减小锥形平面光波导的尺寸,因为大部分模式尺寸转换可以在集成光波导中进行。此外,耦合器(例如光栅耦合器)只需要与锥形集成光波导的内芯的尖端一样大。例如,这允许提供小于10微米的耦合器。这能够减少耦合器和平面光波导所占据的空间。
或者或另外,所述一个或更多个连桥中的至少一个可以在内芯的整个轴向长度上沿轴向方向平行于内芯延伸。
所述周围材料可以是空气。这能够允许高折射率差。
所述周围材料可以包括覆盖所述孔、所述内芯和所述一个或更多个连桥的一个或更多个侧壁的包层。所述包层可以包括一种或更多种材料,包括折射率为nSiO2=1.44的二氧化硅、氮化硅(Si3N4)或多晶硅。使用包层而不是空气等能够防止倏逝波在可以包括集成光波导的整个芯片上传播和传递。相反,倏逝波仅在孔内传递,这能够限制布置在基底上的不同集成光波导上方的不同光电检测器(PD)中的偶然光串扰。此外,二氧化硅的热生长能够降低侧壁的粗糙度,由此改善波导应用。在集成光波导是通过所谓的Bosch工艺生产的情况下尤其如此,Bosch工艺是复用的,并且在侧壁上留下被称为扇形的特征周期性结构。
可以对包层进行掺杂,例如原位掺杂。这使得包层更具导电性。
所述周围材料可以包括一层或更多层,例如由不同材料制成的一层或更多层包层,例如双包层光纤。所述周围材料例如可以包括包层和空气层。或者或另外,所述周围材料可以包括布置在至少部分地布置在所述内芯的侧壁上的第一层周围材料与所述孔的侧壁之间的稳定化材料。所述稳定化材料可以具有高稳定性。所述稳定化材料可以具有比第一层周围材料低的折射率。提供稳定化材料能够进一步提高集成光波导的机械稳定性。
所述孔的轴向长度可以等于所述内芯的轴向长度。或者或另外,所述连桥的轴向长度可以与所述内芯的轴向长度相同。
所述一个或更多个连桥中的一个或更多个的轴向长度可以比所述内芯的轴向长度短。这允许提供一个或更多个悬桥。
根据基底的厚度,所述内芯可以在轴向方向上具有轴向长度。所述内芯的轴向长度例如可以是最多1000微米,优选是350微米至750微米。所述内芯的纵横比和尺寸(即,平面内尺寸与轴向尺寸之比,例如直径与轴向长度之比)可能取决于用于产生内芯和孔的掩模的掩模底切以及可能的锥形。
所述一个或更多个连桥所具有的轴向长度可以使得所述内芯的侧壁在其尖端处完全被周围材料包围。所述内芯的尖端可以布置在所述内芯的顶部或底部。例如,所有连桥的轴向长度可以使得所述内芯的侧壁在其尖端处完全被周围材料包围。这能够减少光损耗。
如果所述一个或更多个连桥的宽度小于所述内芯的宽度,那么在锥形的情况下,所述一个或更多个连桥会在一定深度处消失,这取决于侧壁的斜度。可以通过设计适当的孔尺寸和形状来调节所述一个或更多个悬桥的轴向长度。在通过蚀刻生产集成光波导期间,离子的角度分布(即,被加速的离子撞击基底的表面的角度)也取决于孔的宽度。在蚀刻工艺的所有其它参数固定时,较小的孔通常具有较小的斜度,而较大的孔具有较大的斜度。通过这种方式,能够进一步调节连桥的侧壁的斜度及其高度。
在连接所述一个或更多个连桥的相应接合点处,所述内芯的宽度可以大于所述一个或更多个连桥的宽度。例如,对于直圆柱体形式的内芯,内芯的宽度与圆形直径对应。圆柱形孔的直径例如可以是200微米。所述内芯(例如是直圆柱体的形式)的直径可以是500纳米至50微米,例如500纳米至1000纳米,或5微米至50微米,或20微米至50微米。较大的内芯直径能够改善光纤耦合或光通信器件耦合(例如VCSEL耦合),从而以略微减小的带宽为代价提供更大的数值孔径。
所述内芯的尺寸和纵横比可以基于应用来调整,例如芯片内或芯片间光互连、光子三维集成,例如堆叠多个芯片并通过集成光波导连接它们。
所述孔、所述内芯或所述孔和所述内芯可以是斜圆柱体形式的。这能够改善与耦合器(例如光栅耦合器)的耦合,因为衍射光的方向性可以几乎完全在波导方向上。例如,如果基底在等离子体各向异性蚀刻过程中稍稍倾斜,那么可以产生斜圆柱体形式。所述孔例如也可以是锥形的斜圆柱体形式。
可以通过深度反应离子蚀刻(DRIE)来降低所述孔、所述内芯和所述一个或更多个连桥的一个或更多个侧壁的粗糙度。可选地,在深度反应离子蚀刻之后可以进行湿法蚀刻。例如,可以在Bosch蚀刻之后使用湿法蚀刻,或者可以使用低温蚀刻。低温蚀刻允许获得光滑的侧壁,而不需要后续的湿法蚀刻步骤。或者,可以使用依赖晶体取向的蚀刻。这能够降低侧壁粗糙度,从而通过侧壁的粗糙度减少集成光波导中的光损耗。通过临界尺寸扫描电子显微镜(CD-SEM)方法测量的侧壁的均方根(RMS)粗糙度例如可以低于100纳米。
依赖于晶体取向的蚀刻可以包括使用具有暴露在表面上的(110)平面的晶体硅晶片,并且通过深度反应离子蚀刻在基底中形成孔、内芯和所述一个或更多个连桥,使得它们的几何形状遵循晶片的表面上的<112>方向,并且使得竖直的(111)平面排列在下面,并且施加化学碱性溶液以对侧壁粗糙度进行湿法蚀刻。所述化学碱性溶液例如可以是氢氧化钾(KOH)或氢氧化四甲基铵(TMAH)。这允许暴露晶格的竖直(111)平面。
在内芯上可以布置阻抗匹配层。内芯的顶部可以与集成光波导的端口对应。这能够最大限度地减少反射,从而减少耦合损耗。例如,能够实现集成光波导在其顶部与外部光纤或另一个集成光子部件(例如VCSEL、PD或波导)的直接有效耦合。所述阻抗匹配层例如可以由SiO2、Si3N4或允许减少反射并有效地与外部光纤或另一个集成光子元件耦合的任何其它适当材料制成。换句话说,所述阻抗匹配层可以是抗反射涂层。所述阻抗匹配层例如可以在制造集成光波导之前(即,在基底中蚀刻出带有内芯的孔之前)施加在基底上。
在本发明的另一个方面中,提供了一种PIC。该PIC包括平面光波导和如权利要求1至8中的至少一项或集成光波导的任何实施例所述的集成光波导。所述平面光波导布置在从基底延伸到内芯的所述一个或更多个连桥之一上。
所述平面光波导例如可以直接布置在连桥的顶面上,或者可以布置在层中,例如沉积在连桥上的钝化层。所述平面光波导例如可以由与基底相同的材料制成,例如硅。所述平面光波导在平面方向上可以是逐渐减小的,例如取决于所述一个或更多个连桥的尺寸和/或在其上布置有平面光波导的表面处的内芯的尺寸。
所述平面光波导例如可以是肋状、板状或条状波导。例如,对于单模(SM)工作状态,肋状波导可以允许更大的内芯尺寸。
所述平面光波导可以由内芯上面的耦合器端接。该耦合器例如可以包括或者是衍射耦合器、光栅耦合器、布拉格光栅耦合器、反射镜耦合器、棱镜耦合器、光子晶体、球透镜、聚合物波导、导线、或被配置成在集成光波导与平面光波导之间耦合光信号的任何其它类型的耦合器。所述耦合器允许光的光束方向从竖直向水平偏转,或者相反。所述耦合器可以覆有阻抗匹配层,该阻抗匹配层例如由金属等反射材料制成。这能够增强偏转效果并减少光损耗。
所述PIC可以包括多个波导,例如多个集成光波导和/或平面光波导。所述波导可以由耦合器端接,以允许波导彼此耦合。
在本发明的另一个方面中,提出了另一种PIC。该PIC包括两个如权利要求1至8中的至少一项或集成光波导的任何实施例所述的集成光波导、VCSEL、PD、驱动装置、两个耦合器和平面光波导。这两个集成光波导都形成在基底中。这两个集成光波导中的每一个在轴向方向上从基底的第一表面延伸到基底的第二表面。所述VCSEL被配置成提供光信号。所述VCSEL在所述两个集成光波导中的一个的内芯上方布置在基底的第一表面上。所述PD被配置成接收光信号。所述PD在所述两个集成光波导中的另一个的内芯上方布置在基底的第一表面上。所述驱动装置被配置成驱动VCSEL。所述驱动装置布置在基底的第一表面上。所述两个耦合器中的每一个都在所述两个集成光波导之一的内芯上方布置在基底的第二表面上。每个耦合器被配置成在所述两个集成光波导之一与所述平面光波导之间耦合光信号。所述平面光波导布置在基底的第二表面上,并连接两个耦合器。
所述集成光波导可以包括它们的孔、它们的内芯和/或它们的一个或更多个连桥的一个或更多个锥形侧壁。这能够实现从基底(例如硅晶片)的一个表面到基底的另一个表面的模式尺寸转换。
在本发明的另一个方面中,提出了一种在基底中产生集成光波导的方法。所述基底具有第一折射率。所述方法包括以下步骤:
-使用各向异性等离子体工艺沿着轴向方向在基底中蚀刻出集成光波导,使得
-孔沿着基底的轴向方向延伸,
-基底的内芯布置在所述孔中,该内芯沿着轴向方向延伸,并且具有至少部分地被周围材料包围的侧壁,所述周围材料具有低于第一折射率的第二折射率,从而第一折射率与第二折射率之间的折射率差允许在内芯内导引光,并且
-一个或更多个连桥从内芯的侧壁延伸到孔的侧壁。
这允许提供一种完全兼容CMOS的集成光波导生产方法。所述集成光波导可以通过TSV的第一、中间或最后工艺流程直接集成到芯片制造中,并且它与3D或2.5D架构兼容。此外,它提供了一种用于从基底(例如晶片,例如硅晶片,例如SOI晶片)的背面将外部源耦合至PIC(例如由硅制成)的单片集成方案。
所述方法允许去除与波导结构的周围对应而不是与波导结构本身对应的体硅材料。因此,解除了大部分蚀刻限制,尤其是关于蚀刻高纵横比结构的难题的限制,并且现在的蚀刻限制仅与期望的结构密度相关。由于所述一个或更多个连桥从内芯的侧壁延伸到孔的侧壁,因此能够提高机械稳定性,尤其是与没有连桥的环形内芯的OTSW结构相比。换句话说,连桥将内芯与孔的侧壁连接起来,从而提高了机械稳定性。
使用各向异性等离子体工艺沿着轴向方向在基底中蚀刻出集成光波导可以包括在基底上布置掩模(例如光掩模,例如二氧化硅掩模),并使用该掩模在基底中蚀刻出所述孔、所述内芯和所述一个或更多个连桥。提供掩模允许保护内芯,并且可选地还保护所述一个或更多个连桥,以防止在通过蚀刻工艺去除它们周围的材料时将它们也去除。
所述一个或更多个连桥可以由基底的材料制成。或者,可以使用一种不同的材料填充所述孔,并且可以在随后的蚀刻步骤中产生所述一个或更多个连桥,在该蚀刻步骤中,在所述一个或更多个连桥周围从所述孔蚀刻所述不同的材料。所述集成光波导还可以包括由与基底相同的材料制成的一个或更多个连桥、以及由一种不同的材料制成的一个或更多个连桥。
可以进行全厚体硅或SOI晶片的DRIE,以获得例如是阶跃折射率波导形式的集成光波导。可以在后段工程(BEOL)处理步骤中使用所述方法。所述方法允许高效地提供从芯片的一侧到芯片的另一侧的光连接。
所述方法可以包括提供周围材料的步骤,该周围材料包括通过等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)或物理气相沉积(PVD)沉积的或通过热氧化生长的材料。
通过PECVD沉积的周围材料可以包括氮化硅(SixNy,例如Si3N4)、氮氧化硅(SiOxNy)、碳化硅(SiC)和非晶硅(α-Si)中的一种或更多种。或者,通过使用四乙氧基硅烷(TEOS)作为前体,以及使用磷硅玻璃、氮化物和氮氧化物,可以使用LPCVD沉积周围材料,包括二氧化硅等。另外,可以使用物理气相沉积(PVD)技术来沉积周围材料,例如通过沉积一个薄层作为晶种来进行,可以通过电化学电镀使该晶种进一步生长,如果该晶种是金属的话。
所述周围材料可以是包层。所述包层可以由二氧化硅构成。可以使用TEOS通过PECVD沉积二氧化硅,或者通过热氧化生长二氧化硅。
或者,所述包层可以由通过低压化学气相沉积(LPCVD)沉积的多晶硅构成。这允许较大的内芯尺寸。此外,由于折射率差很低,这能够确保单模工作状态的光约束。
所述方法可以包括掺杂周围材料。或者,所述周围材料可以原位掺杂。这允许改善周围材料的导电性。
可以选择包层的厚度,使得它包含倏逝波,倏逝波在包层中的穿透深度小于一个波长单位。例如,包层的厚度可以超过1微米。
在包层是通过热氧化生长(即,热生长层)的情况下,由于包层部分地向内芯的外部生长,部分地向内芯的内部生长,因此内芯的宽度(例如直径)可能减少几百纳米。
所述方法可以包括使用另一种材料(例如稳定化材料)填充包层与孔的侧壁之间的剩余空间。这能够提高机械稳定性。在这种情况下,例如,较小尺寸的连桥可以与稳定化材料结合使用。所述稳定化材料例如可以是聚合物。所述稳定化材料可以具有比包层低的折射率。所述稳定化材料例如可以通过旋涂(例如真空旋涂)或任何其它适当的方法来沉积。所述稳定化材料可以包含或者是聚甲基丙烯酸甲酯(PMMA)、聚碳酸酯(PC)或聚氨酯(PU)。所述稳定化材料可以不是高级光学材料和/或可以是非晶的。
所述方法还可以包括以下步骤之一或这两个步骤:
-蚀刻所述一个或更多个连桥,以在所述一个或更多个连桥上提供平面光波导,以及
-以对内芯的表面进行衍射结构化的方式蚀刻内芯,以提供被配置成将光信号耦合到集成光波导中的耦合器。
可以通过依赖晶体取向的蚀刻或DRIE沿着轴向方向在基底中蚀刻出集成光波导。例如,可以进行低温蚀刻或Bosch蚀刻。
低温蚀刻在单步过程中采用SF6和氧气蚀刻气体的组合。这允许降低孔的侧壁的粗糙度。此外,根据氧气在气体混合物中的相对量和基底温度,这能实现非常高的锥角可调性。
在DRIE之后可以进行湿法蚀刻。这能够平滑侧壁的粗糙度。低温蚀刻允许产生光滑的侧壁,而不需要后续的湿法蚀刻步骤。在进行低温蚀刻之后,可以可选地进行湿法蚀刻,以进一步平滑侧壁。或者,在基底中蚀刻出集成光波导可以包括Bosch蚀刻。进行Bosch蚀刻过程会在侧壁上留下被称为扇形的特征周期性结构。为了平滑侧壁的粗糙度,可以随后进行湿法蚀刻。
依赖于晶体取向的蚀刻可以包括使用具有暴露在表面上的(110)平面的晶体硅晶片,并且通过深度反应离子蚀刻在基底中形成孔、内芯和所述一个或更多个连桥,使得它们的几何形状遵循晶片的表面上的<112>方向,并且使得竖直的(111)平面排列在下面,并且施加化学碱性溶液以对侧壁粗糙度进行湿法蚀刻。所述化学碱性溶液例如可以是KOH或TMAH。这允许暴露晶格的竖直(111)平面。
应理解,权利要求1的集成光波导、权利要求9的PIC、权利要求11的PIC和权利要求12的方法具有类似和/或相同的优选实施例,尤其是如从属权利要求中所限定。
应理解,本发明的优选实施例也可以是从属权利要求或上述实施例与相应独立权利要求的任何组合。
附图说明
通过阅读在下文中结合附图给出的实施例的详细说明,会更全面地理解本发明,在附图中:
图1示例性和示意性地示出了桥连OTSW的第一实施例的水平横截面图;
图2示例性和示意性地示出了桥连OTSW的第二实施例的透视图;
图3示出了桥连OTSW的第二实施例的归一化电场模拟的水平横截面图;
图4示例性和示意性地示出了桥连OTSW的第三实施例的竖向横截面图;
图5示例性和示意性地示出了包括桥连OTSW的第一实施例的PIC的第一实施例的水平横截面图;
图6示例性和示意性地示出了桥连OTSW的第四实施例的水平横截面图;
图7示例性和示意性地示出了桥连OTSW的第四实施例的竖向横截面图;
图8示例性和示意性地示出了包括多个桥连OTSW和其它集成光子部件的PIC的第二实施例的透视图;
图9示例性和示意性地示出了用于制造集成光波导的方法的一个实施例的流程图;
图10示例性和示意性地示出了桥连OTSW的第五实施例的透视图;
图11示例性和示意性地示出了包括桥连OTSW的第六实施例的PIC的第三实施例的竖向横截面图;
图12示例性和示意性地示出了包括桥连OTSW的第七实施例的PIC的第四实施例的竖向横截面图;
图13示例性和示意性地示出了包括桥连OTSW的第八实施例的PIC的第五实施例的竖向横截面图;
图14示例性和示意性地示出了包括桥连OTSW的第九实施例的PIC的第六实施例的竖向横截面图;
图15示例性和示意性地示出了包括桥连OTSW的第九实施例的PIC的第七实施例的竖向横截面图;
图16A示例性和示意性地示出了桥连OTSW的第十实施例的水平横截面图;
图16B示例性和示意性地示出了桥连OTSW的第十一实施例的水平横截面图;
图17A示例性和示意性地示出了桥连OTSW的第十二实施例的水平横截面图;
图17B示例性和示意性地示出了桥连OTSW的第十三实施例的水平横截面图;
图17C示例性和示意性地示出了桥连OTSW的第十四实施例的水平横截面图;
图18A示例性和示意性地示出了桥连OTSW的第十五实施例的水平横截面图;
图18B示例性和示意性地示出了桥连OTSW的第十五实施例的透视横截面图。
具体实施方式
光子学有望在未来成为新的计算范例。从电子领域到光领域的过渡是通过一个被视为光电子学的中间步骤实现的。在这种环境中,数据仍然主要通过CMOS晶体管技术来处理,但互连已经可以依赖于VCSEL和PD等将电信号转换为光信号的转换器件。能够以非常高的速度驱动这些器件,这种速度轻松超过当前电子器件的带宽限制。
下面参照附图说明OTSW技术。本文示出了集成光波导的各种实施例,例如通过全厚体硅或SOI晶片的DRIE获得的阶跃折射率波导的形式的集成光波导。可以在后段工程(BEOL)处理步骤中使用这种制造方法。该制造方法高效地实现从芯片的一侧到另一侧的光连接。桥连OTSW例如可用于PIC或CMOS芯片的3D封装中的电-光互连。
图1在水平截面图中(即,在x-y平面中)示出了桥连OTSW 100形式的集成光波导的第一实施例。桥连OTSW 100形成在硅晶片10形式的基底中。在其它实施例中,可以使用由另一种基底材料制成的另一种基底。
桥连OTSW 100包括孔12、内芯14、连桥16以及由包层20和空气20’形成的周围材料。孔12、内芯14和连桥16沿着硅晶片10的轴向方向z延伸。
在这个实施例中,孔12和内芯14是直圆柱体形式的。在其它实施例中,孔、内芯或孔和内芯例如也可以是斜圆柱形式的。
连桥16沿着垂直于z方向的方向(即,在图1的取向上,该方向是y方向)从内芯14的侧壁15延伸到孔12的侧壁18。
包层20沉积在侧壁15和18上以及连桥16的侧壁17a和17b上。空气20’填充孔12的剩余空间。在其它实施例中,可以使用另一种周围材料。例如,可以使用另一种包层材料,例如Si3N4,或者所述周围材料可以由空气形成。
在这个实施例中,内芯12和连桥16是由硅构成的,即,它们由与基底10相同的材料构成。这样很容易生产桥连OTSW 100,可以使用各向异性等离子体工艺在硅晶片10中蚀刻出该OTSW 100,所述工艺例如是依赖晶体取向的蚀刻或DRIE,例如低温蚀刻或Bosch蚀刻,随后可能进行湿法蚀刻,以降低侧壁15、17a、17b和18的粗糙度。
在这个实施例中,内芯14布置在孔12的中心。在其它实施例中,内芯14也可以布置在孔12内的另一个位置。
内芯14的侧壁15被包层20部分地包围。内芯14在其与连桥16接合的接合处21没有被包层20包围。
内芯在1550纳米波长下具有第一折射率nSi=3.48。包层20具有第二折射率nSiO2=1.44。因此,第二折射率低于第一折射率,并且第一折射率与第二折射率之间的折射率差2.04允许在内芯14内导引光。光的导引是按照与光纤和电介质波导相同的工作原理实现的。有两种不同折射率的介质,即,内芯14和包层20。中心区域(即内芯14)的折射率的实部高于周围区域(即,包层20)的折射率的实部。因此,在能够透过硅的近红外线范围内的光能够被约束,并以很低的损耗从桥连OTSW 100的一端传播到另一端。
图2示出了桥连OTSW 200形式的集成光波导的第二实施例的透视图。桥连OTSW200类似于桥连OTSW 100。相同的附图标记用于相同的特征。与桥连OTSW 100相比,桥连OTSW 200没有包层,周围材料是由空气20’形成的。
桥连OTSW 200形成在硅晶片10形式的基底中。桥连OTSW 200具有孔12,内芯14和连桥16布置在该孔中。连桥16从内芯14的侧壁15延伸到孔12的侧壁18。孔12、内芯14和连桥16沿着硅晶片10的轴向方向z延伸。在这个实施例中,它们从硅晶片10的顶部22延伸到底部24。这允许从硅晶片10的一侧(例如顶部22)到另一侧(例如底部24)的光互连。
在这个实施例中,孔12和内芯14是直圆柱体形式的。在其它实施例中,它们可以是另一种形式的。
在这个实施例中,孔12具有200微米的直径D。内芯14具有5微米的直径d。直径D和d可以取决于集成光波导的应用。直径d例如可以是500纳米至50微米,例如500纳米至1000纳米、或5微米至50微米、或20微米至50微米。在孔和/或内芯具有除了直圆柱形之外的其它形状的其它实施例中,内芯和/或孔的宽度、尺寸和/或形状也可以与应用相适应。
此外,孔12具有500微米的轴向长度L。该轴向长度可以取决于基底的厚度,并且例如可以是200微米至1000微米,例如350微米至750微米。内芯14具有与轴向长度L相同的轴向长度l1。在这个实施例中,连桥16具有与轴向长度l1和L相同的轴向长度l2。在其它实施例中,l2也可以比l1短,从而可以提供悬桥。
在这个实施例中,直径D和d沿着整个轴向长度l1和L是恒定的。在其它实施例中,直径D和d可以是沿着z方向变化的,例如在侧壁是锥形侧壁的情况下。在这种情况下,锥形侧壁的一个或更多个段可以倾斜于z方向。
图3示出了图2中示出的桥连OTSW 200的归一化电场模拟。该场被强烈地约束在桥连OTSW 200的内芯14的周界内,而在包含在孔12或连桥16中的周围空气20’中几乎不存在场。因此,光以很低的损耗穿过内芯14传播。
图4示出了桥连OTSW 300的第三实施例的竖向横截面图。桥连OTSW 300类似于图1所示的桥连OTSW 100。相同的特征也由相同的附图标记表示。桥连OTSW 300在其顶部还具有抗反射涂层26形式的阻抗匹配层。这允许增强与可以布置在内芯14上方的VCSEL或PD的阻抗匹配。
在这个实施例中,抗反射涂层26由二氧化硅构成。所述阻抗匹配层例如也可以由Si3N4或允许减少反射并有效地与外部光纤或另一个集成光子元件耦合的任何其它适当材料制成。
图5示出了PIC 500,该PIC 500包括图1所示的桥连OTSW 100和布置在连桥16上的平面SOI波导28形式的平面光波导。平面SOI波导28直接布置在连桥16的顶面上,并从硅晶片10延伸到内芯14。在这个实施例中,平面SOI波导28由内芯14顶部的布拉格光栅耦合器30形式的耦合器端接。这允许从硅晶片10的一个表面到硅晶片10的另一个表面的有效耦合。尤其是,光可以被平面SOI波导28约束在水平方向,并且可以耦合至内芯14。在内芯14内,光被约束在竖直方向上,因为由二氧化硅制成的包层20具有比由硅制成的内芯14低的折射率。这允许将光有效地导引到硅晶片10上的期望位置,从而能够实现高带宽。
由于PIC 500的设计,能够实现轻松生产,因为能够在硅晶片10中直接蚀刻出PIC500的部件,即,桥连OTSW 100和平面光波导28及其布拉格光栅耦合器30。换句话说,可以提供一种可通过对基底表面进行衍射结构化来无缝地将光从平面光波导耦合至集成光波导的PIC。PIC 500和集成光波导与CMOS制造技术兼容。
图6以水平横截面图示出了桥连OTSW 600形式的集成光波导的第四实施例。桥连OTSW 600类似于图4所示的桥连OTSW 400。相同的附图标记用于相同的特征。
与桥连OTSW 400相比,桥连OTSW 600具有两个连桥16a和16b。在这种情况下,孔12被分成具有两个侧壁18a和18b的两侧。此外,在硅晶片10中蚀刻出桥连OTSW 600之前,在整个硅晶片10上沉积抗反射涂层26形式的阻抗匹配层。因此,内芯14和连桥16a和16b以及孔12周围的硅晶片10在其顶部具有抗反射涂层26。图7以竖向横截面图示出了桥连OTSW 600。
图8示出了PIC 800的第二实施例。PIC 800包括形成在硅晶片10形式的基底中的桥连OTSW 802和804形式的两个集成光波导。此外,PIC 800包括SOI波导28形式的平面光波导、布拉格光栅耦合器30、VCSEL 32、驱动装置34、布拉格光栅耦合器36、SOI波导38形式的平面光波导、布拉格光栅耦合器40、PD 42和CMOS集成电路(IC)44。
两个桥连OTSW 802和804中的每一个沿着轴向方向在轴向长度L上从硅晶片10的第一表面(即,顶部22)延伸到硅晶片10的第二表面(即,底部24)。在这个实施例中,轴向长度L与硅晶片10的厚度对应,该厚度为500微米。在其它实施例中,根据基底的厚度,轴向长度例如也可以是350微米至750微米。
在图中示例性地示出了SOI波导28,以表明SOI波导28和38被支撑在桥连OTSW的连桥16c上,并且可以在硅晶片10上延伸一定距离,例如在两个OTSW之间延伸或者延伸得更远。此外,图中示例性地示出了布拉格光栅耦合器30,以表明布拉格光栅耦合器36和40分别布置在OTSW 802和804的内芯14的底端上面或上方。
VCSEL 32提供光信号,并且布置在桥连OTSW 802的内芯14上方的硅晶片10的顶部22。驱动装置34驱动VCSEL 32,并且也布置在硅晶片10的顶部22。
从VCSEL 32向桥连OTSW 802的内芯14提供光信号,例如具有特定波长的倏逝光波,内芯14对于该倏逝光波足够透明。内芯14将光信号沿着竖直方向导引至布拉格光栅耦合器36。布拉格光栅耦合器36在桥连OTSW 802与SOI波导38之间耦合光信号。尤其是,布拉格光栅耦合器36允许将光波的方向从竖直切换到水平,并将光信号提供给SOI波导38,该SOI波导38将光信号导引至另一个布拉格光栅耦合器40。布拉格光栅耦合器40在SOI波导38与桥连OTSW 804之间耦合光信号。尤其是,布拉格光栅耦合器40将光波的方向从水平切换到竖直,并将其提供给桥连OTSW 804的内芯14。桥连OTSW 804的内芯14将光信号导引至PD42,光信号在PD 42处被接收和检测。PD 42布置在OTSW 804的内芯14上方的顶部22。PD 42连接至CMOS IC 44,该CMOS IC 44处理光信号,以从光信号中获得信息。
图9示出了用于在基底(例如桥连OTSW 100、200、400或600之一)中产生集成光波导的方法900的一个实施例的流程图。所述基底具有第一折射率。所述基底例如可以是硅晶片。
在步骤910中,提供硅晶片形式的基底。
在步骤920中,在硅晶片的顶部提供具有开口的光掩模,该开口允许在硅晶片中蚀刻出集成光波导。
在步骤930中,使用各向异性等离子体工艺沿着轴向方向在基底中蚀刻出集成光波导。在这个实施例中,使用DRIE进行蚀刻,并且进行的蚀刻使得集成光波导具有沿着基底的轴向方向延伸的孔。例如,可以使用低温蚀刻或Bosch蚀刻。此外,所述集成光波导具有布置在孔中的内芯和连桥。所述内芯布置在孔的中心。所述连桥从内芯的侧壁延伸到孔的侧壁。
在其它实施例中,也可以通过依赖晶体取向的蚀刻沿着轴向方向在基底中蚀刻出集成光波导。
可选地,进行湿法蚀刻,以平滑孔、内芯和/或连桥的侧壁。
在步骤940中,在内芯、孔和连桥的侧壁上沉积包层形式的周围材料。所述包层是通过PECVD、LPCVD、PVD或热氧化沉积的。
在这个实施例中,所述包层部分地包围内芯和孔的侧壁,即,在不连接至连桥的圆周上。
所述包层具有比硅晶片低的折射率,并使得内芯与包层之间的折射率差允许在内芯内导引光。
在可选的步骤950中,通过蚀刻连桥将集成光波导集成到PIC中,以在连桥上提供从孔周围的硅晶片区域延伸到内芯的平面光波导。
此外,在可选的步骤960中,在内芯的顶部以对顶部进行衍射结构化的方式蚀刻内芯,从而提供被配置成将光信号从平面光波导耦合到集成光波导中的耦合器。
图10示出了桥连OTSW 1000形式的集成光波导的第五实施例的透视图。桥连OTSW1000形成在硅晶片10形式的基底中。
桥连OTSW 1000包括孔12’、内芯14’、连桥16’和由空气20’形成的周围材料。孔12’、内芯14’和连桥16’沿着硅晶片10的轴向方向z延伸。在这个实施例中,内芯12’和连桥16’是由硅制成的,即,它们是由与基底10相同的材料制成的。连桥16’从内芯14’的侧壁15’延伸到孔12’的侧壁18’。内芯14’的侧壁15’被空气20’部分地包围。内芯14’在其与连桥16’接合的接合处21没有被空气20’包围。
在这个实施例中,孔12’的侧壁18’、内芯14’的侧壁15’以及连桥16’的侧壁17a’和17b’是锥形侧壁,即,它们相对于轴向z是倾斜的。因此,孔12’在硅晶片10的顶部22处的直径D1小于在硅晶片10的底部24处的直径D2。对于内芯14’则相反,内芯14’在顶部22处的直径d1大于在底部24处的直径d2。这允许实现模式尺寸转换。
内芯14’的轴向长度l1和孔12’的轴向长度L是相同的,即,内芯14’从顶部22延伸到底部24。相比之下,侧壁17a’和17b’具有锥角,这使得连桥16’不会在整个轴向长度l1或L上延伸。连桥16’的轴向长度l2比内芯14’的轴向长度l1短,从而连桥16’在轴向长度l2之后终止,形成悬桥。换句话说,桥连OTSW 1000是具有悬桥的锥形OTSW。
由于内芯14’是由硅制成的,并且硅的折射率高于内芯14’周围的空气20’的折射率,因此能够在内芯14’内导引光。
图11示例性和示意性地示出了包括桥连OTSW 1100形式的集成光波导的第六实施例的PIC 1102的第三实施例的竖向横截面图。与其在生产期间的取向相比,PIC 1102是以倒置的取向示出和使用的。桥连OTSW 1100类似于桥连OTSW 1000,即,它也是具有悬桥的锥形OTSW。相同的附图标记表示相同的特征。
此外,PIC 1102包括布置在硅晶片10的顶部22上的桥连OTSW 1100的内芯14’上方的布拉格光栅耦合器30形式的耦合器。布拉格光栅耦合器30连接至平面光波导28,该平面光波导28在布置在硅晶片10上的钝化层52中延伸。钝化层52例如可以是氧化物(例如SiO2)或氮化物(例如Si3N4)。此外,在硅晶片10的底部24上沉积抗反射涂层26形式的阻抗匹配层,并且在底部24上的内芯14’上方布置光子收发器元件50。光子收发器元件50包括用于提供倏逝光波形式的光信号的VCSEL和用于接收光信号的PD。光子收发器元件50可以连接至另一些处理部件,例如CMOS IC(未示出)。
在这个实施例中,孔12’在硅晶片10的顶部22处的直径大于在其底部24处的直径,而内芯14’在顶部22处的直径小于在其底部24处的直径。两个连桥16a’和16b’是锥形的,并且比内芯14’薄,从而它们终止于内芯14’的轴向长度的一部分处,并且形成悬桥,使内芯14’的末端完全被包层20包围。孔12’的侧壁15’的锥角或斜度相对于轴向z成角度α。
光可以由光子收发器元件50从底部24注入到内芯14’中,或者由平面光波导28的布拉格光栅耦合器30耦合输出。光可以被布拉格光栅耦合器30在表面上双向偏转。布拉格光栅耦合器也可以由任何其它耦合器代替。如果耦合器是衍射的,那么能够使光双向偏转。如果耦合器是单向耦合器,例如反射镜或棱镜耦合器,那么能够实现单向偏转。如果反射元件端接所述集成光波导的一侧,那么也可以实现这种偏转。
图12示出了包括桥连OTSW 1200形式的集成光波导的第七实施例的PIC 1202的第四实施例的竖向横截面图。与其在生产期间的取向相比,PIC 1202是以倒置的取向示出和使用的。桥连OTSW 1200类似于桥连OTSW1100,即,它也是具有悬桥的锥形OTSW。相同的附图标记表示相同的特征。
与桥连OTSW 1100相比,桥连OTSW 1200具有倾斜的形式。在这个实施例中,硅晶片10是相对于轴向方向z以角度β蚀刻的。此外,孔12’的侧壁15’的锥角相对于轴向方向z成角度α。桥连OTSW 1200例如可以基于将硅晶片10稍稍倾斜地放置在基底保持座上来制造,该基底保持座会被引入到平面电极上方的等离子体蚀刻设备中。桥连OTSW 1200允许在平面光波导28中耦合具有更强的方向性的光。这个实施例在衍射耦合器的情况下特别有意义。光子收发器元件50可以包括倾斜的光信号发射器或源,例如倾斜的VCSEL。
图13示出了包括桥连OTSW 1300形式的集成光波导的第八实施例的PIC 1302的第五实施例的竖向横截面图。与其在生产期间的取向相比,PIC 1302是以倒置的取向示出和使用的。桥连OTSW 1300类似于桥连OTSW 1100,即,它也是具有悬桥的锥形OTSW。相同的附图标记表示相同的特征。
与桥连OTSW 1100相比,桥连OTSW 1300包括初始竖直段1310、锥形段1320和最终竖直段1330。初始竖直段1310和最终竖直段1330平行于轴向方向z。锥形段1320相对于轴向方向z倾斜。桥连OTSW 1300是通过在桥连OTSW 1300的生产期间改变工艺参数从而仔细地控制孔12’、内芯14’以及连桥16a’和16b’的侧壁来生产的。使桥连OTSW 1300具有非锥形或竖直的初始竖直段1310和最终竖直段1330能够提高其输入端和输出端的耦合效率。
图14示出了包括桥连OTSW 1100的PIC 1402的第六实施例的竖向横截面图。与其在生产期间的取向相比,PIC 1402是以倒置的取向示出和使用的。PIC 1402类似于PIC1102,即,它也包括具有悬桥的锥形OTSW。相同的附图标记表示相同的特征。
与PIC 1102相比,PIC 1402具有嵌入在底部24处的钝化层52中的另一个平面光波导28,该平面光波导28包括在底部24处的内芯14’上方的另一个布拉格光栅耦合器30。
光可以在硅晶片10的顶部22与底部24之间内部耦合和耦合输出。平面光波导28可以连接至另外的光子部件,例如PD,这些光子部件可以连接至另外的IC,例如CMOS IC。所述耦合器之一或这两者也可以由光子收发器元件或集成电光元件(例如激光器或检测器)代替。
图15示出了包括桥连OTSW 1500形式的集成光波导的第十实施例的PIC 1502的第七实施例的竖向横截面图。与其在生产期间的取向相比,PIC 1502是以倒置的取向示出和使用的。桥连OTSW 1500类似于桥连OTSW 1100,即,它也是具有连桥的锥形OTSW。相同的附图标记表示相同的特征。
与桥连OTSW 1100相比,桥连OTSW 1500具有倒锥形,即,孔的正锥形侧壁和内芯14’的负锥形侧壁,这导致一种负锥形集成光波导。孔12’在顶部22处的直径小于其在底部24处的直径,对于内芯14’则相反,即,内芯14’在顶部22处的直径大于其在底部24处的直径。此外,桥连OTSW 1500的连桥16a’和16b’不是悬浮的。
由于孔12’的正锥形侧壁,连桥16a’和16b’以及在生产期间硅晶片10的掩模侧的内芯14’(即,底部24)可以具有非常小的宽度,该宽度不受工艺限制,而仅受光刻限制。
图16A示出了桥连OTSW 1600形式的集成光波导的第十实施例的水平横截面图。在硅晶片10形式的基底中蚀刻出矩形孔12,在孔12的中心布置矩形内芯14,连桥16a和16b连接孔12和内芯14的侧壁。
在这个实施例中,矩形内芯14及其周围的孔12的几何形状遵循具有暴露的(110)表面的硅晶片10的<112>晶向。因此,可以各向异性地蚀刻矩形孔12,并且随后通过湿法蚀刻工艺对其抛光,该湿法蚀刻工艺允许暴露位于<112>方向下的对应的竖直(111)晶面。角度α和β分别为109.47°和70.52°。在这个实施例中,桥连OTSW 1600具有带有两个连桥16a和16b的脊形波导的形式。该集成光波导也可以具有不同数量的连桥和/或不同的形状。
图16B示意性地示出了桥连OTSW 1690形式的集成光波导的第十一实施例的水平横截面图。桥连OTSW 1690类似于桥连OTSW 1600。桥连OTSW 1600和1690仅基于它们的形式来区分。
桥连OTSW 1690具有菱形波导形式,并且与两个连桥16a和16b连接。
图17A示出了桥连OTSW 1700形式的集成光波导的第十二实施例的水平横截面图。桥连OTSW 1700类似于桥连OTSW 100。相同的附图标记表示相同的特征。与桥连OTSW 100相比,桥连OTSW 1700没有包层。相反,空气20’包围内芯14,作为周围材料。
图17B示出了桥连OTSW 1780形式的集成光波导的第十三实施例的水平横截面图。桥连OTSW 1780类似于桥连OTSW 1700。相同的附图标记表示相同的特征。桥连OTSW 1700和桥连OTSW 1780仅基于连桥16的形状来区分。
图17C示出了桥连OTSW 1790形式的集成光波导的第十四实施例的水平横截面图。桥连OTSW 1790类似于桥连OTSW 1700。相同的附图标记表示相同的特征。桥连OTSW 1700和桥连OTSW 1790仅基于连桥16的形状来区分。尤其是,桥连OTSW 1790的连桥16被布置成与内芯14相切,从而它将孔12分成两个空间。
图18A示出了桥连OTSW 1800形式的集成光波导的第十五实施例的水平横截面图。桥连OTSW 1800类似于桥连OTSW 1000。相同的附图标记表示相同的特征。桥连OTSW 1800是具有悬桥的锥形OTSW。
与桥连OTSW 1000相比,桥连OTSW 1800具有围绕连桥16’的第一孔段1802和围绕内芯14’的第二孔段1804。桥连OTSW 1800对于内芯14’和连桥16’的侧壁具有不同的锥角α和β。围绕内芯1804的第一孔段1802在尺寸上大于第二孔段1804。因此,在用于制造桥连OTSW 1800的蚀刻过程中,第一孔段1802中的连桥16’周围的角度离子分布大于第二孔段1804中的内芯14’周围的角度离子分布。因此,连桥16’的侧壁比内芯14’的侧壁更强烈地呈锥形。通过这种方式,可以微调悬桥16’的轴向长度。
图18B是图18A中呈现的具有不同锥角α和β的桥连OTSW 1800的透视横截面图。
总而言之,提出了一种集成光波导,该集成光波导具有通过一个或更多个连桥连接至周围基底材料的内芯,并且是在基底材料(例如体硅或SOI晶片)中蚀刻出的。
尤其是,本发明涉及一种形成在基底中的集成光波导。该集成光波导包括孔、内芯和一个或更多个连桥。所述孔沿着基底的轴向方向延伸。所述内芯由与基底相同的材料制成,布置在所述孔中,并且沿着轴向方向延伸。所述内芯具有第一折射率和至少部分地被周围材料包围的侧壁,该周围材料具有低于第一折射率的第二折射率,第一折射率与第二折射率之间的折射率差允许在内芯内导引光。所述一个或更多个连桥从内芯的侧壁延伸到孔的侧壁。所述一个或更多个连桥也可以由与基底相同的材料制成。此外,所述内芯、所述孔和所述一个或更多个连桥的侧壁中的一个或更多个可以是包括相对于轴向方向倾斜的段的锥形侧壁。此外,所述一个或更多个连桥中的一个或更多个的轴向长度可以比所述内芯的轴向长度短。

Claims (15)

1.一种形成在基底(10)中的集成光波导(100;200;400;600;802、804;1000;1100;1200;1300;1500;1600;1690;1700;1780;1790;1800),该集成光波导(100;……;1800)包括:
-沿着基底(10)的轴向方向(z)延伸的孔(12;12’),以及
-布置在孔(12;12’)中的内芯(14;14’),该内芯(14;14’)沿着轴向方向(z)延伸,具有第一折射率,并且具有至少部分地被周围材料(20;20’)包围的侧壁(15;15’),该周围材料(20;20’)具有低于第一折射率的第二折射率,并且第一折射率与第二折射率之间的折射率差允许在内芯(14;14’)内导引光,
其中所述内芯(14;14’)由与基底(10)相同的材料制成,并且
其特征在于,所述集成光波导(100;……;1800)还包括:
-从内芯(14;14’)的侧壁(15;15’)延伸至孔(12;12’)的侧壁(18;18’)的一个或更多个连桥(16;16’;16a、16b;16a’、16b’;16c)。
2.如权利要求1所述的集成光波导(100;……;1800),其中所述一个或更多个连桥(16;16’)由与基底(10)相同的材料制成。
3.如权利要求1或2所述的集成光波导(1000;……;1800),其中所述内芯(14;14’)、所述孔(12;12’)以及所述一个或更多个连桥(16;……;16c)的侧壁(15;15’;17a、17b;17a’、17b’;18;18’)中的一个或更多个是包括相对于轴向方向(z)倾斜的段(1320)的锥形侧壁(15’;17a’,17b’;18’)。
4.如权利要求1至3中的至少一项所述的集成光波导(100;400),其中所述周围材料(20;20’)包括覆盖所述孔(12)、所述内芯(14)和所述一个或更多个连桥(16)的侧壁(15、17a、17b、18)中的一个或更多个侧壁的包层(20)。
5.如权利要求1至4中的至少一项所述的集成光波导(1000;……;1800),其中所述一个或更多个连桥(16’;16a’、16b’)中的一个或更多个的轴向长度(l2)比内芯(14’)的轴向长度(l1)短。
6.如权利要求1至5中的至少一项所述的集成光波导(1200),其中所述孔(12’)、所述内芯(14’)或所述孔(12’)和所述内芯(14’)具有斜圆柱体的形式。
7.如权利要求1至6中的至少一项所述的集成光波导(100;……;1800),其中通过以下方式降低所述孔(12;12’)、所述内芯(14;14’)和所述一个或更多个连桥(16;……;16c)的侧壁(15;……;18’)中的一个或更多个的粗糙度:
-使用依赖晶体取向的蚀刻,或
-使用深度反应离子蚀刻,可选地随后进行湿法蚀刻,优选使用低温蚀刻,或者使用Bosch蚀刻随后进行湿法蚀刻。
8.如权利要求1至7中的至少一项所述的集成光波导(400;600;1100;1200;1300;1500),其中在内芯(14;14’)上面布置阻抗匹配层(26)。
9.一种光子集成电路(500;800;1102;1202;1302;1402;1502),包括:
-如权利要求1至8中的至少一项所述的集成光波导(100;802;1100;1500),以及
-布置在一个或更多个从基底(10)延伸到内芯(14;14’)的连桥(16;16a’、16b’;16c)之一上的平面光波导(28)。
10.如权利要求9所述的光子集成电路(100;802;1100;1500),其中所述平面光波导(28)由内芯(14;14’)上面的耦合器(30)端接。
11.一种光子集成电路(800),包括:
-两个如权利要求1至8中的至少一项所述的集成光波导(802、804),这两个集成光波导都形成在基底(10)中,其中所述两个集成光波导(802、804)中的每一个在轴向方向上从基底(10)的第一表面(22)延伸到基底(10)的第二表面(24),
-被配置成提供光信号并且在所述两个集成光波导(802)中的一个的内芯(14)上方布置在基底(10)的第一表面(22)上的垂直腔面发射激光器(32),
-被配置成接收光信号并在所述两个集成光波导(804)中的另一个的内芯(14)上方布置在基底(10)的第一表面(22)上的光电检测器(42),
-被配置成驱动垂直腔面发射激光器(32)并且布置在基底(10)的第一表面(22)上的驱动装置(30),
-两个耦合器(36、40),每个耦合器在两个集成光波导(802、804)之一的内芯(14)上方布置在基底(10)的第二表面(24)上,并且所述耦合器(36,40)中的每一个被配置成在所述两个集成光波导(802、804)之一与布置在连接两个耦合器(36、40)的基底(10)的第二表面(24)上的平面光波导(38)之间耦合光信号。
12.一种用于在基底中制造集成光波导的方法,所述基底具有第一折射率,所述方法包括以下步骤:
-使用各向异性等离子体工艺沿着轴向方向在基底中蚀刻出集成光波导,使得
-孔沿着基底的轴向方向延伸,
-基底的内芯布置在所述孔中,该内芯沿着轴向方向延伸,并且具有至少部分地被周围材料包围的侧壁,所述周围材料具有低于第一折射率的第二折射率,并且第一折射率与第二折射率之间的折射率差允许在内芯内导引光,并且
-一个或更多个连桥从内芯(14)的侧壁延伸到孔的侧壁。
13.如权利要求12所述的方法,其中所述方法包括提供周围材料的步骤,该周围材料包括通过等离子体增强化学气相沉积、低压化学气相沉积或物理气相沉积而沉积的或通过热氧化生长的材料。
14.如权利要求12或13所述的方法,还包括以下步骤之一或这两者:
-蚀刻所述一个或更多个连桥,以在所述一个或更多个连桥上提供平面光波导,以及
-以对内芯的表面进行衍射结构化的方式蚀刻内芯,以提供被配置成将光信号耦合到集成光波导中的耦合器。
15.如权利要求12至14中的至少一项所述的方法,其中沿着轴向方向在基底中蚀刻出集成光波导是通过依赖晶体取向的蚀刻或深度反应离子蚀刻进行的,优选是通过低温蚀刻或Bosch蚀刻进行的。
CN202280039965.4A 2021-04-27 2022-03-24 集成光波导 Pending CN117460979A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP21170747.6A EP4083671A1 (en) 2021-04-27 2021-04-27 Integrated optical waveguide
EP21170747.6 2021-04-27
PCT/EP2022/057803 WO2022228790A1 (en) 2021-04-27 2022-03-24 Integrated optical waveguide

Publications (1)

Publication Number Publication Date
CN117460979A true CN117460979A (zh) 2024-01-26

Family

ID=75728596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280039965.4A Pending CN117460979A (zh) 2021-04-27 2022-03-24 集成光波导

Country Status (3)

Country Link
EP (1) EP4083671A1 (zh)
CN (1) CN117460979A (zh)
WO (1) WO2022228790A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761350A (en) * 1997-01-22 1998-06-02 Koh; Seungug Method and apparatus for providing a seamless electrical/optical multi-layer micro-opto-electro-mechanical system assembly
US8755644B2 (en) 2003-09-30 2014-06-17 International Business Machines Corporation Silicon based optical vias
US9929290B2 (en) * 2016-06-20 2018-03-27 Globalfoundries Inc. Electrical and optical via connections on a same chip
US10585254B2 (en) * 2017-11-17 2020-03-10 Samsung Electronics Co., Ltd. Vertical optical via and method of fabrication

Also Published As

Publication number Publication date
WO2022228790A1 (en) 2022-11-03
EP4083671A1 (en) 2022-11-02

Similar Documents

Publication Publication Date Title
US11774680B2 (en) Photonics grating coupler and method of manufacture
US10677991B2 (en) Optical coupler comprising vertically offset waveguide cores
CN110554459B (zh) 制造用于绝热耦合的器件的方法、对应的器件和系统
US8238704B2 (en) Light coupler between an optical fiber and a waveguide made on an SOI substrate
TWI417589B (zh) 矽光子晶片與光纖間有效率耦合之方法及設備
KR101050808B1 (ko) 복수 코어 평면 광도파관 및 그 제조 방법
CA2822685C (en) Low loss directional coupling between highly dissimilar optical waveguides for high refractive index integrated photonic circuits
JP7130001B2 (ja) 一体型コリメーション構造を備えたフォトニックチップ
US20140304971A1 (en) Grating edge coupler and method of forming same
Snyder et al. Packaging and assembly challenges for 50G silicon photonics interposers
CN109791251A (zh) 光束斑点尺寸转换器
CN113917613B (zh) 一种硅波导端面耦合结构及其制备方法
WO2020084306A1 (en) Optical waveguide connecting device
EP4083671A1 (en) Integrated optical waveguide
Taillaert et al. Efficient coupling between submicron SOI-waveguides and single-mode fibers
US8019186B2 (en) Photonic crystal circuit comprising a guided mode adapter and optical system including said circuit coupled with an optical fiber
US11774689B2 (en) Photonics chips and semiconductor products having angled optical fibers
Melikyan et al. Efficient optical I/O in standard SiPh process
US11719885B2 (en) Apparatus for optical coupling and system for communication
Roelkens et al. Interfacing optical fibers and high refractive index contrast waveguide circuits using diffractive grating couplers
CN117148493A (zh) 光芯片及其制造方法
KR20210083844A (ko) 3d 나노 프린팅을 이용한 실리콘 포토닉스 칩의 광결합 모듈 및 그 제조방법
Taira et al. Nanomaterials for silicon photonic packaging spin-on nanomaterials for optical packaging

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination