CN117457675A - 阵列基板及显示面板 - Google Patents

Abstract

本发明实施例公开了一种阵列基板及显示面板；该阵列基板具有显示区并包括衬底、位于衬底一侧的薄膜晶体管层，薄膜晶体管层包括多个沿第一方向排布的第一薄膜晶体管，第一薄膜晶体管位于显示区内，沿第一方向，相邻的第一薄膜晶体管的第二栅极相连接，至少两个第一薄膜晶体管的第一栅极间隔设置，本发明通过将在第一方向上的至少两个第一栅极间隔设置，减少了第一栅极对光线的遮挡，从而增加了应用阵列基板的显示面板的开口率。

Description

阵列基板及显示面板

技术领域

本发明涉及显示领域，具体涉及一种阵列基板及显示面板。

背景技术

随着显示技术的发展，手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机、VR(Virtual Reality，虚拟与现实)、AR(Augmented Reality，增强现实)等依赖于显示装置的消费性电子产品应用而生。对分辨率具有更高需求的显示装置如VR、AR等领域的显示装置，为提供高分辨率而增大了显示面板的像素密度，从而导致开口率的难以提升。

因此，亟需一种阵列基板及显示面板以解决上述技术问题。

发明内容

本发明提供一种显示面板及其制作方法，可以缓解目前具有高分辨率需求的显示装置的开口率难以提升的技术问题。

本发明提供一种阵列基板，具有显示区，所述阵列基板包括：

衬底；

薄膜晶体管层，位于所述衬底的一侧，所述薄膜晶体管层包括多个沿第一方向排布的第一薄膜晶体管，所述第一薄膜晶体管位于所述显示区内；

其中，所述第一薄膜晶体管包括第一栅极及第二栅极，所述第二栅极位于所述第一栅极远离所述衬底的一侧；

沿所述第一方向，相邻的所述第一薄膜晶体管的所述第二栅极相连接，至少两个所述第一薄膜晶体管的所述第一栅极间隔设置。

优选的，沿所述第一方向，相邻的所述第一薄膜晶体管的所述第一栅极间隔设置。

优选的，所述第二栅极在所述衬底上的正投影与所述第一栅极在所述衬底上的正投影部分重叠。

优选的，沿所述第一方向，相邻的所述第一薄膜晶体管的所述第一栅极之间的间距大于或等于1微米，相邻的所述第一薄膜晶体管的所述第一栅极之间的间距小于或等于6.6微米。

优选的，所述薄膜晶体管层还包括第一过孔，所述第一过孔位于所述第一栅极与所述第二栅极之间，沿所述第一方向，每一所述第一薄膜晶体管的所述第一栅极与所述第一薄膜晶体管的所述第二栅极连接于所述第一过孔内。

优选的，所述第一薄膜晶体管还包括第一有源层，所述第一有源层位于所述第一栅极与所述第二栅极之间，所述第一过孔位于所述第一有源层在所述第一方向上的一侧。

优选的，在所述第一方向上，所述第一栅极包括相对的第一侧及第二侧，所述第一有源层位于所述第一侧与所述第二侧之间，所述第一过孔位于所述第一侧与所述第一有源层之间；

其中，在所述第一方向上，所述第一侧与所述第一有源层在所述第一栅极上的正投影之间的间距大于所述第二侧与所述第一有源层之间的间距。

优选的，在所述第一方向上，所述第一侧与所述第一有源层在所述第一栅极上的正投影之间的间距大于或等于1.5微米，所述第一侧与所述第一有源层在所述第一栅极上的正投影之间的间距小于或等于4微米；

所述第二侧与所述第一有源层在所述第一栅极上的正投影之间的间距大于或等于0.5微米，所述第二侧与所述第一有源层在所述第一栅极上的正投影之间的间距小于或等于2微米。

优选的，所述第一薄膜晶体管还包括在第二方向上位于所述第一有源层相对两侧的第一源极及第一漏极，所述第二方向与所述第一方向相交；

所述第一源极及所述第一漏极位于所述第一有源层远离所述衬底的一侧，所述第一源极及所述第一漏极分别与所述第一有源层相连接；

所述阵列基板还包括像素电极层，所述像素电极层位于所述薄膜晶体管层远离所述衬底的一侧，所述像素电极层包括像素电极，所述第一源极和所述第一漏极中的一者与所述像素电极连接。

优选的，所述第一源极与所述像素电极连接，所述第一源极的材料选自透明的导电材料；或者，

所述第一漏极与所述像素电极连接，所述第一漏极的材料选自透明的导电材料。

优选的，所述薄膜晶体管层还包括多个沿第二方向排布的所述第一薄膜晶体管，沿所述第二方向，相邻的所述第一薄膜晶体管的所述第一栅极间隔设置，相邻的所述第一薄膜晶体管的所述第二栅极间隔设置；

其中，在所述第二方向上相邻的所述第一薄膜晶体管的所述第一栅极之间的间距，大于在所述第一方向上相邻的所述第一薄膜晶体管的所述第一栅极之间的间距。

优选的，沿所述第一方向，至少两个所述第一薄膜晶体管的所述第一栅极之间设置连接部，所述连接部连接两个所述第一薄膜晶体管的所述第一栅极；

其中，所述连接部在所述衬底上的正投影位于所述第二栅极在所述衬底上的正投影内。

优选的，所述阵列基板还包括位于所述显示区至少一侧的非显示区，所述薄膜晶体管层还包括位于所述非显示区内的第二薄膜晶体管；

其中，所述第二薄膜晶体管包括第二源极及第二漏极，至少一所述第二薄膜晶体管的所述第二源极和所述第二漏极中的一者与至少一所述第一薄膜晶体管的所述第二栅极连接。

本发明还提供一种显示面板，包括如前所述的阵列基板。

本发明通过将在第一方向上的至少两个第一栅极间隔设置，减少了第一栅极对光线的遮挡，从而增加了应用阵列基板的显示面板的开口率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的阵列基板的第一种结构的结构示意图；

图2是本发明实施例提供的阵列基板的第二种结构的结构示意图；

图3是本发明实施例提供的阵列基板的第一薄膜晶体管的第一种膜层结构示意图；

图4是本发明实施例提供的阵列基板的第一薄膜晶体管的第二种膜层结构示意图；

图5是本发明实施例提供的阵列基板的第一平坦层的膜层结构示意图；

图6是本发明实施例提供的显示面板的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。

目前，由于为实现高分辨率而提高了像素密度，导致显示面板的开口率存在难以提升的技术问题。

请参阅图1至图5，本发明实施例提供一种阵列基板100，具有显示区AA，所述阵列基板100包括：

衬底101；

薄膜晶体管层102，位于所述衬底101的一侧，所述薄膜晶体管层102包括多个沿第一方向X排布的第一薄膜晶体管103，所述第一薄膜晶体管103位于所述显示区AA内；

其中，所述第一薄膜晶体管103包括第一栅极104及第二栅极105，所述第二栅极105位于所述第一栅极104远离所述衬底101的一侧；

沿所述第一方向X，相邻的所述第一薄膜晶体管103的所述第二栅极105相连接，至少两个所述第一薄膜晶体管103的所述第一栅极104间隔设置。

本发明实施例通过将在第一方向X上的至少两个第一栅极104间隔设置，减少了第一栅极104对光线的遮挡，从而增加了应用阵列基板100的显示面板的开口率。

现结合具体实施例对本发明的技术方案进行描述。

请参阅图1至图5，本实施例中，所述薄膜晶体管层102还包括多个沿第二方向Y排布的所述第一薄膜晶体管103，沿所述第二方向Y，相邻的所述第一薄膜晶体管103的所述第一栅极104间隔设置，相邻的所述第一薄膜晶体管103的所述第二栅极105间隔设置，所述第二方向Y与所述第一方向X相交。

在一些实施例中，所述第一薄膜晶体管103还包括第一有源层106，所述第一有源层106位于所述第一栅极104与所述第二栅极105之间。所述第一薄膜晶体管103还包括在第二方向Y上位于所述第一有源层106相对两侧的第一源极107及第一漏极108，所述第一源极107及所述第一漏极108位于所述第一有源层106远离所述衬底101的一侧，所述第一源极107及所述第一漏极108分别与所述第一有源层106相连接。

在一些实施例中，沿所述第二方向Y，相邻的所述第一薄膜晶体管103的第一源极107相连接；或者，沿所述第二方向Y，相邻的所述第一薄膜晶体管103的第一漏极108相连接。

在一些实施例中，所述第一方向X为行方向，沿所述第一方向X，相邻的所述第一薄膜晶体管103的所述第二栅极105相连接，即，同一行的所述第一薄膜晶体管103的所述第二栅极105相连接。同一行的所述第一薄膜晶体管103的所述第二栅极105可以一体设置，便于简化所述阵列基板100的制程工艺。

在一些实施例中，所述第二方向Y为列方向，沿所述第二方向Y，相邻的所述第一薄膜晶体管103的第一源极107或者所述第一漏极108相连接，即，同一列的所述第一薄膜晶体管103的所述第一源极107或所述第一漏极108相连接。同一列的所述第一薄膜晶体管103的所述第一源极107或所述第一漏极108可以一体设置，便于简化所述阵列基板100的制程工艺。

在一些实施例中，沿所述第一方向X，相邻的所述第一薄膜晶体管103的所述第一栅极104间隔设置，即，位于同一行的所述第一薄膜晶体管103的所述第一栅极104相互间隔，彼此之间的间距大于0。

请参阅图3，在一些实施例中，所述第二栅极105在所述衬底101上的正投影与所述第一栅极104在所述衬底101上的正投影部分重叠。

在一些实施例中，沿所述第一方向X，相邻的所述第一薄膜晶体管103的所述第一栅极104间隔设置时，相邻的所述第一薄膜晶体管103的所述第一栅极104之间的间距大于或等于1微米，相邻的所述第一薄膜晶体管103的所述第一栅极104之间的间距小于或等于6.6微米，例如，可以为1.5微米、2微米、2.5微米、3微米、3.5微米、4微米、4.5微米、5微米、5.5微米、6微米、6.5微米等，以便于提升应用所述阵列基板100的显示面板的开口率。在不同分辨率对应的像素密度下，在所述第一方向X上相邻的所述第一薄膜晶体管103的所述第一栅极104之间的间距不同，所述第一方向X上相邻的所述第一薄膜晶体管103的所述第一栅极104之间的间距在上述范围内进行适应性调节(例如：像素密度越大时所述第一方向X上相邻的所述第一薄膜晶体管103的所述第一栅极104之间的间距)，均能使应用所述阵列基板100的显示面板的开口率得到有效的提升。

在一些实施例中，在所述第二方向Y上，相邻的所述第一薄膜晶体管103的所述第一栅极104之间的间距，大于在所述第一方向X上相邻的所述第一薄膜晶体管103的所述第一栅极104之间的间距，通过在所述第一方向X及所述第二方向Y上间隔相邻所述第一薄膜晶体管103的所述第一栅极104，有利于充分减少所述第一栅极104对光线的遮挡，提高应用所述阵列基板100的显示面板的开口率，有利于应用阵列基板100的显示面板在保持高分辨率的同时降低功耗。具体的，通过在所述第一方向X及所述第二方向Y上间隔相邻所述第一薄膜晶体管103的所述第一栅极104，经过实验验证，可以使原本开口率为25％的显示面板的开口率提升至40％以上。

在一些实施例中，在所述第二方向Y上，相邻的所述第一薄膜晶体管103的所述第一栅极104之间的间距大于或等于12.7微米，相邻的所述第一薄膜晶体管103的所述第一栅极104之间的间距小于或等于20.7微米，例如，可以为13.7微米、14.7微米、15.7微米、16.7微米、17.7微米、18.7微米、19.7微米等。

请参阅图1，在一些实施例中，所述第一有源层106包括第一沟道部109及在所述第二方向Y上分别位于所述第一沟道部109两侧的第一源极接触部110及第一漏极接触部111，所述第一源极107与所述第一源极接触部110连接，所述第一漏极108与所述第一漏极接触部111连接。所述第一栅极104具有遮挡来自所述衬底101一侧的光线的作用，所述第一沟道部109在所述第一栅极104上的正投影位于所述第一栅极104内。

请参阅图3，在一些实施例中，在所述第一方向X上，所述第一栅极104包括相对的第一侧104a及第二侧104b，所述第一有源层106位于所述第一侧104a与所述第二侧104b之间，所述第一有源层106与所述第一侧104a的间距大于0，所述第一有源层106与所述第二侧104b的间距大于0，以便于所述第一栅极104完全遮挡来自所述衬底101一侧的光线照射至所述第一沟道部109。

请参阅图2及图3，在一些实施例中，所述薄膜晶体管层102还包括第一过孔112，所述第一过孔112位于所述第一栅极104与所述第二栅极105之间。当在所述第一方向X上至少两个所述第一薄膜晶体管103的所述第一栅极104间隔设置时，至少两个所述第一过孔112分别位于间隔设置的至少两个所述第一薄膜晶体管103的所述第一栅极104与所述第二栅极105之间，以使同一行所述第一薄膜晶体管103的所述第一栅极104与所述第二栅极105维持相同的电位。

当在所述第一方向X上，相邻的所述第一薄膜晶体管103的所述第一栅极104间隔设置时，沿所述第一方向X，每一所述第一薄膜晶体管103的所述第一栅极104与所述第一薄膜晶体管103的所述第二栅极105连接于所述第一过孔112内，从而使同行的所述第一薄膜晶体管103的所述第一栅极104与所述第二栅极105维持相同的电位。

请参阅图4，在一些实施例中，沿所述第一方向X，至少两个所述第一薄膜晶体管103的所述第一栅极104之间设置连接部138，所述连接部138连接两个所述第一薄膜晶体管103的所述第一栅极104。其中，所述连接部138在所述衬底101上的正投影位于所述第二栅极105在所述衬底101上的正投影内，以减少所述连接部138对光线的遮挡，有利于增加应用所述阵列基板100的显示面板的开口率。当所述连接部138在所述衬底101上的正投影位于所述第二栅极105在所述衬底101上的正投影内时，所述连接部138在所述第二方向Y上的宽度小于或等于所述第二栅极105在所述第二方向Y上的宽度。

通过所述连接部138的设置，使所述第一方向X上的至少两个所述第一薄膜晶体管103的所述第一栅极104相连接，减少了所述第一过孔112的数量的同时，降低了所述第二栅极105与所述第一栅极104连接产生的电阻，降低了使同行的所述第一薄膜晶体管103的所述第一栅极104与所述第二栅极105维持相同的电位所需的电量，降低了应用所述阵列基板100的显示面板的功耗。

请参阅图4，在一些实施例中，沿所述第一方向X，所述薄膜晶体管层包括至少一个第一薄膜晶体管组137，每一个所述第一薄膜晶体管组137内包括至少两个所述第一薄膜晶体管103，每一个所述第一薄膜晶体管组137内的相邻所述第一薄膜晶体管103的所述第一栅极104相连接。沿所述第一方向X，相邻所述第一薄膜晶体管组137内的所述第一薄膜晶体管103的所述第一栅极104之间间隔设置。每一所述第一薄膜晶体管组137内的所述第一薄膜晶体管103的所述第一栅极104之间设置所述连接部138，以连接所述第一薄膜晶体管组137内的所述第一薄膜晶体管103的所述第一栅极104。

在一些实施例中，沿所述第一方向X，一个所述第一过孔112设置于一个所述第一薄膜晶体管组137内的一个所述第一薄膜晶体管103的所述第一栅极104与该所述第一晶体管的所述第二栅极105之间，以连接所述第一薄膜晶体管组137内的所述第一栅极104与所述第二栅极105。即，每一个所述第一薄膜晶体管组137对应设置一个所述第一过孔112。

在一些实施例中，沿所述第一方向X，相邻的所述第一薄膜晶体管103的所述第一栅极104之间通过所述连接部138连接。此时，每一行可以仅需一个所述第一过孔112即可连接同行的所述第一薄膜晶体管103的所述第一栅极104与所述第一薄膜晶体管103的所述第二栅极105，有利于最大化降低所述第二栅极105与所述第一栅极104连接产生的电阻，降低使同行的所述第一薄膜晶体管103的所述第一栅极104与所述第二栅极105维持相同的电位所需的电量，降低了应用所述阵列基板100的显示面板的功耗。同时，所述连接部138在所述衬底101上的正投影位于所述第二栅极105在所述衬底101上的正投影内，以减少所述连接部138对光线的遮挡，有利于增加应用所述阵列基板100的显示面板的开口率。

在一些实施例中，沿所述第一方向X，相邻的所述第一薄膜晶体管组137的所述第一栅极104之间的间距大于或等于1微米，相邻的所述第一薄膜晶体管组137的所述第一栅极104之间的间距小于或等于6.6微米，例如，可以为1.5微米、2微米、2.5微米、3微米、3.5微米、4微米、4.5微米、5微米、5.5微米、6微米、6.5微米等，以便于提升应用所述阵列基板100的显示面板的开口率。在不同分辨率对应的像素密度下，在所述第一方向X上相邻的所述第一薄膜晶体管组137的所述第一栅极104之间的间距不同，所述第一方向X上相邻的所述第一薄膜晶体管组137的所述第一栅极104之间的间距在上述范围内进行适应性调节(例如：像素密度越大时所述第一方向X上相邻的所述第一薄膜晶体管103的所述第一栅极104之间的间距)，均能使应用所述阵列基板100的显示面板的开口率得到有效的提升。

在一些实施例中，所述连接部138与所述连接部138连接的两个所述第一薄膜晶体管103的所述第一栅极104一体设置，有利于简化制程工艺，节省制造成本。

请参阅图3，在一些实施例中，所述第一过孔112位于所述第一栅极104的所述第一侧104a与所述第一有源层106之间，在所述第一方向X上，所述第一侧104a与所述第一有源层106在所述第一栅极104上的正投影之间的间距大于所述第二侧104b与所述第一有源层106之间的间距，以便于所述第一过孔112的设置以及所述第一栅极104与所述第二栅极105的连接。在所述第一方向X上，所述第一侧104a与所述第一有源层106在所述第一栅极104上的正投影之间的间距，为在所述第一方向X上所述第一侧104a与所述第一有源层106在所述第一栅极104上的正投影的最大间距；在所述第一方向X上，所述第二侧104b与所述第一有源层106在所述第一栅极104上的正投影之间的间距，为在所述第一方向X上所述第二侧104b与所述第一有源层106在所述第一栅极104上的正投影的最大间距。

请参阅图1，在一些实施例中，所述薄膜晶体管层102包括第一栅极绝缘层113及第二栅极绝缘层114，所述第一栅极绝缘层113位于所述第一栅极104与所述第一有源层106之间，所述第二栅极绝缘层114位于所述第二栅极105与所述第一有源层106之间，所述第一过孔112贯穿所述第一栅极绝缘层113及所述第二栅极绝缘层114。所述第一过孔112暴露所述第一栅极104，所述第二栅极105包括第一延伸部，所述第一延伸部延伸至所述第一过孔112内并与所述第一栅极104接触，从而实现所述第一栅极104与所述第二栅极105的连接。

在一些实施例中，在所述第一方向X上，所述第一侧104a与所述第一有源层106在所述第一栅极104上的正投影之间的间距，与所述第二侧104b与所述第一有源层106在所述第一栅极104上的正投影之间的间距之差，大于或等于1微米且小于或等于2微米，例如，可以为1.2微米、1.5微米、1.8微米等，以便于所述第一栅极104与所述第二栅极105的连接。

在一些实施例中，所述第二侧104b与所述第一有源层106在所述第一栅极104上的正投影之间的间距大于或等于0.5微米，所述第二侧104b与所述第一有源层106在所述第一栅极104上的正投影之间的间距小于或等于2微米，例如，可以为0.6微米、0.8微米、1微米、1.2微米、1.5微米、1.8微米等，以便于避免所述第一沟道部109受到来自所述衬底101一侧的光线的照射，提高所述阵列基板100的产品质量。

在所述第一方向X上，所述第一侧104a与所述第一有源层106在所述第一栅极104上的正投影之间的间距大于或等于1.5微米，所述第一侧104a与所述第一有源层106在所述第一栅极104上的正投影之间的间距小于或等于4微米，例如，可以为1.6微米、1.8微米、2微米、2.2微米、2.5微米、2.8微米、3微米、3.2微米、3.5微米、3.8微米等，以便于避免所述第一沟道部109受到来自所述衬底101一侧的光线的照射的同时，便于所述第一栅极104与所述第二栅极105的连接。

在一些实施例中，在所述第二方向Y上，所述第一栅极104包括相对的第三侧104c及第四侧104d，所述第一薄膜晶体管103的所述第二栅极105位于所述第三侧104c与所述第四侧104d之间。即，所述第二栅极105在所述第二方向Y上具有第一宽度，所述第一宽度小于所述第三侧104c与所述第四侧104d之间的间距。

在一些实施例中，在所述第二方向Y上，所述第三侧104c与所述第二栅极105在所述第一栅极104上的正投影之间的间距大于或等于0.5微米，所述第三侧104c与所述第二栅极105在所述第一栅极104上的正投影之间的间距小于或等于2微米，例如，可以为0.6微米、0.8微米、1微米、1.2微米、1.5微米、1.8微米等，以便于避免所述第一沟道部109受到来自所述衬底101一侧的光线的照射。在所述第二方向Y上，所述第三侧104c与所述第二栅极105在所述第一栅极104上的正投影之间的间距，为所述第三侧104c与所述第二栅极105在所述第一栅极104上的正投影之间的最大间距。

在一些实施例中，在所述第二方向Y上，所述第四侧104d与所述第二栅极105在所述第一栅极104上的正投影之间的间距大于或等于0.5微米，所述第四侧104d与所述第二栅极105在所述第一栅极104上的正投影之间的间距小于或等于2微米，例如，可以为0.6微米、0.8微米、1微米、1.2微米、1.5微米、1.8微米等，以便于避免所述第一沟道部109受到来自所述衬底101一侧的光线的照射。在所述第二方向Y上，所述第四侧104d与所述第二栅极105在所述第一栅极104上的正投影之间的间距，为所述第四侧104d与所述第二栅极105在所述第一栅极104上的正投影之间的最大间距。

在一些实施例中，在所述第二方向Y上，所述第一有源层106包括相对的第一端及第二端，所述第一栅极104、所述第二栅极105位于所述第一端及所述第二端之间。所述第一源极接触部110位于所述第一端，所述第一漏极接触部111位于所述第二端。

在一些实施例中，所述薄膜晶体管还包括第二过孔115及第三过孔116，所述第一源极107通过所述第二过孔115与所述第一有源层106的所述第一源极接触部110连接，所述第一漏极108通过所述第三过孔116与所述第一有源层106的所述第一漏极接触部111连接。

请参阅图1，在一些实施例中，所述阵列基板100还包括像素电极层117，所述像素电极层117位于所述薄膜晶体管层102远离所述衬底101的一侧，所述像素电极层117包括像素电极118，所述第一源极107和所述第一漏极108中的一者与所述像素电极118连接。

在一些实施例中，所述第一源极107与所述第一漏极108同层或异层设置。所述第一源极107与所述第一漏极108的材料可以相同或不同，当所述第一源极107与所述第一漏极108的材料相同时，所述第一源极107与所述第一漏极108优选为同层设置，以便于所述第一源极107与所述第一漏极108在同一制程工艺中形成。当所述第一源极107与所述第一漏极108的材料不同时，所述第一源极107与所述第一漏极108优选为异层设置，以便于所述第一源极107与所述第一漏极108的形成制程不发生相互干扰，提高产品良率。

在一些实施例中，所述第一源极107与所述像素电极118连接，所述第一源极107的材料选自透明的导电材料；或者，所述第一漏极108与所述像素电极118连接，所述第一漏极108的材料选自透明的导电材料。通过使与所述像素电极118连接的所述第一漏极108或所述第一源极107为透明的导电材料，有利于避免所述第一源极107或所述第一漏极108在所述阵列基板100的厚度方向上阻挡光线，有利于进一步提高应用所述阵列基板100的显示面板的开口率。透明的导电材料可以为氧化铟锡等导电的透明金属氧化物材料。

请参阅图1，在一些实施例中，所述第一漏极108与所述像素电极118连接，所述第一漏极108的材料选自透明的导电材料，所述第一源极107的材料选自金属材料，所述第一漏极108与所述第一源极107异层设置。所述第一漏极108位于所述第一源极107远离所述衬底101的一侧。此时，所述薄膜晶体管层102还包括第一层间绝缘层119及第二层间绝缘层120，所述第一层间绝缘层119位于所述第二栅极105与所述第一源极107之间，所述第二层间绝缘层120位于所述第一源极107与所述第一漏极108之间。所述第二过孔115贯穿所述第一层间绝缘层119及所述第二栅极绝缘层114，所述第三过孔116贯穿所述第二层间绝缘层120、所述第一层间绝缘层119及所述第二栅极绝缘层114。所述第二过孔115暴露所述第一源极接触部110，所述第一源极107包括第二延伸部，所述第二延伸部延伸至所述第二过孔115内并与所述第一源极接触部110接触，从而实现所述第一源极107与所述有源层的连接。所述第三过孔116暴露所述第一漏极接触部111，所述第一漏极108包括第三延伸部，所述第三延伸部延伸至所述第三过孔116内并与所述第一漏极接触部111接触，从而实现所述第一漏极108与所述第一有源层106的连接。

在一些实施例中，所述第一漏极108还包括漏极连接子部，所述漏极连接子部位于所述第二层间绝缘层120远离所述衬底101的一侧，所述像素电极118与所述漏极连接子部相连接。

请参阅图1，在一些实施例中，所述阵列基板100还包括位于所述像素电极层117与所述薄膜晶体管层102之间的第一平坦层121，所述阵列基板100还包括贯穿所述第一平坦层121的第四过孔122，所述像素电极118与所述第一漏极108的所述漏极连接子部连接于所述第四过孔122内。

在一些实施例中，每一所述第四过孔122对应设置于一所述第一漏极108与所述像素电极118之间。

请参阅图5，在一些实施例中，沿所述第一方向X，多个所述第一薄膜晶体管103的所述第一漏极108对应的所述第四过孔122相连接。即，每一行的所有所述第一薄膜晶体管103的所述第一漏极108对应的所述第四过孔122一体设置，有利于简化制程工艺并便于后续的用于平坦化的膜层的设置。

请参阅图1，在一些实施例中，所述阵列基板100还包括位于所述像素电极层117远离所述衬底101的一侧的公共电极层123，所述公共电极层123包括公共电极124。所述阵列基板100还包括位于所述公共电极层123与所述像素电极层117之间的钝化层125，所述钝化层125在与所述第四过孔122对应的位置朝向所述像素电极118的方向凹陷形成位于所述第四过孔122内的第一开口。

在一些实施例中，所述阵列基板100还包括第二平坦层126，所述第二平坦层126填充于所述第一开口内，以获得平坦化的所述公共电极124，避免所述公共电极124不平坦造成显示面板的显示异常。所述公共电极124与所述像素电极118之间形成电容，电容的大小可以由像素电极118与公共电极124之间的间距及正对面积决定。所述公共电极124、所述像素电极118的材料均选自透明的导电材料，例如，可以为氧化铟锡等。

请参阅图1，在一些实施例中，所述公共电极124在与所述第四过孔122对应的位置朝向所述像素电极118的方向凹陷形成位于所述第四过孔122内的第二开口，所述第二平坦层126填充于所述第二开口内，以便于平坦化所述阵列基板100远离所述衬底101的一侧表面，以便于避免所述阵列基板100远离所述衬底101的一侧表面不平坦造成的显示面板的显示异常。

请参阅图1，在一些实施例中，所述第四过孔122与所述第二栅极105相对设置。具体的，所述第四过孔122在所述衬底101上的正投影位于所述第二栅极105在所述衬底101上的正投影内，或者，所述第二栅极105在所述衬底101上的正投影在所述第四过孔122在所述衬底101上的正投影内。所述第二栅极105通常选择具有低电阻率的金属材料，例如：所述第二栅极105可以由Al/Mo、Al/W、Mo/Al/Mo、W/Al/W、Al/Ti、Ti/Al/Ti、Mo/Cu、Mo/Ti/Cu等材料叠层组成，因此具有较低的透光率，会占用部分开口面积。所述第四过孔122内的不同膜层的材料差异也导致所述第四过孔122处的透光率较低，通过所述第二栅极105与所述第四过孔122的相对设置，有利于减少透光率较低的部分对开口率的占用，提升应用所述阵列基板100的显示面板的开口率。

在一些实施例中，所述第一栅极104选择耐高温、耐刻蚀、具有低电阻率的金属材料，例如：所述第一栅极104可以由Mo、W、W/Mo、Al/Mo、Al/W、Mo/Al/Mo、W/Al/W、Al/Ti、Ti/Al/Ti等金属或金属叠层组成。

请参阅图1，在一些实施例中，所述阵列基板100还包括位于所述显示区AA至少一侧的非显示区FA，所述薄膜晶体管层102还包括位于所述非显示区FA内的第二薄膜晶体管127。所述第二薄膜晶体管127包括第二源极128及第二漏极129，至少一所述第二薄膜晶体管127的所述第二源极128和所述第二漏极129中的一者与至少一所述第一薄膜晶体管103的所述第二栅极105连接。

请参阅图1，在一些实施例中，所述第二薄膜晶体管127的所述第二源极128、所述第二漏极129与所述第一薄膜晶体管103的所述第二栅极105同层设置，以便于至少一所述第二薄膜晶体管127的所述第二源极128和所述第二漏极129中的一者与至少一所述第一薄膜晶体管103的所述第二栅极105连接。

在一些实施例中，所述阵列基板100包括位于所述非显示区FA内的栅极驱动电路及位于所述显示区AA内的像素驱动电路，所述栅极驱动电路用于向所述像素驱动电路提供栅极驱动信号。所述像素驱动电路所述第一薄膜晶体管103可以为组成所述像素驱动电路的器件，所述第二薄膜晶体管127可以为组成所述栅极驱动电路的器件。

在一些实施例中，所述非显示区FA内包括多级栅极驱动电路，一级所述栅极驱动电路可以对应电性连接至一行的所述像素驱动电路。即，一级所述栅极驱动电路可以对应电性连接至一行的所述第一薄膜晶体管103管。具体的，一级所述栅极驱动电路中的至少一所述第二薄膜晶体管127的所述第二源极128或所述第二漏极129中的一者，可以与一行的所述第一薄膜晶体管103的所述第二栅极105连接，以将栅极驱动信号传递至一行的所述第一薄膜晶体管103。

请参阅图1，在一些实施例中，所述第二薄膜晶体管127还包括第三栅极130，所述第三栅极130与所述第一栅极104同层设置。所述第二薄膜晶体管127还包括第二有源层131，所述第二有源层131位于所述衬底101与所述第一栅极104之间。所述第二有源层131包括第二沟道部134、位于所述第二沟道部134相对两侧的第二源极接触部132及第二漏极接触部133。所述第二源极128与所述第二源极接触部132连接，所述第二漏极129与所述第二漏极接触部133连接。所述薄膜晶体管层102还包括所述第五过孔及第六过孔，所述第二源极128与所述第二源极接触部132接触连接于所述第五过孔内，所述第二漏极129与所述第二漏极接触部133接触连接于所述第六过孔内。所述薄膜晶体管层102还包括第三栅极绝缘层135，所述第三栅极绝缘层135位于所述第三栅极130与所述第二有源层131之间，所述第五过孔贯穿所述第一栅极绝缘层113、所述第二栅极绝缘层114及所述第三栅极绝缘层135，所述第六过孔贯穿所述第一栅极绝缘层113、所述第二栅极绝缘层114及所述第三栅极绝缘层135。

在一些实施例中，所述第一有源层106的组成材料包括金属氧化物，例如铟镓锌氧化物等，以使所述第一薄膜晶体管103具有漏电流低、刷新率低、便于提高开口率、便于实现高亮度显示等有点。

在一些实施例中，所述第二有源层131的组成材料包括多晶硅(例如：低温多晶硅)材料，以使所述第二薄膜晶体管127具有迁移率高、反应速度快等有点。

在一些实施例中，所述阵列基板100还包括位于所述衬底101与所述第二有源层131之间的缓冲层136，用于阻挡来自所述衬底101一侧的水、氧、离子等的入侵。

在一些实施例中，所述衬底101可以为刚性衬底101或者柔性衬底101，刚性衬底101的组成材料可以包括如玻璃、石英中的至少一者，柔性衬底101的组成材料可以包括聚合物树脂，例如可以包括聚酰亚胺等。

本发明实施例提供的阵列基板100，将在第一方向X上的至少两个第一栅极104间隔设置，减少了第一栅极104对光线的遮挡，从而增加了应用阵列基板100的显示面板的开口率。

请参阅图6，本发明实施例还提供一种显示面板10，包括如上任一所述的阵列基板100。

所述阵列基板100的具体结构请参阅任一上述阵列基板的实施例及附图，在此不再赘述。

在一些实施例中，所述显示面板10还包括位于所述阵列基板100的所述公共电极层123远离所述衬底101的一侧的液晶层200，所述液晶层200包括液晶。所述像素电极118与所述公共电极124形成电容，提供驱动所述液晶转动的电场。

在一些实施例中，所述显示面板10还包括位于所述液晶层200远离所述阵列基板100的一侧的彩膜基板300。所述彩膜基板300可以包括彩膜层。

在一些实施例中，所述显示面板10还包括背光组件400，所述背光组件400位于所述阵列基板100的所述衬底101远离所述薄膜晶体管层102的一侧，所述背光组件400用于为所述显示面板提供光线，从而进行画面显示。

在一些实施例中，所述显示面板还包括第一偏光片层500及第二偏光片层600，所述第一偏光片层500位于所述背光组件400与所述阵列基板100之间，所述第二偏光片层600位于所述彩膜基板300远离所述液晶层200的一侧。

所述显示面板10可以应用于手机、平板、电视、数码相机等显示装置，也可以应用于VR、AR等领域的显示装置。

本发明实施例公开了一种阵列基板及显示面板；该阵列基板具有显示区并包括衬底、位于衬底一侧的薄膜晶体管层，薄膜晶体管层包括多个沿第一方向排布的第一薄膜晶体管，第一薄膜晶体管位于显示区内，沿第一方向，相邻的第一薄膜晶体管的第二栅极相连接，至少两个第一薄膜晶体管的第一栅极间隔设置，本发明通过将在第一方向上的至少两个第一栅极间隔设置，减少了第一栅极对光线的遮挡，从而增加了应用阵列基板的显示面板的开口率。

以上对本发明实施例所提供的一种阵列基板及显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (14)

1.一种阵列基板，其特征在于，具有显示区，所述阵列基板包括：

衬底；

薄膜晶体管层，位于所述衬底的一侧，所述薄膜晶体管层包括多个沿第一方向排布的第一薄膜晶体管，所述第一薄膜晶体管位于所述显示区内；

其中，所述第一薄膜晶体管包括第一栅极及第二栅极，所述第二栅极位于所述第一栅极远离所述衬底的一侧；

沿所述第一方向，相邻的所述第一薄膜晶体管的所述第二栅极相连接，至少两个所述第一薄膜晶体管的所述第一栅极间隔设置。

2.根据权利要求1所述的阵列基板，其特征在于，沿所述第一方向，相邻的所述第一薄膜晶体管的所述第一栅极间隔设置。

3.根据权利要求2所述的阵列基板，其特征在于，所述第二栅极在所述衬底上的正投影与所述第一栅极在所述衬底上的正投影部分重叠。

4.根据权利要求2所述的阵列基板，其特征在于，沿所述第一方向，相邻的所述第一薄膜晶体管的所述第一栅极之间的间距大于或等于1微米，相邻的所述第一薄膜晶体管的所述第一栅极之间的间距小于或等于6.6微米。

5.根据权利要求2所述的阵列基板，其特征在于，所述薄膜晶体管层还包括第一过孔，所述第一过孔位于所述第一栅极与所述第二栅极之间，沿所述第一方向，每一所述第一薄膜晶体管的所述第一栅极与所述第一薄膜晶体管的所述第二栅极连接于所述第一过孔内。

6.根据权利要求5所述的阵列基板，其特征在于，所述第一薄膜晶体管还包括第一有源层，所述第一有源层位于所述第一栅极与所述第二栅极之间，所述第一过孔位于所述第一有源层在所述第一方向上的一侧。

7.根据权利要求6所述的阵列基板，其特征在于，在所述第一方向上，所述第一栅极包括相对的第一侧及第二侧，所述第一有源层位于所述第一侧与所述第二侧之间，所述第一过孔位于所述第一侧与所述第一有源层之间；

其中，在所述第一方向上，所述第一侧与所述第一有源层在所述第一栅极上的正投影之间的间距大于所述第二侧与所述第一有源层之间的间距。

8.根据权利要求7所述的阵列基板，其特征在于，在所述第一方向上，所述第一侧与所述第一有源层在所述第一栅极上的正投影之间的间距大于或等于1.5微米，所述第一侧与所述第一有源层在所述第一栅极上的正投影之间的间距小于或等于4微米；

所述第二侧与所述第一有源层在所述第一栅极上的正投影之间的间距大于或等于0.5微米，所述第二侧与所述第一有源层在所述第一栅极上的正投影之间的间距小于或等于2微米。

9.根据权利要求6所述的阵列基板，其特征在于，所述第一薄膜晶体管还包括在第二方向上位于所述第一有源层相对两侧的第一源极及第一漏极，所述第二方向与所述第一方向相交；

所述第一源极及所述第一漏极位于所述第一有源层远离所述衬底的一侧，所述第一源极及所述第一漏极分别与所述第一有源层相连接；

所述阵列基板还包括像素电极层，所述像素电极层位于所述薄膜晶体管层远离所述衬底的一侧，所述像素电极层包括像素电极，所述第一源极和所述第一漏极中的一者与所述像素电极连接。

10.根据权利要求9所述的阵列基板，其特征在于，所述第一源极与所述像素电极连接，所述第一源极的材料选自透明的导电材料；或者，

所述第一漏极与所述像素电极连接，所述第一漏极的材料选自透明的导电材料。

11.根据权利要求2所述的阵列基板，其特征在于，所述薄膜晶体管层还包括多个沿第二方向排布的所述第一薄膜晶体管，沿所述第二方向，相邻的所述第一薄膜晶体管的所述第一栅极间隔设置，相邻的所述第一薄膜晶体管的所述第二栅极间隔设置；

其中，在所述第二方向上相邻的所述第一薄膜晶体管的所述第一栅极之间的间距，大于在所述第一方向上相邻的所述第一薄膜晶体管的所述第一栅极之间的间距。

12.根据权利要求1所述的阵列基板，其特征在于，沿所述第一方向，至少两个所述第一薄膜晶体管的所述第一栅极之间设置连接部，所述连接部连接两个所述第一薄膜晶体管的所述第一栅极；

其中，所述连接部在所述衬底上的正投影位于所述第二栅极在所述衬底上的正投影内。

13.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括位于所述显示区至少一侧的非显示区，所述薄膜晶体管层还包括位于所述非显示区内的第二薄膜晶体管；

其中，所述第二薄膜晶体管包括第二源极及第二漏极，至少一所述第二薄膜晶体管的所述第二源极和所述第二漏极中的一者与至少一所述第一薄膜晶体管的所述第二栅极连接。

14.一种显示面板，其特征在于，包括如权利要求1至13中任一项所述的阵列基板。