CN117454065A - 数字相关处理方法、电子设备、存储介质及数字相关器 - Google Patents

数字相关处理方法、电子设备、存储介质及数字相关器 Download PDF

Info

Publication number
CN117454065A
CN117454065A CN202311534910.3A CN202311534910A CN117454065A CN 117454065 A CN117454065 A CN 117454065A CN 202311534910 A CN202311534910 A CN 202311534910A CN 117454065 A CN117454065 A CN 117454065A
Authority
CN
China
Prior art keywords
sampling
channel
stage
channels
correlation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311534910.3A
Other languages
English (en)
Inventor
张仕超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Asimon Technology Co ltd
Original Assignee
Beijing Asimon Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Asimon Technology Co ltd filed Critical Beijing Asimon Technology Co ltd
Priority to CN202311534910.3A priority Critical patent/CN117454065A/zh
Publication of CN117454065A publication Critical patent/CN117454065A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/15—Correlation function computation including computation of convolution operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • Software Systems (AREA)
  • Databases & Information Systems (AREA)
  • Computing Systems (AREA)
  • Complex Calculations (AREA)

Abstract

本发明涉及数字信号处理技术领域，具体提供一种数字相关处理方法、电子设备、存储介质及数字相关器，旨在解决降低相关运算的运算量并提高运算精度的问题。为此目的，本发明提供的方法包括构建多级采样通道，采样通道包括环形缓存，采样通道被配置成根据预设同步脉冲，按照线性递增的时间间隔对输入信号进行采样，并将采样值存储至所述环形缓存；根据各级采样通道中环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算；各级采样通道的预设同步脉冲的脉冲周期按照指数式递增。通过上述方式，可以基于多级采样通道降低相关运算的运算量并提高运算精度。

Description

数字相关处理方法、电子设备、存储介质及数字相关器
技术领域
本发明涉及数字信号处理技术领域，具体涉及一种数字相关处理方法、电子设备、存储介质及数字相关器。
背景技术
相关器广泛应用于纳米粒子粒径测量、雷达回波信号处理、GPS信号处理和微弱无线电信号检测与分析等多种场景，通过相关器可以完成对两个不同信号的互相关运算或对同一个信号的自相关运算。
互相关运算主要是对两个不同信号按照不同的延时时间tau进行时域乘加积分，再进行归一化得到这两个不同信号的互相关值；自相关运算主要是对同一信号与其自身按照不同的延时时间tau进行时域乘加积分，再进行归一化得到这个信号的自相关值。在不同的应用场景中，延时时间tau可能需要跨越从数纳秒到数十小时的动态延时范围。其中，在tau较小时由于计算时隙非常窄，因此需要较高的计算效率；而在tau较大时由于累积的采样值很大，同时在进行乘加积分和归一化时又涉及到大数运算，因此会产生较大的运算量。
在实际应用中通常需要同时且实时地计算出在动态延时范围内针对各延时时间tau的相关值，即同时且实时地进行多tau相关运算。如果完全按照等间隔的线性tau序列计算，计算量过大。如果采用指数式tau序列，虽然可以减少计算量，但是会丢失很多细节信息，降低精度。
相应地，本领域需要一种新的技术方案来解决上述问题。
发明内容
为了克服上述缺陷，提出了本发明，以提供解决或至少部分地解决如何降低相关运算的运算量并提高运算精度的技术问题的数字相关处理方法、电子设备、存储介质及数字相关器。
在第一方面，提供一种数字相关处理方法，所述方法包括：
构建多级采样通道，所述采样通道包括环形缓存，所述采样通道被配置成根据预设同步脉冲，按照线性递增的时间间隔对输入信号进行采样，并将采样值存储至所述环形缓存；
根据各级采样通道中环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算；
其中，各级采样通道的预设同步脉冲的脉冲周期按照指数式递增。
在上述数字相关处理方法的一个技术方案中，所述构建多级采样通道，包括：
响应于用户的第一操作，将预设延时范围划分成多个连续的延时区间，并分别配置各延时区间对应的采样通道数量以及各采样通道中环形缓存的缓存长度，以形成各延时区间对应的多级采样通道；
其中，所述延时区间对应的多级采样通道中各级采样通道的预设同步脉冲的脉冲周期所述位于延时区间内。
在上述数字相关处理方法的一个技术方案中，所述根据各级采样通道中环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算，包括：
响应于用户的第二操作，将所述多级采样通道划分成至少一个包含一级采样通道的第一通道组和/或划分成至少一个包含多级采样通道的第二通道组，第一通道组中采样通道的预设同步脉冲的脉冲周期，小于第二通道组中采样通道的预设同步脉冲的脉冲周期；
其中，分别采用各第一通道组对应的第一运算模块，根据各第一通道组中这一级采样通道的环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算，和/或
分别采用各第二通道组对应的第二运算模块，根据各第二通道组中全部采样通道的环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算。
在上述数字相关处理方法的一个技术方案中，在所述分别采用各第二通道组对应的第二运算模块，根据各第二通道组中全部采样通道的环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算之前，所述方法还包括：
将所述第二通道组中各级采样通道与所述第二通道组对应的第二运算模块依次串行连接，以使这个第二运算模块能够依次地根据所述第二通道组中各级采样通道的采样值，对输入信号进行自相关运算或互相关运算。
在上述数字相关处理方法的一个技术方案中，所述构建多级采样通道，还包括：
响应于用户的第三操作，调整所述第三操作选择的采样通道中环形缓存的缓存长度和/或调整所述采样通道之前至少一级其他采样通道中环形缓存的缓存长度。
在上述数字相关处理方法的一个技术方案中，所述采样通道包括一个环形缓存；
所述采样通道还被配置成根据预设同步脉冲，按照线性递增的时间间隔对同一个输入信号进行采样，并将采样值存储至这一个环形缓存。
在上述数字相关处理方法的一个技术方案中，所述根据各级采样通道中环形缓存存储的采样值，对输入信号进行自相关运算，还包括：
获取所述采样通道中环形缓存最新存储的采样值，以及在所述最新存储的采样值之前存储的各历史采样值；
根据所述最新存储的采样值与各历史采样值，对所述同一个输入信号进行自相关运算。
在上述数字相关处理方法的一个技术方案中，所述采样通道包括两个环形缓存；
所述采样通道还被配置成根据预设同步脉冲，按照线性递增的时间间隔分别对两个输入信号进行采样，并将这两个输入信号的采样值分别存储至不同的环形缓存。
在上述数字相关处理方法的一个技术方案中，所述根据各级采样通道中环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算，还包括：
获取所述采样通道中一个环形缓存最新存储的采样值，以及在所述最新存储的采样值之前另一个环形缓存存储的各历史采样值；
根据所述最新存储的采样值与各历史采样值，对所述两个输入信号进行自相关运算或互相关运算。
在第二方面，提供一种电子设备，该电子设备包括处理器和存储装置，所述存储装置适于存储多条程序代码，所述程序代码适于由所述处理器加载并运行以执行上述数字相关处理方法的技术方案中任一项技术方案所述的方法。
在第三方面，提供一种计算机可读存储介质，该计算机可读存储介质其中存储有多条程序代码，所述程序代码适于由处理器加载并运行以执行上述数字相关处理方法的技术方案中任一项技术方案所述的方法。
在第四方面，提供一种数字相关器，该数字相关器包括第三方面提供的电子设备。
本发明上述一个或多个技术方案，至少具有如下一种或多种有益效果：
在实施本发明提供的数字相关处理方法的技术方案中，可以构建多级采样通道，采样通道包括环形缓存，采样通道可以被配置成根据预设同步脉冲，按照线性递增的时间间隔对输入信号进行采样，并将采样值存储至所述环形缓存；其中，多级采样通道中各级采样通道的预设同步脉冲的脉冲周期按照指数式递增。进而，可以根据各级采样通道中环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算。
采样通道的预设同步脉冲的脉冲周期可以表征输入信号的延时时间tau，因此，利用每一级采样通道的采样值得到的每一级相关值(自相关运算得到的自相关值或互相关运算得到的互相关值)序列的延时时间tau也是按照指数式递增的。由于这个延时时间tau按照指数式递增的，因此能够用较少的采样通道覆盖较大的延时范围，降低运算量。例如，对于16级采样通道而言，若各级采样通道的脉冲周期依次是按照指数式递增的1t0、2t0、4t0…65536t0，则这16级采样通道能够覆盖的延时范围为0t0至65536t0，只需要计算16级的相关值序列即可覆盖该延时范围，t0表示预设的延时单位。
而在每一级采样通道中，又可以按照线性递增的时间间隔对输入信号进行采样，该时间间隔同样可以表征输入信号的延时时间tau，相当于是在每一级采样通道的信号采样中再插入多个线性递增的延时时间tau进行采样，这样每一级采样通道得到的每一级相关值序列将会包含多个相关值序列，这些相关值序列的延时时间tau按照线性递增。每一级相关值序列包含的相关值序列越多，则其包含的输入信号的细节信息也就会越多。基于此，可以调整每一级采样通道中按照线性递增的时间间隔对输入信号进行采样的数量，来改变每一级相关值序列包含的相关值序列，从而实现对每一级相关值序列所包含的输入信号的细节信息调整，以满足对运算精度的需求。
附图说明
参照附图，本发明的公开内容将变得更易理解。本领域技术人员容易理解的是：这些附图仅仅用于说明的目的，而并非意在对本发明的保护范围组成限制。其中：
图1是根据本发明的一个实施例的数字相关处理方法的主要步骤流程示意图；
图2是根据本发明的一个实施例的一级采样通道的示意图；
图3是根据本发明的另一个实施例的一级采样通道的示意图；
图4是根据本发明的一个实施例的构建多级采样通道的方法的主要步骤流程示意图；
图5是根据本发明的一个实施例的根据采样通道的采样值对输入信号进行自相关运算或互相关运算的方法的主要步骤流程示意图；
图6是根据本发明的一个实施例的第一通道组的示意图；
图7是根据本发明的另一个实施例的第一通道组的示意图；
图8是根据本发明的一个实施例的第二通道组的示意图；
图9是根据本发明的另一个实施例的第二通道组的示意图；
图10是根据本发明的一个实施例的电子设备的主要结构示意图。
具体实施方式
下面参照附图来描述本发明的一些实施方式。本领域技术人员应当理解的是，这些实施方式仅仅用于解释本发明的技术原理，并非旨在限制本发明的保护范围。
在本发明的描述中，“处理器”可以包括硬件、软件或者两者的组合。处理器可以是中央处理器、微处理器、图像处理器、数字信号处理器或者其他任何合适的处理器。处理器具有数据和/或信号处理功能。处理器可以以软件方式实现、硬件方式实现或者二者结合方式实现。计算机可读存储介质包括任何合适的可存储程序代码的介质，比如磁碟、硬盘、光碟、闪存、只读存储器、随机存取存储器等等。术语“A和/或B”表示所有可能的A与B的组合，比如只是A、只是B或者A和B。
下面对本发明提供的数字相关处理方法的实施例进行说明。
参阅附图1，图1是根据本发明的一个实施例的数字相关处理方法的主要步骤流程示意图。如图1所示，本发明实施例中的数字相关处理方法主要包括下列步骤S101至步骤S102。
步骤S101：构建多级采样通道。
在本实施例中，采样通道可以包括环形缓存(Ring Buffer)，同时采样通道可以被配置成根据预设同步脉冲，按照线性递增的时间间隔对输入信号进行采样，并将采样值存储至环形缓存。
各采样通道的预设同步脉冲分别由各自对应的同步时钟提供，各级采样通道的预设同步脉冲的脉冲周期按照指数式递增。例如，在k+1级采样通道中第0级、第1级......第k级采样通道的预设同步脉冲的脉冲周期可以依次是τ0*20、τ0*21……τ0*2k，τ0可以表示预设初始周期。
预设同步脉冲的脉冲周期可以表示采样通道对应的采样间隔或者输入信号的延时时间tau。由于延时时间tau是按照指数式递增的，因此利用较少的延时时间tau进行自相关或互相关运算，就能够覆盖较大的延时范围完成对这个较大延时范围的自相关或互相关运算，从而能够显著降低针对较大延时范围的运算量。也就是说，在本实施例可以用较少的采样通道覆盖较大的延时范围，达到降低运算量的目的。
采样通道在收到预设同步脉冲之后是根据预设采样间隔依次对输入信号进行采样，而这个预设采样间隔是每两个相邻的采样值之间的时间间隔，也就是说每两个相邻的采样值之间的时间间隔都是这个预设采样间隔，是固定不变的。因此，相对于在接收到同步脉冲之后的首个采样值而言，后续每个采样值与该首个采样值之间的时间间隔是呈线性递增的，因而后续每个采样值与该首个采样值之间的时间间隔也可以表征输入信号的延时时间tau。基于此，在本实施例中，采样通道在每收到预设同步脉冲的一个脉冲信号后就可以按照线性递增的时间间隔对输入信号进行采样，这个时间间隔同样可以表示采样通道对应的采样间隔或输入信号的延时时间tau。基于此，可以确定每一级采样通道对应的采样间隔或输入信号的延时时间tau是由其预设同步脉冲的脉冲周期与线性递增的时间间隔共同决定的。例如，第k级采样通道对应的第n个采样间隔或输入信号的延时时间tau可以为τ0*2k*n。
对于每一级采样通道而言，采样值越多，则表明这一级采样通道的采样结果所包含的输入信号的细节信息也就会越多，同时利用这一级采样通道的采样结果进行自相关或互相关运算得到的运算结果的密度也会越高，从而使得运算结果具备较高的运算精度。基于此，本领域技术人员可以根据对不同延时时间tau的运算精度的需求，灵活地调整不同级采样通道得到的采样值的数量。
环形缓存可以采用计算机技术领域中常规的环形缓存。
步骤S102：根据各级采样通道中环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算。
在此步骤中可以采用常规的自相关运算或互相关运算的方法，分别根据各级采样通道的采样值进行自相关运算或互相关运算。
基于上述步骤S101至步骤S102所述的方法，可以用较少的采样通道覆盖较大的延时范围，降低针对较大延时范围进行自相关运算或互相关运算的运算量。同时，还可以灵活地配置不同采样通道得到的采样值的数量，来调整针对不同延时时间tau进行自相关运算或互相关运算的运算精度，以满足不同应用场景对运算精度的需求。
在根据本发明实施例的一个应用场景中，输入信号可以是在动态光散射中由散射光子经光电变换以及信号处理后产生的脉冲信号，通过本发明实施例提供的数字相关处理方法对该脉冲信号进行自相关运算，进而再根据自相关运算的结果反演运算出纳米粒子粒径的分布特征。
下面对上述步骤S101和步骤S102作进一步说明。
一、对步骤S101进行说明。
在上述步骤S101的一些实施方式中，采样通道可以包括一个环形缓存。相应地，采样通道可以被配置成根据预设同步脉冲，按照线性递增的时间间隔对同一个输入信号进行采样，并将采样值存储至这一个环形缓存。如图2所示，以第0级采样通道为例，该采样通道包括一个环形缓存，采样模块根据同步时钟提供的脉冲周期为τ0*20的同步脉冲，对输入信号进行采样，将采样得到的采样值存储至环形缓存中。
在执行步骤S102时，可以获取采样通道中环形缓存最新存储的采样值，以及在最新存储的采样值之前存储的各历史采样值，根据最新存储的采样值与各历史采样值，对同一个输入信号进行自相关运算。
下面仍然以图2所示的第0级采样通道为例，对自相关运算的过程进行说明。
假设在收到预设同步脉冲的第1个脉冲信号之后按照线性递增的n个时间间隔对输入信号进行采样得到的采样值分别是S11...S1n。
在接收到第2个脉冲信号之后：
(1)当按照线性递增的第1个时间间隔对输入信号进行采样得到的采样值S21时，将采样值S21作为最新存储的采样值存储到环形缓存中，然后将S21分别与S12...S1n相乘并将相乘的结果分别作为延时时间τ1…τn对应的第一自相关值。其中，由于环形缓存的存储方式是先进先出，因此，S11被删除并在删除后存入S21。
(2)当按照线性递增的第2个时间间隔对输入信号进行采样得到的采样值S22时，将采样值S22作为最新存储的采样值存储到环形缓存中，然后将S22分别与S13...S1n、S21相乘并将相乘的结果分别与延时时间τ1…τn的第一自相关值相加，将各相加的结果分别作为延时时间τ1…τn的第二自相关值。其中，由于环形缓存的存储方式是先进先出，因此，S12被删除并在删除后存入S22。
(3)当按照线性递增的第3个时间间隔对输入信号进行采样得到的采样值S23时，将采样值S23作为最新存储的采样值存储到环形缓存中，然后将S23分别与S14...S1n、S21、S22相乘并将相乘的结果分别与延时时间τ1…τn的第二自相关值相加，将各相加的结果分别作为延时时间τ1…τn的新的第二自相关值。其中，由于环形缓存的存储方式是先进先出，因此，S13被删除并在删除后存入S23。
(4)按照线性递增的第4至n个时间间隔对输入信号进行采样后的运算过程与上述第3个时间间隔的运算过程类似，不再赘述。
在上述步骤S101的一些实施方式中，采样通道可以包括两个环形缓存。相应地，采样通道可以被配置成根据预设同步脉冲，按照线性递增的时间间隔分别对两个输入信号进行采样，并将这两个输入信号的采样值分别存储至不同的环形缓存。这两个输入信号可以相同，也可以不同。如图3所示，仍然以第0级采样通道为例，该采样通道包括环形缓存1和环形缓存2共两个环形缓存。采样模块1根据同步时钟提供的脉冲周期为τ0*20的同步脉冲，对第一路输入信号进行采样，将采样得到的采样值存储至环形缓存1中。采样模块2也根据上述同步脉冲，对第二路输入信号进行采样，将采样得到的采样值存储至环形缓存2中。
在执行步骤S102时，可以获取采样通道中一个环形缓存最新存储的采样值，以及在最新存储的采样值之前另一个环形缓存存储的各历史采样值。并且，根据最新存储的采样值与各历史采样值，对两个输入信号进行自相关运算或互相关运算。若步骤S101中的两个输入信号是相同的，则通过步骤S102可以完成对这两个输入信号的自相关运算；若这两个输入信号不同，则通过步骤S102可以完成互相关运算。
下面仍然以图3所示第0级采样通道为例，对互相关运算的过程进行说明，其中，第一、第二路输入信号是不同信号。
假设在收到预设同步脉冲的第1个脉冲信号之后按照线性递增的n个时间间隔，对第一路输入信号进行采样得到的采样值分别是A11...A1n并将A11...A1n存储至环形缓存1，同时也对第二路输入信号进行采样得到的采样值分别是B11...B1n并将B11...B1n存储至环形缓存2。
在接收到第2个脉冲信号之后：
(1)当按照线性递增的第1个时间间隔对第一、第二路输入信号进行采样得到的采样值A21和B21时，分别将采样值A21和B21作为最新存储的采样值存储到环形缓存1和2中，然后将A21分别与B12...B1n、B21相乘并将相乘的结果分别作为延时时间τ1…τn的第一互相关值。其中，由于环形缓存的存储方式是先进先出，因此，B11被删除并在删除后存入B21。
(2)当按照线性递增的第2个时间间隔对第一、第二路输入信号进行采样得到的采样值A22和B22时，分别将采样值A22和B22作为最新存储的采样值存储到环形缓存1和2中，然后将A22分别与B13...B1n、B21、B22相乘并将相乘的结果分别作为延时时间τ1…τn的第二互相关值。其中，由于环形缓存的存储方式是先进先出，因此，B12被删除并在删除后存入B22。
(3)当按照线性递增的第3个时间间隔对第一、第二路输入信号进行采样得到的采样值A23和B23时，分别将采样值A23和B23作为最新存储的采样值存储到环形缓存1和2中，然后将A23分别与B14...B1n、B21、B22、B23相乘并将相乘的结果分别作为延时时间τ1…τn新的第二互相关值。其中，由于环形缓存的存储方式是先进先出，因此，B13被删除并在删除后存入B23。
(4)按照线性递增的第4至n个时间间隔对输入信号进行采样后的运算过程与上述第3个时间间隔的运算过程类似，不再赘述。
在上述步骤S101的一些实施方式中，可以通过图4所示的下列步骤S1011至步骤S1012，构建多级采样通道。
步骤S1011：响应于用户的第一操作，将预设延时范围划分成多个连续的延时区间。
第一操作可以是用户通过人机交互模块进行的操作，该操作具体可以包括设定预设延时范围、设定各连续的延时区间的区间范围。例如，设定预设延时范围为0至1024s，设定三个连续的延时区间，第一个延时区间的区间范围是0至1s，第二个延时区间的区间范围是1s至32s，第三个延时区间的区间范围是32s至1024s。
步骤S1012：分别配置各延时区间对应的采样通道数量以及各采样通道中环形缓存的缓存长度，以形成各延时区间对应的多级采样通道。其中，延时区间对应的多级采样通道中各级采样通道的预设同步脉冲的脉冲周期位于延时区间内。
通过此步骤可以使每一个延时区间分别对应于一组多级采样通道，并且可以根据实际需求灵活地调整每一组多级采样通道所包含的采样通道数量，这个采样通道数量可以是1个，也可以是多个。同时，也可以根据实际需求灵活地调整每一级采样通道中环形缓存的缓存长度，缓存长度越长则可以存储的采样值越多，反之则可以存储的采样值越少，从而满足用户对每一级采样通道对应的延时时间tau进行自相关或互相关运算的精度需求。
继续参阅前述步骤S1011中的例子：
第一个延时区间对应的多级采样通道可以包括一级采样通道，这一级采样通道的预设同步脉冲的脉冲周期可以是τ0*20＝1s，τ0＝1，这个脉冲周期位于第一个延时区间的区间范围内。由于这个脉冲周期可以表示采样通道对应的输入信号的延时时间tau，因此，也可以理解成是延时时间tau的时间范围为第一个延时区间的区间范围。
第二个延时区间对应的多级采样通道可以包括五级采样通道，这五级采样通道的预设同步脉冲的脉冲周期依次是τ0*21＝2s、τ0*22＝4s、τ0*23＝8s、τ0*24＝16s、τ0*25＝32s，这5个脉冲周期都位于第二个延时区间的区间范围内。同时，这5个脉冲周期所形成的时间范围可以表示这五级采样通道整体对应的输入信号的延时时间tau，这个延时时间tau为第二个延时区间的区间范围。
第三个延时区间对应的多级采样通道也可以包括五级采样通道，这五级采样通道的预设同步脉冲的脉冲周期依次是τ0*26＝64s、τ0*27＝128s、τ0*28＝256s、τ0*29＝512s、τ0*210＝1024s，这5个脉冲周期都位于第三个延时区间的区间范围内。其他与第二个延时区间类似。
基于上述步骤S1011至步骤S1012所述的方法，可以根据用户的操作，创建多组不同的多级采样通道，不仅能够覆盖较大的延时范围，还能够满足用户对不同延时时间tau进行自相关或互相关运算的精度需求。
在上述步骤S101的一些实施方式中，在构建多级采样通道时，还可以响应于用户的第三操作，调整第三操作选择的采样通道中环形缓存的缓存长度和/或调整这个被选择采样通道之前至少一级其他采样通道中环形缓存的缓存长度。
第三操作与第一操作类似，也是用户通过人机交互模块进行的操作，第三操作具体可以包括选择采样通道、调整环形缓存的缓存长度。例如，对于包含10级采样通道的多级采样通道而言，可以响应第三操作，调整第5级采样通道的缓存长度；也可以响应第三操作，调整第5级采样通道之前一级，也就是第4级采样通道的缓存长度；也可以响应第三操作同时调整第5级采样通道及其之前一级采样通道的缓存长度。
调整缓存长度可以是增大缓存长度，也可以是减小缓存长度，其中增大缓存长度则可以增加采样值的存储量，减小缓存长度可以减少采样值的存储量。根据前述步骤S101可知，对于每一级采样通道而言，采样值越多，则表明这一级采样通道的采样结果所包含的输入信号的细节信息也就会越多。因此，增大缓存长度可以增加上述采样结果包含的细节信息，减小缓存长度可以减少上述采样结果包含的细节信息。基于此，本领域技术人员可以根据对细节信息的实际需求灵活地增大或减小缓存长度。
二、对步骤S102进行说明。
在上述步骤S102的一些实施方式中，可以通过图5所示的下列步骤S1021至步骤S1022，根据各级采样通道中环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算。
步骤S1021：响应于用户的第二操作，将多级采样通道划分成至少一个包含一级采样通道的第一通道组和/或划分成至少一个包含多级采样通道的第二通道组。
第二操作与第一操作类似，也是用户通过人机交互模块进行的操作，第二操作具体可以包括选择多级采样通道、设定通道组的划分方式。当用户通过人机交互模块进行第二操作之后，可以根据通道组的划分方式，对当前选择的多级采样通道进行通道组划分。根据前述步骤S1011至步骤S1012可知，在构建多级采样通道时可以对预设延时范围内的每一个延时区间分别构建一组多级采样通道。在此情况下，第二操作选择的多级采样通道组可以是各延时区间对应的多级采样通道中的一组或多组。
在本实施方式中，第一通道组中采样通道的预设同步脉冲的脉冲周期，小于第二通道组中采样通道的预设同步脉冲的脉冲周期。也就是说，第一通道组中采样通道对应的延时时间tau要小于第二通道组中采样通道的对应的延时时间tau。由于第一通道组中采样通道对应的延时时间tau比较小，留给对这个延时时间tau进行自相关或互相关运算的运算时间也会比较短，因此，为了能够及时且可靠地完成自相关或互相关运算，可以设定第一通道组中的采样通道采用较快的运算时钟。相应地，由于第二通道组中采样通道对应的延时时间tau比较大，留给对这个延时时间tau进行自相关或互相关运算的运算时间也会比较长，因此可以设定采样通道采用较慢的运算时钟。
下面以包含11级的多级采样通道为例，对其通道组的划分进行简单说明。其中，多级采样通道中第0至第10级的预设同步脉冲的脉冲周期依次是1s、2s、4s、8s、16s、32s、64s、128s、256s、512s、1024s。
在一些实施方式中，可以将第0至10级的采样通道分别划分成一个第一通道组，即多级采样通道被划分成11个第一通道组。
在一些实施方式中，可以将第0至2级的采样通道分别划分成一个第一通道组，将第3至6级的采样通道划分成一个第二通道组，将第7至10级的采样通道划分成一个第二通道组，即被划分成3个第一通道组和2个第二通道组。
在一些实施方式中，可以将第0级的采样通道划分成一个第一通道组，将第1至3级的采样通道划分成一个第二通道组，将第4至6级的采样通道划分成一个第二通道组，将第7至10级的采样通道划分成一个第二通道组，即被划分成1个第一通道组和3个第二通道组。
在一些实施方式中，可以将第0至3级的采样通道划分成一个第二通道组，将第4至6级的采样通道划分成一个第二通道组，将第7至10级的采样通道划分成一个第二通道组，即被划分成3个第二通道组。
需要说明的是，本领域技术人员可以根据实际需求灵活地设定通道组的划分方式，本发明对此不作具体限定。
步骤S1022：采样第一通道组对应的第一运算模块和/或采样第二通道组对应的第二运算模块，对输入信号进行自相关运算或互相关运算。
下面分别对采用第一、第二运算模块进行相关运算进行说明。
1、采用第一运算模块进行相关运算
在采用第一运算模块进行相关运算时，可以分别采用各第一通道组对应的第一运算模块，根据各第一通道组中这一级采样通道的环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算。
参阅附图6，以图2所示的第0级采样通道为例，可以将第0级采样通道与第一运算模块连接，使得第一运算模块可以从第0级采样通道的环形缓存中获取采样值并进行自相关运算。
继续参阅附图7，在一些实施方式中，第一运算模块可以包括乘加器，乘加器可以被配置成根据从环形缓存中获取的采样值对输入信号进行自相关运算。其中，自相关运算的过程与前述步骤S102中的运算过程类似。对此，在通过乘加器对最新存储的采样值与在最新存储的采样值之前存储的各历史采样值进行自相关运算时，可以通过图7所示的流水线控制器控制乘加器从环形缓存中逐一地获取各历史采样值，并逐一地根据各历史采样值进行自相关运算。
例如，参见前述步骤S102中的例子，在将采样值S22作为最新存储的采样值存储到环形缓存之后，流水线控制器可以控制乘加器先获取第1个历史采样值S13，将采样值S22与这个历史采样值S13相乘，将相乘的结果与延时时间τ1的第一自相关值相加；然后，流水线控制器可以控制乘加器再获取第2个历史采样值S14，将采样值S22与这个历史采样值S14相乘，将相乘的结果与延时时间τ2的第一自相关值相加。其余历史采样值的处理过程与上述处理过程类似，不再赘述。
2、采用第二运算模块进行相关运算
在采用第二运算模块进行相关运算时，可以分别采用各第二通道组对应的第二运算模块，根据各第二通道组中全部采样通道的环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算。
在本实施方式中，各第二通道组与各第二运算模块一一对应，由于第二通道组包括了多级采样通道，因此，通过这种方式可以使第二通道组的全部采样通道共用同一个第二运算模块，相比于每一级采样通道分别采用不同的第二运算模块，这种方式能够极大地减少第二运算模块的数量。
参阅附图8，第二通道组包括m+1级采样通道，分别是第k至k+m级采样通道，可以将第k至k+m级采样通道全部与同一个第二运算模块连接，使得这个第二运算模块可以分别从第k至k+m级采样通道的环形缓存中获取采样值并进行自相关运算。其中，自相关运算的过程与前述步骤S102中的运算过程类似。在一些实施方式中，第二运算模块的功能结构与第一运算模块的功能结构相同，在此不再赘述。
进一步，在上述步骤S1022的一些实施方式中，可以将第二通道组中各级采样通道与第二通道组对应的第二运算模块依次串行连接，以使这个第二运算模块能够依次地根据第二通道组中各级采样通道的采样值，对输入信号进行自相关运算或互相关运算。
如图9所示，第二通道组包括m+1级采样通道，分别是第k至k+m级采样通道，可以将k至k+m级采样通道与第二运算模块(该第二运算模块包括图9示出的乘加器)依次串行连接，这个第二运算模块依次根据第k至k+m级采样通道的采样值，对输入信号进行自相关运算。
下面以第k至k+2级采样通道为例，对自相关运算的过程进行简单说明。
流水线控制器在第k级采样通道每次接收到其预设同步脉冲的脉冲信号时，均可以执行下列操作：流水线控制器首先控制乘加器将第k级采样通道中环形缓存k最新存储的采样值，依次与在这个最新存储的采样值之前的各历史采样中进行自相关运算；然后，若检测到第k+1级采样通道也接收到了其预设同步脉冲的脉冲信号，则流水线控制器会再控制乘加器将第k+1级采样通道中环形缓存k+1最新存储的采样值，依次与在这个最新存储的采样值之前的各历史采样中进行自相关运算；进而，若检测到第k+2级采样通道也接收到了其预设同步脉冲的脉冲信号，则在完成第k+1级采样通道的运算之后，流水线控制器也会再控制乘加器将第k+2级采样通道中环形缓存k+2最新存储的采样值，依次与在这个最新存储的采样值之前的各历史采样中进行自相关运算。
基于上述步骤S1021至步骤S1022所述的方法，可以使数字相关处理的实现具备低功耗、高时序裕度和资源消耗低的有益效果。
具体而言，根据前述步骤S1021可知，第一通道组中的采样通道采用较快的运算时钟，第二通道组中的采样通道可以采用较慢的运算时钟，相比于较快的运算时钟，较慢的运算时钟会产生比较少的功耗。此外，在采用较慢的运算时钟的情况下，可以在第二通道组中设置尽可能多的采样通道，这样在整个多级采集通道的架构中可以使大部分采集通道采用较慢的运算时钟，少部分采集通道采用较快的运算时钟，从而整体上减少整个多级采集通道产生的功耗，实现低功耗的技术效果。
同时，由于第二通道组中的采样通道可以采用较慢的运算时钟，留给自相关或互相关运算的运算时间也会比较长，因此在根据第二通道组的采样值进行自相关或互相关运算时会具备较高的时序裕度，而在高时序裕度的情况下可以准确且可靠地完成对各级采样通道的采样值的相关运算。
另外，根据前述步骤S1022可知，第二通道组中的各采样通道共用同一个第二运算模块，这能够极大地减少第二运算模块的数量，从而减少了对资源的消耗。例如，在FPGA(Field Programmable Gate Array)上部署本发明提供的数字相关处理方法时能够减少对FPGA的资源消耗，即使在小规模的FPGA上也可以可靠地执行该数字相关处理方法。
需要指出的是，尽管上述实施例中将各个步骤按照特定的先后顺序进行了描述，但是本领域技术人员可以理解，为了实现本发明的效果，不同的步骤之间并非必须按照这样的顺序执行，其可以同时(并行)执行或以其他顺序执行，这些调整之后的方案与本发明中描述的技术方案属于等同技术方案，因此也将落入本发明的保护范围之内。
本领域技术人员能够理解的是，本发明实现上述一实施例的方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读存储介质可以包括：能够携带所述计算机程序代码的任何实体或装置、介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器、随机存取存储器、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读存储介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读存储介质不包括电载波信号和电信信号。
进一步，本发明还提供了一种电子设备。
参阅附图10，图10是根据本发明的一个电子设备实施例的主要结构示意图。如图10所示，本发明实施例中的电子设备主要包括存储装置和处理器，存储装置可以被配置成存储执行上述方法实施例的数字相关处理方法的程序，处理器可以被配置成用于执行存储装置中的程序，该程序包括但不限于执行上述方法实施例的数字相关处理方法的程序。为了便于说明，仅示出了与本发明实施例相关的部分，具体技术细节未揭示的，请参照本发明实施例方法部分。
在本发明实施例中电子设备可以包括多个存储装置和多个处理器。而执行上述方法实施例的数字相关处理方法的程序可以被分割成多段子程序，每段子程序分别可以由处理器加载并运行以执行上述方法实施例的数字相关处理方法的不同步骤。具体地，每段子程序可以分别存储在不同的存储装置中，每个处理器可以被配置成用于执行一个或多个存储装置中的程序，以共同实现上述方法实施例的数字相关处理方法，即每个处理器分别执行上述方法实施例的数字相关处理方法的不同步骤，来共同实现上述方法实施例的数字相关处理方法。
进一步，本发明还提供了一种计算机可读存储介质。
在根据本发明的一个计算机可读存储介质的实施例中，计算机可读存储介质可以被配置成存储执行上述方法实施例的数字相关处理方法的程序，该程序可以由处理器加载并运行以实现上述数字相关处理方法。为了便于说明，仅示出了与本发明实施例相关的部分，具体技术细节未揭示的，请参照本发明实施例方法部分。该计算机可读存储介质可以是包括各种电子设备形成的存储装置设备，可选的，本发明实施例中计算机可读存储介质是非暂时性的计算机可读存储介质。
进一步，本发明还提供了一种数字相关器。
在根据本发明的一个数字相关器的实施例中，数字相关器可以包括前述设备实施例所述的电子设备。数字相关器还可以包括信号输入模块和信号输出模块。信号输入模块可以被配置成接收输入信号，以便电子设备可以对输入信号进行自相关或互相关运算；信号输出模块可以被配置成获取并输出自相关或互相关运算的运算结果。
在一些实施方式中，数字相关器还可以包括人机交互模块，人机交互模块可以被配置成获取用户的第一操作、第二操作、第三操作和其他操作，同时电子设备还可以响应这些操作进行相应的动作。第一、第二、第三操作的含义与前述方法实施例中第一、第二、第三操作的含义相同。其他操作可以是启动数字相关器对输入信号进行采集、复位等，对运算结果进行清零等。电子设备可以响应采集操作对输入信号进行采集，响应复位操作对输入信号进行复位，响应清零操作对运算结果进行清零等等。本领域技术人员可以根据实际需求灵活地设定人机交互模块可以接收的操作并使电子设备响应该操作，本发明实施例不对操作的类型和内容作具体限定。
在一些实施方式中，数字相关器还可以包括一个壳体，电子设备与上述模块可以设置与这个壳体中。
至此，已经结合附图所示的一个实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征作出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。

Claims (12)

1.一种数字相关处理方法，其特征在于，所述方法包括：
构建多级采样通道，所述采样通道包括环形缓存，所述采样通道被配置成根据预设同步脉冲，按照线性递增的时间间隔对输入信号进行采样，并将采样值存储至所述环形缓存；
根据各级采样通道中环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算；
其中，各级采样通道的预设同步脉冲的脉冲周期按照指数式递增。
2.根据权利要求1所述的数字相关处理方法，其特征在于，所述构建多级采样通道，包括：
响应于用户的第一操作，将预设延时范围划分成多个连续的延时区间，并分别配置各延时区间对应的采样通道数量以及各采样通道中环形缓存的缓存长度，以形成各延时区间对应的多级采样通道；
其中，所述延时区间对应的多级采样通道中各级采样通道的预设同步脉冲的脉冲周期所述位于延时区间内。
3.根据权利要求1或2所述的数字相关处理方法，其特征在于，所述根据各级采样通道中环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算，包括：
响应于用户的第二操作，将所述多级采样通道划分成至少一个包含一级采样通道的第一通道组和/或划分成至少一个包含多级采样通道的第二通道组，第一通道组中采样通道的预设同步脉冲的脉冲周期，小于第二通道组中采样通道的预设同步脉冲的脉冲周期；
其中，
分别采用各第一通道组对应的第一运算模块，根据各第一通道组中这一级采样通道的环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算，和/或
分别采用各第二通道组对应的第二运算模块，根据各第二通道组中全部采样通道的环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算。
4.根据权利要求3所述的数字相关处理方法，其特征在于，在所述分别采用各第二通道组对应的第二运算模块，根据各第二通道组中全部采样通道的环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算之前，所述方法还包括：
将所述第二通道组中各级采样通道与所述第二通道组对应的第二运算模块依次串行连接，以使这个第二运算模块能够依次地根据所述第二通道组中各级采样通道的采样值，对输入信号进行自相关运算或互相关运算。
5.根据权利要求1所述的数字相关处理方法，其特征在于，所述构建多级采样通道，还包括：
响应于用户的第三操作，调整所述第三操作选择的采样通道中环形缓存的缓存长度和/或调整所述采样通道之前至少一级其他采样通道中环形缓存的缓存长度。
6.根据权利要求1所述的数字相关处理方法，其特征在于，
所述采样通道包括一个环形缓存；
所述采样通道还被配置成根据预设同步脉冲，按照线性递增的时间间隔对同一个输入信号进行采样，并将采样值存储至这一个环形缓存。
7.根据权利要求6所述的数字相关处理方法，其特征在于，所述根据各级采样通道中环形缓存存储的采样值，对输入信号进行自相关运算，还包括：
获取所述采样通道中环形缓存最新存储的采样值，以及在所述最新存储的采样值之前存储的各历史采样值；
根据所述最新存储的采样值与各历史采样值，对所述同一个输入信号进行自相关运算。
8.根据权利要求1所述的数字相关处理方法，其特征在于，
所述采样通道包括两个环形缓存；
所述采样通道还被配置成根据预设同步脉冲，按照线性递增的时间间隔分别对两个输入信号进行采样，并将这两个输入信号的采样值分别存储至不同的环形缓存。
9.根据权利要求8所述的数字相关处理方法，其特征在于，所述根据各级采样通道中环形缓存存储的采样值，对输入信号进行自相关运算或互相关运算，还包括：
获取所述采样通道中一个环形缓存最新存储的采样值，以及在所述最新存储的采样值之前另一个环形缓存存储的各历史采样值；
根据所述最新存储的采样值与各历史采样值，对所述两个输入信号进行自相关运算或互相关运算。
10.一种电子设备，包括处理器和存储装置，所述存储装置适于存储多条程序代码，其特征在于，所述程序代码适于由所述处理器加载并运行以执行权利要求1至9中任一项所述的数字相关处理方法。
11.一种计算机可读存储介质，其中存储有多条程序代码，其特征在于，所述程序代码适于由处理器加载并运行以执行权利要求1至9中任一项所述的数字相关处理方法。
12.一种数字相关器，其特征在于，所述数字相关器包括权利要求10所述的电子设备。
CN202311534910.3A 2023-11-17 2023-11-17 数字相关处理方法、电子设备、存储介质及数字相关器 Pending CN117454065A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311534910.3A CN117454065A (zh) 2023-11-17 2023-11-17 数字相关处理方法、电子设备、存储介质及数字相关器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311534910.3A CN117454065A (zh) 2023-11-17 2023-11-17 数字相关处理方法、电子设备、存储介质及数字相关器

Publications (1)

Publication Number Publication Date
CN117454065A true CN117454065A (zh) 2024-01-26

Family

ID=89583559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311534910.3A Pending CN117454065A (zh) 2023-11-17 2023-11-17 数字相关处理方法、电子设备、存储介质及数字相关器

Country Status (1)

Country Link
CN (1) CN117454065A (zh)

Similar Documents

Publication Publication Date Title
CN103959376A (zh) 低功率语音检测
CN109271133B (zh) 一种数据处理方法及系统
RU2019105572A (ru) Способ и устройство для приема сигнала
EP2280341A1 (en) Low power FIR filter in multi-mac architecture
US4404645A (en) Correlator
EP0207859A1 (fr) Dispositif de calcul d'une transformée de Fourier discrète, et glissante en application à un système radar
Kanefsky Detection of weak signals with polarity coincidence arrays
CN117454065A (zh) 数字相关处理方法、电子设备、存储介质及数字相关器
CN221240346U (zh) 数字相关器
CN108628889A (zh) 基于时间片的数据抽样方法、系统和装置
CN114520773B (zh) 一种服务请求的响应方法、装置、服务器及存储介质
Barat et al. A bimodal Kalman smoother for nuclear spectrometry
Anufrienko Data processing by end devices in IoT systems
KR101103624B1 (ko) 이미지 처리 장치, 이미지 신호 처리 칩 및 ｉｓｐ 체인 구성 방법
RU62469U1 (ru) Устройство вычисления адаптивного вейвлет-преобразования
US20220004595A1 (en) Device for calculating an analog fourier transform
US4587642A (en) Seismic data enhancement method and apparatus
US9148239B2 (en) Systems and methods for programmatically filtering frequency signals
RU2406130C1 (ru) Устройство для обработки изображений на основе двумерного способа размножения оценок
Assef et al. Modeling of a simple and efficient cascaded FPGA-based digital band-pass FIR filter for raw ultrasound data
CN104808086A (zh) 一种具有自适应功能的ad采集板卡及采集方法
KR101719741B1 (ko) 전력 케이블 진단 장치로 데이터를 전송하기 위한 장치 및 방법
CN111582023B (zh) 脉冲信号能量值的确定方法、系统、设备及存储介质
US10312954B1 (en) Identification of RFI (radio frequency interference)
TWI564735B (zh) 資料分配裝置、訊號處理裝置及其資料分配方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication