CN117452849A - 一种位移传感器有效信号统计装置 - Google Patents

Abstract

本申请公开了一种位移传感器有效信号统计装置，包括：统计模块，其包括：计数单元用于获取方波信号的第一数值，第一数值为在设定时间内，方波信号中有效电平出现的次数，方波信号是根据第二电压脉冲信号获取的，用于表征执行机构有效动作的信号，第二电压脉冲信号是根据位移传感器的采集机构采集到的第一电压脉冲信号获得的；自检单元用于将第二电压脉冲信号转化为数字信号，并获取数字信号的第二数值，第二数值为数字信号中有效电平的次数，有效电平与第一电压脉冲信号中用于表征执行机构有效动作的有效脉冲相应；另外，自检单元还用于将第一数值与第二数值进行比较，以判定第一数值的精确性，并根据精确性，将第一数值或第二数值作为统计值。

Description

一种位移传感器有效信号统计装置

技术领域

本申请一般涉及电气技术领域，尤其涉及一种位移传感器有效信号统计装置。

背景技术

在控制领域，往往需要位移传感器对执行机构有效位移动作进行计数，具体为位移传感器对执行机构的有效移动进行检测，当检测到有效移动时，位移传感器内部采集机构会产生相应的离散量脉冲信号，之后再通过内部统计模块对采集到的离散量脉冲信号进行计数，以统计执行机构的有效移动次数。但在实际中统计模块内部由于受到外界环境干扰，往往会产生电压尖峰或者抖动，现有的位移传感器中用于动作采集和次数统计的部件一般分别为光电耦合器和触发器，其并不能将上述电压尖峰或抖动滤除，从而使电压尖峰或抖动被计入有效移动的次数统计范围内，当遇到统计精度要求严格的实施场景时，上述部件不能满足对统计精度的要求。因此如何使处于外界干扰的环境中的位移传感器仍能保持较高的计数精度，已成为本领域亟待解决的问题。

发明内容

鉴于现有技术中的上述缺陷或不足，期望提供一种可提升位移传感器计数精度的有效信号统计装置。

具体技术方案如下：

本申请提供一种位移传感器有效信号统计装置，包括：统计模块，所述统计模块包括：

计数单元，所述计数单元用于获取方波信号的统计值，记为第一数值，所述第一数值为在设定时间内，所述方波信号中有效电平出现的次数，所述方波信号是根据第二电压脉冲信号获取的，用于表征执行机构有效动作的信号，其中，所述第二电压脉冲信号是根据位移传感器的采集机构采集到的第一电压脉冲信号获得的；

自检单元，所述自检单元用于将所述第二电压脉冲信号转化为数字信号，并获取所述数字信号的统计值，记为第二数值，所述第二数值为所述数字信号中有效电平的次数，所述有效电平与所述第一电压脉冲信号中用于表征执行机构有效动作的有效脉冲相应；另外，所述自检单元还用于将所述第一数值与所述第二数值进行比较，以判定所述第一数值的精确性，并根据所述精确性，将所述第一数值或所述第二数值作为所述统计值。

作为本申请的进一步限定，还包括：

调理模块，所述调理模块连接于所述采集机构与所述统计模块之间，用于将所述采集机构获取的所述第一电压脉冲信号进行处理，以使所述统计模块可以根据处理后的第二电压脉冲信号，获取所述第一数值和所述第二数值。

作为本申请的进一步限定，所述计数单元中包括：

第一滤波子单元，所述第一滤波子单元用于获取所述方波信号中有效电平的测量周期，并将所述测量周期与设定周期进行比较，当所述测量周期小于所述设定周期时，将与其对应的方波信号中被计入统计值的次数删去，以获取所述第一数值。

作为本申请的进一步限定，所述调理模块包括：

调理电路，所述调理电路用于对所述第一电压脉冲信号进行调理，使得处理后的电压脉冲信号可被用于转化为所述数字信号；其中所述调理电路中的输入脉冲信号地和模拟地相互隔离；

电压跟随电路，所述电压跟随电路用于在所述调理电路和所述统计模块之间进行阻抗匹配，使其输出的所述第二电压脉冲信号的电压与经过所述调理电路处理后的电压脉冲信号的电压相当。

作为本申请的进一步限定，所述调理电路包括：

第一分压电阻R1、第二分压电阻R2、隔离电阻R3、二极管V1和滤波电容C5，第一分压电阻R1一端连接脉冲信号输入端Pulse_IN，第一分压电阻R1另一端连接第二分压电阻R2一端、二极管V1阳极、滤波电容C5一端和分压电路输出信号Vout端，第二分压电阻R2另一端接隔离电阻R3一端、滤波电容C5另一端和脉冲信号地GND，二极管V1阴极接AVCC5电源，隔离电阻R3另一端接模拟地AGND；首先完成输入脉冲信号的前端分压处理，第一分压电阻R1和R2根据输入脉冲信号幅值范围选型，主要考虑阻值和功率匹配，一般需分压后的电压Vout小于后端电压跟随电路允许的输入电压范围，电压计算为电压Vout＝R1*电压Pulse_IN/(R1+R2),所述的分压电路仅作示意；然后通过隔离电阻R3实现输入脉冲信号地和模拟地的隔离，省去隔离芯片，简化采集电路结构，二极管V1实现输入信号限幅保护。

作为本申请的进一步限定，所述电压跟随电路包括：

限流电阻R4和去耦电容C1，限流电阻R4一端接调理电路输出Vout端，限流电阻R4另一端接运算放大器D1的输入正端3脚，运算放大器D1的供电负端4脚接模拟地AGND，运算放大器D1的输出端1脚接运算放大器D1的输入负端2脚和电压跟随电路输出端AD_IN，去耦电容C1一端接运算放大器D1的供电正端8脚和AVCC5电源，去耦电容C1另一端接模拟地AGND。

作为本申请的进一步限定，所述计数单元包括比较电路，所述比较电路包括：

限流电路R6、分压电阻R7、分压电阻R8、上拉电阻R5、旁路电容C3、去耦电容C2和比较器D2，分压电路R7一端接比较电路输入参考电压端Vref，分压电路R7另一端接分压电阻R8一端、旁路电容C3一端和比较器D2的输入正端5脚，限流电阻R6一端接电压跟随电路输出端AD_IN，分压电阻R8另一端接旁路电容C3另一端、比较器D2的供电负端12脚和模拟地AGND，限流电阻R6另一端接比较器D2的输入负端4脚，比较器D2的供电正端3脚接AVCC5电源和去耦电容C2一端，去耦电容C2另一端接模拟地AGND，比较器D2的输出端接上拉电阻R5一端和比较电路输出端Pusle_Timer,上拉电阻R5另一端接+3.3V电源；所述的比较电路，对电压跟随电路输出信号AD_IN与比较电路输入参考电压信号Vref进行比较，当电压跟随电路输出信号AD_IN高于比较电路输入参考电压信号Vref时，比较电路输出端Pusle_Timer为低电平，反之，则为高电平，比较电路将输入的脉冲信号转换为TTL电平方波信号，便于后端FPGA电路进行采集处理；

FPGA第一功能模块，所述FPGA第一功能模块连接于所述比较电路的输出端，用于为方波信号脉冲计数，单端IO口通道接收比较电路输出端Pusle_Timer输出的TTL电平方波信号，完成上升沿的采集和计数，并根据输入脉冲信号Pulse_IN的频率范围，剔除异常计数，完成脉冲信号采集功能；第二功能为位移传感器脉冲信号采集电路自检测，将AD转换电路输出数字信号转换为AD_IN信号电压值，经9次冒泡法软件滤波后，对滤波后AD_IN信号电压波形上升沿进行判断和计数，将计数值作为基准，判断方波信号脉冲计数是否在误差范围内，若超出误差范围，则认为位移传感器脉冲信号采集电路故障。

作为本申请的进一步限定，所述自检单元包括AD转换电路，所述AD转换电路包括：AD采集电路和稳压电路，其中，所述AD采集电路包括：AD芯片N1、限流电阻R15、电阻R9、滤波电容C8～C12和限流电阻R10～R12，信号AD_IN接限流电阻R15一端，限流电阻R15另一端接滤波电容C12和AD芯片N1的4脚，AVCC5电源接AD芯片N1的2脚、电阻R9一端、滤波电容C8一端和滤波电容C9一端，电阻R9另一端接AD芯片N1的13脚、滤波电容C10一端和滤波电容C11一端，限流电阻R10一端接AD芯片N1的1脚，限流电阻R10另一端接SPI接口信号SPI_CSn，限流电阻R11一端接AD芯片N1的16脚，限流电阻R11另一端接SPI接口信号SPI_SCLK，限流电阻R12一端接AD芯片N1的15脚，限流电阻R12另一端接SPI接口信号SPI_MISO，参考电压信号Vref接AD芯片N1的11脚，AD芯片N1的14脚接SPI接口信号SPI_MOSI，模拟地AGND分别接滤波电容C8～C12的另一端和AD芯片N1的12脚；所述稳压电路包括：稳压电源芯片N2、电容C4～C7、电容C13、电容C14、电阻R13和电阻R14，+15V电源接稳压电源芯片N2的7脚、8脚和电容C13一端，稳压电源芯片N2的3脚接电容C6，稳压电源芯片N2的1脚接电容C14，AVCC5电源接稳压电源芯片N2的2脚和电容C7一端，稳压电源芯片N2的6脚接电阻R14一端和电容C4一端，稳压电源芯片N2的5脚接电阻R14另一端和电阻R13一端，模拟地AGND接稳压电源芯片N2的4脚和9脚、电容C4～C7的另一端、电容C13和C14的另一端、电阻R13另一端；

FPGA第二功能模块，所述FPGA第二功能模块连接于所述AD转换电路的输出端，用于接收所述AD转换电路传输的数字信号并转换为对应的数字信号电压值，数字信号电压值经9次冒泡法软件滤波后进行幅值判断，并对数字信号电压波形上升沿计数，两次上升沿时间间隔需大于等于设定时长，否则，剔除该次计数。

本申请有益效果在于：

在本方案中，所述位移传感器中设置了所述计数单元和与之对应的所述自检单元，这样在对执行机构有效动作的统计中，一方面通过所述计数单元对所述第二电压脉冲信号中用于表征有效动作的信号进行计数，以获取所述第一数值；另一方面通过所述自检单元，现将所述第二电压脉冲信号进行数字化，以获取所述数字信号，然后再对所述数字信号中用于表征有效动作的信号进行二次统计，以获取所述第二数值。最后通过将所述第一数值与所述第二数值进行比较，即可获取二者之间的偏差，当上述偏差过大时，即可判定所述第一数值的准确度不足，进而可知需要对电压尖峰或抖动的影响进行排除，且将之前获取的统计值(即所述第一数值)舍去，使用所述第二数值作为有效动作次数的统计值。这样有效的提升了位移传感器的计数精度。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为本申请实施例提供的位移传感器有效信号统计装置的模块示意图；

图2为图1中调理电路的电路图；

图3为图1中电压跟随电路的电路图；

图4为图1中比较电路的电路图；

图5为图1中AD转换电路中的AD采集电路的电路图；

图6为图1中AD转换电路中的AD稳压电路的电路图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

参见图1所示，一种位移传感器有效信号统计装置，脉冲信号Pulse_IN进入调理电路，经分压、隔离和滤波后输出信号Vout；信号Vout经电压跟随电路完成前、后端电路阻抗匹配，并输出信号AD_IN；比较电路将信号AD_IN与参考电压进行比较，输出TTL电平方波信号Pusle_Timer；AD转换电路完成AD_IN信号AD转换后通过SPI总线输出；FPGA第一功能模块完成方波信号Pusle_Timer滤波、消抖、采集和脉冲计数，FPGA第二功能模块完成信号AD_IN幅值采集以及幅值翻转计数，并将AD采集计数作为基准，判断调理模块是否正常。

参见图1、图2、图3、图4、图5、图6所示，本发明具体包括包括调理电路、电压跟随电路、比较电路、AD转换电路和FPGA电路，其中FPGA电路包括FPGA第一功能模块和FPGA第二功能模块；调理电路首先通过分压电阻和隔离电阻完成输入脉冲信号Pulse_IN的分压以及脉冲信号地和模拟地的隔离，输出信号Vout；电压跟随电路实现调理电路输出与比较电路、AD转换电路输入的阻抗匹配，减少采集电路压降，提高采集的精确度，输出信号AD_IN至比较电路和AD转换电路；比较电路将信号AD_IN与参考电压Vref进行比较，输出幅值相同、频率不同的TTL方波信号Pusle_Timer至FPGA电路；AD转换电路为自检测电路，将信号AD_IN完成AD转换后经数字信号通过SPI总线输出至FPGA第二功能模块；FPGA第一功能模块完成方波信号Pusle_Timer滤波消抖处理后，计算方波信号Pusle_Timer上升沿数量，根据输入脉冲信号Pulse_IN的频率范围，剔除采集异常的通道，完成方波信号Pusle_Timer边沿计数，从而达到信号采集与计数功能；同时，FPGA第二功能模块完成AD转换电路输出AD_IN实时电压数字信号接收，根据实时电压值判断AD_IN信号上升沿并对其进行计数，将AD转换电路实时检测的计数值作为基准，与信号Pusle_Timer计数值进行比较，判断Pusle_Timer计数值是否在误差范围(±5)内，实现对整个电路实时检测。

1)调理电路

如图2所示，所述的调理电路包括第一分压电阻R1、第二分压电阻R2、隔离电阻R3、二极管V1和滤波电容C5，首先完成输入脉冲信号的前端分压处理，输入脉冲信号的高脉冲幅值范围为18V～50V，取第一分压电阻R1、第二分压电阻R2分别为100KΩ和10KΩ，由公式电压Vout＝R1*电压Pulse_IN/(R1+R2)可得，Vout高电平状态电压范围为1.6V～4.55V，满足分压后的电压Vout小于后端电压跟随电路允许的输入电压范围0V～5V要求，隔离电阻R3将输入脉冲信号地GND和模拟地AGND隔离，保证了后端电压跟随电路中高阻抗输入与输入脉冲信号Pulse_IN的隔离，隔离电阻R3选用经验阻值为1MΩ。

所述的分压电路，其中，第一分压电阻R1一端连接脉冲信号输入端Pulse_IN，第一分压电阻R1另一端连接第二分压电阻R2一端、二极管V1阳极、滤波电容C5一端和分压电路输出信号Vout端，第二分压电阻R2另一端接隔离电阻R3一端、滤波电容C5另一端和脉冲信号地GND，二极管V1阴极接AVCC5电源，隔离电阻R3另一端接模拟地AGND。首先完成输入脉冲信号的前端分压处理，第一分压电阻R1和R2根据输入脉冲信号幅值范围选型，主要考虑阻值和功率匹配，一般需分压后的电压Vout小于后端电压跟随电路允许的输入电压范围，电压计算为电压Vout＝R1*电压Pulse_IN/(R1+R2),所述的分压电路仅作示意；然后通过隔离电阻R3实现输入脉冲信号地和模拟地的隔离，省去隔离芯片，简化采集电路结构，二极管V1实现输入信号限幅保护。

2)电压跟随电路

如图3，所述的电压跟随电路包括运算放大器D1、限流电阻R4和去耦电容C1，运算放大器D1搭建电压跟随器，完成调理电路输出信号Vout和比较电路输入信号AD_IN的阻抗匹配，降低采集电路压降影响，电压信号Vout未发生变化，因此，AD_IN＝Vout，线路损耗忽略不计。

所述的电压跟随电路，其中，限流电阻R4一端接调理电路输出Vout端，限流电阻R4另一端接运算放大器D1的输入正端3脚，运算放大器D1的供电负端4脚接模拟地AGND，运算放大器D1的输出端1脚接运算放大器D1的输入负端2脚和电压跟随电路输出端AD_IN，去耦电容C1一端接运算放大器D1的供电正端8脚和AVCC5电源，去耦电容C1另一端接模拟地AGND。

3)比较电路

如图4，所述的比较电路包括限流电路R6、分压电阻R7、分压电阻R8、上拉电阻R5、旁路电容C3、去耦电容C2和比较器D2，比较器D2对电压跟随电路输出信号AD_IN与比较电路输入参考电压信号Vref进行比较，经计算Vout高电平状态电压范围为1.6V～4.55V，由于AD_IN＝Vout，所以，AD_IN高电平状态电压范围也为1.6V～4.55V，根据AD_IN电压范围，取Vref＝2.5V，经分压电阻R7和分压电阻R8分压后，参考电压为1.5V,当电压跟随电路输出信号AD_IN高于比较电路输入参考电压1.5V时，比较电路输出端Pusle_Timer为低电平，反之，则为高电平，比较电路输出TTL电平方波信号，送FPGA电路进行采集处理。

所述的比较电路，其中，分压电路R7一端接比较电路输入参考电压端Vref，分压电路R7另一端接分压电阻R8一端、旁路电容C3一端和比较器D2的输入正端5脚，限流电阻R6一端接电压跟随电路输出端AD_IN，分压电阻R8另一端接旁路电容C3另一端、比较器D2的供电负端12脚和模拟地AGND，限流电阻R6另一端接比较器D2的输入负端4脚，比较器D2的供电正端3脚接AVCC5电源和去耦电容C2一端，去耦电容C2另一端接模拟地AGND，比较器D2的输出端接上拉电阻R5一端和比较电路输出端Pusle_Timer,上拉电阻R5另一端接+3.3V电源。

3)AD转换电路

所述的AD转换电路包括AD采集电路和稳压电路。

所述的AD采集电路包括包括AD芯片N1、限流电阻R15、电阻R9、滤波电容C8～C12和限流电阻R10～R12，首先通过采集Vref基准电压，判断AD转换电路是否工作正常，然后将电压跟随电路输出信号AD_IN完成模数转换，通过SPI接口(SPI_MOSI、SPI_MISO、SPI_SCLK、SPI_CSn)输出信号AD_IN转换后数字信号至FPGA电路。

所述的AD采集电路，其中，信号AD_IN接限流电阻R15一端，限流电阻R15另一端接滤波电容C12和AD芯片N1的4脚，AVCC5电源接AD芯片N1的2脚、电阻R9一端、滤波电容C8一端和滤波电容C9一端，电阻R9另一端接AD芯片N1的13脚、滤波电容C10一端和滤波电容C11一端，限流电阻R10一端接AD芯片N1的1脚，限流电阻R10另一端接SPI接口信号SPI_CSn，限流电阻R11一端接AD芯片N1的16脚，限流电阻R11另一端接SPI接口信号SPI_SCLK，限流电阻R12一端接AD芯片N1的15脚，限流电阻R12另一端接SPI接口信号SPI_MISO，参考电压信号Vref接AD芯片N1的11脚，AD芯片N1的14脚接SPI接口信号SPI_MOSI，模拟地AGND分别接滤波电容C8～C12的另一端和AD芯片N1的12脚。

所述的稳压电路包括稳压电源芯片N2、电容C4～C7、电容C13、电容C14、电阻R13和电阻R14，稳压电路将+15V电源进行变换、稳压，实现高精度AVCC5电源输出，为AD采集电路提供稳定的模拟电源和参考电压。

所述的稳压电路，其中，+15V电源接稳压电源芯片N2的7脚、8脚和电容C13一端，稳压电源芯片N2的3脚接电容C6，稳压电源芯片N2的1脚接电容C14，AVCC5电源接稳压电源芯片N2的2脚和电容C7一端，稳压电源芯片N2的6脚接电阻R14一端和电容C4一端，稳压电源芯片N2的5脚接电阻R14另一端和电阻R13一端，模拟地AGND接稳压电源芯片N2的4脚和9脚、电容C4～C7的另一端、电容C13和C14的另一端、电阻R13另一端。

4)FPGA电路

所述的FPGA电路，核心为FPGA芯片，实现两个模块，FPGA第一功能模块为方波信号脉冲计数，单端IO口通道接收比较电路输出端Pusle_Timer输出的TTL电平方波信号，完成上升沿的采集和计数，并根据输入脉冲信号Pulse_IN的频率范围，剔除异常计数，完成脉冲信号采集功能；FPGA第二功能模块为位移传感器脉冲信号采集电路自检测，将AD转换电路输出数字信号转换为AD_IN信号电压值，经9次冒泡法软件滤波后，对滤波后AD_IN信号电压波形上升沿进行判断和计数，将计数值作为基准，判断方波信号脉冲计数是否在误差范围内，若超出误差范围，则认为位移传感器脉冲信号采集机构故障。FPGA电路仅作示意，可选用MCU、DSP等CPU芯片捕获功能实现。

本发明还提供一种位移传感器信号采集自检方法，具体实现为：

调理电路将输入脉冲信号Pulse_IN进行分压、隔离和限幅保护，输出Vout至电压跟随电路；

电压跟随电路完成调理电路输出信号Vout与比较电路、AD转换电路输入信号AD_IN的阻抗匹配；

比较电路将电压跟随电路输出信号AD_IN转换为TTL电平方波信号Pusle_Timer，并输出至FPGA电路；

AD转换电路将电压跟随电路输出信号AD_IN转变为数字信号，并通过SPI总线接口输出至FPGA电路；

FPGA电路具备两路模块，FPGA第一功能模块接收比较电路输出端Pusle_Timer的TTL电平方波信号，并完成计数，具体为FPGA内部用计数器对稳定度较高的时钟频率f计数，用被测方波信号的2个相邻的上升沿分别作为计数器的启动和停止触发信号，在一次起停时间内计数器的计数值N与基准时钟周期T＝1/f的乘积就是被测脉冲信号的周期T＝N*T，单次脉冲周期T大于等于80ms，则认为该次计数有效。

FPGA第二功能模块接收SPI总线传输的数字信号并转换为AD_IN信号对应的电压值，AD_IN信号电压值经9次冒泡法软件滤波后进行幅值判断，并对AD_IN信号电压波形上升沿的计数，两次上升沿时间间隔需大于等于80ms，否则，剔除该次计数；

调理电路、电压跟随电路、比较电路与FPGA电路组成脉冲信号采集电路，完成脉冲信号计数功能；

AD转换电路与FPGA电路组成自检测电路，周期性对脉冲信号进行AD采集、处理与脉冲信号电压幅值变换计数，检测脉冲信号采集电路输出脉冲信号计数是否在误差范围内，若超出计数误差(±5)，则认为脉冲信号采集电路故障，反之，则正常。

本发明技术方案，调理电路简单，采用较少元器件实现脉冲信号的隔离采集，节约硬件资源和功耗，通过设定比较电路参考点和滤波电路配合，提高了采集电路的抗干扰能力，具备自检测电路，提高模块电路的测试性，模块电路通用强，适合于结构空间紧凑、抗干扰能力强和低频传感器脉冲信号采集的场合，具有较好的推广价值。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (8)

1.一种位移传感器有效信号统计装置，其特征在于，包括：统计模块，所述统计模块包括：

计数单元，所述计数单元用于获取方波信号的统计值，记为第一数值，所述第一数值为在设定时间内，所述方波信号中有效电平出现的次数，所述方波信号是根据第二电压脉冲信号获取的，用于表征执行机构有效动作的信号，其中，所述第二电压脉冲信号是根据位移传感器的采集机构采集到的第一电压脉冲信号获得的；

自检单元，所述自检单元用于将所述第二电压脉冲信号转化为数字信号，并获取所述数字信号的统计值，记为第二数值，所述第二数值为所述数字信号中有效电平的次数，所述有效电平与所述第一电压脉冲信号中用于表征执行机构有效动作的有效脉冲相应；另外，所述自检单元还用于将所述第一数值与所述第二数值进行比较，以判定所述第一数值的精确性，并根据所述精确性，将所述第一数值或所述第二数值作为所述统计值。

2.根据权利要求1所述的位移传感器有效信号统计装置，其特征在于，还包括：

调理模块，所述调理模块连接于所述采集机构与所述统计模块之间，用于将所述采集机构获取的所述第一电压脉冲信号进行处理，以使所述统计模块可以根据处理后的第二电压脉冲信号，获取所述第一数值和所述第二数值。

3.根据权利要求2所述的位移传感器有效信号统计装置，其特征在于，所述计数单元中包括：

第一滤波子单元，所述第一滤波子单元用于获取所述方波信号中有效电平的测量周期，并将所述测量周期与设定周期进行比较，当所述测量周期小于所述设定周期时，将与其对应的方波信号中被计入统计值的次数删去，以获取所述第一数值。

4.根据权利要求2所述的位移传感器有效信号统计装置，其特征在于，所述调理模块包括：

调理电路，所述调理电路用于对所述第一电压脉冲信号进行调理，使得处理后的电压脉冲信号可被用于转化为所述数字信号；其中所述调理电路中的输入脉冲信号地和模拟地相互隔离；

电压跟随电路，所述电压跟随电路用于在所述调理电路和所述统计模块之间进行阻抗匹配，使其输出的所述第二电压脉冲信号的电压与经过所述调理电路处理后的电压脉冲信号的电压相当。

5.根据权利要求4所述的位移传感器有效信号统计装置，其特征在于，所述调理电路包括：

第一分压电阻R1、第二分压电阻R2、隔离电阻R3、二极管V1和滤波电容C5，第一分压电阻R1一端连接脉冲信号输入端Pulse_IN，第一分压电阻R1另一端连接第二分压电阻R2一端、二极管V1阳极、滤波电容C5一端和分压电路输出信号Vout端，第二分压电阻R2另一端接隔离电阻R3一端、滤波电容C5另一端和脉冲信号地GND，二极管V1阴极接AVCC5电源，隔离电阻R3另一端接模拟地AGND；首先完成输入脉冲信号的前端分压处理，第一分压电阻R1和第二分压电阻R2根据输入脉冲信号幅值范围选型，分压后的电压Vout小于后端电压跟随电路允许的输入电压范围，电压计算为电压Vout＝R1*电压Pulse_IN/(R1+R2)；然后通过隔离电阻R3实现输入脉冲信号地和模拟地的隔离，省去隔离芯片，简化采集电路结构，二极管V1实现输入信号限幅保护。

6.根据权利要求5所述的位移传感器有效信号统计装置，其特征在于，所述电压跟随电路包括：

限流电阻R4和去耦电容C1，限流电阻R4一端接调理电路输出Vout端，限流电阻R4另一端接运算放大器D1的输入正端3脚，运算放大器D1的供电负端4脚接模拟地AGND，运算放大器D1的输出端1脚接运算放大器D1的输入负端2脚和电压跟随电路输出端AD_IN，去耦电容C1一端接运算放大器D1的供电正端8脚和AVCC5电源，去耦电容C1另一端接模拟地AGND。

7.根据权利要求6所述的位移传感器有效信号统计装置，其特征在于，所述计数单元包括比较电路，所述比较电路包括：

限流电路R6、分压电阻R7、分压电阻R8、上拉电阻R5、旁路电容C3、去耦电容C2和比较器D2，分压电路R7一端接比较电路输入参考电压端Vref，分压电路R7另一端接分压电阻R8一端、旁路电容C3一端和比较器D2的输入正端5脚，限流电阻R6一端接电压跟随电路输出端AD_IN，分压电阻R8另一端接旁路电容C3另一端、比较器D2的供电负端12脚和模拟地AGND，限流电阻R6另一端接比较器D2的输入负端4脚，比较器D2的供电正端3脚接AVCC5电源和去耦电容C2一端，去耦电容C2另一端接模拟地AGND，比较器D2的输出端接上拉电阻R5一端和比较电路输出端Pusle_Timer,上拉电阻R5另一端接+3.3V电源；所述的比较电路，对电压跟随电路输出信号AD_IN与比较电路输入参考电压信号Vref进行比较，当电压跟随电路输出信号AD_IN高于比较电路输入参考电压信号Vref时，比较电路输出端Pusle_Timer为低电平，反之，则为高电平，比较电路将输入的脉冲信号转换为TTL电平方波信号，便于后端FPGA电路进行采集处理；

FPGA第一功能模块，所述FPGA第一功能模块连接于所述比较电路的输出端，用于为方波信号脉冲计数，单端IO口通道接收比较电路输出端Pusle_Timer输出的TTL电平方波信号，完成上升沿的采集和计数，并根据输入脉冲信号Pulse_IN的频率范围，剔除异常计数，完成脉冲信号采集功能；第二功能为位移传感器脉冲信号采集电路自检测，将AD转换电路输出数字信号转换为AD_IN信号电压值，经9次冒泡法软件滤波后，对滤波后AD_IN信号电压波形上升沿进行判断和计数，将计数值作为基准，判断方波信号脉冲计数是否在误差范围内，若超出误差范围，则认为位移传感器脉冲信号采集电路故障。

8.根据权利要求7所述的位移传感器有效信号统计装置，其特征在于，所述自检单元包括AD转换电路，所述AD转换电路包括：AD采集电路和稳压电路，其中，所述AD采集电路包括：AD芯片N1、限流电阻R15、电阻R9、滤波电容C8～C12和限流电阻R10～R12，信号AD_IN接限流电阻R15一端，限流电阻R15另一端接滤波电容C12和AD芯片N1的4脚，AVCC5电源接AD芯片N1的2脚、电阻R9一端、滤波电容C8一端和滤波电容C9一端，电阻R9另一端接AD芯片N1的13脚、滤波电容C10一端和滤波电容C11一端，限流电阻R10一端接AD芯片N1的1脚，限流电阻R10另一端接SPI接口信号SPI_CSn，限流电阻R11一端接AD芯片N1的16脚，限流电阻R11另一端接SPI接口信号SPI_SCLK，限流电阻R12一端接AD芯片N1的15脚，限流电阻R12另一端接SPI接口信号SPI_MISO，参考电压信号Vref接AD芯片N1的11脚，AD芯片N1的14脚接SPI接口信号SPI_MOSI，模拟地AGND分别接滤波电容C8～C12的另一端和AD芯片N1的12脚；所述稳压电路包括：稳压电源芯片N2、电容C4～C7、电容C13、电容C14、电阻R13和电阻R14，+15V电源接稳压电源芯片N2的7脚、8脚和电容C13一端，稳压电源芯片N2的3脚接电容C6，稳压电源芯片N2的1脚接电容C14，AVCC5电源接稳压电源芯片N2的2脚和电容C7一端，稳压电源芯片N2的6脚接电阻R14一端和电容C4一端，稳压电源芯片N2的5脚接电阻R14另一端和电阻R13一端，模拟地AGND接稳压电源芯片N2的4脚和9脚、电容C4～C7的另一端、电容C13和C14的另一端、电阻R13另一端；

FPGA第二功能模块，所述FPGA第二功能模块连接于所述AD转换电路的输出端，用于接收所述AD转换电路传输的数字信号并转换为对应的数字信号电压值，数字信号电压值经9次冒泡法软件滤波后进行幅值判断，并对数字信号电压波形上升沿计数，两次上升沿时间间隔需大于等于设定时长，否则，剔除该次计数。