CN117440270A - 一种基于fpga的fttr gpon olt mac装置 - Google Patents

一种基于fpga的fttr gpon olt mac装置 Download PDF

Info

Publication number
CN117440270A
CN117440270A CN202311309651.4A CN202311309651A CN117440270A CN 117440270 A CN117440270 A CN 117440270A CN 202311309651 A CN202311309651 A CN 202311309651A CN 117440270 A CN117440270 A CN 117440270A
Authority
CN
China
Prior art keywords
module
data
frame
unit
uplink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311309651.4A
Other languages
English (en)
Inventor
陈锦辉
高计丰
薛建清
罗海斌
林明星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Xingwang Intelligent Technology Co ltd
Original Assignee
Fujian Xingwang Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Xingwang Intelligent Technology Co ltd filed Critical Fujian Xingwang Intelligent Technology Co ltd
Priority to CN202311309651.4A priority Critical patent/CN117440270A/zh
Publication of CN117440270A publication Critical patent/CN117440270A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q11/0067—Provisions for optical access or distribution networks, e.g. Gigabit Ethernet Passive Optical Network (GE-PON), ATM-based Passive Optical Network (A-PON), PON-Ring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q2011/0079—Operation or maintenance aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明提供一种基于FPGA的FTTRGPONOLTMAC装置，用于连接GPONOLT光模块以及XG‑PONONU芯片，包括：2.5G以太网子系统单元、下行链路数据通路单元、突发模式串行收发器单元、上行链路数据通路单元、控制通路单元以及处理器子系统单元；可以根据需求，实现灵活定制。

Description

一种基于FPGA的FTTR GPON OLT MAC装置
技术领域
本发明涉及一种基于FPGA的FTTR GPON OLT MAC装置。
背景技术
数字时代需求勃发，固定网络技术跃迁，F5G应运而生。2020年2月，ETSI正式发布F5G，提出了“光连万物”产业愿景，以宽带接入10G PON+FTTR(Fiber to the Room，光纤到房间)、WiFi 6、光传送单播200G+OXC(全光交换)为核心技术，首次定义了固网代际(从F1G到F5G)。F5G一经提出即成为全球产业共识和各国发展的核心战略。2021年3月，我国工业和信息化部出台《“双千兆”网络协同发展计划(2021-2023年)》，系统推进5G和千兆光网建设。FTTR为全域提供千兆带宽的覆盖，是未来千兆家庭升级的技术方向之一。
FTTR通俗讲就是光纤到房间，是新一代家庭组网技术。FTTR组网由主光猫、从光猫、光网络、家庭网络管理平台四部分构成。主光猫向上连接至XG-PON OLT设备，向下做为内网的主OLT设备；从光猫通过光网络上联主光猫；光网络从主光猫铺设至从光猫出。主光猫主要由XG-PON ONU芯片和GPON OLTMAC芯片构成；从光猫是GPON ONU。XG-PON OLT只会管理到主光猫，从光猫由主光猫管理。家庭网络管理平台实现对用户家庭网络的远程管理。
虽然目前市面上GPON OLTMAC专用芯片可以用来实现FTTR的GPON OLTMAC的功能，但是用于FTTR的GPON OLTMAC只用到了部分GPON OLTMAC专用芯片的功能，而GPON OLTMAC专用芯片的价格昂贵。华为、中兴、烽火等国内主流通信设备制造商对用于FTTR的GOPNOLTMAC芯片的研究也仅是在FPGA的研制开发过程，国内并没有一家公司生产出FTTR主光猫系统芯片。因此，如何开发出一款性价比高的FTTR GPON OLT MAC芯片是目前需要解决的技术问题。
发明内容
本发明要解决的技术问题，在于提供一种基于FPGA的FTTR GPON OLT MAC装置，可以根据需求，实现灵活定制。
本发明是这样实现的：一种基于FPGA的FTTR GPON OLT MAC装置，用于连接GPONOLT光模块以及XG-PONONU芯片，包括：2.5G以太网子系统单元、下行链路数据通路单元、突发模式串行收发器单元、上行链路数据通路单元、控制通路单元以及处理器子系统单元；
所述突发模式串行收发器单元、GPON OLT光模块以及上行链路数据通路单元接受所述控制通路单元的调遣：用于完成电信号到光信号转换、串行数据到并行数据转换、GTC解帧以及GEM解帧；
所述2.5G以太网子系统单元、所述下行链路数据通路单元、所述突发模式串行收发器单元接受所述控制通路单元的调遣：所述下行链路数据通路单元接收来自所述处理器子系统单元以及所述2.5G以太网子系统单元的数据，完成GEM组帧和GTC组帧；同时GTC组帧后的数据经所述突发模式串行收发器单元转成串行数据，经所述GPON OLT光模块完成电信号到光信号的转换；
所述2.5G以太子系统接收所述上行链路数据通路单元GEM解帧后的数据，完成GEM重组，若GEM重组后的数据是管理数据，则发往所述处理器子系统单元；若GEM重组后的数据是业务数据，则发往所述XG-PON ONU芯片；
所述2.5G以太网子系统单元接收所述XG-PON ONU芯片的数据，若所述XG-PON ONU芯片的数据是管理数据则发往所述处理器子系统单元，若所述XG-PON ONU芯片的数据是业务数据则发往所述下行链路数据通路单元；
所述2.5G以太网子系统单元接收所述处理器子系统单元的管理数据，发往所述XG-PON ONU芯片；
所述控制通路单元接受所述处理器子系统单元配置产生用于调度所述2.5G以太网子系统单元、下行链路数据通路单元、GPON OLT光模块、突发模式串行收发器单元以及上行链路数据通路单元的控制信号；
所述XG-PON ONU芯片通过处理器子系统单元控制所述控制通路单元。
进一步地，所述下行链路数据通路单元包括：下行链路缓存模块、映射表模块、GEM组帧模块、PCBd模块和GTC组帧及BIP计算模块；
所述映射表模块由所述控制通路单元配置，所述配置的内容包括：VLAN ID、GEMPort-ID以及是否使能GEMPort-ID标志位，所述下行链路缓存模块在接收所述2.5G以太网子系统单元发送的业务数据时，用接收到的VLAN ID去查找对应的GEMPort-ID，如果匹配成功，则输出匹配成功标识位且输出对应的GEMPort-ID；否则输出匹配失败标识位；
所述下行链路缓存模块由所述控制通路单元配置，用于接收所述处理器子系统单元的管理数据，缓存到所述下行链路缓存模块中；所述下行链路缓存模块接收所述2.5G以太网子系统单元的一帧业务数据，并用接收到的VLAN ID去所述映射表模块进行查找，如果查找成功，则缓存对应的GEMPort-ID、一帧业务数据；否则丢弃一帧业务数据；所述下行链路缓存模块将缓存的数据输出给所述GEM组帧模块；
所述GEM组帧模块接受所述GTC组帧及BIP计算模块和所述下行链路缓存模块的控制，产生GEM帧的帧头信息，根据产生的GEM帧的帧头信息，读取下行链路缓存数据，完成GEM组帧；
所述GTC组帧及BIP计算模块接受所述PCBd模块的控制，产生一帧GTC组帧所需的GEM组帧控制信息给所述GEM组帧模块，读取所述GEM组帧模块的GEM帧数据，同时计算当前帧GTC组帧及下一帧GTC组帧所需的BIP，完成GTC组帧；
所述PCBd模块接受所述控制通路单元的控制，读取所述处理器子系统单元的BWmap信息，完成GTC组帧所需的PCBd信息输出给所述GTC组帧及BIP计算模块；
所述扰码模块接受所述GTC组帧及BIP计算模块完成扰码模块初始化，根据所述GTC组帧及BIP计算模块输出的GTC组帧数据，完成GTC组帧数据的扰码功能。
进一步地，所述突发式模式串行收发器包括：串行发送器模块、串行接收器模块、快速锁定电路模块以及异步FIFO模块；
所述串行发送器模块接收所述下行链路数据通路单元的数据，完成并行数据到串行数据的转换；所述串行收发器模块输出的155.52MHz的时钟分别输出给所述下行链路数据通路单元、所述异步FIFO模块、所述上行链路数据通路单元以及所述控制通路单元使用；
所述串行接收器模块用5倍过采样接收所述GPON OLT光模块发送过来的串行数据，完成5倍过采样串行数据的并行数据输出；
所述快速锁定电路模块接收所述串行接收器模块的5倍并行过采样数据，完成5倍并行过采样数据的5倍并行下采样数据输出；所述控制通路单元在每个上行突发数据到来时复位所述快速锁定电路模块；
所述异步FIFO模块接收所述快速锁定电路模块输出的5倍并行下采样数据，把5倍并行下采样数据由所述串行接收器模块输出的时钟域同步到所述串行发送器模块输出的时钟域。
进一步地，所述上行链路数据通路单元包括：突发定界模块、解扰模块、突发帧头模块、CRC_PLOAMu模块、CRC_DBRu模块以及GEM解帧模块；
所述突发定界模块接受所述控制通路单元控制，搜捕正确的上行GTC帧头，完成上行GTC帧同步，并输出均衡延迟信息给所述控制通路单元，输出同步后的上行GTC帧数据给所述解扰模块；所述控制通路单元输出给所述突发定界模块的控制信息包含：控制所述突发定界模块所需的信息、控制所述突发帧头模块所需的信息、控制所述CRC_PLOAMu模块所需的信息、控制CRC_DBRu模块所需的信息、控制GEM解帧模块所需的信息、控制2.5G以太网子系统单元所需的信息；
所述解扰模块接受所述突发定界模块控制，完成所述解扰模块初始化；所述解扰模块接收所述突发定界模块输出的上行GTC帧数据进行解扰，解扰后的数据输出给所述突发帧头模块；所述解扰模块接收所述突发定界模块输出的控制信息缓存后输出给所述突发帧头模块；
所述突发帧头模块接受所述解扰模块控制，完成所述突发帧头模块初始化；所述突发帧头模块接收所述解扰模块输出的解扰后的GTC帧数据，完成上行GTC帧数据中BIP、ONU-ID、Ind字段的解析并上报给所述控制通路单元，输出不包含BIP、ONU-ID、Ind字段的上行GTC帧数据给所述CRC_PLOAMu模块；
所述CRC_PLOAMu模块接受所述突发帧头模块控制，完成所述CRC_PLOAMu模块初始化；所述CRC_PLOAMu模块接收所述突发帧头模块输出的上行GTC帧数据，根据所述突发帧头模块控制信息，如果有PLOAMu字段，则完成上行GTC帧数据中PLOAMu字段的解析并上报给所述控制通路单元，解析完成后的上行GTC帧数据输出给所述CRC_DBRu模块；如果没有PLOAMu字段，则直接将解析完成的上行GTC帧数据输出给所述CRC_DBRu模块；所述CRC_PLOAMu模块接收所述突发帧头模块控制信息；
所述CRC_DBRu模块接受所述CRC_PLOAMu模块控制，完成所述CRC_DBRu模块初始化；所述CRC_DBRu模块接收所述CRC_PLOAMu模块输出的上行GTC帧数据，根据所述CRC_PLOAMu模块控制信息，如果有DBRu字段，则完成上行GTC帧数据中DBRu字段的解析并上报给所述控制通路单元，解析完成后的上行GTC帧数据输出给所述GEM解帧模块；若不包含DBRu字段，则将解析完成后的上行GTC帧数据直接输出给所述GEM解帧模块；所述CRC_DBRu模块接收所述CRC_PLOAMu模块控制信息；
所述GEM解帧模块接受所述CRC_DBRu模块控制，完成所述GEM解帧模块初始化；所述GEM解帧模块接收所述CRC_DBRu模块输出的GEM帧数据，将解析出GEM帧帧头数据并上报给所述控制通路单元、所述2.5G以太网子系统单元，解析完后的GEM帧数据输出给所述2.5G以太网子系统单元；所述GEM解帧模块接收所述CRC_DBRu模块控制信息。
进一步地，所述2.5G以太网子系统单元包括：GEM重组模块、上行数据缓存模块、以太网帧发送逻辑模块、以太网MAC模块、以太网PHY模块以及以太网帧接收逻辑模块；
所述GEM重组模块接受所述GEM解帧模块控制，完成GEM帧重组；
所述上行数据缓存模块，用于上行管理数据缓存和上行业务数据缓存；所述上行数据缓存模块接收GEM重组后的数据，如果是管理数据，则缓存至所述上行管理数据缓存，所述处理器子系统单元在设定时刻接收所述上行管理数据缓存的数据；所述上行数据缓存模块接收所述GEM重组模块后的数据，如果是业务数据则缓存至所述上行业务数据缓存，所述以太网帧发送逻辑模块在设定时刻接收所述上行业务数据缓存的数据；
所述以太网帧发送逻辑模块接收所述上行业务数据缓存的数据，接收所述处理器子系统单元的管理数据，以数据帧为单位发送给所述以太网MAC模块；
所述以太网MAC模块接收以太网帧发送逻辑模块的数据，并转发给所述以太网PHY模块；所述以太网MAC模块接收所述以太网PHY模块的数据，并转发给所述以太网帧接收逻辑模块；
所述以太网PHY模块接收所述XG-PON ONU芯片数据，并转发给所述以太网MAC模块；所述以太网PHY模块接收所述以太网MAC模块数据，并转发给所述XG-PON ONU芯片；
所述以太网帧接收逻辑模块接收所述以太网MAC的数据，经所述以太网帧接收逻辑模块处理并缓存后，如果是管理数据则发送给所述处理器子系统单元，如果是业务数据则发送给所述下行链路缓存模块。
进一步地，所述控制通路单元包括：寄存器模块、下行控制通路模块以及上行控制通路模块；具体包括如下步骤：
步骤1、所述处理器子系统单元通过配置所述寄存器模块，完成初始化工作；所述下行控制通路模块接受所述寄存器模块控制，启动125us计数器；
步骤2、所述下行控制通路模块把125us定时器的信息以及Plen发送给所述上行控制通路模块；所述下行控制通路模块把下行GTC帧中PCBd域中PLOAMd、复帧计数器、Plen发送给所述下行链路数据通路单元；所述下行控制通路模块根据所述寄存器模块配置的信息以及125us定时器的信息，把生成BWmap的配置信息发送给所述处理器子系统单元；所述下行链路数据通路单元根据Plen从所述处理子系统获取下行GTC帧中BWmap，同时把获取的BWmap传递给所述上行控制通路模块，完成一帧下行GTC帧的控制；
步骤3、所述上行控制通路模块接受所述下行控制通路模块控制，根据Plen从所述处理器子系统单元接收BWmap并缓存，在接收完BWmap后，产生125us中断给处理器子系统单元；所述处理器子系统单元响应125us中断，开始准备下一个下行GTC帧所需的PLOAMd、Plen、下行管理数据；所述上行控制通路模块读出缓存的BWmap信息，产生上行链路数据通路单元定时信息、产生所述GPON OLT光模块复位信号、产生所述突发模式串行收发器单元中所述快速锁定电路模块复位信号；所述上行控制通路模块把BWmap信息传递给上行链路数据通路单元；所述上行控制通路模块检测SN请求、测距设定时间段内所述GPON OLT光模块是否有光信号，完成流氓ONU检测；所述上行控制通路模块接收上行链路数据通路单元输出的均衡延迟信息、BIP、PLOAMu、DBRu、GEM帧帧头信息，转发给所述处理器子系统单元，用于管理GPON ONU；
步骤4、所述寄存器模块接受所述处理器子系统单元配置，产生所述2.5G以太网子系统单元用于GEM重组的配置信息和标识下行数据为管理数据的配置信息；
步骤5、所述下行链路数据通路单元将工作状态反馈给所述下行控制通路模块；所述上行控制通路模块、所述2.5G以太网子系统单元、所述下行控制通路模块的工作状态反馈给所述寄存器模块，上述工作状态通过寄存器模块发送至所述处理器子系统单元。
进一步地，所述处理器子系统单元为软核处理器。
本发明具有如下优点：
(1)目前市面上GPON OLTMAC专用芯片需外部存储芯片配合，才能正常工作；本发明针对FTTR特定应用，采用FPGA片上RAM实现外部存储芯片功能，省去了外部存储芯片成本；
(2)目前市面上GPON OLTMAC专用芯片带有FEC编码、FEC解码、AES加密功能，而目前国内三大运营商对FTTR GPON OLT MAC并无FEC编码、FEC解码、AES加密要求；本发明针对FTTR特定应用，基于FPGA实现，可根据是否需要FEC编码、FEC解码、AES加密等功能，选择成本合适的FPGA实现，进一步降低系统成本和功耗；
(3)目前市面上GPON OLT MAC专用芯片一般支持128个GPON ONU，而目前国内三大运营商对FTTR GPON OLT MAC需求最大为32个GPON ONU；本发明针对FTTR特定应用，基于FPGA实现，可根据需求，实现灵活定制，同时根据GPON ONU需求的个数，选择成本合适的FPGA实现，进一步降低系统成本和功耗；
(4)目前市面上GPON OLTMAC专用芯片不能针对特定产家的GPON ONU定制私有消息格式；本发明基FPGA实现，可根据需求，实现灵活定制。
(5)目前市面上GPON OLTMAC专用芯片一般内部都有多核ARM CPU；本发明针对FTTR特定应用，基于FPGA实现，可根据需求，使用FPGA厂商免费软核处理器，实现灵活定制。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明一种基于FPGA的FTTR GPON OLT MAC装置的结构示意图；
图2为本发明一种基于FPGA的FTTR GPON OLT MAC装置的下行链路数据通路单元的结构示意图；
图3为本发明一种基于FPGA的FTTR GPON OLT MAC装置的突发式模式串行收发器单元的结构示意图；
图4为本发明一种基于FPGA的FTTR GPON OLT MAC装置的上行链路数据通路单元的结构示意图；
图5为本发明一种基于FPGA的FTTR GPON OLT MAC装置的2.5G以太网子系统单元的结构示意图；
图6为本发明一种基于FPGA的FTTR GPON OLT MAC装置的控制通路单元的结构示意图；
图7为本发明一种基于FPGA的FTTR GPON OLT MAC装置的处理器子系统单元的结构示意图。
具体实施方式
如图1所示，本发明公开了一种基于FPGA的FTTR GPON OLT MAC装置，包括：2.5G以太网子系统单元、下行链路数据通路单元、突发模式串行收发器单元、上行链路数据通路单元、控制通路单元、处理器子系统单元。
其中，所述突发模式串行收发器单元、所述GPON OLT光模块、所述上行链路数据通路单元接受所述控制通路单元的调遣：主要完成电信号到光信号转换、串行数据到并行数据转换、GTC解帧、GEM解帧。
其中，所述2.5G以太网子系统单元、所述下行链路数据通路单元、所述突发模式串行收发器单元接受所述控制通路单元的调遣：所述下行链路数据通路单元接收来自所述处理器子系统单元、所述2.5G以太网子系统单元的数据完成GEM组帧、GTC组帧；同时GTC组帧后的数据经所述突发模式串行收发器单元转成串行数据，经所述GPON OLT光模块完成电信号到光信号的转换。
其中，所述2.5G以太子系统接收所述上行链路数据通路单元的GEM解帧后的数据完成GEM重组模块，GEM重组模块后的数据如果是管理数据则发往所述处理器子系统单元，GEM重组模块后的数据如果是业务数据则发往所述XG-PON ONU芯片。
所述2.5G以太网子系统单元接收所述XG-PON ONU芯片数据，如果是管理数据则发往所述处理器子系统单元，如果是业务数据则发往所述下行链路数据通路单元。
所述2.5G以太网子系统单元接收所述处理器子系统单元管理数据，发往所述XG-PON ONU芯片。
其中，所述控制通路单元接受所述处理器子系统单元配置产生用于调度所述2.5G以太网子系统单元、所述下行链路数据通路单元、所述GPON OLT光模块、所述突发模式串行收发器单元、所述上行链路数据通路单元的控制信号。
其中，所述处理器子系统单元接受所述所述XG-PON ONU控制，控制所述控制通路单元，完成ONU激活、上行带宽分配、PLOAM消息交互、OMCI消息转发、错误处理等功能。
如图2所示，所述下行链路数据通路单元，包括：下行链路缓存模块、映射表模块、GEM组帧模块、PCBd模块、GTC组帧及BIP计算模块。
所述映射表模块由所述控制通路单元配置，配置内容由VLAN ID、GEMPort-ID、是否使能GEMPort-ID标志位构成，所述下行链路缓存模块在接收所述2.5G以太网子系统单元发送的业务数据时，用接收到的VLAN ID去查找对应的GEMPort-ID，如果匹配成功则输出匹配成功标识位且输出对应的GEMPort-ID，否则输出匹配失败标识位。
所述下行链路缓存模块由所述控制通路单元配置，接收所述处理器子系统单元的管理数据，缓存到所述下行链路缓存模块中；所述下行链路缓存模块接收所述2.5G以太网子系统单元的一帧业务数据，并用接收到的VLAN ID去查找所述映射表模块，如果查找成功，则缓存对应的GEMPort-ID、一帧业务数据，否则丢弃一帧业务数据；所述下行链路缓存模块缓存的数据输出给所述GEM组帧模块。
所述GEM组帧模块接受所述GTC组帧及BIP计算模块和所述下行链路缓存模块的控制，产生GEM帧的帧头信息，根据产生的GEM帧的帧头信息，读取下行链路缓存数据，完成GEM组帧。
所述GTC组帧及BIP计算模块接受所述PCBd模块的控制，产生一帧GTC组帧所需的GEM组帧控制信息给所述GEM组帧模块，读取所述GEM组帧模块的GEM帧数据，同时计算当前帧GTC组帧及下一帧GTC组帧所需的BIP，完成GTC组帧。
所述PCBd模块接受所述控制通路单元的控制，读取所述处理器子系统单元的BWmap信息，完成GTC组帧所需的PCBd信息输出给所述GTC组帧及BIP计算模块。
所述扰码模块接受所述GTC组帧及BIP计算模块完成扰码模块初始化，根据所述GTC组帧及BIP计算模块输出的GTC组帧数据，完成GTC组帧数据的扰码功能。
如图3所示，所述突发式模式串行收发器单元，包括：串行发送器模块、串行接收器模块、快速锁定电路模块、异步FIFO模块。
所述串行发送器模块接收所述下行链路数据通路单元数据，完成并行数据到串行数据的转换；所述串行收发器模块输出的155.52MHz的时钟分别输出给所述下行链路数据通路单元、所述异步FIFO模块、所述上行链路数据通路单元、所述控制通路单元使用。
所述串行接收器模块用5倍过采样接收所述GPON OLT光模块发送过来的串行数据，完成5倍过采样串行数据的并行数据输出。
所述快速锁定电路模块接收所述串行接收器模块的5倍并行过采样数据，完成5倍并行过采样数据的5倍并行下采样数据输出(处理流程是这样的：5倍过采样串行数据—>5倍过采样并行数据—>5倍下采样并行数据)；所述控制通路单元会在每个上行突发数据到来时复位所述快速锁定电路模块。
所述异步FIFO模块接收所述快速锁定电路模块输出的5倍并行下采样数据，把5倍并行下采样数据由所述串行接收器模块输出的时钟域同步到所述串行发送器模块输出的时钟域。
如图4所示，所述上行链路数据通路单元，包括：突发定界模块、解扰模块、突发帧头模块、CRC_PLOAMu模块、CRC_DBRu模块、GEM解帧模块。
所述突发定界模块接受所述控制通路单元控制，搜捕正确的上行GTC帧头，完成上行GTC帧同步，输出均衡延迟信息给所述控制通路单元，输出同步后的上行GTC帧数据给所述解扰模块。所述控制通路单元输出给所述突发定界模块的控制信息包含：控制所述突发定界模块所需的信息、控制所述突发帧头模块所需的信息、控制所述CRC_PLOAMu模块所需的信息、控制CRC_DBRu模块所需的信息、控制GEM解帧模块所需的信息、控制2.5G以太网子系统单元所需的信息；除了控制所述突发定界模块所需的信息外，控制其他模块的信息通过所述突发定界模块输出给所述解扰模块。
所述解扰模块接受所述突发定界模块控制，完成所述解扰模块初始化；所述解扰模块接收所述突发定界模块输出的上行GTC帧数据进行解扰，解扰后的数据输出给所述突发帧头模块；所述解扰模块接收所述突发定界模块输出的控制信息缓存后输出给所述突发帧头模块。
所述突发帧头模块接受所述解扰模块控制，完成所述突发帧头模块初始化；所述突发帧头模块接收所述解扰模块输出的解扰后的GTC帧数据，完成上行GTC帧数据中BIP、ONU-ID、Ind字段的解析并上报给所述控制通路单元，输出不包含BIP、ONU-ID、Ind字段的上行GTC帧数据给所述CRC_PLOAMu模块；所述突发帧头模块接收所述解扰模块控制信息，除了控制所述突发帧头模块所需的信息外，控制其他模块的信息通过所述突发帧头模块输出给所述CRC_PLOAMu模块。
所述CRC_PLOAMu模块接受所述突发帧头模块控制，完成所述CRC_PLOAMu模块初始化；所述CRC_PLOAMu模块接收所述突发帧头模块输出的上行GTC帧数据，根据所述突发帧头模块控制信息，如果有PLOAMu字段，则完成上行GTC帧数据中PLOAMu字段的解析并上报给所述控制通路单元，解析完后的上行GTC帧数据(不包含PLAOMu字段，没有PLOAMu字段，根据所述CRC_PLOAMu模块接收所述突发帧头模块控制信息来指示)输出给所述CRC_DBRu模块；所述CRC_PLOAMu模块接收所述突发帧头模块控制信息，除了控制所述CRC_PLOAMu模块所需的信息外，控制其他模块的信息通过所述CRC_PLOAMu模块输出给所述CRC_DBRu模块。
所述CRC_DBRu模块接受所述CRC_PLOAMu模块控制，完成所述CRC_DBRu模块初始化；所述CRC_DBRu模块接收所述CRC_PLOAMu模块输出的上行GTC帧数据，根据所述CRC_PLOAMu模块控制信息，如果有DBRu字段，则完成上行GTC帧数据中DBRu字段的解析并上报给所述控制通路单元，解析完后的上行GTC帧数据(不包含DBRu字段，没有DBRu字段，根据所述CRC_DBRu模块接收所述CRC_PLOAMu模块控制信息来指示)输出给所述GEM解帧模块；所述CRC_DBRu模块接收所述CRC_PLOAMu模块控制信息，除了控制所述CRC_DBRu模块所需的信息外，控制其他模块的信息通过所述CRC_DBRu模块输出给所述GEM解帧模块。
所述GEM解帧模块接受所述CRC_DBRu模块控制，完成所述GEM解帧模块初始化；所述GEM解帧模块接收所述CRC_DBRu模块输出的GEM帧数据，解析出GEM帧帧头数据并上报给所述控制通路单元、所述2.5G以太网子系统单元，解析完后的GEM帧数据输出给所述2.5G以太网子系统单元；所述GEM解帧模块接收所述CRC_DBRu模块控制信息，除了控制所述GEM解帧模块所需的信息外，控制其他模块的信息通过所述GEM解帧模块输出给所述2.5G以太网子系统单元。
如图5所示，所述2.5G以太网子系统单元，包括：GEM重组模块、上行数据缓存模块、以太网帧发送逻辑模块、以太网MAC模块、以太网PHY模块、以太网帧接收逻辑模块。
所述GEM重组模块接受所述GEM解帧模块控制，完成GEM帧重组功能。
所述上行数据缓存模块，包括上行管理数据缓存、上行业务数据缓存。所述上行数据缓存模块接收GEM重组后的数据，如果是管理数据则缓存至所述上行管理数据缓存，所述处理器子系统单元会在适当时刻接收所述上行管理数据缓存的数据。所述上行数据缓存模块接收所述GEM重组模块后的数据，如果是业务数据则缓存至所述上行业务数据缓存，所述以太网帧发送逻辑模块会在适当时刻接收所述上行业务数据缓存的数据。
所述以太网帧发送逻辑模块接收所述上行业务数据缓存的数据，接收所述处理器子系统单元的管理数据，按公平调度原则且以数据帧为单位发送给所述以太网MAC模块。
所述以太网MAC模块接收以太网帧发送逻辑模块数据发送给所述以太网PHY模块；所述以太网MAC模块接收所述以太网PHY模块的数据发送给所述以太网帧接收逻辑模块。
所述以太网PHY模块接收所述XG-PON ONU芯片数据发送给所述以太网MAC模块；所述以太网PHY模块接收所述以太网MAC模块数据发送给所述XG-PON ONU芯片。
所述以太网帧接收逻辑模块接收所述以太网MAC数据，经所述以太网帧接收逻辑模块处理并缓存后，如果是管理数据则发送给所述处理器子系统单元，如果是业务数据则发送给所述下行链路缓存模块。
如图6所示，所述控制通路单元，包括：寄存器模块、下行控制通路模块、上行控制通路模块。所述控制通路单元工作流程为：
(1)所述处理器子系统单元完成初始化工作；所述处理器子系统单元通过配置所述寄存器模块，完成初始化工作；所述下行控制通路模块接受所述寄存器模块控制，启动125us计数器；
(2)所述下行控制通路模块把125us定时信息、Plen发送给所述上行控制通路模块；所述下行控制通路模块把下行GTC帧中PCBd域中PLOAMd、复帧计数器、Plen发送给所述下行链路数据通路单元；所述下行控制通路模块根据所述寄存器模块配置的信息、根据125us定时信息，把生成BWmap的配置信息发送给所述处理器子系统单元；所述下行链路数据通路单元根据Plen从所述处理子系统获取下行GTC帧中BWmap，同时把获取的BWmap传递给所述上行控制通路模块，完成一帧下行GTC帧的控制；
(3)所述上行控制通路模块接受所述下行控制通路模块控制，根据Plen从所述处理器子系统单元接收BWmap并缓存，在接收完BWmap后，产生125us中断给处理器子系统单元；所述处理器子系统单元响应125us中断，开始准备下一个下行GTC帧所需的PLOAMd、Plen、下行管理数据；Plen指有多少个BWmap信息。所述上行控制通路模块读出缓存的BWmap信息，产生上行链路数据通路单元定时信息、产生所述GPON OLT光模块复位信号、产生所述突发模式串行收发器单元中所述快速锁定电路模块复位信号；所述上行控制通路模块把BWmap信息传递给上行链路数据通路单元；所述上行控制通路模块检测SN请求、测距设定时间段内所述GPON OLT光模块是否有光信号，完成流氓ONU检测；所述上行控制通路模块接收上行链路数据通路单元输出的均衡延迟信息、BIP、PLOAMu、DBRu、GEM帧帧头信息，转发给所述处理器子系统单元，用于所述FTTR GPON OLT MAC管理GPON ONU；
(4)所述寄存器模块接受所述处理器子系统单元配置，产生所述2.5G以太网子系统单元用于GEM重组模块的配置信息和标识下行数据为管理数据的配置信息；
(5)所述下行链路数据通路单元工作状态反馈给所述下行控制通路模块；所述上行控制通路模块、所述2.5G以太网子系统单元、所述下行控制通路模块的工作状态反馈给所述寄存器模块，这些状态通过寄存器模块被所述处理器子系统单元获取，用于管理所述FTTR GPON OLT MAC。
如图7所示，所述处理器子系统单元为软核处理器，所述软核处理器为现有市场购买，所述软核处理器上设有片上缓存、软核处理器与XG-PON ONU芯片交互数据接口、下行管理数据接口、上行控制通路模块数据上报接口、中断接口、寄存器接口。
所述上行控制通路模块数据上报接口接收所述控制通路单元输出的均衡延迟信息、上行BIP信息、PLOAMu信息、DBRu信息，转发给所述软核处理器，用于所述FTTR GPON OLTMAC管理GPON ONU。
所述中断接口除了接收所述控制通路单元输出的125us中断、异常中断，还接收所述上行控制通路模块数据上报接口输出的中断、所述下行管理数据接口输出的中断、所述软核处理器与XG-PON ONU芯片交互数据接口输出的中断。
所述寄存器接口通过所述软核处理器配置所述控制通路单元中所述寄存器模块并可读取相应寄存器值。
所述BWmap接口接受所述控制通路单元控制，生成相应的下行GTC帧中BWmap数据，供所述PCBd模块读取。
所述片上缓存用于所述软核处理器运行C代码提供环境。
所述软核处理器与XG-PON ONU芯片交互数据接口用于接收所述2.5G以太网子系统下行管理数据，并转发到所述软核处理器；所述软核处理器与XG-PON ONU芯片交互数据接口用于接收所述软核处理器上行管理数据，并转发到所述2.5G以太网子系统。
所述下行管理数据接口用于接收所述软核处理器下行管理数据，并转发到所述下行链路缓存模块。
所述软核处理器实现如下功能：
(1)软核与XG-PON ONU芯片交互数据接口；
(2)接收所述2.5G以太网子系统单元的上行管理数据；
(3)发送下行管理数据到所述下行链路缓存模块；
(4)上行带宽控制；
(5)PLOAM消息处理；
(6)GPON OLT光模块管理；
(7)GPON ONU激活；
(8)GPON网络互通功能；
(9)错误和告警监测。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (7)

1.一种基于FPGA的FTTR GPON OLT MAC装置，用于连接GPONOLT光模块以及XG-PONONU芯片，其特征在于，包括：2.5G以太网子系统单元、下行链路数据通路单元、突发模式串行收发器单元、上行链路数据通路单元、控制通路单元以及处理器子系统单元；
所述突发模式串行收发器单元、GPON OLT光模块以及上行链路数据通路单元接受所述控制通路单元的调遣：用于完成电信号到光信号转换、串行数据到并行数据转换、GTC解帧以及GEM解帧；
所述2.5G以太网子系统单元、所述下行链路数据通路单元、所述突发模式串行收发器单元接受所述控制通路单元的调遣：所述下行链路数据通路单元接收来自所述处理器子系统单元以及所述2.5G以太网子系统单元的数据，完成GEM组帧和GTC组帧；同时GTC组帧后的数据经所述突发模式串行收发器单元转成串行数据，经所述GPON OLT光模块完成电信号到光信号的转换；
所述2.5G以太子系统接收所述上行链路数据通路单元GEM解帧后的数据，完成GEM重组，若GEM重组后的数据是管理数据，则发往所述处理器子系统单元；若GEM重组后的数据是业务数据，则发往所述XG-PON ONU芯片；
所述2.5G以太网子系统单元接收所述XG-PON ONU芯片的数据，若所述XG-PON ONU芯片的数据是管理数据则发往所述处理器子系统单元，若所述XG-PON ONU芯片的数据是业务数据则发往所述下行链路数据通路单元；
所述2.5G以太网子系统单元接收所述处理器子系统单元的管理数据，发往所述XG-PONONU芯片；
所述控制通路单元接受所述处理器子系统单元配置产生用于调度所述2.5G以太网子系统单元、下行链路数据通路单元、GPON OLT光模块、突发模式串行收发器单元以及上行链路数据通路单元的控制信号；
所述XG-PON ONU芯片通过处理器子系统单元控制所述控制通路单元。
2.根据权利要求1所述的一种基于FPGA的FTTR GPON OLT MAC装置，其特征在于，所述下行链路数据通路单元包括：下行链路缓存模块、映射表模块、GEM组帧模块、PCBd模块和GTC组帧及BIP计算模块；
所述映射表模块由所述控制通路单元配置，所述配置的内容包括：VLAN ID、GEMPort-ID以及是否使能GEMPort-ID标志位，所述下行链路缓存模块在接收所述2.5G以太网子系统单元发送的业务数据时，用接收到的VLAN ID去查找对应的GEMPort-ID，如果匹配成功，则输出匹配成功标识位且输出对应的GEMPort-ID；否则输出匹配失败标识位；
所述下行链路缓存模块由所述控制通路单元配置，用于接收所述处理器子系统单元的管理数据，缓存到所述下行链路缓存模块中；所述下行链路缓存模块接收所述2.5G以太网子系统单元的一帧业务数据，并用接收到的VLAN ID去所述映射表模块进行查找，如果查找成功，则缓存对应的GEMPort-ID、一帧业务数据；否则丢弃一帧业务数据；所述下行链路缓存模块将缓存的数据输出给所述GEM组帧模块；
所述GEM组帧模块接受所述GTC组帧及BIP计算模块和所述下行链路缓存模块的控制，产生GEM帧的帧头信息，根据产生的GEM帧的帧头信息，读取下行链路缓存数据，完成GEM组帧；
所述GTC组帧及BIP计算模块接受所述PCBd模块的控制，产生一帧GTC组帧所需的GEM组帧控制信息给所述GEM组帧模块，读取所述GEM组帧模块的GEM帧数据，同时计算当前帧GTC组帧及下一帧GTC组帧所需的BIP，完成GTC组帧；
所述PCBd模块接受所述控制通路单元的控制，读取所述处理器子系统单元的BWmap信息，完成GTC组帧所需的PCBd信息输出给所述GTC组帧及BIP计算模块；
所述扰码模块接受所述GTC组帧及BIP计算模块完成扰码模块初始化，根据所述GTC组帧及BIP计算模块输出的GTC组帧数据，完成GTC组帧数据的扰码功能。
3.根据权利要求1所述的一种基于FPGA的FTTR GPON OLT MAC装置，其特征在于，所述突发式模式串行收发器包括：串行发送器模块、串行接收器模块、快速锁定电路模块以及异步FIFO模块；
所述串行发送器模块接收所述下行链路数据通路单元的数据，完成并行数据到串行数据的转换；所述串行收发器模块输出的155.52MHz的时钟分别输出给所述下行链路数据通路单元、所述异步FIFO模块、所述上行链路数据通路单元以及所述控制通路单元使用；
所述串行接收器模块用5倍过采样接收所述GPON OLT光模块发送过来的串行数据，完成5倍过采样串行数据的并行数据输出；
所述快速锁定电路模块接收所述串行接收器模块的5倍并行过采样数据，完成5倍并行过采样数据的5倍并行下采样数据输出；所述控制通路单元在每个上行突发数据到来时复位所述快速锁定电路模块；
所述异步FIFO模块接收所述快速锁定电路模块输出的5倍并行下采样数据，把5倍并行下采样数据由所述串行接收器模块输出的时钟域同步到所述串行发送器模块输出的时钟域。
4.根据权利要求1所述的一种基于FPGA的FTTR GPON OLT MAC装置，其特征在于，所述上行链路数据通路单元包括：突发定界模块、解扰模块、突发帧头模块、CRC_PLOAMu模块、CRC_DBRu模块以及GEM解帧模块；
所述突发定界模块接受所述控制通路单元控制，搜捕正确的上行GTC帧头，完成上行GTC帧同步，并输出均衡延迟信息给所述控制通路单元，输出同步后的上行GTC帧数据给所述解扰模块；所述控制通路单元输出给所述突发定界模块的控制信息包含：控制所述突发定界模块所需的信息、控制所述突发帧头模块所需的信息、控制所述CRC_PLOAMu模块所需的信息、控制CRC_DBRu模块所需的信息、控制GEM解帧模块所需的信息、控制2.5G以太网子系统单元所需的信息；
所述解扰模块接受所述突发定界模块控制，完成所述解扰模块初始化；所述解扰模块接收所述突发定界模块输出的上行GTC帧数据进行解扰，解扰后的数据输出给所述突发帧头模块；所述解扰模块接收所述突发定界模块输出的控制信息缓存后输出给所述突发帧头模块；
所述突发帧头模块接受所述解扰模块控制，完成所述突发帧头模块初始化；所述突发帧头模块接收所述解扰模块输出的解扰后的GTC帧数据，完成上行GTC帧数据中BIP、ONU-ID、Ind字段的解析并上报给所述控制通路单元，输出不包含BIP、ONU-ID、Ind字段的上行GTC帧数据给所述CRC_PLOAMu模块；
所述CRC_PLOAMu模块接受所述突发帧头模块控制，完成所述CRC_PLOAMu模块初始化；所述CRC_PLOAMu模块接收所述突发帧头模块输出的上行GTC帧数据，根据所述突发帧头模块控制信息，如果有PLOAMu字段，则完成上行GTC帧数据中PLOAMu字段的解析并上报给所述控制通路单元，解析完成后的上行GTC帧数据输出给所述CRC_DBRu模块；如果没有PLOAMu字段，则直接将解析完成的上行GTC帧数据输出给所述CRC_DBRu模块；所述CRC_PLOAMu模块接收所述突发帧头模块控制信息；
所述CRC_DBRu模块接受所述CRC_PLOAMu模块控制，完成所述CRC_DBRu模块初始化；所述CRC_DBRu模块接收所述CRC_PLOAMu模块输出的上行GTC帧数据，根据所述CRC_PLOAMu模块控制信息，如果有DBRu字段，则完成上行GTC帧数据中DBRu字段的解析并上报给所述控制通路单元，解析完成后的上行GTC帧数据输出给所述GEM解帧模块；若不包含DBRu字段，则将解析完成后的上行GTC帧数据直接输出给所述GEM解帧模块；所述CRC_DBRu模块接收所述CRC_PLOAMu模块控制信息；
所述GEM解帧模块接受所述CRC_DBRu模块控制，完成所述GEM解帧模块初始化；所述GEM解帧模块接收所述CRC_DBRu模块输出的GEM帧数据，将解析出GEM帧帧头数据并上报给所述控制通路单元、所述2.5G以太网子系统单元，解析完后的GEM帧数据输出给所述2.5G以太网子系统单元；所述GEM解帧模块接收所述CRC_DBRu模块控制信息。
5.根据权利要求1所述的一种基于FPGA的FTTR GPON OLT MAC装置，其特征在于，所述2.5G以太网子系统单元包括：GEM重组模块、上行数据缓存模块、以太网帧发送逻辑模块、以太网MAC模块、以太网PHY模块以及以太网帧接收逻辑模块；
所述GEM重组模块接受所述GEM解帧模块控制，完成GEM帧重组；
所述上行数据缓存模块，用于上行管理数据缓存和上行业务数据缓存；所述上行数据缓存模块接收GEM重组后的数据，如果是管理数据，则缓存至所述上行管理数据缓存，所述处理器子系统单元在设定时刻接收所述上行管理数据缓存的数据；所述上行数据缓存模块接收所述GEM重组模块后的数据，如果是业务数据则缓存至所述上行业务数据缓存，所述以太网帧发送逻辑模块在设定时刻接收所述上行业务数据缓存的数据；
所述以太网帧发送逻辑模块接收所述上行业务数据缓存的数据，接收所述处理器子系统单元的管理数据，以数据帧为单位发送给所述以太网MAC模块；
所述以太网MAC模块接收以太网帧发送逻辑模块的数据，并转发给所述以太网PHY模块；所述以太网MAC模块接收所述以太网PHY模块的数据，并转发给所述以太网帧接收逻辑模块；
所述以太网PHY模块接收所述XG-PON ONU芯片数据，并转发给所述以太网MAC模块；所述以太网PHY模块接收所述以太网MAC模块数据，并转发给所述XG-PON ONU芯片；
所述以太网帧接收逻辑模块接收所述以太网MAC的数据，经所述以太网帧接收逻辑模块处理并缓存后，如果是管理数据则发送给所述处理器子系统单元，如果是业务数据则发送给所述下行链路缓存模块。
6.根据权利要求1所述的一种基于FPGA的FTTR GPON OLT MAC装置，其特征在于，所述控制通路单元包括：寄存器模块、下行控制通路模块以及上行控制通路模块；具体包括如下步骤：
步骤1、所述处理器子系统单元通过配置所述寄存器模块，完成初始化工作；所述下行控制通路模块接受所述寄存器模块控制，启动125us计数器；
步骤2、所述下行控制通路模块把125us定时器的信息以及Plen发送给所述上行控制通路模块；所述下行控制通路模块把下行GTC帧中PCBd域中PLOAMd、复帧计数器、Plen发送给所述下行链路数据通路单元；所述下行控制通路模块根据所述寄存器模块配置的信息以及125us定时器的信息，把生成BWmap的配置信息发送给所述处理器子系统单元；所述下行链路数据通路单元根据Plen从所述处理子系统获取下行GTC帧中BWmap，同时把获取的BWmap传递给所述上行控制通路模块，完成一帧下行GTC帧的控制；
步骤3、所述上行控制通路模块接受所述下行控制通路模块控制，根据Plen从所述处理器子系统单元接收BWmap并缓存，在接收完BWmap后，产生125us中断给处理器子系统单元；所述处理器子系统单元响应125us中断，开始准备下一个下行GTC帧所需的PLOAMd、Plen、下行管理数据；所述上行控制通路模块读出缓存的BWmap信息，产生上行链路数据通路单元定时信息、产生所述GPON OLT光模块复位信号、产生所述突发模式串行收发器单元中所述快速锁定电路模块复位信号；所述上行控制通路模块把BWmap信息传递给上行链路数据通路单元；所述上行控制通路模块检测SN请求、测距设定时间段内所述GPON OLT光模块是否有光信号，完成流氓ONU检测；所述上行控制通路模块接收上行链路数据通路单元输出的均衡延迟信息、BIP、PLOAMu、DBRu、GEM帧帧头信息，转发给所述处理器子系统单元，用于管理GPON ONU；
步骤4、所述寄存器模块接受所述处理器子系统单元配置，产生所述2.5G以太网子系统单元用于GEM重组的配置信息和标识下行数据为管理数据的配置信息；
步骤5、所述下行链路数据通路单元将工作状态反馈给所述下行控制通路模块；所述上行控制通路模块、所述2.5G以太网子系统单元、所述下行控制通路模块的工作状态反馈给所述寄存器模块，上述工作状态通过寄存器模块发送至所述处理器子系统单元。
7.根据权利要求1所述的一种基于FPGA的FTTR GPON OLT MAC装置，其特征在于，所述处理器子系统单元为软核处理器。
CN202311309651.4A 2023-10-11 2023-10-11 一种基于fpga的fttr gpon olt mac装置 Pending CN117440270A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311309651.4A CN117440270A (zh) 2023-10-11 2023-10-11 一种基于fpga的fttr gpon olt mac装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311309651.4A CN117440270A (zh) 2023-10-11 2023-10-11 一种基于fpga的fttr gpon olt mac装置

Publications (1)

Publication Number Publication Date
CN117440270A true CN117440270A (zh) 2024-01-23

Family

ID=89547219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311309651.4A Pending CN117440270A (zh) 2023-10-11 2023-10-11 一种基于fpga的fttr gpon olt mac装置

Country Status (1)

Country Link
CN (1) CN117440270A (zh)

Similar Documents

Publication Publication Date Title
US8335235B2 (en) Methods and apparatus for extending MAC control message in EPON
EP2944052B1 (en) Downstream burst transmission in passive optical networks
US8842991B2 (en) Method of providing end-to end connection in a unified optical and coaxial network
JP5210959B2 (ja) 光受動網システム、および、その運用方法
US7983308B1 (en) Method and apparatus for data frame synchronization
EP2245773B1 (en) Protected passive optical communications system
US8718087B1 (en) Processing architecture for passive optical network
US9793993B2 (en) Method and apparatus of delivering upstream data in ethernet passive optical network over coaxial network
US9112612B2 (en) Relay device, station-side optical communication device, communication system, and bandwidth allocation method
US20110085799A1 (en) Optical communication system and communication bandwidth control method
KR20120024735A (ko) 스케줄링된 페이로드 수신에 기초한 광학 네트워크 유닛들의 에너지?효율적 동작을 위한 시스템 및 방법
JP6966700B2 (ja) 通信装置、通信方法及び通信プログラム
KR20140005825A (ko) Siepon 프로토콜을 통한 에너지 효율적 이더넷 파워 관리
WO2021044474A1 (ja) 通信装置及び通信方法
KR101357646B1 (ko) 통합형 수동광네트워크 맥 처리장치 및 그를 이용한 통합형 수동광네트워크 광라인종단 시스템
JP6712198B2 (ja) 通信装置、通信方法及び通信プログラム
EP2562947B1 (en) Method, apparatus and system for passive optical network communication
CN117440270A (zh) 一种基于fpga的fttr gpon olt mac装置
JP6805097B2 (ja) リソース確保装置、リソース確保方法及びコンピュータプログラム
JP2009171434A (ja) Ａｓｏｎシステムとこれに使用する光スイッチ装置及び局側装置
WO2021024498A1 (ja) 設定装置及び設定方法
JP6845712B2 (ja) 通信装置、切替方法及びコンピュータプログラム
JP5071693B2 (ja) 通信装置、通信システムおよび通信速度切り替え方法
WO2024041160A1 (zh) 一种光功率的检测方法及装置
JP7447693B2 (ja) 宅側装置、通信装置、ｐｏｎシステム、及び電源断の通知方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication