CN117438413A - 嵌入电路载体的模块化功率器件封装 - Google Patents

嵌入电路载体的模块化功率器件封装 Download PDF

Info

Publication number
CN117438413A
CN117438413A CN202310897040.XA CN202310897040A CN117438413A CN 117438413 A CN117438413 A CN 117438413A CN 202310897040 A CN202310897040 A CN 202310897040A CN 117438413 A CN117438413 A CN 117438413A
Authority
CN
China
Prior art keywords
power stage
inlays
terminals
power
inlay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310897040.XA
Other languages
English (en)
Inventor
A·凯斯勒
赵应山
D·克拉韦特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN117438413A publication Critical patent/CN117438413A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33571—Half-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种功率半导体模块装置，包括：电路载体，包括电绝缘衬底和设置在所述电绝缘衬底的上侧上的上金属化层；以及多个功率级嵌体，均包括第一晶体管管芯和第二晶体管管芯以及被配置为控制所述第一晶体管管芯和所述第二晶体管芯的开关的驱动器管芯。所述功率级嵌体中的每个功率级嵌体是模块化单元，所述模块化单元包括电连接到所述第一晶体管管芯和所述第二晶体管管芯以及所述驱动器管芯的端子。所述功率级嵌体中的每个功率级嵌体嵌入在所述电绝缘衬底内。所述上金属化层包括导电连接器，所述导电连接器在所述功率级嵌体之上延伸并与所述功率级嵌体中的每个功率级嵌体的所述端子连接。

Description

嵌入电路载体的模块化功率器件封装
背景技术
诸如汽车和工业应用的许多应用使用半桥和全桥电路作为功率转换器件。半桥和全桥电路包括通过快速导通和关断来执行功率转换的功率开关器件。希望以小的面积覆盖区和鲁棒的电互连来改善功率转换电路中的性能参数，例如功率损失、电流密度、功耗。传统的半导体封装解决方案已经达到了这些性能参数的物理极限。需要提供高性能的功率转换器件解决方案。
发明内容
公开了一种功率半导体模块装置。根据实施例，功率半导体模块装置包括：电路载体，包括电绝缘衬底和设置在所述电绝缘衬底的上侧上的上金属化层；以及多个功率级嵌体，均包括第一晶体管管芯和第二晶体管管芯以及被配置为控制所述第一晶体管管芯和所述第二晶体管芯的开关的驱动器管芯，其中，所述功率级嵌体中的每个功率级嵌体是模块化单元，所述模块化单元包括电连接到所述第一晶体管管芯和所述第二晶体管管芯以及所述驱动器管芯的端子，其中，所述功率级嵌体中的每个功率级嵌体嵌入在所述电绝缘衬底内，并且其中，所述上金属化层包括导电连接器，所述导电连接器在所述功率级嵌体之上延伸并与所述功率级嵌体中的每个功率级嵌体的所述端子连接。
公开了一种产生功率半导体模块装置的方法。根据实施例，所述方法包括：提供多个功率级嵌体，所述多个功率级嵌体均包括第一晶体管管芯和第二晶体管管芯以及被配置为控制所述第一晶体管管芯和所述第二晶体管管芯的开关的驱动器管芯；以及在电绝缘衬底内嵌入所述功率级嵌体中的每个功率级嵌体；在所述电绝缘衬底的上侧上形成上金属化层，其中，所述功率级嵌体中的每个功率级嵌体是模块化单元，所述模块化单元包括电连接到所述第一晶体管管芯和所述第二晶体管管芯以及所述驱动器管芯的端子，并且其中，所述上金属化层包括导电连接器，所述导电连接器在所述功率级嵌体之上延伸并与所述功率级嵌体中的每个功率级嵌体的所述端子连接。
附图说明
附图的要素不一定要相对于彼此成比例。相似的附图标记表示对应的类似部件。各种示出的实施例的特征可以组合，除非它们彼此排斥。实施例在附图中描绘并且在下面的描述中详细描述。
图1示出了根据实施例的功率级嵌体。
图2示出了根据实施例的具有嵌入在电路载体内的多个功率级嵌体的功率半导体模块装置。
图3A和3B示出了根据实施例的用于形成具有嵌入其中的功率级嵌体的电路载体的所选方法步骤。
图4A和4B示出了根据实施例的用于形成具有嵌入其中的功率级嵌体的电路载体的所选方法步骤。
图5A、5B和5C示出了根据实施例的用于形成具有嵌入其中的功率级嵌体的电路载体的所选方法步骤。
图6A、6B和6C示出了根据实施例的用于在电路载体内嵌入功率级嵌体的所选方法步骤。
图7A、7B和7C示出了根据实施例的用于在电路载体内嵌入功率级嵌体的所选方法步骤。
具体实施方式
本文描述包括嵌入在电路载体内的多个功率级嵌体的功率半导体模块装置的实施例。功率级嵌体是模块化器件，可组装成大组，大组包括例如一起四个、八个、十六个、三十二个等功率级嵌体。每个功率级嵌体可以是集成功率转换电路，诸如集成半桥或全桥电路。功率级嵌体可以通过各种不同的技术嵌入电路载体内，其可以包括在功率级嵌体周围形成电介质树脂和在电介质树脂之上形成金属化部。功率级嵌体布置为允许垂直电流流动和器件的上侧的I/O端子的电可接近性。这种布置允许在多层组件中实现最佳空间效率和垂直电流流动。
参考图1，功率级嵌体100包括第一和第二晶体管管芯102、104。例如，第一和第二晶体管管芯102、104可以被配置为分立开关器件，例如MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)和HEMT(高电子迁移率晶体管)。根据实施例，第一和第二晶体管管芯102、104均被配置为分立功率晶体管，其额定值被设定为适应至少100V(伏特)、至少600V、至少1200V或更大的电压和/或额定值被设定为适应至少1A(安培)、至少10A、至少50A、至少100A或更大的电流。第一和第二晶体管管芯102、104可以以任何器件技术形成，并且可以包括IV半导体材料，例如硅、硅锗、碳化硅等，和/或III-V型半导体材料，例如氮化镓、砷化镓等。根据实施例，第一和第二晶体管管芯102、104被配置为在相应的半导体管芯的主表面和后表面之间沿垂直方向传导电流的垂直器件。为此，第一和第二晶体管管芯102、104均包括设置在相应的半导体管芯的主表面上的第一负载端子106和设置在后表面上的第二负载端子108。第一和第二负载端子106、108是器件的电压阻断端子，例如，在MOSFET的情况下是源极和漏极端子，在IGBT的情况下是集电极和发射极端子等。第一和第二晶体管管芯102、104还均包括设置在相应的半导体管芯的主表面上的栅极端子110。如所示，第一和第二晶体管管芯102、104的取向相反，使得这些管芯的主表面和后表面彼此面向相反的方向。
功率级嵌体100还包括驱动器管芯112，驱动器管芯112被配置为控制第一和第二晶体管管芯102、104的开关操作。例如，驱动器管芯112可以是逻辑器件，诸如硅基集成电路。驱动器管芯112包括多个I/O(输入/输出)端子114，多个I/O(输入/输出)端子114设置在驱动器管芯112的主表面上，该主表面面向功率级嵌体100的主表面或上表面。
根据实施例，功率级嵌体100被配置为集成半桥电路。半桥电路指在功率转换电路中使用的一种电路拓扑，诸如DC到DC转换器、DC到AC转换器等。半桥电路包括与低侧开关串联的高侧开关。高侧开关的一个负载端子(例如，漏极)连接到第一DC电压(例如，正电位)，低侧开关的一个负载端子(例如，源极)连接到第二DC电压(例如，负电位或地)，并且其余两个负载端子(例如高侧开关的源极和低侧开关的漏极)连接在一起，形成半桥电路的输出。高侧开关和低侧开关的控制端子(例如，栅极端子)可以根据功率控制方案(例如，脉宽调制)进行开关，以在半桥电路的输出处产生期望的电压和频率。在其中功率级嵌体100被配置为集成半桥电路的实施例中，第一晶体管管芯102是半桥电路的高侧开关，第二晶体管管芯104是半桥电路的低侧开关，并且驱动器管芯112被配置为使用功率控制方案控制第一和第二晶体管管芯102、104的开关。
根据实施例，功率级嵌体100是叠层器件。叠层器件是指一种半导体封装类型，其中多个电介质材料组成层层压在彼此的顶上。第一和第二晶体管管芯102、104和驱动器管芯112嵌入在功率级嵌体100的层压电介质衬底部分内。功率级嵌体100可以包括芯叠层116，该芯叠层116可以由例如诸如FR-4、FR-5、CEM-4的预预浸料材料形成。第一和第二晶体管管芯102、104和驱动器管芯112可以布置在芯叠层116中的开口内，并由诸如双马来酰亚胺三嗪(BT)树脂的树脂118包封。附加组成叠层可由例如预浸料材料和/或树脂材料提供。功率级嵌体100包括形成在每个组成叠层上的多个结构化金属化层。在这些金属化层中包括第一金属化层120和第二金属化层122，第一金属化层120在叠层衬底的主侧或上侧处形成最外层，第二金属化层122在叠层衬底的后侧或下侧处形成最外层。这些金属化层中的每层包括导电金属，诸如铜(Cu)、铝(Al)、镍(Ni)、银(Ag)、钯(Pd)、金(Au)等，以及其合金或组合。各种金属化层之间的垂直连接可以由过孔124提供。过孔124可以包括导电金属，诸如铜、铝、钨、镍等，以及其合金或组合。例如，可以在第一和/或第二金属化层120、122的外表面上提供诸如ENEPIG(化学镀镍-化学镀钯-浸没金)层的表面镀层，以增强附着力和/或提供防腐。功率级嵌体100还可以包括设置在第一和/或第二金属化层120、122的结构化区域之间的阻焊剂，诸如聚合物材料。
功率级嵌体100的端子包括形成在第一金属化层120中的一组上表面端子。特别是，功率级嵌体100包括电连接到驱动器管芯112的I/O端子114的多个上I/O端子126。上表面端子还包括设置在功率级嵌体100的上侧的上电压供应端子128。上电压供应端子128电连接到来自第一和第二晶体管管芯102、104的负载端子。功率级嵌体100包括通孔连接，通孔连接将上电压供应端子128电连接到来自第一和第二晶体管管芯102、104的背对相应的功率级嵌体100的上侧的负载端子。特别是，上电压供应端子128可以包括电连接至第二晶体管管芯104的第一负载端子106的参考电位端子(例如，GND或负电位)(如图1的横截面图所示)和电连接至第一晶体管管芯102的第一负载端子106的输入电压端子(例如，相对于地的正电位)(在图1所示的不同横截面视图中)。另外，功率级嵌体100包括上开关节点端子130。上开关节点端子130可以对应于半桥电路的输出端子。
功率级嵌体100的端子还可以包括形成在第二金属化层122中的一组下表面端子。根据实施例，下表面端子包括形成在第二金属化层122中的多个下I/O端子132。下I/O端子132可以提供到每个上I/O端子126的对应连接，其中过孔124提供穿过功率级嵌体100的垂直连接。下表面端子还可以包括连接上电压供应端子128的下电压供应端子134。
参考图2，示出了包括电路载体202和嵌入在电路载体202内的功率级嵌体100的功率半导体模块装置200。电路载体202包括电绝缘衬底和设置在电绝缘衬底的上侧上的上金属化层204。电路载体202可以以与PCB(印刷电路板)类似的方式构造。电绝缘衬底可以包括叠层材料(诸如FR-4、FR-5、CEM-4等)或树脂材料(诸如双马来酰亚胺三嗪(bismaleimidetrazine，BT)树脂)。上金属化层204可由诸如铜(Cu)、铝(Al)、镍(Ni)、银(Ag)、钯(Pd)、金(Au)的金属以及其合金或组合形成。
每个功率级嵌体100嵌入在电路载体202的电绝缘衬底内。下面将进一步详细描述用于嵌入功率级嵌体100和电路载体202的对应布置的示例性技术。上金属化层204被构造成在功率级嵌体100之上延伸并与功率级嵌体100的上表面端子连接的导电连接器。这些导电连接器包括在上I/O端子126之上延伸并与之电连接的I/O连接器206、在上电压供应端子128之上延伸并与之电连接的上电压供应连接器208以及在上开关节点端子130之上延伸并与之电连接的上开关节点连接器210。电路载体202包括延伸穿过电路载体202的通孔203。这些通孔203可以用于电源连接和/或垂直返回路径。
功率半导体模块装置200包括与电路载体202垂直间隔开的第二电路载体212，以及在第一电路载体202和第二电路载体212之间垂直延伸的第三电路载体214。第二和第三电路载体212、214可以是印刷电路板或其他类型的电路载体，例如DCB、IMB、AMB等。第三电路载体214布置成向第一电路载体202提供电源连接(例如输入电压)和地连接返回路径。另外，第三电路载体214可以适应控制器216，控制器216经由I/O连接器206电连接到用于每个功率级嵌体100的驱动器管芯112的I/O端子。
功率半导体模块装置200包括安装在电路载体202的上侧上的多个无源元件218。至少一些无源元件通过导电连接器电连接到每个功率级嵌体100的端子。无源元件218可以包括任何类型的分立器件，例如电阻器、电容器、电感器。至少一些无源元件可以是分立电容器，分立电容器是由功率级嵌体100形成的功率转换电路的部分，例如谐振电容器、输出电容器等。
根据实施例，无源元件包括安装在每个功率级嵌体100之上的分立电感器220。每个分立电感器220包括包括电绝缘材料(诸如环氧树脂、树脂、陶瓷等)的外主体和布置在外主体内的导电芯222。导电芯222形成提供限定的电感的分立电感器的电感绕组。导电芯的部分可以暴露在外主体的上侧处并形成散热器。分立电感器220还包括位于外主体的下侧处的引线(如图所示)或接触部。分立电感器220可以被配置为经由上开关节点端子130电连接到功率级嵌体100的输出的输出电感器。
嵌入在电路载体202内的功率级嵌体100促进功率半导体模块装置200中的垂直电流流动。由于上I/O端子126的布置，可以在控制器216和驱动器管芯112之间进行短的和直接的连接。功率级嵌体100的模块化配置使得能够在小面积覆盖区内组装大阵列功率转换电路，因为根据下面描述的技术，每个功率级嵌体100可以彼此靠近地放置并且嵌入在电路载体202内。
参考图3，根据实施例，示出了用于形成电路载体202的技术，其中每个功率级嵌体100嵌入在电路载体202的电绝缘衬底区域内。如图3A所示，提供临时载体224。例如，临时载体224可以是可释放胶带，诸如聚碳酸酯胶带。多个功率级嵌体100布置在临时载体224上。随后，如图3B所示，形成电介质树脂226以包封每个功率级嵌体100。例如，电介质树脂226可以为可固化电介质树脂226，诸如双马来酰亚胺三嗪(BT)树脂。电介质树脂226形成为接触每个功率级嵌体100的外边缘侧228。如所示，电介质树脂226也可形成为覆盖功率级嵌体100的上表面。在电介质树脂226硬化之后，电路载体202的上金属化层204可以用在功率级嵌体100之上延伸并与每个功率级嵌体100的端子连接的连接器形成。例如，上金属化层204可通过金属沉积技术(例如，镀覆技术)形成。或者，上金属化层204可为接合到电介质树脂226的预图案化层。可在功率级嵌体100的上端子与上金属化层204之间形成过孔以完成电连接。此外，延伸穿过电路载体202的通孔203可以通过在电介质树脂226中蚀刻或钻完整孔来形成。
参考图4，根据实施例，示出了用于形成电路载体202的技术，其中每个功率级嵌体100嵌入在电路载体202的电绝缘衬底区域内。如图4A所示，提供了印刷电路板230。印刷电路板230可以是预制造的和/或商用器件，包括例如预浸料材料的电介质衬底、和金属化层。多个功率级嵌体100布置在印刷电路板230上。印刷电路板230可以包括上表面金属化部(未示出)，其适应功率级嵌体100及其电连接的安装。如图4B所示，电介质树脂226形成在印刷电路板230上，以以如上所述的类似方式包封每个功率级嵌体100。与先前实施例不同，在这种情况下，适应功率级嵌体100(印刷电路板230)的安装的载体保持为完成的电路载体202的部分。通孔203可以通过穿过电介质树脂226和印刷电路板230钻完整的孔来形成。或者，印刷电路板230可以最初设置有通孔结构，且电介质树脂226可以被处理以完成其电连接。如所示，电路载体202可以包括后侧金属化部232，后侧金属化部232包括可通过通孔203电访问的后侧端子。
参考图5，根据实施例，示出了用于形成电路载体202的技术，其中每个功率级嵌体100嵌入在电路载体202的电绝缘衬底区域内。如图5A所示，提供电介质芯结构234。电介质芯结构234可以是包括电介质材料(诸如纤维材料和/或编织玻璃纤维材料，例如FR-4、FR-5、CEM-4等)的预成型刚性结构。电介质芯结构234设置有多个凹槽236。凹槽236从电介质芯结构234的上表面延伸，并包括在相对侧壁之间延伸的下表面。如图5B所示，功率级嵌体100布置在凹槽236内。在这种情况下，功率级嵌体100中的一个功率级嵌体布置在凹槽236中的每个凹槽内。如图5C所示，电介质树脂226形成在凹槽236内的功率级嵌体100周围。随后，可以形成上金属化层204和通孔203。
参考图6，根据实施例，示出了用于形成电路载体202的技术，其中每个功率级嵌体100嵌入在电路载体202的电绝缘衬底区域内。图6的实施例基本上类似于图5的实施例，除了电介质芯结构234包括完全延伸穿过电介质芯结构234的开口238之外。如图6B所示，包括开口238的电介质芯结构234设置在临时载体224上，并且在形成电介质树脂226之前，将每个功率级嵌体100放置在临时载体224上。如图6B所示，在开口238内的功率级嵌体100周围形成电介质树脂226。随后，可以形成上金属化层204和通孔203。
参考图7，根据实施例，示出了用于形成电路载体202的技术，其中每个功率级嵌体100嵌入在电路载体202的电绝缘衬底区域内。在图7的实施例中，多个功率级嵌体100布置在凹槽236之一内。如图7B所示，三个功率级嵌体100布置在一个凹槽内。原则上，可以在一个凹槽236内布置任意数量的功率级嵌体100，例如三个、四个、五个等。此外，该模式可以重复多次。在将多个功率级嵌体100布置在凹槽236之一内之后，形成电介质树脂226以包封每个功率级嵌体100并在每个功率级嵌体100之间形成横向隔离结构。与先前公开的技术相比，作为提高功率级嵌体100的空间效率的方式，该技术可以是优选的。类似技术可以用于包括完整开口238的电介质芯结构234，例如，如参考图6所描述的。
在本文描述的任何实施例中，功率级嵌体100可以被配置为模制封装而不是叠层器件。在那种情况下，功率级嵌体100可以包括导电引线框架，例如，包括铜、铝等的引线框架，引线框架包括一个或多个管芯焊盘和从一个或多个管芯焊盘延伸开的多个引线。第一和第二晶体管管芯102、104和驱动器管芯112可以安装在一个或多个管芯焊盘上，并使用诸如接合线、夹子、带的互连元件电连接到引线。可以使用诸如模制化合物或热固性塑料的电绝缘包封材料来包封和保护管芯。
尽管本公开不限于此，但以下编号示例示范了本公开的一个或多个方面。
示例1。一种功率半导体模块装置，包括：电路载体，包括电绝缘衬底和设置在所述电绝缘衬底的上侧上的上金属化层；以及多个功率级嵌体，均包括第一晶体管管芯和第二晶体管管芯以及被配置为控制所述第一晶体管管芯和所述第二晶体管芯的开关的驱动器管芯，其中，所述功率级嵌体中的每个功率级嵌体是模块化单元，所述模块化单元包括电连接到所述第一晶体管管芯和所述第二晶体管管芯以及所述驱动器管芯的端子，其中，所述功率级嵌体中的每个功率级嵌体嵌入在所述电绝缘衬底内，并且其中，所述上金属化层包括导电连接器，所述导电连接器在所述功率级嵌体之上延伸并与所述功率级嵌体中的每个功率级嵌体的所述端子连接。
示例2。示例1所述的功率半导体模块装置，其中，所述电绝缘衬底包括接触所述功率级嵌体的外边缘侧的电介质树脂。
示例3。示例2所述的功率半导体模块装置，其中，所述电绝缘衬底还包括电介质芯结构，并且其中，所述功率级嵌体中的每个功率级嵌体布置在所述电介质芯结构上或内。
示例4。示例3所述的功率半导体模块装置，其中，所述电介质芯结构包括一个或多个凹槽，并且其中，所述功率级嵌体中的每个功率级嵌体布置在所述一个或多个凹槽内。
示例5。示例3所述的功率半导体模块装置，其中，所述功率级嵌体中的两个或更多个功率级嵌体布置在所述凹槽中的一个凹槽内。
示例6。示例1所述的功率半导体模块装置，其中，所述功率级嵌体中的每个功率级嵌体包括设置在相应的功率级嵌体的上侧上的多个上I/O端子，并且其中，所述导电连接器包括在所述上I/O端子之上延伸并与所述上I/O端子直接欧姆接触的I/O连接器。
示例7。示例6所述的功率半导体模块装置，其中，所述功率级嵌体中的每个功率级嵌体包括设置在相应的功率级嵌体的下侧上的多个下I/O端子，并且其中，所述功率级嵌体中的每个功率级嵌体包括通孔连接部，所述通孔连接部电连接相应的功率级嵌体的所述上I/O端子和所述下I/O端子。
示例8。示例1所述的功率半导体模块装置，其中，所述功率级嵌体中的每个功率级嵌体包括设置在相应的功率级嵌体的上侧上的多个上电压供应端子，其中，所述上电压供应端子电连接到来自所述第一晶体管管芯和所述第二晶体管管芯的负载端子，并且其中，所述导电连接器包括电压供应连接器，所述电压供应连接器在所述上电压供应端子之上延伸并且与所述上电压供应端子直接欧姆接触。
示例9。示例8所述的功率半导体模块装置，其中，所述功率级嵌体中的每个功率级嵌体包括通孔连接部，所述通孔连接部电连接所述上电压供应端子，所述上电压供应端子电连接到来自所述第一晶体管管芯和所述第二晶体管管芯的背对相应的功率级嵌体的所述上侧的所述负载端子。
示例10。示例1所述的功率半导体模块装置，其中，所述功率级嵌体均被配置为集成半桥电路，并且其中，所述功率级嵌体的所述第一晶体管管芯和所述第二晶体管管芯分别形成所述集成半桥电路的所述高侧开关和所述低侧开关。
示例11。示例10所述的功率半导体模块装置，其中，所述功率级嵌体中的每个功率级嵌体的所述第一晶体管管芯和所述第二晶体管管芯被配置为垂直器件，所述垂直器件具有设置在相应的晶体管管芯的相对侧上的第一负载端子和第二负载端子。
示例12。示例1所述的功率半导体模块装置，还包括安装在所述电路载体的所述上侧上的多个无源元件，并且其中，所述无源元件中的至少一些无源元件通过所述导电连接器电连接到所述功率级嵌体中的每个功率级嵌体的所述端子。
示例13。示例12所述的功率半导体模块装置，其中，所述无源元件包括安装在所述功率级嵌体中的每个功率级嵌体之上的分立电感器，其中，所述分立电感器中的每个分立电感器被安装为使得相应的分立电感器的下引线或接触部通过所述导电连接器中的一个导电连接器电连接到所述功率级嵌体的所述端子中的一个端子，并且其中，所述分立电感器中的每个分立电感器包括导电芯，所述导电芯从相应的分立电感器的与所述电路载体的所述上侧相对的上侧暴露。
示例14。示例1所述的功率半导体模块装置，其中，所述功率级嵌体中的每个功率级嵌体是叠层器件，所述叠层器件包括多个叠层电介质层和堆叠在所述叠层电介质层上的结构化金属化层，并且其中，所述端子是从所述结构化金属化层中的最外结构化金属化层提供的。
示例15。一种产生功率半导体模块装置的方法，所述方法包括：提供多个功率级嵌体，所述多个功率级嵌体均包括第一晶体管管芯和第二晶体管管芯以及被配置为控制所述第一晶体管管芯和所述第二晶体管管芯的开关的驱动器管芯；以及在电绝缘衬底内嵌入所述功率级嵌体中的每个功率级嵌体；在所述电绝缘衬底的上侧上形成上金属化层，其中，所述功率级嵌体中的每个功率级嵌体是模块化单元，所述模块化单元包括电连接到所述第一晶体管管芯和所述第二晶体管管芯以及所述驱动器管芯的端子，并且其中，所述上金属化层包括导电连接器，所述导电连接器在所述功率级嵌体之上延伸并与所述功率级嵌体中的每个功率级嵌体的所述端子连接。
示例16。示例15所述的方法，其中，嵌入所述多个功率级嵌体包括形成接触所述功率级嵌体的外边缘侧的电介质树脂。
示例17。示例16所述的方法，其中，嵌入所述多个功率级嵌体还包括提供电介质芯结构并将所述功率级嵌体布置在所述电介质芯结构上或内。
示例18。示例17所述的方法，其中，所述电介质芯结构被提供为包括从所述电介质芯结构的上表面延伸的一个或多个凹槽，并且其中，嵌入所述多个功率级嵌体还包括：在所述一个或多个凹槽内布置所述功率级嵌体中的一个或多个功率级嵌体；以及在所述一个或多个凹槽内的所述功率级嵌体的周围形成所述电介质树脂。
示例19。示例18所述的方法，其中，嵌入所述多个功率级嵌体包括：将多个所述功率级嵌体布置在所述凹槽中的一个凹槽内；以及在所述凹槽中的所述一个凹槽内的所述功率级嵌体中的每个功率级嵌体周围形成所述电介质树脂。
示例20。示例17所述的方法，其中，所述电介质芯结构被提供为包括一个或多个开口，所述一个或多个开口从所述电介质芯结构的所述上表面完全延伸到所述电介质芯结构的后表面，其中，所述方法还包括：提供临时载体；以及在形成所述电介质树脂之前，将所述功率级嵌体中的每个功率级嵌体布置在所述临时载体上。
示例21。示例16所述的方法，其中，嵌入所述多个功率级嵌体还包括：提供临时载体；以及在形成所述电介质树脂之前，将所述功率级嵌体中的每个功率级嵌体布置在所述临时载体上。
示例22。示例16所述的方法，还包括提供印刷电路板，并且其中，嵌入所述多个功率级嵌体还包括：将所述功率级嵌体中的每个功率级嵌体布置在所述印刷电路板上；以及在所述功率级嵌体中的每个功率级嵌体之上以及在所述印刷电路板上形成所述电介质树脂。
示例23。示例15所述的方法，其中，所述功率级嵌体中的每个功率级嵌体包括设置在相应的功率级嵌体的上侧上的多个上I/O端子，并且其中，所述导电连接器形成为包括在所述上I/O端子之上延伸并与所述上I/O端子直接欧姆接触的I/O连接器。
示例24。示例15所述的方法，其中，所述功率级嵌体均被配置为集成半桥电路，并且其中，所述功率级嵌体的所述第一晶体管管芯和所述第二晶体管管芯分别形成所述集成半桥电路的高侧开关和低侧开关。
示例25。示例15所述的方法，其中，所述功率级嵌体中的每个功率级嵌体的所述第一晶体管管芯和所述第二晶体管管芯被配置为垂直器件，所述垂直器件具有设置在相应的晶体管管芯的相对侧上的第一负载端子和第二负载端子。
示例26。示例15所述的方法，还包括在所述电绝缘衬底的所述上侧上安装多个无源元件，其中，所述无源元件中的至少一些无源元件通过所述导电连接器电连接到所述功率级嵌体中的每个功率级嵌体的所述端子。
示例27。示例26所述的方法，其中，安装所述多个无源元件包括在所述功率级嵌体中的每个功率级嵌体之上安装分立电感器，其中，所述分立电感器中的每个分立电感器被安装为使得相应的分立电感器的下引线或接触部通过所述导电连接器中的一个导电连接器电连接到所述功率级嵌体的端子中的一个端子，并且其中，所述分立电感器中的每个分立电感器包括导电芯，所述导电芯从相应的分立电感器的与所述电绝缘衬底的所述上侧相对的上侧暴露。
为了便于描述，使用诸如“在……之下”、“在……下方”、“下”、“在……之上”、“上”等空间相对术语来解释一个要素相对于第二要素的定位。除了图中描绘的那些取向之外，这些术语意图包括器件的不同取向。此外，诸如“第一”、“第二”的术语也用于描述各种要素、区域、部分等，并且也不意图限制。相似术语贯穿整个说明书指相似的要素。
如本文所使用的，术语“具有”、“含有”、“包括”、“包含”等是表示陈述的要素或特征的存在但不排除附加要素或特征的开放式术语。冠词“一”、“一个”和“该”意图包括复数和单数，除非上下文另有明确说明。
考虑到上述应用和变化的范围，应当理解，本发明不受前述描述的限制，也不受附图的限制。相反，本发明仅受以下权利要求及其法律等同物的限制。

Claims (27)

1.一种功率半导体模块装置，包括：
电路载体，包括电绝缘衬底和设置在所述电绝缘衬底的上侧上的上金属化层；以及
多个功率级嵌体，均包括第一晶体管管芯和第二晶体管管芯以及被配置为控制所述第一晶体管管芯和所述第二晶体管芯的开关的驱动器管芯，
其中，所述功率级嵌体中的每个功率级嵌体是模块化单元，所述模块化单元包括电连接到所述第一晶体管管芯和所述第二晶体管管芯以及所述驱动器管芯的端子，
其中，所述功率级嵌体中的每个功率级嵌体嵌入在所述电绝缘衬底内，并且
其中，所述上金属化层包括导电连接器，所述导电连接器在所述功率级嵌体之上延伸并与所述功率级嵌体中的每个功率级嵌体的所述端子连接。
2.根据权利要求1所述的功率半导体模块装置，其中，所述电绝缘衬底包括接触所述功率级嵌体的外边缘侧的电介质树脂。
3.根据权利要求2所述的功率半导体模块装置，其中，所述电绝缘衬底还包括电介质芯结构，并且其中，所述功率级嵌体中的每个功率级嵌体布置在所述电介质芯结构上或内。
4.根据权利要求3所述的功率半导体模块装置，其中，所述电介质芯结构包括一个或多个凹槽，并且其中，所述功率级嵌体中的每个功率级嵌体布置在所述一个或多个凹槽内。
5.根据权利要求3所述的功率半导体模块装置，其中，所述功率级嵌体中的两个或更多个功率级嵌体布置在所述凹槽中的一个凹槽内。
6.根据权利要求1所述的功率半导体模块装置，其中，所述功率级嵌体中的每个功率级嵌体包括设置在相应的功率级嵌体的上侧上的多个上I/O端子，并且其中，所述导电连接器包括在所述上I/O端子之上延伸并与所述上I/O端子直接欧姆接触的I/O连接器。
7.根据权利要求6所述的功率半导体模块装置，其中，所述功率级嵌体中的每个功率级嵌体设置在相应的功率级嵌体的下侧上的多个下I/O端子，并且其中，所述功率级嵌体中的每个功率级嵌体包括通孔连接部，所述通孔连接部电连接相应的功率级嵌体的所述上I/O端子和所述下I/O端子。
8.根据权利要求1所述的功率半导体模块装置，其中，所述功率级嵌体中的每个功率级嵌体包括设置在相应的功率级嵌体的上侧上的多个上电压供应端子，其中，所述上电压供应端子电连接到来自所述第一晶体管管芯和所述第二晶体管管芯的负载端子，并且其中，所述导电连接器包括电压供应连接器，所述电压供应连接器在所述上电压供应端子之上延伸并且与所述上电压供应端子直接欧姆接触。
9.根据权利要求8所述的功率半导体模块装置，其中，所述功率级嵌体中的每个功率级嵌体包括通孔连接部，所述通孔连接部电连接所述上电压供应端子，所述上电压供应端子电连接到来自所述第一晶体管管芯和所述第二晶体管管芯的背对相应的功率级嵌体的所述上侧的所述负载端子。
10.根据权利要求1所述的功率半导体模块装置，其中，所述功率级嵌体均被配置为集成半桥电路，并且其中，所述功率级嵌体的所述第一晶体管管芯和所述第二晶体管管芯分别形成所述集成半桥电路的所述高侧开关和所述低侧开关。
11.根据权利要求10所述的功率半导体模块装置，其中，所述功率级嵌体中的每个功率级嵌体的所述第一晶体管管芯和所述第二晶体管管芯被配置为垂直器件，所述垂直器件具有设置在相应的晶体管管芯的相对侧上的第一负载端子和第二负载端子。
12.根据权利要求1所述的功率半导体模块装置，还包括安装在所述电路载体的所述上侧上的多个无源元件，并且其中，所述无源元件中的至少一些无源元件通过所述导电连接器电连接到所述功率级嵌体中的每个功率级嵌体的所述端子。
13.根据权利要求12所述的功率半导体模块装置，其中，所述无源元件包括安装在所述功率级嵌体中的每个功率级嵌体之上的分立电感器，其中，所述分立电感器中的每个分立电感器被安装为使得相应的分立电感器的下引线或接触部通过所述导电连接器中的一个导电连接器电连接到所述功率级嵌体的所述端子中的一个端子，并且其中，所述分立电感器中的每个分立电感器包括导电芯，所述导电芯从相应的分立电感器的与所述电路载体的所述上侧相对的上侧暴露。
14.根据权利要求1所述的功率半导体模块装置，其中，所述功率级嵌体中的每个功率级嵌体是叠层器件，所述叠层器件包括多个叠层电介质层和堆叠在所述叠层电介质层上的结构化金属化层，并且其中，所述端子是从所述结构化金属化层中的最外结构化金属化层提供的。
15.一种产生功率半导体模块装置的方法，所述方法包括：
提供多个功率级嵌体，所述多个功率级嵌体均包括第一晶体管管芯和第二晶体管管芯以及被配置为控制所述第一晶体管管芯和所述第二晶体管管芯的开关的驱动器管芯；以及
在电绝缘衬底内嵌入所述功率级嵌体中的每个功率级嵌体；
在所述电绝缘衬底的上侧上形成上金属化层，
其中，所述功率级嵌体中的每个功率级嵌体是模块化单元，所述模块化单元包括电连接到所述第一晶体管管芯和所述第二晶体管管芯以及所述驱动器管芯的端子，并且
其中，所述上金属化层包括导电连接器，所述导电连接器在所述功率级嵌体之上延伸并与所述功率级嵌体中的每个功率级嵌体的所述端子连接。
16.根据权利要求15所述的方法，其中，嵌入所述多个功率级嵌体包括形成接触所述功率级嵌体的外边缘侧的电介质树脂。
17.根据权利要求16所述的方法，其中，嵌入所述多个功率级嵌体还包括提供电介质芯结构并将所述功率级嵌体布置在所述电介质芯结构上或内。
18.根据权利要求17所述的方法，其中，所述电介质芯结构被提供为包括从所述电介质芯结构的上表面延伸的一个或多个凹槽，并且其中，嵌入所述多个功率级嵌体还包括：
在所述一个或多个凹槽内布置所述功率级嵌体中的一个或多个功率级嵌体；以及
在所述一个或多个凹槽内的所述功率级嵌体的周围形成所述电介质树脂。
19.根据权利要求18所述的方法，其中，嵌入所述多个功率级嵌体包括：
将多个所述功率级嵌体布置在所述凹槽中的一个凹槽内；以及
在所述凹槽中的所述一个凹槽内的所述功率级嵌体中的每个功率级嵌体周围形成所述电介质树脂。
20.根据权利要求17所述的方法，其中，所述电介质芯结构被提供为包括一个或多个开口，所述一个或多个开口从所述电介质芯结构的所述上表面完全延伸到所述电介质芯结构的后表面，其中，所述方法还包括：
提供临时载体；以及
在形成所述电介质树脂之前，将所述功率级嵌体中的每个功率级嵌体布置在所述临时载体上。
21.根据权利要求16所述的方法，其中，嵌入所述多个功率级嵌体还包括：
提供临时载体；以及
在形成所述电介质树脂之前，将所述功率级嵌体中的每个功率级嵌体布置在所述临时载体上。
22.根据权利要求16所述的方法，还包括提供印刷电路板，并且其中，嵌入所述多个功率级嵌体还包括：
将所述功率级嵌体中的每个功率级嵌体布置在所述印刷电路板上；以及
在所述功率级嵌体中的每个功率级嵌体之上以及在所述印刷电路板上形成所述电介质树脂。
23.根据权利要求15所述的方法，其中，所述功率级嵌体中的每个功率级嵌体包括设置在相应的功率级嵌体的上侧上的多个上I/O端子，并且其中，所述导电连接器形成为包括在所述上I/O端子之上延伸并与所述上I/O端子直接欧姆接触的I/O连接器。
24.根据权利要求15所述的方法，其中，所述功率级嵌体均被配置为集成半桥电路，并且其中，所述功率级嵌体的所述第一晶体管管芯和所述第二晶体管管芯分别形成所述集成半桥电路的高侧开关和低侧开关。
25.根据权利要求15所述的方法，其中，所述功率级嵌体中的每个功率级嵌体的所述第一晶体管管芯和所述第二晶体管管芯被配置为垂直器件，所述垂直器件具有设置在相应的晶体管管芯的相对侧上的第一负载端子和第二负载端子。
26.根据权利要求15所述的方法，还包括在所述电绝缘衬底的所述上侧上安装多个无源元件，其中，所述无源元件中的至少一些无源元件通过所述导电连接器电连接到所述功率级嵌体中的每个功率级嵌体的所述端子。
27.根据权利要求26所述的方法，其中，安装所述多个无源元件包括在所述功率级嵌体中的每个功率级嵌体之上安装分立电感器，其中，所述分立电感器中的每个分立电感器被安装为使得相应的分立电感器的下引线或接触部通过所述导电连接器中的一个导电连接器电连接到所述功率级嵌体的端子中的一个端子，并且其中，所述分立电感器中的每个分立电感器包括导电芯，所述导电芯从相应的分立电感器的与所述电绝缘衬底的所述上侧相对的上侧暴露。
CN202310897040.XA 2022-07-21 2023-07-20 嵌入电路载体的模块化功率器件封装 Pending CN117438413A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/870,405 US20240030820A1 (en) 2022-07-21 2022-07-21 Modular power device package embedded in circuit carrier
US17/870,405 2022-07-21

Publications (1)

Publication Number Publication Date
CN117438413A true CN117438413A (zh) 2024-01-23

Family

ID=89508511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310897040.XA Pending CN117438413A (zh) 2022-07-21 2023-07-20 嵌入电路载体的模块化功率器件封装

Country Status (3)

Country Link
US (1) US20240030820A1 (zh)
CN (1) CN117438413A (zh)
DE (1) DE102023118828A1 (zh)

Also Published As

Publication number Publication date
DE102023118828A1 (de) 2024-02-01
US20240030820A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
US10497648B2 (en) Embedded electronics package with multi-thickness interconnect structure and method of making same
US11018117B2 (en) Half-bridge module with coaxial arrangement of the DC terminals
US8508052B2 (en) Stacked power converter structure and method
US8952545B2 (en) Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
EP3341965B1 (en) Power module based on a multi-layer circuit board
US9468087B1 (en) Power module with improved cooling and method for making
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
CN113161309B (zh) 载板及其适用的功率模块
US10964642B2 (en) Semiconductor module comprising transistor chips, diode chips and driver chips arranged in a common plane
US20240120248A1 (en) Embedded Package with Electrically Isolating Dielectric Liner
US20240079310A1 (en) Semiconductor Package and Passive Element with Interposer
US20240128197A1 (en) Assemblies with embedded semiconductor device modules and related methods
EP3852138B1 (en) An electronic module comprising a semiconductor package connected to a fluid heatsink
CN113140551A (zh) 空间高效且低寄生的半桥
WO2018007062A1 (en) Low-inductance power module design
CN115642151A (zh) 具有至无源器件的低寄生连接的半导体封装
US20240030820A1 (en) Modular power device package embedded in circuit carrier
US20230369256A1 (en) Multi-Device Power Module Arrangement
CN115206906A (zh) 具有整体成形的热沉的半导体封装安装平台
CN114914209A (zh) 具有包含容纳与部件相关的结构的通孔的夹的封装体
CN116403984A (zh) 半导体器件和用于制造半导体器件的方法
WO2024086573A1 (en) Assemblies with embedded semiconductor device modules and related methods
WO2024132161A1 (en) High power density flip chip semiconductor packaging
WO2022105994A1 (en) Semiconductor device, semiconductor module and manufacturing method
CN118057600A (zh) 半导体封装以及半导体器件模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination