CN117436393A - 用于模拟电路设计的方法、装置及存储介质 - Google Patents
用于模拟电路设计的方法、装置及存储介质 Download PDFInfo
- Publication number
- CN117436393A CN117436393A CN202210816872.XA CN202210816872A CN117436393A CN 117436393 A CN117436393 A CN 117436393A CN 202210816872 A CN202210816872 A CN 202210816872A CN 117436393 A CN117436393 A CN 117436393A
- Authority
- CN
- China
- Prior art keywords
- analog circuit
- design
- parameters
- performance parameters
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 138
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000005457 optimization Methods 0.000 claims abstract description 88
- 230000014509 gene expression Effects 0.000 claims abstract description 56
- 238000004590 computer program Methods 0.000 claims description 7
- 238000010276 construction Methods 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 238000004422 calculation algorithm Methods 0.000 description 38
- 238000004088 simulation Methods 0.000 description 11
- 238000013528 artificial neural network Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 235000013599 spices Nutrition 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 230000002068 genetic effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000035772 mutation Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000013178 mathematical model Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/373—Design optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/06—Multi-objective optimisation, e.g. Pareto optimisation using simulated annealing [SA], ant colony algorithms or genetic algorithms [GA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/10—Numerical modelling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
提供了一种用于模拟电路设计的方法、装置及存储介质。所述方法包括:构建模拟电路对应的优化表达式,所述优化表达式以所述模拟电路的设计参数为变量,并以所述模拟电路的性能参数达到极值为优化目标;根据所述优化表达式,对所述模拟电路的性能参数进行优化,以得到所述模拟电路的性能参数的最优解。上述模拟电路的优化表达式以设计参数为变量,通过设计参数的迭代优化,得到该模拟电路的性能参数的最优解。本申请实施例可以基于该最优解对模拟电路的性能进行判断,有助于提高模拟电路的设计效率。
Description
技术领域
本申请实施例涉及电路设计技术领域,更为具体地,涉及一种用于模拟电路设计的方法、装置及存储介质。
背景技术
在进行模拟电路的设计时,为了满足设计要求,需要对不同拓扑结构的模拟电路进行性能判断。模拟电路一般具有多个相互制约的性能指标,且这些性能指标与设计参数的关系复杂。电路设计者依靠经验对模拟电路的不同拓扑结构进行性能判断和选择时,设计效率较低。
发明内容
本申请实施例提供一种用于模拟电路设计的方法、装置及存储介质。下面对本申请实施例涉及的各个方面进行介绍。
第一方面,提供一种用于模拟电路设计的方法,所述方法包括:构建模拟电路对应的优化表达式,所述优化表达式以所述模拟电路的设计参数为变量,并以所述模拟电路的性能参数达到极值为优化目标;根据所述优化表达式,对所述模拟电路的性能参数进行优化,以得到所述模拟电路的性能参数的最优解。
第二方面,提供一种用于模拟电路设计的装置,所述装置包括:构建单元,用于构建模拟电路对应的优化表达式,所述优化表达式以所述模拟电路的设计参数为变量,并以所述模拟电路的性能参数达到极值为优化目标;优化单元,用于根据所述优化表达式,对所述模拟电路的性能参数进行优化,以得到所述模拟电路的性能参数的最优解。
第三方面,提供一种用于模拟电路设计的装置,包括存储器和处理器,所述存储器中存储有可执行代码,所述处理器被配置为执行所述可执行代码,以实现如第一方面所述的方法。
第四方面,提供一种计算机可读存储介质,其上存储有可执行代码,当所述可执行代码被执行时,能够实现如第一方面所述的方法。
第五方面,提供一种计算机程序产品,包括可执行代码,当所述可执行代码被执行时,能够实现如第一方面所述的方法。
本申请实施例中模拟电路的优化表达式以设计参数为变量,通过对设计参数的迭代优化,得到模拟电路性能参数的最优解。在模拟电路的设计中,可以根据模拟电路的性能参数最优解,较快判断出该模拟电路是否满足设计要求,有助于提高模拟电路的设计效率。
附图说明
图1所示为本申请一个实施例提供的用于模拟电路设计的方法的流程示意图。
图2所示为本申请另一实施例提供的用于模拟电路设计的方法的流程示意图。
图3所示为采用图2所示方法的一种两级运算放大器的结构示意图。
图4所示为图3所示电路在不同优化算法的性能参数的最优解的对比图。
图5所示为图3所示电路的性能参数的最优解的拟合结果的示例图。
图6所示为本申请一个实施例提供的用于模拟电路设计的装置的结构示意图。
图7所示为本申请另一实施例提供的用于模拟电路设计的装置的结构示意图。
具体实施方式
下面将结合附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。
在模拟电路的层次化设计过程中,需要判断电路的性能是否满足设计要求。例如,模拟电路具有多种拓扑结构时,通过对不同拓扑结构的电路进行性能阈值判断,可以选择更满足电路设计整体性能要求的电路模块。
为了评估当前电路模块是否满足设计要求,模拟电路设计者一般依靠经验对当前电路做出性能判断。然后,设计者借助仿真器对电路进行仿真验证,以找到满足性能要求的电路设计。仿真器例如是SPICE仿真器。
但是,模拟电路种类繁多。设计者为了对不同模块进行验证与评估,需要对各种拓扑结构都有丰富的设计经验。设计者设计经验的门槛较高。以运算放大器为例,运算放大器包括折叠式运算放大器、增益自举放大器、两级放大器等多种电路拓扑结构。
进一步地,模拟电路具有多个性能指标。模拟电路的多个性能指标之间存在着复杂的相互制约关系。设计者单纯依靠经验进行判断,设计难度很大。例如,运算放大器的性能指标有增益、增益带宽积、静态电流、相位裕量、共模抑制比、电源电压抑制比等等。其中,增加带宽积是增益为0dB时对应的频率值,相位裕量是开环增益为0dB时的相位与π的差值。
进一步地,模拟电路的性能参数受到电路设计参数的影响。不同的性能指标受到不同设计参数的综合影响。性能参数与设计参数之间也不是简单的函数依赖关系。一般需要基于设计参数对电路进行仿真,以得到该设计参数对应的性能参数。设计者在确定设计参数时,还需要考虑设计参数与电路工艺尺寸的关系。其中,模拟电路的设计参数例如是晶体管长度、电阻值、电容值等。
综上所述,想要准确得到每一种电路结构的性能阈值信息是一个十分复杂的过程。设计者依靠经验进行电路选择时,需要根据设计要求选择电路拓扑结构、按拓扑结构确定设计参数并进行仿真验证。这个正向搜索的过程需要花费大量的时间,导致电路设计与优化的时间被压缩,设计效率较低。进一步地,对种类繁多的模拟电路类型进行逐一验证筛选,工作量巨大。
为了解决上述的问题,本申请实施例提供了一种用于模拟电路设计的方法。该方法可以借助优化算法,得到当前拓扑结构的性能参数最优解。进一步地,该设计过程自动化程度高,有效提高了设计效率,缩短了项目周期。下面结合图1,对本申请实施例提供的模拟电路设计方法进行具体地描述。
参见图1,在步骤S110,构建模拟电路对应的优化表达式。
模拟电路可以是多种满足不同电路需求的电路模块。例如,模拟电路可以是运算放大器。又如,模拟电路可以是电源稳压电路。又如,模拟电路可以是滤波电路。
模拟电路可以包括电路模块的多个拓扑结构。模拟电路可以是不同拓扑结构的具体电路架构。以运算放大器为例,模拟电路可以是两级运算放大器,还可以是增益自举运算放大器。
模拟电路可以包括一个性能参数(性能指标),也可以包括多个性能参数。性能参数的数量可以根据电路设计的整体性能需求进行确定。性能参数的数量例如可以是两个,也可以是三个,在此不做限定。
模拟电路的性能参数可以根据电路的设计要求确定。在一些实施例中,多个性能参数可以是电路设计采用该模拟电路时关注的性能参数。例如,运算放大器用于特定电路时,关注的性能参数变量是增益、增益带宽积和静态电流。在另一些实施例中,多个性能参数可以是模拟电路设计参数变化影响的所有性能参数。
优化表达式可以是用于对性能参数进行优化的数学模型。与性能参数相对应,优化表达式可以是单目标优化表达式,也可以是多目标优化表达式。
优化表达式以模拟电路的设计参数为变量。对模拟电路而言,不同的设计参数可以得到不同的性能参数。在一些实施例中,模拟电路的设计参数可以是与上述一个或多个性能参数有关的参数变量。例如,设计参数可以是晶体管的宽度、电容值、电阻值等。在另一些实施例中,模拟电路的设计参数可以是当前电路结构特别关注的参数变量。
优化表达式可以在设计参数的变化范围内进行取值计算。在一些实施例中,可以在设计参数的变化范围内,根据计算的颗粒度进行等间隔的取值。例如,颗粒度为100时,某个晶体管的长度可以有100个等距的取值。在另一些实施例中,可以根据计算需求,对设计参数进行变间隔的取值。
设计参数的变化范围与模拟电路的实际应用条件有关。在一些实施例中,设计者可以根据模拟电路的实际工艺尺寸等条件设定每个设计参数的变化范围。在另一些实施例中,设计者可以根据模拟电路的实际应用场合确定设计参数的变化范围。
多个设计参数的变化范围可以是相同的,也可以是不同的。在一些实施例中,多个设计参数可以基于每个设计参数的取值颗粒度形成多种设计参数的组合。
模拟电路的设计参数可以包括多组设计参数。对每组设计参数进行计算或分析,可以得到模拟电路相应的性能参数。
优化表达式以模拟电路的性能参数达到极值为优化目标。在一些实施例中,极值可以是最大值或最小值。在另一些实施例中,极值可以是一定范围。
优化表达式中的性能参数可以根据电路的设计思路确定。在一些实施例中,优化表达式可以根据性能参数的效益确定优化目标极值的方向。例如,运算放大器增益越大越好,而功耗越小越好。因此,可以以最大化增益,最大化增益带宽积,最小化静态电流(减小功耗)为运算放大器的优化目标。在一些实施例中,优化表达式可以将关注的性能参数的一段范围设定为优化目标。
单目标优化表达式可以以单个性能参数达到极值为优化目标。多目标优化表达式可以以多个性能参数达到极值为优化目标。
优化表达式中还可以包含约束条件。约束条件可以是对模拟电路的性能参数进行范围限制的条件。例如,运算放大器进行目标优化时,可以设定相位裕量的范围作为约束条件。在运算放大器中,相位裕量理论上大于-π就可以,但通常会要求电路的相位裕量大于-3π/4,以留出一些裕度。
在步骤S120,根据优化表达式,对模拟电路的性能参数进行优化,以得到模拟电路的性能参数的最优解。
优化表达式可以借助多种优化算法对模拟电路的性能参数进行优化。在一些实施例中,可以采用传统的优化算法进行优化,例如采用单目标优化算法对单个性能参数进行优化。在另一些实施例中,可以采用多目标优化算法对模拟电路的多个性能参数进行优化。
多目标优化算法可以使多个目标在给定区域内同时尽可能最佳。电路设计者可以根据需求选择适合的多目标优化算法进行运算。多目标优化算法例如具有精英保留策略的非支配排序遗传算法2(non-dominated sorting genetic algorithm-II,NSGA-II),又如基于分解的多目标进化算法(multi-objective evolutionary algorithm based ondecomposition,MOEA/D)。
多目标优化算法以获得pareto最优解为运算目的。pareto最优解也可以称为非劣最优解,通常是多目标优化的一组均衡解组成的最优解集合。在本申请实施例中,pareto最优解就是模拟电路的性能参数的最优解。
优化算法在运算时需要对基本参数进行设定。在一些实施例中,设计者可以设置多目标优化算法的迭代次数和种群规模。设计者可以根据经验和迭代情况对迭代次数进行调整。例如可以预先设定迭代次数为300次,如果迭代收敛较好可以进行适当减少。设计者也可以根据经验和计算能力设置种群规模,例如种群规模为150。
种群规模可以代表不同的设计参数组合的数量。在一些实施例中,模拟电路的设计参数包括多组设计参数,设计参数的组数为种群规模。初始种群为多组设计参数的初始值。优化算法根据优化表达式,可以对模拟电路的设计参数进行迭代。
设计参数的初始值可以通过优化算法自动生成,也可以由设计者进行设定。根据初始值的计算结果,可以通过交叉或变异得到下一代设计参数。因此,每一次对设计参数进行迭代,都可以得到设计参数的迭代结果。
设计参数的迭代结果包括多组模拟电路的设计参数。在一些实施例中,迭代结果的数量与设计参数的初始数量相同。也就是说,迭代结果的数量与种群规模相同。
根据设计参数的迭代结果,可以对模拟电路进行分析得到模拟电路的性能参数。在一些实施例中,可以采用仿真器对模拟电路进行仿真运算,得到模拟电路的性能参数。仿真运算例如是将设计参数写入电路网表,采用SPICE仿真器进行仿真。
模拟电路的性能参数可以是优化算法的较优解,也可以是优化算法的最优解。在一些实施例中,当迭代运算没有达到指定的迭代次数时,仿真运算的结果为模拟电路性能参数的较优解。在一些实施例中,当优化算法的迭代运算达到指定的迭代次数时,优化后的pareto解为本次优化算法的最优解。
模拟电路的最优解可以包括多组设计参数一一对应的多个最优解。在一些实施例中,多个最优解由多组设计参数的仿真得到。最优解的数量与种群规模相同。
对多个最优解进行拟合,可以得到模拟电路的性能参数的边界值模型。在一些实施例中,可以采用神经网络对优化算法得到的多个最优解进行拟合。神经网络例如是人工神经网络(artificial neural network,ANN),又如是深度神经网络(deep neuralnetwork,DNN)。在另一实施例中,可以根据优化表达式的目标数量选择相关算法进行拟合。
性能参数的边界值模型可以是对性能参数最优解拟合后形成的曲线或曲面。优化表达式中目标函数的数量不同时,可以得到不同的边界值模型。在一些实施例中,优化表达式对三个性能参数进行优化时,边界值模型为三维空间内的曲面。
模拟电路可以包括多个拓扑结构。多个拓扑结构可以是功能相同,电路结构不同的多个模拟电路。优化算法对多个拓扑结构分别进行目标优化,可以得到一一对应的多个边界值模型。根据这些边界值模型,设计者可以很快地发现不同拓扑结构下的电路是否满足既定的性能设计要求。设计者根据各种结构的优缺点,可以选择并确定满足模拟电路设计要求的拓扑结构。
进一步地,根据边界值模型,可以在拓扑结构和性能指标确定的情况下得到电路性能最佳的设计参数。例如,当运算放大器的增益要求为100dB,增益带宽积的频率值和静态电流也确定时,可以根据边界值模型得到晶体管宽度、电阻、电容等设计参数的值。
进一步地,对于同一种拓扑结构的电路,设定好设计目标,可以很快得到当前电路的性能阈值,且可以在后续项目中重复使用。
由上文可知,本申请实施例提出的用于模拟电路设计的方法可以得到模拟电路的边界值模型。电路设计者可以将精力更多关注在电路的性能指标上,减少对具体的电路拓扑结构和器件参数上的考量。该方法简化了设计流程,降低了设计难度,为模拟电路设计提供了强有力的参考依据。
上文结合图1,描述了一种用于模拟电路设计的方法。该方法对确定的模拟电路进行了目标优化,以得到模拟电路性能参数的最优解。下面以图3所示的电路结构为例,结合图2对本申请实施例提供的用于模拟电路设计的方法进行更为完整地、详细地描述。
参见图2,在步骤S210,确定电路拓扑结构。电路的拓扑结构为图3所示的两级运算放大器300。如图3所示,两级运算放大器的电路结构300主要包括的电子元件有多个晶体管和一个电容。晶体管包括2个W1、18个W2、20个W3、2个W4和2个W5。由于电路中电流镜的存在,计算时相同晶体管的取值应该保持一致。
在步骤S220,设定电路性能参数。对于图3所示的两级运算放大器,本示例关注的性能参数是增益(Gain)、增益带宽积(Ft)和静态电流(Iq)。在优化表达式中,性能参数分别以最大值或最小值为优化目标,约束条件是保证相位裕量(Phase)在合适的范围内。具体构建的电路多目标优化表达式如下所示。根据多目标优化表达式,采用多目标优化算法对图3所示的模拟电路的性能参数进行优化。
max Gain
max Ft
min Iq
在步骤S230,设定电路设计变量参数及变化范围。两级运算放大器300包含多个电路参数。其中,设计参数例如是多个晶体管的宽(W1-W5)、电容值(Cload),偏置电流(Ibias)。其它电路参数例如基准电压(REF)、反馈电压(VFB)、正端电压(VP)、负端电压(VN)以及输出(out)。
分别设定晶体管的宽(W1-W5)、电容值(Cload),偏置电流(Ibias)的变化范围,形成多目标优化表达式的变量。
在步骤S240,参数迭代优化。设置多目标优化算法的基本参数,迭代次数为300,种群规模为150。在设计参数的可变组合中,不断迭代收敛,更新设计参数。
在步骤S250,利用SPICE仿真器进行仿真。将每一代的设计参数写入电路网表,对模拟电路进行SPICE仿真。SPICE仿真可以得到模拟电路的性能参数。多目标优化算法根据仿真结果,对设计参数进行交叉或变异,以使性能参数向最优解进化。
在步骤S260,判断S240的迭代是否达到指定的迭代次数。如果没有达到指定的迭代次数,重复执行步骤S240~步骤S260。如果达到指定的迭代次数,执行步骤S270。
在步骤S270,输出pareto解。pareto解也可以称为pareto前沿(front)。当达到执行的迭代次数时,步骤S250仿真得到的模拟电路性能参数为最优解,也就是多目标优化算法优化后的pareto解。pareto解的数量与步骤S240设定的种群规模相同。
图4为图3所示模拟电路分别采用两种多目标优化算法得到的性能参数的最优解。在图4所示的三维空间中,三个坐标分别为多目标优化表达式的增益、增益带宽积和静态电流(quiescent current)。
如图4所示,采用的两种多目标优化算法分别为NSGA-II算法和MOEA/D算法。相较于NSGA-II算法,MOEA/D算法得到的解在空间中均匀性更好。均匀性更好说明在该算法的搜索空间中有较好的全局搜索,种群的多样性好。
在步骤S280,对步骤S270输出的多个最优解进行拟合。图5为采用ANN神经网络对MOEA/D算法得到的三维空间点进行拟合的效果图。如图5所示,对pareto解进行拟合后,在三维空间形成曲面。
在步骤S290,输出性能边界值模型。通过对最优解的拟合,可以得到图3所示拓扑结构下电路的性能参数边界值拟合模型。
根据步骤S290得到的边界值模型,设计者可以在满足电路设计要求的情况下,找出性能最佳的两级运算放大器的电路设计。该边界值模型还可以用于两级运算放大器在后续其它项目中的重复使用。
本申请实施例可以得到多种模拟电路的边界值模型。不同电路的边界值模型可以帮助设计者鉴别电路的优缺点,为电路选择提供了准确可靠的依据。因此,设计者可以根据这些边界值模型,找出符合要求的电路设计结构。
图2所示的方法借助多目标优化算法得到当前拓扑结构电路的性能参数边界值。该方法借助神经网络或相关算法对多维空间点进行拟合,得到边界值模型。该模型可以作为电路设计者的重要参考依据。电路设计者的精力可以更多关注在不同电路拓扑结构的性能指标以及电路优化上,减少对内部器件参数的考虑。因此,本申请实施例提出的用于模拟电路设计的方法可以简化设计流程,降低设计门槛,提高设计效率。
应注意,图3所示的电路结构示例仅仅是为了帮助本领域技术人员理解本申请实施例,而非要将本申请实施例限于所例示的具体数值或具体场景。本领域技术人员根据所给出的例子,显然可以进行各种等价的修改或变化,这样的修改或变化也落入本申请实施例的范围内。
上文结合图1至图5,详细地描述了本申请的方法实施例。下面结合图6和图7,详细描述本申请的装置实施例。应理解,装置实施例的描述与方法实施例的描述相互对应,因此,未详细描述的部分可以参见前面方法实施例。
图6为本申请实施例提供的一种用于模拟电路设计的装置的结构示意图。参见图6,用于模拟电路设计的装置600包括构建单元610和优化单元620。
构建单元610,可用于构建模拟电路对应的优化表达式,优化表达式以模拟电路的设计参数为变量,并以模拟电路的性能参数达到极值为优化目标。
优化单元620,可用于根据优化表达式,对模拟电路的性能参数进行优化,以得到模拟电路的性能参数的最优解。
可选地,模拟电路包括多个性能参数,优化表达式为多目标优化表达式,多目标优化表达式以多个性能参数达到极值为优化目标。
可选地,优化单元还可用于根据优化表达式,对模拟电路的设计参数进行迭代,得到设计参数的迭代结果;根据设计参数的迭代结果,对模拟电路进行仿真,得到模拟电路的性能参数的最优解。
可选地,设计参数的迭代结果包括多组模拟电路的设计参数,模拟电路的性能参数的最优解包括多组模拟电路的设计参数一一对应的多个最优解,优化单元还可用于对多个最优解进行拟合,得到模拟电路的性能参数的边界值模型。
可选地,模拟电路包括多个拓扑结构,多个拓扑结构一一对应多个模拟电路的性能参数的边界值模型,优化单元还可用于根据多个模拟电路的性能参数的边界值模型,确定满足模拟电路的设计要求的拓扑结构。
图7所示为本申请另一实施例提供的用于模拟电路设计的装置的结构示意图。
图7所示的用于模拟电路设计的装置700可以是能够执行电路设计的任意网络节点。该装置700例如可以是具有计算功能的计算设备。比如,装置700可以是移动终端或者服务器。装置700可以包括存储器710和处理器720。存储器710可用于存储可执行代码。处理器720可用于执行所述存储器710中存储的可执行代码,以实现前文描述的各个方法中的步骤。在一些实施例中,该装置700还可以包括网络接口730,处理器720与外部设备的数据交换可以通过该网络接口730实现。
本申请实施例还提供了一种计算机可读存储介质,存储有计算机程序,当计算机程序代码被执行时,实现前述方法的步骤。
本申请实施例还提供了一种计算机程序产品,包括计算机程序代码,当计算机程序代码在计算机上运行时,使得计算机执行前述方法的步骤。
应理解,本申请实施例中,处理器可以为中央处理单元(central processingunit,CPU),该处理器还可以是其他通用处理器、数字信号处理器(digital signalprocessor,DSP)、专用集成电路(application specific integrated circuit,ASIC)、现成可编程门阵列(field programmable gate array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
应理解,在本申请的各种实施例中,上述各过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时,可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时,全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber Line,DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够读取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质,(例如,软盘、硬盘、磁带)、光介质(例如,数字通用光盘(digital video disc,DVD))或者半导体介质(例如,固态硬盘(solid state disk,SSD))等。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种用于模拟电路设计的方法,其特征在于,包括:
构建模拟电路对应的优化表达式,所述优化表达式以所述模拟电路的设计参数为变量,并以所述模拟电路的性能参数达到极值为优化目标;
根据所述优化表达式,对所述模拟电路的性能参数进行优化,以得到所述模拟电路的性能参数的最优解。
2.根据权利要求1所述的方法,其特征在于,所述模拟电路包括多个性能参数,所述优化表达式为多目标优化表达式,所述多目标优化表达式以所述多个性能参数达到极值为优化目标。
3.根据权利要求2所述的方法,其特征在于,所述根据所述优化表达式,对所述模拟电路的性能参数进行优化,以得到所述模拟电路的性能参数的最优解,包括:
根据所述优化表达式,对所述模拟电路的设计参数进行迭代,得到所述设计参数的迭代结果;
根据所述设计参数的迭代结果,对所述模拟电路进行仿真,得到所述模拟电路的性能参数的最优解。
4.根据权利要求1所述的方法,其特征在于,所述模拟电路的设计参数包括多组设计参数,所述模拟电路的性能参数的最优解包括所述多组设计参数一一对应的多个最优解,所述方法还包括:
对所述多个最优解进行拟合,得到所述模拟电路的性能参数的边界值模型。
5.根据权利要求4所述的方法,其特征在于,所述模拟电路包括多个拓扑结构,所述多个拓扑结构一一对应多个所述模拟电路的性能参数的边界值模型,所述方法还包括:
根据所述多个所述模拟电路的性能参数的边界值模型,确定满足所述模拟电路的设计要求的拓扑结构。
6.一种用于模拟电路设计的装置,其特征在于,包括:
构建单元,用于构建模拟电路对应的优化表达式,所述优化表达式以所述模拟电路的设计参数为变量,并以所述模拟电路的性能参数达到极值为优化目标;
优化单元,用于根据所述优化表达式,对所述模拟电路的性能参数进行优化,以得到所述模拟电路的性能参数的最优解。
7.根据权利要求6所述的装置,其特征在于,所述模拟电路包括多个性能参数,所述优化表达式为多目标优化表达式,所述多目标优化表达式以所述多个性能参数达到极值为优化目标。
8.根据权利要求7所述的装置,其特征在于,所述优化单元还用于:
根据所述优化表达式,对所述模拟电路的设计参数进行迭代,得到所述设计参数的迭代结果;
根据所述设计参数的迭代结果,对所述模拟电路进行仿真,得到所述模拟电路的性能参数的最优解。
9.一种用于模拟电路设计的装置,包括存储器和处理器,所述存储器中存储有可执行代码,所述处理器被配置为执行所述可执行代码,以实现如权利要求1-5中任一项的方法。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机程序,所述计算机程序被执行时实现如权利要求1-5中任一项的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210816872.XA CN117436393A (zh) | 2022-07-12 | 2022-07-12 | 用于模拟电路设计的方法、装置及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210816872.XA CN117436393A (zh) | 2022-07-12 | 2022-07-12 | 用于模拟电路设计的方法、装置及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117436393A true CN117436393A (zh) | 2024-01-23 |
Family
ID=89552153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210816872.XA Pending CN117436393A (zh) | 2022-07-12 | 2022-07-12 | 用于模拟电路设计的方法、装置及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117436393A (zh) |
-
2022
- 2022-07-12 CN CN202210816872.XA patent/CN117436393A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Hakhamaneshi et al. | BagNet: Berkeley analog generator with layout optimizer boosted with deep neural networks | |
Hassoun et al. | A hierarchical network approach to symbolic analysis of large-scale networks | |
CN112513886B (zh) | 信息处理方法、信息处理装置和信息处理程序 | |
Crombecq et al. | Space-filling sequential design strategies for adaptive surrogate modelling | |
CN112784362A (zh) | 一种用于无人机辅助边缘计算的混合优化方法及系统 | |
Zhang et al. | Adaptive infinite impulse response system identification using an enhanced golden jackal optimization | |
CN113821983B (zh) | 基于代理模型的工程设计优化方法、装置及电子设备 | |
KR20220064866A (ko) | 코스-파인 검색, 2-페이즈 블록 증류, 그리고 뉴럴 하드웨어 예측기를 이용한 하드웨어 및 뉴럴 네트워크 아키텍처들의 공동 설계를 위한 방법 | |
Shokouhifar et al. | Simplified symbolic transfer function factorization using combined artificial bee colony and simulated annealing | |
CN112737463A (zh) | 一种永磁直线同步电机的多目标优化方法及装置 | |
CN115642970A (zh) | 自学习的信道建模方法及系统 | |
CN113935235A (zh) | 基于遗传算法和代理模型的工程设计优化方法及装置 | |
Zoppo et al. | Analog solutions of discrete Markov chains via memristor crossbars | |
CN113962163A (zh) | 一种实现无源微波器件高效设计的优化方法、装置和设备 | |
Amini et al. | Generalizable floorplanner through corner block list representation and hypergraph embedding | |
CN113988558B (zh) | 基于盲区识别和电气坐标系扩展的电网动态安全评估方法 | |
TWI812860B (zh) | 用於最佳化實體層參數的設備及方法 | |
CN115593264B (zh) | 基于边缘计算的充电优化控制方法、装置和计算机设备 | |
CN117436393A (zh) | 用于模拟电路设计的方法、装置及存储介质 | |
Chiu et al. | A genetic algorithm for reliability-oriented task assignment with k/spl tilde/duplications in distributed systems | |
Yin et al. | An efficient reference-point based surrogate-assisted multi-objective differential evolution for analog/RF circuit synthesis | |
Dutordoir et al. | Deep Gaussian process metamodeling of sequentially sampled non-stationary response surfaces | |
KR102689100B1 (ko) | 시간 가변적 예측(anytime prediction)을 위한 얇은 하위 네트워크를 활용하는 방법 및 시스템 | |
KR20220061835A (ko) | 하드웨어 가속 장치 및 방법 | |
CN113112092A (zh) | 一种短期概率密度负荷预测方法、装置、设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |