CN117434307A - 自动试验装置及其接口装置 - Google Patents

自动试验装置及其接口装置 Download PDF

Info

Publication number
CN117434307A
CN117434307A CN202310844703.1A CN202310844703A CN117434307A CN 117434307 A CN117434307 A CN 117434307A CN 202310844703 A CN202310844703 A CN 202310844703A CN 117434307 A CN117434307 A CN 117434307A
Authority
CN
China
Prior art keywords
interface device
socket
pin electronic
pin
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310844703.1A
Other languages
English (en)
Inventor
市川弘毅
藤部亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN117434307A publication Critical patent/CN117434307A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G01R1/07328—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support for testing printed circuit boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07357—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with flexible bodies, e.g. buckling beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7076—Coupling devices for connection between PCB and component, e.g. display
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供一种能够将高速器件高精度地试验的接口装置及自动试验装置。接口装置(200)设置在测试头(130)与DUT(1)之间。在接口装置(200)中，引脚电子IC(400)与DUT(1)之间经由FPC线缆(222)连接。

Description

自动试验装置及其接口装置
技术领域
本发明涉及自动试验装置的接口装置。
背景技术
在存储器、CPU(Central Processing Unit)等各种半导体器件的检査中使用自动试验装置(ATE：Automatic Test Equipment)。ATE向试验对象的半导体器件(以下，称为被试验器件(DUT))供给试验信号，测定DUT对于试验信号的响应，判定DUT的良好与否，或者确定不良部位。
图1是以往的ATE10的框图。ATE10具备测试器(也称为测试器主体)20、测试头30、接口装置40、处理器(handler)50。
测试器20集中地控制ATE10。具体而言，测试器20执行测试程序，对测试头30、处理器50进行控制，收集测定结果。
测试头30具备产生向DUT1应供给的试验信号、而且检测来自DUT的信号(称为器件信号)的硬件。具体而言，测试头30具备引脚电子(PE)32、电源电路(未图示)等。PE32是包含驱动器及比较器(comparator)等的ASIC(Application Specific IC)。以往，PE32安装在称为PE板34的印制电路板上，收容于测试头30的内部。
接口装置40也称为Hi-Fix，对测试头30与DUT1之间的电连接进行中继。接口装置40具备插座板42。在插座板42设有多个插座44，能够同时测定多个DUT1。在进行晶圆(wafer)级试验的ATE的情况下，取代插座板42而使用探针卡(probe card)。
通过处理器50向多个插座44载入多个DUT1，向插座44压紧DUT1。在试验结束后，处理器50将DUT1卸载，根据需要，区分合格品与不合格品。
接口装置40具备将插座板42与测试头30连接的多个线缆46。PE32产生的试验信号经由线缆46向DUT1传输，DUT1产生的器件信号经由线缆46向PE32传输。
【在先技术文献】
【专利文献】
【专利文献1】日本特开2008-76308号公报
【专利文献2】国际公开WO2009-034641号公报
发明内容
【发明的概要】
【发明要解决的课题】
近年来，DRAM(Dynamic Random Access Memory)的高速化不断进展。在搭载于图形板的GDDR(Graphics Double Data Rate)存储器中，在GDDR6X标准下，通过NRZ(NonReturn to Zero)方式能达成21Gbps的传输速度。
在下一代的GDDR7中，采用PAM4(Pulse Amplitude Modulation 4)，传输速度升高至40Gbps。NRZ方式也每年地高速化不断进展，在下一代中，高速化至28Gbps左右。
当传输速度超过20Gbps时，在沿用了以往的体系结构的存储器测试器中难以进行准确的测定。当前，能够准确地测定28Gbps、40Gbps的高速的存储器的ATE还未市售。
本发明是在这样的状况下作出的发明，其例示性的目的之一在于提供一种能够将高速器件高精度地进行试验的接口装置、及自动试验装置。
【用于解决课题的方案】
本发明的一个方案涉及设置在测试头与被试验器件(DUT)之间的接口装置。在该接口装置中，将引脚电子IC(Integrated Circuit)与DUT之间连接的传输路包含FPC(Flexible printed circuits)线缆。
本发明的另一方案是自动试验装置。自动试验装置具备插座板、引脚电子IC(Integrated Circuit)、设置在插座板与引脚电子IC之间且形成有传输试验信号及器件信号的线路的FPC(Flexible printed circuits)线缆。
需要说明的是，将以上的构成要素任意地组合的结构、以及将构成要素、表述在方法、装置等之间相互置换的结构，作为本发明的方案也有效。
【发明效果】
根据本发明的一个方案，能够对高速器件进行量产试验。
附图说明
图1是以往的ATE的框图。
图2是表示实施方式的ATE的图。
图3是一实施例的接口装置的剖视图。
图4是表示一实施例的前端模块的图。
图5是表示图4的FEU的构成例的立体图。
图6是表示图4的FEU的构成例的剖视图。
图7是表示引脚电子集成电路(IC)与插座的连接的一例的剖视图。
图8是表示柔性电路(FPC)线缆与插座板的连接部分的构成例的剖视图。
图9是FPC线缆与插座板的连接部分的分解立体图。
图10的(a)、图10的(b)是说明中介层的结构及连接的剖视图。
图11是表示FPC线缆与引脚电子PCB的连接部分的构成例的剖视图。
图12是FPC线缆与引脚电子PCB的连接部分的分解立体图。
附图标记说明
1DUT
100ATE
120 测试器
130 测试头
200 接口装置
210 插座板
212 插座
214 插座印制电路板
216 插座板侧连接器
218 中介层
219 线缆夹子
220 配线
222 FPC线缆
230 母板
250 电路板
252 非变形电极
254 变形电极
256 开口
300 前端模块
310引脚电子PCB
312 FPC连接器
314 中介层
316 线缆夹子
320 冷板
400引脚电子IC。
具体实施方式
(实施方式的概要)
说明本发明的若干的例示性的实施方式的概要。该概要作为后述的详细的说明的前置，以实施方式的基本的理解为目的，简化地说明一个或多个实施方式的若干的概念，没有限定发明或公开的广度。该概要不是考虑的全部的实施方式的全盘的概要，既没有确定全部的实施方式的重要的要素，也没有划分一部分或全部的方案的范围。为了简便起见，“一实施方式”有时被使用作为指示本说明书公开的一个实施方式(实施例或变形例)或多个实施方式(实施例或变形例)的情况。
为了实现能够对超高速的存储器件进行试验的ATE，需要将信号源(驱动器)与DUT之间的传输距离最短化。以往通过使用了同轴线缆的母板(MB)，来确保引脚电子板(PE)与DUT间的传输，但是同轴线缆的传输损失及同轴线缆与电路板的连接所需的连接器的传输损失、以及电路板上的从引脚电子IC至连接器的配线引出这样的传输介质的连接点、连接部位处的伴随着模式变换的信号反射等的信号劣化要因多，在准确地传输高速信号方面不利。本发明是基于上述的见解而作出的发明。在本发明中，提出了通过减少传输路的损失而能够进行高速信号的传输的方式。
一实施方式的接口装置设置在测试头与被试验器件(DUT)之间。接口装置中，将引脚电子IC(Integrated Circuit)与DUT连接的传输路包含FPC(Flexible printedcircuits)线缆。
取代以往的同轴线缆而采用FPC线缆，由此能够减少高频区域的损失。由此，改善波形变形，能够对高速的器件进行试验。
另外，FPC线缆比同轴线缆柔软，因此对引脚电子IC的布局带来大的自由度。因此，与以往相比能够将引脚电子IC配置在更接近DUT的位置。
在一实施方式中，引脚电子IC可以设置在接口装置的内部。以往，引脚电子IC安装在称为引脚电子板的板上，收容于测试头内。相对于此，将引脚电子IC配置在接口装置内，利用FPC线缆，将DUT与引脚电子IC以短距离连接，由此能够大幅减小传输损失。
在一实施方式中，接口装置还可以具备：安装引脚电子IC的引脚电子印制电路板；将引脚电子印制电路板与FPC线缆连接的第一中介层。在以往的体系结构中，在想要能够拆装线缆的情况下，采用了LIF(Low Insertion Force)连接器或ZIF(Zero InsertionForce)连接器，但是这些连接器在高频区域具有无法忽视的损失。在本实施方式中，取代LIF连接器、ZIF连接器而利用高频特性优异的中介层来取得电接触，因此能够减少连接器的损失。
在一实施方式中，可以是，引脚电子印制电路板包含通孔，该通孔在引脚电子IC的背面电极的位置处贯通，在通孔的位置处，与第一中介层的配线电连接。在印制电路板的内部，未沿面内方向处理传输路而笔直地向背面引导，由此能够进一步减少传输损失。
在一实施方式中，引脚电子IC可以设置在测试头内。
在一实施方式中，接口装置还可以具备：插座板，其包含插座、安装插座的插座印制电路板；第二中介层，其将插座印制电路板与FPC线缆连接。插座印制电路板与FPC线缆之间的连接中取代LIF连接器、ZIF连接器而采用中介层，由此能够减少连接器中的损失。
一实施方式的自动试验装置可以具备测试器主体、测试头、与测试头连接的上述的任一接口装置。
一实施方式的自动试验装置具备：插座板；引脚电子IC(Integrated Circuit)；插座板与引脚电子IC之间的形成有传输试验信号及器件信号的线路的FPC(Flexibleprinted circuits)线缆。
(实施方式)
以下，关于优选的实施方式，参照附图进行说明。对于各附图所示的相同或同等的构成要素、构件、处理，标注同一符号，适当省略重复的说明。而且，实施方式没有对公开及发明进行限定而是例示，实施方式记述的全部的特征、其组合未必局限于公开及发明的本质的特征、组合。
另外，附图记载的各构件的尺寸(厚度、长度、宽度等)为了便于理解而有时适当地扩大缩小。此外，多个构件的尺寸未必表示它们的大小关系，在附图上，虽然某构件A描绘得比另一构件B厚，但是构件A有时也比构件B薄。
在本说明书中，“构件A与构件B连接的状态”除了构件A与构件B在物理上直接连接的情况之外，也包括构件A与构件B以不会对它们的电连接状态造成实质上的影响或者不会损害通过它们的结合而发挥的功能、效果的方式经由其他的构件间接连接的情况。
同样，“构件C连接(设置)在构件A与构件B之间的状态”除了构件A与构件C、或者构件B与构件C直接连接的情况之外，也包括以不会对它们的电连接状态造成实质性的影响或者不会损害通过它们的结合而发挥的功能、效果的方式经由其他的构件间接连接的情况。
图2是表示实施方式的ATE100的图。ATE100具备测试器120、测试头130、处理器150及接口装置200。
测试器120集中地控制ATE100。具体而言，测试器120执行测试程序，对测试头130、处理器150进行控制，收集测定结果。
处理器150将DUT1向接口装置200供给(载入)，将试验完的DUT1从接口装置200卸载。而且，处理器150将DUT1区分为合格品与不合格品。
接口装置200具备插座板210、配线220及前端(front end)模块300。
在本实施方式中，多个引脚电子IC(PE-IC)400不是设置在测试头130内而是设置于接口装置200。引脚电子IC400是将产生试验信号的驱动器、接收器件信号的比较器集成化的面向特定用途的集成电路(ASIC：Application Specific IC)。试验信号及器件信号是NRZ信号或PAM4信号。
更具体而言，将多个引脚电子IC400模块化。将该模块称为前端模块300。
在插座板210设有多个插座212。在插座212装配DUT1。前端模块300与插座212之间经由配线220连接。
以上是ATE100的结构。
根据该ATE100，在接口装置200内置将多个引脚电子IC400进行模块化而成的前端模块300，由此能够将引脚电子IC400配置在DUT1的附近。由此，与以往相比能够大幅缩短试验信号及器件信号的传输距离。
例如，在以往的ATE中，引脚电子IC与插座板之间通过长度500mm～600mm左右的同轴线缆连接，但是在本实施方式中，能够将配线220的长度缩短至100mm～150mm左右。由此，能够大幅地减少高频成分的损失，能够传输高速的试验信号及器件信号。具备该接口装置200的ATE100能够进行超过20Gbps的高速存储器的试验。
本发明作为图2的框图或电路图来掌握，或者涉及到从上述的说明导出的各种装置、方法，没有限定为特定的结构。以下，不是为了缩窄本发明的范围，而是为了有助于本公开、本发明的本质、动作的理解，而且将它们明确化，来说明更具体的构成例、实施例。
图3是一实施例的接口装置200A的剖视图。图3仅示出与1个DUT关联的结构。在该实施例中，接口装置200A具备母板230和相对于母板230能够拆装的插座板210。插座板210具备插座212、插座印制电路板(插座PCB)214、插座板侧连接器216。
前端模块300A具备安装多个引脚电子IC400的多个印制电路板(引脚电子PCB)310。多个引脚电子PCB310相对于DUT的面(表面及背面)，换言之插座板210的面S1以垂直的朝向配置。在本实施方式中，插座板210与地面平行，因此多个引脚电子PCB310与重力方向平行地配置。
前端模块300A还具备板状的冷却装置(以下，称为冷板)320。冷板320具有制冷剂流通的流路。
多个引脚电子PCB310a、310b及冷板320以引脚电子IC400与冷板320热结合的形态层叠。
母板230具备插座板侧连接器232、间隔框234、中继连接器236。前端模块300A固定于间隔框234。中继连接器236与测试头侧连接器132电结合及机械结合。
详情如后述那样，配线220可以取代以往的同轴线缆而使用由柔性电路板(FPC：Flexible printed circuits)构成的线缆(也称为FPC线缆)。
另一方面，向引脚电子PCB310与中继连接器236之间的配线224仅传输对于引脚电子IC400的控制信号，不传输试验信号、器件信号。因此，配线224可以利用同轴线缆。
多个引脚电子IC400在引脚电子PCB310上，比引脚电子PCB310的上下方向的中央靠近DUT(靠近插座板210)地安装。由此，能够缩短引脚电子PCB310上的试验信号及器件信号的传输距离，能够进行高速的信号传输。
例如，多个引脚电子IC400优选配置在距引脚电子PCB310的DUT侧的1条边为50mm以内的位置，如果能够配置在30mm以内的位置，则能够进一步缩短传输距离。
图4是表示一实施例的前端模块300B的图。
向1个DUT1分配2×M个(M≥1)引脚电子IC400。向多个DUT及引脚电子IC400附加A～D的下标，根据需要进行区分。在该例中，DUT1具有192I/O，引脚电子IC400具有24I/O的情况下，每1个DUT被分配192/24＝8个(即M＝4)引脚电子IC400。
前端模块300B构成为按照每N个(N≥2)DUT1被分割成多个，将该分割单位称为前端单元(FEU)。在该例中，与4个DUT对应的块构成1个FEU，1个FEU具备2×M×N个＝2×4×4＝32个引脚电子IC400。
图4虽然示出2个FEU，但是实际上，前端模块300B可以具备2个以上的FEU。例如在64个能够同时测定的ATE中，设置64/4＝16个FEU，作为前端模块300B整体，具备64×192I/O＝12288I/O。
图5是表示图4的FEU的构成例的立体图。与4个DUT对应的插座212A～212D配置成2行2列的矩阵状。如果着眼于1个DUT1A，则向其分配的8个引脚电子IC400A向沿X方向排列的4张引脚电子PCB310a～310d分成各2个地安装。安装插座212的插座PCB214可以按照各DUT分割，也可以将与4个DUT对应的插座PCB214作为1张电路板而一体地构成。
在1张引脚电子PCB310上安装的2个引脚电子IC400A沿Y方向排列配置。2个引脚电子IC400A配置在距DUT1A等距离的位置。
图6是表示图4的FEU的构成例的剖视图。如图3所示，在2张引脚电子PCB310a与310b之间设置冷板320。同样，在2张引脚电子PCB310c、310d之间也设置冷板320。如上所述，引脚电子IC400安装在引脚电子PCB310上的与插座板210接近的部位。为了提高冷却效率，引脚电子IC400可以设为裸芯片，引脚电子IC400与冷板320经由热界面材料(TIM)322进行热结合。
另外，在沿Y轴俯视观察FEU时，DUT的中心，即插座212A位于沿X方向层叠的4张(M张)引脚电子PCB310a～310d的中心位置。
以上是FEU的结构。
说明该FEU的优点。着眼于附加了下标A的DUT1A。将与1个DUT1A对应的多个(在该例中为8个)引脚电子IC400A向4张引脚电子PCB310a～310d安装各2个，由此能够使从8个引脚电子IC400A分别至插座212A的距离均匀化。由此，能够使从各引脚电子IC400A至插座212A(DUT1A)的传输线路的损失均匀化，能够进行准确的试验。
接下来，说明引脚电子IC400与插座212的电连接。
图7是表示引脚电子IC与插座(DUT1)的连接的一例的剖视图。试验信号及器件信号传输的传输路，即引脚电子PCB310与插座板210之间的配线220使用FPC线缆222。
作为引脚电子PCB310与插座板210之间的配线220，如果使用同轴线缆，则以同轴线缆的刚性为起因，引脚电子PCB310与插座板210的最短距离受到制约。而且，相对于此，通过利用FPC线缆222，与使用了同轴线缆的情况相比，通过FPC线缆222的柔软性能够缩短引脚电子PCB310与插座板210的距离h，能够缩短试验信号及器件信号的传输距离。
在以往的试验装置中，在想要能够拆装插座板210的情况下，通常使用LIF(LowInsertion Force)连接器。该LIF连接器在比14GHz高的频带下，具有-3dB左右的无法忽视的损失，在28Gbps或40Gbps的高速传输中，成为波形变形的原因。通过配线220使用FPC线缆222，不需要LIF连接器，因此能够抑制以损失(高频带的减衰)为起因的波形变形，能够进行准确的试验。
图8是表示FPC线缆222与插座板210的连接部分的构成例的剖视图。图9是FPC线缆222与插座板210的连接部分的分解立体图。
插座板210包含插座212及插座PCB214。插座PCB214是包含配线层和绝缘层的多层电路板。在配线层形成使信号路径沿水平方向移动的配线，在绝缘层形成使信号路径沿垂直方向移动的通孔VH。试验信号及器件信号传输的路径优选尽可能不沿水平方向(X方向及Y方向)移动地引出至插座板210的背面。反之，关于电源信号、频率低的控制信号，在插座PCB214的内部，也可以沿水平方向处理。
FPC线缆222与插座板210通过插座板侧连接器216连接。插座板侧连接器216包含中介层(Interposer)218、线缆夹子219。
在中介层218的表面露出的电极与在插座PCB214的背面露出的电极电连接。FPC线缆222以与中介层218的背面电极接触的状态，由线缆夹子219夹入。
图10的(a)、(b)是说明中介层的结构及连接的剖视图。图10的(a)示出连接前的状态，图10的(b)示出连接后的状态。中介层218具有电路板250、非变形电极252、变形电极254。在电路板250的第一面S1设有开口256，在其内部埋入变形电极254。变形电极254具有导电性及弹性，在连接前的状态下，比电路板250的一面突出。变形电极254可以是导电性填料(gasket)或导电性弹性体。或者，变形电极254可以是弹簧针(Pogopin)那样的带弹簧的电极。
在电路板250的第二面S2设置非变形电极252。非变形电极252在电路板250的内部与变形电极254电连接。非变形电极252具有多个突起，能够进行多点连接。
如图10的(b)所示，如果在夹有中介层218的状态下向插座PCB214和FPC线缆222施加压力，则中介层218的非变形电极252与FPC线缆222的电极222e接触。而且，变形电极254变形，与插座PCB214的背面电极214e接触。
这样的中介层218与LIF连接器、ZIF连接器相比能够减小寄生电容，因此高频特性优异，从0～40GHz，能够得到平坦的通过特性(S参数的S21特性)。
图11是表示FPC线缆222与引脚电子PCB310的连接部分的构成例的剖视图。图12是FPC线缆222与引脚电子PCB310的连接部分的分解立体图。
参照图11。FPC线缆222与引脚电子PCB310通过FPC连接器312连接。FPC连接器312与插座板侧连接器216同样地构成，具体而言，包含中介层314和线缆夹子316。
在中介层314的第一面S1露出的变形电极254与引脚电子PCB310的背面的电极电连接。FPC线缆222以与在中介层314的第二面S2露出的非变形电极252电接触的状态，由线缆夹子316夹入。
在引脚电子PCB310形成通孔VH。在引脚电子PCB310的内部，试验信号及器件信号的传输路也优选最短化。因此，形成于引脚电子PCB310的通孔VH可以配置在与引脚电子IC400的背面电极402交叠的位置。由此，在引脚电子PCB310的内部，传输路未沿印制电路板的面内方向被处理，因此能够进行高速的信号传输。
接口装置200存在各种形式，但是本发明也可以适用于任意的形式。
·SBC(Socket Board Change)类型
SBC类型是根据DUT的种类来更换插座板210的类型的接口装置。
·CLS(Cable Less)类型
CLS类型是接口装置200能够分离成上部的DSA(Device Specific Adapter)与下部的母板，根据DUT的种类来更换DSA的类型的接口装置。在将本实施方式的接口装置200适用于CLS类型的情况下，可考虑两个方式。
一个方式是将前端模块300配置在母板侧的方式。在该情况下，能够将前端模块300在不同的DUT的试验中共有，因此从成本的观点出发有利。
另一个方式是将前端模块300配置于DSA侧的方式。在该情况下，前端模块300按照各DSA设置，因此装置的成本上升。另一方面，能够使前端模块300接近DUT，因此从高速的试验的观点出发有利。
·CCN(Cable Connection)类型
CCN类型是根据DUT的种类来更换接口装置200的整体的类型的接口装置。如果将本实施方式的接口装置200适用于CCN类型，则能够使前端模块300向DUT接近至极限，因此从高速的试验的观点出发有利。
·晶圆母板
接口装置200可以是在晶圆级试验中使用的晶圆母板。在该情况下，接口装置200可以取代插座板而具备探针卡。
上述的实施方式为例示，本领域技术人员可知上述的各构成要素、各处理工艺的组合可存在各种变形例。以下，说明这样的变形例。
(变形例1)
在实施方式中，说明了引脚电子IC400设置在接口装置200内的情况，但是并不局限于此。例如可以如以往那样，将引脚电子IC400配置在测试头130内，将引脚电子IC400与插座板之间通过FPC线缆连接。
(变形例2)
作为FPC线缆222与引脚电子PCB310之间的连接接口，或者作为FPC线缆222与插座板210之间的连接接口，说明了使用中介层的结构，但是本发明没有限定于此。
(变形例3)
在实施方式中，说明了插座板210与地面平行的接口装置200，但是本发明没有限定于此。例如插座板210可以与地面垂直。在该情况下，图5、图6等中的Y方向成为重力方向。
关于本发明的实施方式，使用具体的用语进行了说明，但是该说明只不过是有助于理解的例示，没有限定本发明或权利要求书。本发明的范围由权利要求书规定，因此，在此未说明的实施方式、实施例、变形例也包含于本发明的范围。

Claims (10)

1.一种接口装置，其设置在测试头与被试验器件之间，其特征在于，
将引脚电子集成电路与所述被试验器件之间连接的传输路包含柔性电路线缆。
2.根据权利要求1所述的接口装置，其特征在于，
所述引脚电子集成电路设置在所述接口装置的内部。
3.根据权利要求2所述的接口装置，其特征在于，
所述接口装置还具备：
引脚电子印制电路板，其安装所述引脚电子集成电路；及
第一中介层，其将所述引脚电子印制电路板与所述柔性电路线缆连接。
4.根据权利要求3所述的接口装置，其特征在于，
所述引脚电子印制电路板包含通孔，该通孔在所述引脚电子集成电路的背面电极的位置处贯通，所述引脚电子印制电路板在所述通孔的位置处与所述第一中介层的配线电连接。
5.根据权利要求1所述的接口装置，其特征在于，
所述引脚电子集成电路设置在测试头内。
6.根据权利要求1～5中任一项所述的接口装置，其特征在于，
所述接口装置还具备：
插座板，其包含插座和安装所述插座的插座印制电路板；及
第二中介层，其将所述插座印制电路板与所述柔性电路线缆连接。
7.根据权利要求1或2所述的接口装置，其特征在于，
所述接口装置还具备探针卡。
8.一种自动试验装置，其特征在于，具备：
测试器主体；
测试头；及
与所述测试头连接的权利要求1～5中任一项所述的接口装置。
9.一种自动试验装置，其特征在于，具备：
插座板；
引脚电子集成电路；以及
柔性电路线缆，其设置在所述插座板与所述引脚电子集成电路之间，形成有传输试验信号及器件信号的线路。
10.根据权利要求9所述的自动试验装置，其特征在于，
所述插座板、所述引脚电子集成电路及所述柔性电路线缆内置于接口装置，该接口装置相对于测试头能够拆装。
CN202310844703.1A 2022-07-22 2023-07-11 自动试验装置及其接口装置 Pending CN117434307A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022117407A JP2024014520A (ja) 2022-07-22 2022-07-22 自動試験装置およびそのインタフェース装置
JP2022-117407 2022-07-22

Publications (1)

Publication Number Publication Date
CN117434307A true CN117434307A (zh) 2024-01-23

Family

ID=89548676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310844703.1A Pending CN117434307A (zh) 2022-07-22 2023-07-11 自动试验装置及其接口装置

Country Status (5)

Country Link
US (1) US20240027521A1 (zh)
JP (1) JP2024014520A (zh)
KR (1) KR20240013657A (zh)
CN (1) CN117434307A (zh)
TW (1) TW202405463A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008076308A (ja) 2006-09-22 2008-04-03 Advantest Corp 電子部品試験装置用のインタフェース装置
US8391006B2 (en) 2007-09-14 2013-03-05 Advantest Corporation Water jacket for cooling an electronic device on a board

Also Published As

Publication number Publication date
US20240027521A1 (en) 2024-01-25
JP2024014520A (ja) 2024-02-01
TW202405463A (zh) 2024-02-01
KR20240013657A (ko) 2024-01-30

Similar Documents

Publication Publication Date Title
US8289039B2 (en) Pin electronics liquid cooled multi-module for high performance, low cost automated test equipment
US6707311B2 (en) Contact structure with flexible cable and probe contact assembly using same
US7960991B2 (en) Test apparatus and probe card
US5764071A (en) Method and system for testing an electronic module mounted on a printed circuit board
CN1314976C (zh) 待测器件和测试头之间的通用测试接口
US6636057B1 (en) Electric part testing apparatus with movable adapter
US6252415B1 (en) Pin block structure for mounting contact pins
US20080106294A1 (en) Apparatus and method for universal connectivity in test applications
KR20020038597A (ko) 반도체 병렬 테스터
KR20070121023A (ko) 웨이퍼 프로브 애플리케이션을 위한 능동 진단 인터페이스
JP4376370B2 (ja) 高速測定対応プローブ装置
KR20140131481A (ko) 포고 핀의 연결에 기계적 고정을 제공하는 테스트 소켓
US7288949B2 (en) Semiconductor test interface
US7816933B2 (en) Semi-generic in-circuit test fixture
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
CN117434307A (zh) 自动试验装置及其接口装置
CN117434309A (zh) 自动试验装置及其接口装置
CN117434306A (zh) 自动试验装置及其接口装置
CN117434308A (zh) 自动试验装置及其接口装置
US6685498B1 (en) Logic analyzer testing method and configuration and interface assembly for use therewith
WO2024161595A1 (ja) 半導体集積回路およびそのモジュール
US7459921B2 (en) Method and apparatus for a paddle board probe card
US20030001599A1 (en) Zero connection for on-chip testing
KR20080027592A (ko) 반도체 불량 분석 장치 및 이를 이용한 반도체 불량 분석방법
KR20060029724A (ko) 반도체 소자의 실장 테스트를 위한 소켓 인터페이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination