CN117420515A - 一种雷达多信号的自适应干扰系统及方法 - Google Patents

Abstract

本发明提出了一种雷达多信号的自适应干扰系统及方法，包括：微波模块接收射频信号，对所述射频信号进行公分，一路经过功率放大后发送到瞬时测频组件模块；另一路对所述射频信号进行下变频及ADC模数转换，得到中频输入信号；在瞬时测频组件模块中处理所述射频信号，得到视频脉冲VP和频率码Freq；在数字信号处理FPGA模块中处理所述视频脉冲VP、频率码Freq和中频输入信号，产生中频干扰数据；然后通过DAC数模转换将所述中频干扰数据转换为中频干扰信号；利用微波发射模块对所述中频干扰信号进行上变频与行功率放大，并使用发射天线模块发射。本发明方案减少了雷达漏干扰概率，较好的覆盖干扰总时长，充分发挥了发射机能力。

Description

一种雷达多信号的自适应干扰系统及方法

技术领域

本发明属于雷达电子对抗技术领域，尤其为一种雷达多信号的自适应干扰系统及方法。

背景技术

雷达干扰设备几乎要在一无所知的电磁环境中接收信号、处理信号，为了不漏掉高威胁信号，使得该类装备不得不把瞬时接收频域、空域、时域和极化域做的很宽，导致涌入其接收机的信号类型复杂且数量庞大，故雷达干扰设备通常工作在多信号环境下。

由于实时性要求，当前的雷达干扰设备多采用脉冲级干扰，即设备侦收到一个脉冲信号后，在us（微秒）量级时间内迅速对该脉冲进行干扰；另外受限于安装平台，收发天线隔离度不足，目前大部分雷达干扰设备采用收发分时工作模式，即设备在接收威胁信号时，无法释放干扰信号；在释放干扰信号时，无法接收威胁信号。

由于上述的限制，在多信号环境下，对于固定工作参数的干扰设备，会存在两个缺陷：①雷达漏干扰；②对于不同雷达的干扰功率分配不合理。

参照雷达照射目标的情况，目标反弹的雷达脉冲个数和目标被照射的雷达脉冲个数一致，且目标反弹的雷达脉冲宽度和目标被照射的雷达脉冲宽度一致。为模拟目标反弹雷达信号，干扰设备合理的干扰资源分配准则是：最长释放干扰总时长，能够最大化发挥发射机能力；多雷达情况下，对各部雷达发射的脉冲干扰信号个数与接收到的该雷达的脉冲个数相关；多雷达情况下，对各部雷达发射的脉冲干扰信号长度与接收到该部雷达的脉冲宽度相关。

发明内容

发明目的：提出一种雷达多信号的自适应干扰方法，以解决上述现有技术存在的上述问题。进一步目的是提出一种实现上述方法的系统。

技术方案：一种雷达多信号的自适应干扰方法，包括：

构建接收天线模块，用以接收空间中雷达射频多信号；

构建微波接收模块，用以对所述天线模块接收的射频信号公分：一路经过功率放大后发送到瞬时测频组件模块；另一路经过下变频及ADC模数转换，得到中频输入信号，并发送到DRFM干扰产生模块；

构建瞬时测频组件模块，用以处理所述功率放大后的射频信号，得到视频脉冲VP和频率码Freq；

构建数字信号处理FPGA模块，用以处理所述视频脉冲VP、频率码Freq和中频输入信号，产生中频干扰数据；

构建干扰流程控制模块，控制系统工作的主流程；

构建DAC数模转化模块，用以将所述数字信号处理FPGA模块产生的中频干扰数据转换为中频干扰信号；

构建微波发射模块，用以对所述中频干扰信号进行上变频，并进行功率放大；

构建发射天线模块，用以发射所述微波发射模块中进行上变频和功率放大后的干扰中频信号。

其中，所述构建数字信号处理FPGA模块包括：

信号分选模块，在侦察窗内处理所述瞬时测频组件模块输入的视频脉冲VP和频率 码Freq，得到脉冲描述字，即PDW数据；在侦察窗结束后进行信号分选，得到多部雷达信息， 包括雷达编号，频率范围（，）、脉宽、重周和脉冲个数；

信号滤波器组模块，用以过滤视频脉冲VP，生成干扰脉冲JP和雷达编号Index，其中干扰脉冲JP发送到DRFM干扰产生模块，雷达编号Index发送到干扰参数更新模块；

干扰参数更新模块，用以根据所述干扰脉冲JP对应的雷达编号Index，找到对应的 脉宽，自适应调整干扰样式参数，从而控制脉冲干扰时长；

DRFM干扰产生模块，用以根据干扰样式参数，由干扰脉冲JP控制工作，对所述另一路经过下变频及ADC模数转换得到的中频输入信号进行DRFM干扰，得到中频干扰数据。

根据本发明进一步改进，所述信号滤波器组模块由多个信号滤波器组成，输出为多个滤波器合路输出。

根据本发明进一步改进，所述信号滤波器组模块具体工作流程为：

视频脉冲VP通过信号滤波器需同时满足、和，通过后，视频脉冲VP赋给干扰脉冲JP、编号赋给雷达编号Index，视频脉冲 VP通过计数加1；

若信号滤波器出现以下情况，则该信号滤波器无效：无输出时间，即NoJPTime>3*，此时置为，表示该雷达信号消失；等于，表示本次流程该雷达干扰次 数已达上限；

信若号滤波器出现以下情况，则复位：上电初始化；当[、、…、] 等于[ 、、…、]时，表示各部雷达干扰次数达到上限或者消失，此时滤波器组复位[ 、、…、]置为全零，重新下一轮干扰流程；

其中，为雷达编号，（，）为频率范围，为VP视频脉冲通过计数，为VP视频脉冲通过计数上限，为雷达重周，NoJPTime为滤波器组公用的内部参 数，即JP无输出时间，该参数上电即开始计数，当信号滤波器组JP输出有效时清零。

根据本发明进一步改进，所述干扰流程控制模块工作流程如下：

S1、侦察窗设置为10ms，干扰窗设置为200ms；

S2、切换至侦察窗，侦察窗内信号分选模块搜集脉冲描述字PDW，侦察窗结束跳转至S3；

S3、信号分选模块分选出N个雷达信号参数，雷达编号包括频率范围[(,)、 (,)、…、(,)]、脉宽[、、…、]、重周[、 、…、]和脉冲个数[、、…、]，跳转至S4；

其中，为侦察窗，为干扰窗，（，）为频率范围，为雷达重 周，为脉宽，为脉冲个数。

S4、切换至干扰窗，注册信号滤波器组，注册干扰参数更新模块，干扰窗内释放脉冲干扰信号，干扰窗结束跳转至S2。

根据本发明进一步改进，所述步骤S4使用分选出雷达信息注册信号滤波器组，具体为：

S41、把 赋给，[(,)、(,)、…、(,)] 赋给[(,)、(,)、…、(,)]，[、 、…、] 赋给[、、…、] ，[、、…、]赋给[、 、…、]，[、、…、]清零，NoJPTime清零；

S42：所述S4中注册干扰参数更新模块为：把[、、…、]给干扰参数更 新模块，该模块根据雷达编号Index选择对应的脉冲宽度，动态调整干扰样式参数；

其中，为雷达编号，（，）为频率范围，为VP视频脉冲通过计数，为VP视频脉冲通过计数上限，为雷达重周，为脉宽，为脉冲个数，NoJPTime 为滤波器组公用的内部参数，即JP无输出时间。

本发明还提供一种雷达多信号的自适应干扰系统，包括：

接收天线模块，用以接收空间中雷达射频信号；

微波接收模块，用以对所述对射频信号公分，一路经过功率放大后发送到瞬时测频组件模块；另一路用以对射频信号进行下变频及ADC模数转换，得到中频输入信号，并发送到DRFM干扰产生模块；

瞬时测频组件模块，用以处理所述公分及功率放大后的射频信号，得到视频脉冲VP和频率码Freq；

数字信号处理FPGA模块，用以处理所述视频脉冲VP、频率码Freq和中频输入信号，产生中频干扰信号，包括：

信号分选模块，侦察窗内处理所述瞬时测频组件模块输入的视频脉冲VP和频率码 Freq，得到脉冲描述字，即PDW数据；侦察窗结束后进行信号分选，得到多部雷达信息，包括 雷达编号，频率范围（，）、脉宽、重周和脉冲个数；

信号滤波器组模块，用以过滤视频脉冲VP，生成干扰脉冲JP和雷达编号Index，其中干扰脉冲JP发送到DRFM干扰产生模块，雷达编号Index发送到干扰参数更新模块；

干扰参数更新模块，用以根据所述干扰脉冲JP对应的雷达编号Index，找到对应的 脉宽，自适应调整干扰样式参数，从而控制脉冲干扰时长；

DRFM干扰产生模块，用以根据干扰样式参数，由干扰脉冲JP控制工作，对所述另一路经过下变频及ADC模数转换得到的中频输入信号进行DRFM干扰，得到干扰中频数据；

干扰流程控制模块，控制系统工作的主流程；

DAC数模转化模块，用以将所述数字信号处理FPGA模块产生的干扰中频数据转换为中频干扰信号；

微波发射模块，用以对所述中频干扰信号进行上变频，并进行功率放大；

发射天线模块，用以发射所述微波发射模块中进行上变频和功率放大后的干扰中频信号。

有益效果：通过使用信号滤波器组，在雷达多信号环境下，实现了对各部雷达发射的脉冲干扰信号个数与接收到的该雷达的脉冲个数相关；

通过使用干扰参数更新模块，在雷达多信号环境下，实现了对各部雷达发射的脉冲干扰信号长度与接收到该部雷达的脉冲宽度相关；

信号滤波器组会等待所有雷达信号都干扰完后，才会进行下一轮干扰流程，能够减少雷达漏干扰概率；

干扰参数更新模块对不同雷达信号动态调整干扰样式参数，可以较好覆盖干扰总时长，充分发挥发射机能力。

附图说明

图1是本发明雷达电子对抗系统的原理框图。

图2是本发明信号滤波器组模块示意图。

图3是本发明数字信号处理FPGA模块示意图。

具体实施方式

下面通过实施例，并结合附图，对本发明的技术方案做进一步具体说明。

本例实现了一个X波段雷达多信号干扰系统，工作频段为8~12GHz，采用4GHZ中频带宽，系统组成如图1所示；

接收天线模块：

接收空间中雷达多信号。

微波接收模块：

对射频输入信号公分，一路经过功率放大给瞬时测频组件模块，一路经过下变频给ADC（模数转换芯片），模数转换后给数字信号处理FPGA。

瞬时测频组件模块：

处理射频接收信号，得到VP和Freq。可以选用单比特测频接收机，单比特接收机具有工作带宽宽、灵敏度高且测频间隔在几十纳秒量级。

DAC数模转化模块：

DAC（数模转化芯片）把数字信号处理FPGA产生的干扰中频数据转换为干扰中频信号，干扰中频信号经过上变频后得到干扰射频信号，经过功率放大到合适的功率。

发射天线模块：

辐射干扰射频信号。

数字信号处理FPGA模块：如图3

处理VP、Freq和中频输入信号，产生中频干扰信号，包括信号分选模块、信号滤波器组模块、干扰参数更新模块、DRFM干扰技术参数模块和干扰流程控制模块。

信号分选模块：

侦察窗内处理瞬时测频组件模块输入的VP（视频脉冲）和Freq（频率码），得到PDW 数据（脉冲描述字）；侦察窗结束后进行信号分选，得到多部雷达信息，包括雷达编号，频率 范围（，）、脉宽、重周、脉冲个数。

信号滤波器组模块：

主要功能为过滤VP，生成JP（干扰脉冲）和Index（雷达编号）。

工作原理：如图2所示，信号滤波器组由多个信号滤波器组成，输出为多个滤波器 合路输出。每个信号滤波器有6个参数：雷达编号，频率范围（，），VP通过计 数，VP通过计数上限，雷达重周。另外滤波器组有一个公用的内部参数 NoJPTime（JP无输出时间），该参数上电即开始计数，当信号滤波器组JP输出有效时清零。

其中，信号滤波器的功能描述为：

VP通过信号滤波器需同时满足、和。通 过后，VP赋给JP、编号赋给Index，VP通过计数加1；

信号滤波器满足下列条件之一，则该信号滤波器无效，1、无输出时间NoJPTime>3*，此时置为，表示该雷达信号消失；2、等于，表示本次流程该雷达干扰 次数已达上限；

信号滤波器在下列2种情况下复位，1、上电初始化；2、当[、、…、] 等于[ 、、…、]时，表示各部雷达干扰次数达到上限或者消失。此时滤波器组复位[ 、、…、]置为全零，重新下一轮干扰流程。

干扰参数更新模块：

根据JP对应的雷达编号Index，找到对应的脉宽，自适应调整干扰样式参 数，从而控制脉冲干扰时长，一般设置为脉宽的5至10倍。

DRFM干扰产生模块：

根据设置的干扰样式参数，对中频输入数据进行DRFM干扰产生，生成干扰中频数据，该模块由JP控制工作。

干扰流程控制模块：

通过设置侦察窗和干扰窗，控制系统的工作流程，工作流程描述如下：

S1：侦察窗可设置为10ms（毫秒），干扰窗可设置为200ms（毫秒）；

S2：切换至侦察窗，侦察窗内信号分选模块搜集PDW（脉冲描述字），侦察窗结束跳转至S3；

S3：信号分选模块分选出N个雷达信号参数，雷达编号包括频率范围[(,)、(,)、…、(,)]、脉宽[、、…、]、重周[、 、…、]和脉冲个数[、、…、]，跳转至S4；

S4：切换至干扰窗，注册信号滤波器组，注册干扰参数更新模块，干扰窗内释放脉冲干扰信号，干扰窗结束跳转至S2。

其中，所述步骤S4具体为：

S4.1：上述S4中的使用分选出雷达信息注册信号滤波器组，可描述为把 赋给， [(,)、(,)、…、(,)]赋给[(,)、 (,)、…、(,)]，[、、…、] 赋给[、、…、] ，[、、…、]赋给[、、…、]，[、、…、]清零，NoJPTime清零；

S4.2：上述S4中注册干扰参数更新模块，由于大多雷达的占空比在10%至20%之间，所以合理的雷达脉冲信号干扰时长可以设置为脉宽信号的5至10倍，干扰参数更新模块根据雷达编号Index脉冲级地查询对应的脉冲宽度，脉冲级地调整脉冲信号干扰时长。

如上所述，尽管参照特定的优选实施例已经表示和表述了本发明，但其不得解释为对本发明自身的限制。在不脱离所附权利要求定义的本发明的精神和范围前提下，可对其在形式上和细节上做出各种变化。

Claims (6)

1.一种雷达多信号的自适应干扰方法，其特征是，包括：

构建接收天线模块，用以接收空间中雷达射频多信号；

构建微波接收模块，用以对所述接收天线模块接收的射频信号公分：一路经过功率放大后发送到瞬时测频组件模块；另一路经过下变频及ADC模数转换，得到中频输入信号，并发送到DRFM干扰产生模块；

构建瞬时测频组件模块，用以处理所述功率放大后的射频信号，得到视频脉冲VP和频率码Freq；

构建数字信号处理FPGA模块，用以处理所述视频脉冲VP、频率码Freq和中频输入信号，产生中频干扰数据，包括：

信号分选模块，在侦察窗内处理所述瞬时测频组件模块输入的视频脉冲VP和频率码Freq，得到脉冲描述字，即PDW数据；在侦察窗结束后进行信号分选，得到多部雷达信息，包括雷达编号，频率范围（/>，/>）、脉宽/>、重周/>和脉冲个数/>；

信号滤波器组模块，用以过滤视频脉冲VP，生成干扰脉冲JP和雷达编号Index，其中干扰脉冲JP发送到DRFM干扰产生模块，雷达编号Index发送到干扰参数更新模块；

干扰参数更新模块，用以根据所述干扰脉冲JP对应的雷达编号Index，找到对应的脉宽，自适应调整干扰样式参数，从而控制脉冲干扰时长；

DRFM干扰产生模块，用以根据干扰样式参数，由干扰脉冲JP控制工作，对所述另一路经过下变频及ADC模数转换得到的中频输入信号进行DRFM干扰，得到中频干扰数据；

构建干扰流程控制模块，控制系统工作的主流程；

构建DAC数模转化模块，用以将所述数字信号处理FPGA模块产生的中频干扰数据转换为中频干扰信号；

构建微波发射模块，用以对所述中频干扰信号进行上变频，并进行功率放大；

构建发射天线模块，用以发射所述微波发射模块中进行上变频和功率放大后的干扰中频信号。

2.根据权利要求1所述的一种雷达多信号的自适应干扰方法，其特征是，所述信号滤波器组模块由多个信号滤波器组成，输出为多个滤波器合路输出。

3.根据权利要求1所述的一种雷达多信号的自适应干扰方法，其特征是，所述信号滤波器组模块具体工作流程为：

视频脉冲VP通过信号滤波器需同时满足、/>和/>，通过后，视频脉冲VP赋给干扰脉冲JP、编号/>赋给雷达编号Index，视频脉冲VP通过计数/>加1；

若信号滤波器出现以下情况，则该信号滤波器无效：无输出时间，即NoJPTime>3*，此时/>置为/>，表示该雷达信号消失；/>等于/>，表示本次流程该雷达干扰次数已达上限；

信若号滤波器出现以下情况，则复位：上电初始化；当[、/>、…、/>] 等于[/>、、…、/>]时，表示各部雷达干扰次数达到上限或者消失，此时滤波器组复位[/>、、…、/>]置为全零，重新下一轮干扰流程；

其中，为雷达编号，（/>，/>）为频率范围，/>为VP视频脉冲通过计数，/>为VP视频脉冲通过计数上限，/>为雷达重周，NoJPTime为滤波器组公用的内部参数，即JP无输出时间，该参数上电即开始计数，当信号滤波器组JP输出有效时清零。

4.根据权利要求1所述的一种雷达多信号的自适应干扰方法，其特征是，所述干扰流程控制模块工作流程如下：

S1、侦察窗设置为10ms，干扰窗/>设置为200ms；

S2、切换至侦察窗，侦察窗内信号分选模块搜集脉冲描述字PDW，侦察窗结束跳转至S3；

S3、信号分选模块分选出N个雷达信号参数，雷达编号包括频率范围[(,/>)、(/>,/>)、…、(/>,/>)]、脉宽[/>、/>、…、/>]、重周[/>、/>、…、/>]和脉冲个数[/>、/>、…、/>]，跳转至S4；

其中，为侦察窗，/>为干扰窗，（/>，/>）为频率范围，/>为雷达重周，为脉宽，/>为脉冲个数；

S4、切换至干扰窗，注册信号滤波器组，注册干扰参数更新模块，干扰窗内释放脉冲干扰信号，干扰窗结束跳转至S2。

5.根据权利要求4所述的一种雷达多信号的自适应干扰方法，其特征是，所述步骤S4使用分选出雷达信息注册信号滤波器组，具体为：

S41、把 赋给/>，[(/>,/>)、(/>,/>)、…、(/>,/>)]赋给[(/>,/>)、(/>,/>)、…、(/>,/>)]，[/>、/>、…、] 赋给[/>、/>、…、/>] ，[/>、/>、…、/>]赋给[/>、/>、…、]，[/>、/>、…、/>]清零，NoJPTime清零；

S42：所述S4中注册干扰参数更新模块为：把[、/>、…、/>]给干扰参数更新模块，该模块根据雷达编号Index选择对应的脉冲宽度，动态调整干扰样式参数；

其中，为雷达编号，（/>，/>）为频率范围，/>为VP视频脉冲通过计数，/>为VP视频脉冲通过计数上限，/>为雷达重周，/>为脉宽，/>为脉冲个数，NoJPTime为滤波器组公用的内部参数，即JP无输出时间。

6.一种雷达多信号的自适应干扰方法系统，其特征是，包括：

接收天线模块，用以接收空间中雷达射频多信号；

微波接收模块，用以对所述接收天线模块接收的射频信号公分：一路经过功率放大后发送到瞬时测频组件模块；另一路经过下变频及ADC模数转换，得到中频输入信号，并发送到DRFM干扰产生模块；

瞬时测频组件模块，用以处理所述功率放大后的射频信号，得到视频脉冲VP和频率码Freq；

数字信号处理FPGA模块，用以处理所述视频脉冲VP、频率码Freq和中频输入信号，产生中频干扰数据，包括：

信号分选模块，在侦察窗内处理所述瞬时测频组件模块输入的视频脉冲VP和频率码Freq，得到脉冲描述字，即PDW数据；在侦察窗结束后进行信号分选，得到多部雷达信息，包括雷达编号，频率范围（/>，/>）、脉宽/>、重周/>和脉冲个数/>；

信号滤波器组模块，用以过滤视频脉冲VP，生成干扰脉冲JP和雷达编号Index，其中干扰脉冲JP发送到DRFM干扰产生模块，雷达编号Index发送到干扰参数更新模块；

干扰参数更新模块，用以根据所述干扰脉冲JP对应的雷达编号Index，找到对应的脉宽，自适应调整干扰样式参数，从而控制脉冲干扰时长；

DRFM干扰产生模块，用以根据干扰样式参数，由干扰脉冲JP控制工作，对所述另一路经过下变频及ADC模数转换得到的中频输入信号进行DRFM干扰，得到中频干扰数据；

干扰流程控制模块，控制系统工作的主流程；

DAC数模转化模块，用以将所述数字信号处理FPGA模块产生的中频干扰数据转换为中频干扰信号；

微波发射模块，用以对所述中频干扰信号进行上变频，并进行功率放大；

发射天线模块，用以发射所述微波发射模块中进行上变频和功率放大后的干扰中频信号。