CN117393606A - JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET - Google Patents

JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET Download PDF

Info

Publication number
CN117393606A
CN117393606A CN202311506164.7A CN202311506164A CN117393606A CN 117393606 A CN117393606 A CN 117393606A CN 202311506164 A CN202311506164 A CN 202311506164A CN 117393606 A CN117393606 A CN 117393606A
Authority
CN
China
Prior art keywords
type semiconductor
semiconductor region
hexagonal
sic
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311506164.7A
Other languages
English (en)
Inventor
许一力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Spectro Crystal Semiconductor Technology Co ltd
Original Assignee
Hangzhou Spectro Crystal Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Spectro Crystal Semiconductor Technology Co ltd filed Critical Hangzhou Spectro Crystal Semiconductor Technology Co ltd
Priority to CN202311506164.7A priority Critical patent/CN117393606A/zh
Publication of CN117393606A publication Critical patent/CN117393606A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET，其包括六边形MOS元胞，六边形MOS元胞引入井槽或埋沟的井槽，六边形MOS元胞中具有N+/P+/polySi背靠背二极管，片上集成N‑SiC/P‑SiC/polySi结构集成进P‑WELL中，节省了源区面积，具有更大的电流密度，六边形元胞减小元胞尺寸，增加电流密度，六边形MOS元胞引入井槽或埋沟的井槽，进一步缩小元胞尺寸，增加电流密度，三方面提升电流密度，实现在解决栅源电压过冲问题时，加入新结构导致元胞尺寸增大的矛盾问题，此外，在同一元胞中的JFET区还引入了肖特基结，形成肖特基接触，一方面降低G极与D极的正对面积，进一步大幅度将器件的开关损耗，另一方面，JFET区顶端采用肖特基接触，从而降低体二极管正向压降。

Description

JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET
技术领域
本发明涉及SiC MOSFET器件的芯片结构中的栅源电压过冲改进技术领域，具体涉及JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET。
背景技术
SiC MOSFET器件具有高频低损耗的显著优势，在电动汽车、光伏逆变器和充电桩等领域有十分广泛的应用。然而，SiC MOSFET极快的开关速度使得器件在开通和关断过程中极易产生栅源电压过冲的问题，导致SiC MOS栅氧承受极高的电压应力，长期使用过程中易出现栅氧性能退化甚至栅极损坏的现象。为了抑制开关过程中栅源电压过冲的问题，通常采用增大栅极驱动电阻以降低开关速度和在栅源电极之间外接稳压二极管等方法。增大栅极驱动电阻虽然有效缓解了开关过程中的电压过冲问题，但较长的开关时间不仅增大了开关损耗，而且无法充分发挥出SiC MOSFET高速开关的性能优势。同样地，在栅源电极之间外接稳压二极管会增大栅源之间的电容，降低SiC MOSFET的开关速度。此外，由于外接稳压二极管通常为型号固定的商用器件，其稳压性能、寄生电容等通常无法直接和SiC MOSFET形成最佳匹配，严重限制了SiC MOSFET器件性能的充分发挥。图1和图2展示了两种常用的抑制SiC MOSFET快速开关过程中出现电压过冲的方法。目前在SiC MOSFET的元胞结构中利用天然的背靠背二极管实现稳压作用并且不会改变器件尺寸的技术文件尚未批漏，这也是目前在元胞结构加入新结构会造成尺寸增大导致电流密度减小的矛盾问题，研究表明，有效的减小元胞尺寸，增大电流密度，很多行业内部开发者在元胞尺寸达到材料极限后，采用改变结构构造方式来减小单个元胞尺寸，还有采用改变元胞形状的方法来增加器件电流密度，从而达到类似缩减元胞尺寸的相同效果，如采用多边形，但是多边形中正方形接近传统的条形元胞，基本没有任何改变元胞尺寸，七边形、八边形直至接近圆形都在增大面积，所以六边形最可取,故本专利提供了一种六边形元胞井槽SiC VDMOSFET结构栅源电压过冲和尺寸较大的矛盾问题解决方案，此外，考虑到器件的性能方面，传统的VDMOSFET器件，其体二极管主要由PN结组成，其开启电压相对较大。传统VDMOSFET的Crss也较大，这是由于栅极(G极)与漏极(D极)的正对面积较大。Crss较大，直接导致器件的Ciss、Coss等参数较大，从而增加器件的开关损耗，故本专利提供了一种针对SiC MOSFET器件全方位的性能解决方案。
发明内容
有鉴于此，本发明的目的在于提供JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET，通过采用引入井槽六边形元胞的SiC VDMOSFET的内的栅极和源极之间单片集成N+/P+/polySi结构，构建出两个背靠背的钳位二极管，其一为N+/P+二极管，其二为P+/polySi异质结二极管，避免栅源电极在开关过程中因剧烈振荡而出现的过电压应力。此外，由于片上集成的N+/P+/polySi结构可通过工艺参数优化、版图设计与优化等方法直接实现稳压性能、寄生电容参数与SiC MOSFET性能的最佳匹配，因此不仅可以有效抑制SiC MOSFET快速开关过程中的电压过冲，而且大幅简化了SiC MOSFET高速驱动控制电路的设计与优化，片上集成N-SiC/P-SiC/polySi结构集成进P-WELL中，大幅度减少了单个重复元胞尺寸，节省了源区面积，具有更大的电流密度，六边形元胞减小元胞尺寸，增加电流密度，井槽或深埋的井槽还可进一步减少单个重复元胞尺寸，三方面减小尺寸，极致优化的减小尺寸，实现在解决栅源电压过冲问题时，加入新结构导致元胞尺寸增大的矛盾问题，还通过将VDMOSFET的JFET区顶端多晶硅栅分裂，降低G极与D极的正对面积，大幅降低碳化硅VDMOSFET的Crss，进一步大幅度将器件的开关损耗，在JFET区顶端采用肖特基接触，可以大幅度降低碳化硅MOSFET器件的体二极管的开启电压，从而降低体二极管正向压降。
为解决以上技术问题，本发明提供JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET，多个二维平面内分布的并联的六边形MOS元胞，所述六边形MOS元胞六个边相邻位置均分布有所述六边形MOS元胞，相邻所述六边形MOS元胞至少有一边平行，所述六边形MOS元胞具有P型半导体区和N+型半导体区，所述N+型半导体区内刻蚀开凿有井槽，所述井槽贯穿所述N+型半导体区并深入至所述P型半导体区，所述井槽内淀积有金属的源极，使得N+型半导体区与P型半导体区的欧姆接触与源极的短接由横向转为纵向，至少一个所述六边形MOS元胞中具有N+/P+/polySi背靠背二极管，所述N+/P+/polySi背靠背二极管包括通过离子注入形成于所述六边形MOS元胞其中一侧的N+型半导体区内的P+2型半导体区，所述N+型半导体区的欧姆接触短接源极，以形成源极侧的N+/P+结二极管，所述P+2型半导体区直接与六边形MOS元胞的一端多晶硅栅极接触，以形成P+/polySi异质结二极管；其中，所述六边形MOS元胞具有JFET区，所述多晶硅栅极位于所述JFET区上的位置被打断以形成两段的所述多晶硅栅极，所述源极通过两段的所述多晶硅栅极与所述JFET区直接接触以形成肖特基结。
在一些实施例中优选地方案，所述多晶硅栅极外侧具有介质层，相邻所述介质层分离，所述井槽内的源极填满直接与顶部沉积的源极连接；或，相邻所述介质层合并并沉积入所述井槽内深埋源极。
在一些实施例中优选地方案，所述P+2型半导体区位于所述N+型半导体区内中部或不靠近侧面。
在一些实施例中优选地方案，所述多晶硅栅极位于所述P+2型半导体区正上部贯穿所述六边形MOS元胞的栅氧层并与之连接，所述多晶硅栅极只与所述P+2型半导体区接触。
在一些实施例中优选地方案，SiC VDMOSFET包括碳化硅外延层，所述碳化硅外延层上通过离子注入形成等距分布呈井状的P型半导体区，所述P型半导体区中部通过相同极高浓度的离子注入形成有P+1型半导体区，所述P型半导体区上通过离子注入形成有位于所述P+1型半导体区两侧的所述N+型半导体区，相邻所述P型半导体区之间形成有JFET区，所述JFET区上淀积有栅氧层，所述栅氧层覆盖至少包括JFET区与所述N+型半导体区之间的P型半导体区，所述栅氧层上淀积有所述多晶硅栅极，所述多晶硅栅极上淀积有介质层，所述P型半导体区、N+型半导体区、介质层上统一淀积有源极，其中，为了便于理解六边形MOS元胞，将多晶硅栅极下所覆盖用于形成开关通路的两个对称NPN结构范围内的半导体区定义为六边形MOS元胞。
在一些实施例中优选地方案，所述栅氧层也被所述肖特基结打断形成分别位于两段的所述多晶硅栅极下方，所述介质层也被打断并分别形成分别包裹两段的所述多晶硅栅极的介质层1和介质层2。
在一些实施例中优选地方案，其中，P+1型半导体区与所述P+2型半导体区注入为相同离子。
在一些实施例中优选地方案，所述碳化硅外延层下方具有N衬底，所述N衬底下方具有漏极。
在一些实施例中优选地方案，所述P型半导体区注入离子为Al离子或B离子，所述P+1型半导体区和P+2型半导体区内注入为极高浓度的Al离子或B离子，所述N+型半导体区内注入为极高浓度的P离子或N离子。
在一些实施例中优选地方案，所述介质层为SiO2。
与现有技术相比，本发明的优点如下：
1、本发明通过采用引入井槽或深埋的井槽六边形元胞的SiC VDMOSFET的内的栅极和源极之间单片集成N+/P+/polySi结构，构建出两个背靠背的钳位二极管，其一为N+/P+二极管，其二为P+/polySi异质结二极管，避免栅源电极在开关过程中因剧烈振荡而出现的过电压应力。此外，由于片上集成的N+/P+/polySi结构可通过工艺参数优化、版图设计与优化等方法直接实现稳压性能、寄生电容参数与SiC MOSFET性能的最佳匹配，因此不仅可以有效抑制SiC MOSFET快速开关过程中的电压过冲，而且大幅简化了SiC MOSFET高速驱动控制电路的设计与优化，片上集成N-SiC/P-SiC/polySi结构集成进P-WELL中，大幅度减少了单个重复元胞尺寸，节省了源区面积，具有更大的电流密度，六边形元胞减小元胞尺寸，增加电流密度，井槽或深埋的井槽还可进一步减少单个重复元胞尺寸，三方面减小尺寸，极致优化的减小尺寸，实现在解决栅源电压过冲问题时，加入新结构导致元胞尺寸增大的矛盾问题，此外，在同一元胞结构中在JFET区引入肖特基接触端，在体二极管接正向电压时，肖特基接触形成的肖特基结会率先开启，体二极管导通，在电压持续增加时，PN结二极管开启，电阻进一步降低。原有PN结部分可以作为现有体二极管的浪涌注入部分。此种结构相当于将原有结构的体二极管从PN结二极管变成了具有抗浪涌电流功能的肖特基二极管，大幅度提升了器件的体二极管特性，将JFET区的多晶硅栅分开，减少了栅极覆盖面积，直接降低了器件的Crss，进一步降低了器件的Ciss、Coss、Qg、Eon、Eoff等一系列电学参数值，使器件性能更加优异，从而从各个方面保护器件，全方位提升器件的实用性。
2、本发明的结构在单片集成N-SiC/P-SiC/polySi结构时，仅需在SiC MOSFET芯片版图设计中，将部分元胞结构中的栅极多晶硅直接和P-SiC接触形成异质结二极管，并将P-SiC旁边的N+型半导体区上的欧姆接触和源极金属短接，既可在版图局部形成N-SiC/P-SiC/polySi结构，实际实现方法简便可行。
3、可同时实现SiC MOSFET栅源电极之间正向和反向过电压保护。
4、通过结构或工艺优化，易于实现SiC MOSFET与集成N-SiC/P-SiC/polySi结构性能的最佳匹配。
5、本发明的单片集成结构工艺实现和SiC MOSFET完全兼容，实现成本低，性能提升高。
6、本发明的结构片上集成N-SiC/P-SiC/polySi结构集成进P-WELL中，节省了源区面积，具有更大的电流密度。
附图说明
图1为现有的调节驱动电阻抑制栅源电压过冲的SiC MOSFET局部片上结构图。
图2为现有的外接稳压二极管抑制栅源电压过冲的SiC MOSFET局部片上结构图。
图3为本发明的六边形元胞井槽SiC VDMOSFET的一种实施例的俯视图和局部横截面的结构示意图。
图4为图3中的六边形元胞井槽SiC VDMOSFET的局部俯视结构示意图。
图5为图3中的六边形元胞井槽SiC VDMOSFET的具体横截面结构示意图。
图6为本发明的六边形元胞井槽SiC VDMOSFET的另一种实施例的俯视图和局部横截面的结构示意图。
图7为图6中的六边形元胞井槽SiC VDMOSFET的局部俯视结构示意图。
图8为图6中的六边形元胞井槽SiC VDMOSFET的具体横截面结构示意图。
图9为本发明的六边形元胞井槽SiC VDMOSFET的另一种实施例的俯视图和局部横截面的结构示意图。
图10为图9中的六边形元胞井槽SiC VDMOSFET的局部俯视结构示意图。
图11为图9中的六边形元胞井槽SiC VDMOSFET的具体横截面结构示意图。
具体实施方式
为了便于理解本发明技术方案，以下结合附图与具体实施例进行详细说明。
实施例1，参见图3-5，在本实施例中，提供一种传统的SiC VDMOSFET结构，其包括多个并联在二维平面内排布的六边形MOS元胞，为了便于理解六边形MOS元胞，将多晶硅栅极下所覆盖用于形成开关通路的两个对称NPN结构范围内的半导体区定义为六边形MOS元胞，下面具体阐述一个元胞的结构，在SiC VDMOSFET中包括碳化硅外延层，碳化硅外延层上通过离子注入形成等距分布呈井状的P型半导体区，P型半导体区中部通过相同极高浓度的离子注入形成有P+1型半导体区，P型半导体区上通过离子注入形成有位于P+1型半导体区两侧的N+型半导体区，相邻P型半导体区之间形成有JFET区，JFET区上淀积有栅氧层，栅氧层覆盖至少包括JFET区与N+型半导体区之间的P型半导体区，栅氧层上淀积有多晶硅栅极，多晶硅栅极上淀积有介质层，P型半导体区、N+型半导体区、介质层上统一淀积有源极，碳化硅外延层下方具有N衬底，N衬底下方具有漏极，在本发明中，P型半导体区注入离子为Al离子或B离子，P+1型半导体区和P+2型半导体区内注入为极高浓度的Al离子或B离子，N+型半导体区内注入为极高浓度的P离子或N离子，在本实施例中，P型半导体区注入离子为Al离子，P+1型半导体区和P+2型半导体区内注入为极高浓度的Al离子，N+型半导体区内注入为极高浓度的P离子，介质层为SiO2。
在本发明中，在N+型半导体区内刻蚀开凿有井槽，井槽贯穿N+型半导体区并深入至P型半导体区，井槽内淀积有金属的源极，金属的源极直接沉积入整个井槽内，使得N+型半导体区与P型半导体区的欧姆接触与源极的短接由横向转为纵向，使得单个重复元胞尺寸减小，增加电流密度，至少一个六边形MOS元胞中具有N+/P+/polySi背靠背二极管，在本实施例中，是在两个连续的元胞中具有N+/P+/polySi背靠背二极管，N+/P+/polySi背靠背二极管包括通过离子注入形成于六边形MOS元胞其中一侧的N+型半导体区内的P+2型半导体区，P+2型半导体区位于N+型半导体区内中部或不靠近侧面，也就是在P+2型半导体区的两侧空出N+型半导体区，在本发明中，P+1型半导体区与P+2型半导体区注入为相同Al离子，N+型半导体区的欧姆接触短接源极，以形成源极侧的N+/P+结二极管，P+2型半导体区直接与六边形MOS元胞的一端多晶硅栅极接触，多晶硅栅极位于P+2型半导体区正上部贯穿六边形MOS元胞的栅氧层并与之连接，多晶硅栅极只与P+2型半导体区接触，也就是说，在本发明中，多晶硅栅极仅仅局部在不影响六边形MOS元胞的基本性能基础上将其连接至P+2型半导体区上，不影响六边形MOS元胞其他栅氧层和基本开关结构，以形成P+/polySi异质结二极管。在制造时，仅需在SiC MOSFET芯片版图设计中，通过将部分元胞结构中的N+型半导体区中加入P+型半导体区，然后将栅极多晶硅直接和P-SiC接触形成异质结二极管，并将P-SiC旁边的N阱上的欧姆接触和源极金属短接，在版图局部形成N-SiC/P-SiC/polySi结构，实现在栅源电极之间构建出两个背靠背的钳位二极管，此外，多晶硅栅极位于JFET区上的部分被打断以形成两段的多晶硅栅极，两端多晶硅栅极分别位于对应的沟道上，以保证gate功能，源极通过两段的所述多晶硅栅极与JFET区直接接触以形成肖特基结，栅氧层也被肖特基结打断形成分别位于两段的所述多晶硅栅极下方，介质层也被打断并分别形成分别包裹两段的所述多晶硅栅极的介质层1和介质层2，通过将VDMOSFET的JFET区顶端多晶硅栅分裂，一方面，降低G极与D极的正对面积，减少了栅极覆盖面积，直接降低了器件的Crss，进一步降低了器件的Ciss、Coss、Qg、Eon、Eoff等一系列电学参数值，使器件性能更加优异进一步大幅度将器件的开关损耗，另一方面，在JFET区顶端采用肖特基接触，可以大幅度降低碳化硅MOSFET器件的体二极管的开启电压，从而降低体二极管正向压降，工作时，在JFET区引入肖特基接触端，在体二极管接正向电压时，肖特基接触形成的肖特基结会率先开启，体二极管导通，在电压持续增加时，PN结二极管开启，电阻进一步降低。原有PN结部分可以作为现有体二极管的浪涌注入部分。此种结构相当于将原有结构的体二极管从PN结二极管变成了具有抗浪涌电流功能的肖特基二极管，大幅度提升了器件的体二极管特性。在工作时，由于N+P+结两侧的掺杂浓度极高，具有较强的隧穿效应，可以实现钳位稳压的作用，同时，P-SiC/polySi异质结二极管的势垒高度有限，同样存在较强的隧穿效应，可以实现钳位稳压的作用，在栅源电极正向过电压时，P-SiC/polySi异质结反偏结构出现隧穿，避免SiC MOS栅氧遭受正向过电压应力；在栅源电极负向过电压时，N+(源极侧)P+反偏结构出现隧穿，避免SiC MOS栅氧遭受负向过电压应力，在栅源过压时利用隧穿效应有效抑制电压过冲，保护SiC MOS栅氧免遭极高的电压应力冲击而退化或损伤。另外，最佳适应性能调整发明，P-SiC/polySi异质结势垒高度和N+(源极侧)P+结的隧穿电压可以通过调节掺杂浓度等方法实现，保障集成结构具有预期的钳位能力，并与SiC MOSFET实现最佳的性能匹配。将片上集成N-SiC/P-SiC/polySi结构集成进P-WELL中，大幅度减少了单个重复元胞尺寸，节省了源区面积，具有更大的电流密度，此外，片上集成N-SiC/P-SiC/polySi结构集成进P-WELL中，大幅度减少了单个重复元胞尺寸，节省了源区面积，具有更大的电流密度，六边形元胞减小元胞尺寸，增加电流密度，六边形元胞中引入井槽，可以进一步减小尺寸，增加电流密度，三方面提升电流密度，实现在解决栅源电压过冲问题时，加入新结构导致元胞尺寸增大的矛盾问题。
实施例2，参见图6-8，其他结构都与实施例1相同，在本实施例中，P+2成环形布置在N阱中，多晶硅栅极外侧下端均与P+2接触，提升栅源电压过冲抑制效果。
实施例3，参见图9-11，其他结构都与实施例2相同，相邻多晶硅栅极的介质层合并并沉积入井槽内深埋源极，相比实施例1和2，可以避免栅源击穿带来的加设在多晶硅栅极侧面的介质层，即可以进一步省略，尺寸缩减更加明显，器件电流密度更大，性能优势更大。
以上仅是本发明的优选实施方式，本发明的保护范围以权利要求所限定的范围为准，本领域技术人员在不脱离本发明的精神和范围内做出的若干改进和润饰，也应视为本发明的保护范围。

Claims (8)

1.JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET，其特征在于，包括多个二维平面内分布的并联的六边形MOS元胞，所述六边形MOS元胞六个边相邻位置均分布有所述六边形MOS元胞，相邻所述六边形MOS元胞至少有一边平行，所述六边形MOS元胞具有P型半导体区和N+型半导体区，所述N+型半导体区内刻蚀开凿有井槽，所述井槽贯穿所述N+型半导体区并深入至所述P型半导体区，所述井槽内淀积有金属的源极，所述源极同时与P型半导体区和N+型半导体区的欧姆接触短接，使得N+型半导体区与P型半导体区的欧姆接触与源极的短接由横向转为纵向，至少一个所述六边形MOS元胞中具有N+/P+/polySi背靠背二极管，所述N+/P+/polySi背靠背二极管包括通过离子注入形成于所述六边形MOS元胞其中至少一侧的N+型半导体区内的P+2型半导体区，所述N+型半导体区的欧姆接触短接源极，以形成源极侧的N+/P+结二极管，所述P+2型半导体区直接与六边形MOS元胞的一端多晶硅栅极接触，以形成P+/polySi异质结二极管；
其中，所述六边形MOS元胞具有JFET区，所述多晶硅栅极位于所述JFET区上的位置被打断以形成两段的所述多晶硅栅极，所述源极通过两段的所述多晶硅栅极与所述JFET区直接接触以形成肖特基结。
2.根据权利要求1所述的JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiCVDMOSFET，其特征在于，所述多晶硅栅极外侧具有介质层，相邻所述介质层分离，所述井槽内的源极填满直接与顶部沉积的源极连接；或，相邻所述介质层合并并沉积入所述井槽内深埋源极。
3.根据权利要求1所述的JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiCVDMOSFET，其特征在于，所述P+2型半导体区位于所述N+型半导体区内中部或不靠近侧面。
4.根据权利要求1所述的JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiCVDMOSFET，其特征在于，所述多晶硅栅极位于所述P+2型半导体区正上部贯穿所述六边形MOS元胞的栅氧层并与之连接，所述多晶硅栅极只与所述P+2型半导体区接触。
5.根据权利要求1所述的JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiCVDMOSFET，其特征在于，SiC VDMOSFET包括碳化硅外延层，所述碳化硅外延层上通过离子注入形成等距分布呈井状的所述P型半导体区，所述P型半导体区中部通过相同极高浓度的离子注入形成有P+1型半导体区，所述P型半导体区上通过离子注入形成有位于所述P+1型半导体区两侧的所述N+型半导体区，相邻所述P型半导体区之间形成有所述JFET区，所述JFET区上淀积有栅氧层，所述栅氧层覆盖至少包括JFET区与所述N+型半导体区之间的P型半导体区，所述栅氧层上淀积有所述多晶硅栅极，所述多晶硅栅极上淀积有介质层，所述P型半导体区、N+型半导体区、介质层上统一淀积有源极，其中，为了便于理解六边形MOS元胞，将多晶硅栅极下所覆盖用于形成开关通路的两个对称NPN结构范围内的半导体区定义为六边形MOS元胞；
其中，P+1型半导体区与所述P+2型半导体区注入为相同离子；
所述栅氧层也被所述肖特基结打断形成分别位于两段的所述多晶硅栅极下方，所述介质层也被打断并分别形成分别包裹两段的所述多晶硅栅极的介质层1和介质层2。
6.根据权利要求5所述的JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiCVDMOSFET，其特征在于，所述碳化硅外延层下方具有N衬底，所述N衬底下方具有漏极。
7.根据权利要求5所述的JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiCVDMOSFET，其特征在于，所述P型半导体区注入离子为Al离子或B离子，所述P+1型半导体区和P+2型半导体区内注入为极高浓度的Al离子或B离子，所述N+型半导体区内注入为极高浓度的P离子或N离子。
8.根据权利要求5所述的JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiCVDMOSFET，其特征在于，所述介质层为SiO2。
CN202311506164.7A 2023-11-13 2023-11-13 JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET Pending CN117393606A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311506164.7A CN117393606A (zh) 2023-11-13 2023-11-13 JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311506164.7A CN117393606A (zh) 2023-11-13 2023-11-13 JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET

Publications (1)

Publication Number Publication Date
CN117393606A true CN117393606A (zh) 2024-01-12

Family

ID=89440888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311506164.7A Pending CN117393606A (zh) 2023-11-13 2023-11-13 JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET

Country Status (1)

Country Link
CN (1) CN117393606A (zh)

Similar Documents

Publication Publication Date Title
KR101745776B1 (ko) 전력용 반도체 소자
CN104299997B (zh) 电荷补偿半导体器件
CN109244136B (zh) 槽底肖特基接触SiC MOSFET器件
CN103441148A (zh) 一种集成肖特基二极管的槽栅vdmos器件
TW201711184A (zh) 半導體裝置及其驅動方法
CN115832058A (zh) 一种沟槽型碳化硅mosfet器件
EP1044474A1 (en) Trench-gate semiconductor device
CN108735823B (zh) 一种二极管及其制作方法
US11652098B2 (en) Transistor structure for electrostatic protection and method for manufacturing same
CN117393606A (zh) JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET
CN117393607A (zh) JFET区源极接触的抑制栅源电压过冲的六边形元胞SiC VDMOSFET结构
CN108550630B (zh) 一种二极管及其制作方法
CN117352535A (zh) 一种具有抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET结构
CN117393604A (zh) 增加JFET区源极接触的具有抑制栅源电压过冲的SiC VDMOSFET结构
CN117276317A (zh) 一种具有抑制栅源电压过冲的六边形元胞埋沟井槽SiC VDMOSFET结构
CN117316988A (zh) 一种具有抑制栅源电压过冲的六边形元胞SiC VDMOSFET结构
CN117393603A (zh) JFET区源极接触的抑制栅源电压过冲的埋沟U槽SiC VDMOSFET结构
CN218849501U (zh) 一种vdmos器件
CN117317015A (zh) 一种具有抑制栅源电压过冲的SiC VDMOSFET结构
CN117374122A (zh) 一种具有抑制栅源电压过冲功能的埋沟U槽SiC VDMOSFET结构
CN117352550A (zh) 一种具有抑制栅源电压过冲功能的U槽SiC VDMOSFET结构
CN117497595A (zh) JFET区源极接触的抑制电压过冲的六边埋沟井槽屏蔽SiC VDMOSFET
CN117253904A (zh) 具有抑制开关过程中栅源电压过冲单片集成结构的SiC MOSFET
CN117457743A (zh) JFET区源极接触的抑制电压过冲的埋沟U槽屏蔽型SiC VDMOSFET结构
CN117316948A (zh) 一种具有抑制栅源电压过冲片上集成结构的SiC MOSFET

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination