CN117393605A - SiC功率MOSFET器件及其制作方法 - Google Patents

SiC功率MOSFET器件及其制作方法 Download PDF

Info

Publication number
CN117393605A
CN117393605A CN202311478426.3A CN202311478426A CN117393605A CN 117393605 A CN117393605 A CN 117393605A CN 202311478426 A CN202311478426 A CN 202311478426A CN 117393605 A CN117393605 A CN 117393605A
Authority
CN
China
Prior art keywords
layer
ion implantation
region
implantation layer
mosfet device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311478426.3A
Other languages
English (en)
Inventor
张景超
戚丽娜
井亚会
林茂
俞义长
赵善麒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macmic Science & Technology Holding Co ltd
Original Assignee
Macmic Science & Technology Holding Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macmic Science & Technology Holding Co ltd filed Critical Macmic Science & Technology Holding Co ltd
Priority to CN202311478426.3A priority Critical patent/CN117393605A/zh
Publication of CN117393605A publication Critical patent/CN117393605A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种SiC功率MOSFET器件及其制作方法，其中所述SiC功率MOSFET器件包括：SiC衬底；N‑外延层，所述N‑外延层位于所述SiC衬底之上；有源区，所述有源区为多个，多个所述有源区相间隔地排布于所述N‑外延层之上；JFET区，所述JFET区位于所述N‑外延层之上，且位于两个相邻的的所述有源区之间，所述JFET区内设有浅沟槽结构，所述浅沟槽结构设有固定深度，所述浅沟槽结构与所述有源区之间设有固定距离；多晶硅栅层，所述多晶硅栅层位于所述有源区和所述JFET区之上；隔离层，所述隔离层位于所述多晶硅栅层之上；金属层所述金属层位于所述隔离层之上。本发明能够在MOSFET器件的集电极加高压的反向截止时，抑制短沟效应，防止MOSFET器件被击穿。

Description

SiC功率MOSFET器件及其制作方法
技术领域
本发明涉及二极管芯片技术领域，具体涉及一种SiC功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效晶体管)器件和一种SiC功率MOSFET器件的制作方法。
背景技术
由于SiC材料和Si材料相比具有10倍的临界击穿电场，在设计同等电压等级的MOSFET器件时，器件漂移区的厚度可以大大降低，掺杂浓度也可以提高，器件的漂移区电阻可以降低1000倍，因此，SiC成为开发高压功率MOSFET结构时非常可靠的半导体材料。
现有技术中，SiC平面MOSFET器件的栅氧与SiC界面处界面态密度大，使得反型层迁移率只有体内的5％-10％，使得MOSFET器件的沟道电阻占比很高，造成MOSFET器件的导通性能较差，因此，目前各厂家为降低沟道电阻，主要采用的是缩短沟道长度，但是过度缩短沟道长度会出现严重的短沟效应，在加反向电压时，很容易在沟道处产生击穿。
发明内容
本发明为解决上述技术问题，提供了一种SiC功率MOSFET器件及其制作方法，能够在MOSFET器件的集电极加高压的反向截止时，抑制短沟效应，防止MOSFET器件被击穿。
本发明采用的技术方案如下：
一种SiC功率MOSFET器件，包括：SiC衬底；N-外延层，所述N-外延层位于所述SiC衬底之上；有源区，所述有源区为多个，多个所述有源区相间隔地排布于所述N-外延层之上；JFET区，所述JFET区位于所述N-外延层之上，且位于两个相邻的的所述有源区之间，所述JFET区内设有浅沟槽结构，所述浅沟槽结构设有固定深度，所述浅沟槽结构与所述有源区之间设有固定距离；多晶硅栅层，所述多晶硅栅层位于所述有源区和所述JFET区之上；隔离层，所述隔离层位于所述多晶硅栅层之上；金属层，所述金属层位于所述隔离层之上。
在本发明的一个实施例中，所述有源区包括：P+1离子注入层、P+2离子注入层、N+离子注入层和沟道层，其中，所述P+1离子注入层位于所述有源区底部，所述N+离子注入层位于所述P+1离子注入层之上，所述P+2离子注入层位于所述P+1离子注入层和所述N+离子注入层的一侧，所述沟道层位于所述P+1离子注入层和所述N+离子注入层的另一侧，且所述沟道层与所述JFET区相邻。
在本发明的一个实施例中，所述浅沟槽结构的深度小于所述有源区的深度。
一种SiC功率MOSFET器件的制作方法，包括以下步骤：在所述SiC衬底表面外延形成固定厚度的所述N-外延层；在所述有源区内光刻定义出P+1离子注入区域，并注入不同能量和剂量的铝离子以形成所述P+1离子注入层和所述沟道层；在所述有源区内光刻定义出N+离子注入区域，并注入不同能量的氮离子或者磷离子以形成所述N+离子注入层；在所述有源区内光刻定义出P+2离子注入区域，并将不同能量的铝离子注入到所述有源区的不同深度以形成所述P+2离子注入层；在所述JFET区光刻定义出沟槽区，并对所述沟槽区进行碳化硅刻蚀以形成所述浅沟槽结构；光刻定义出多晶硅栅区域，并对多晶硅栅进行刻蚀以形成多晶硅栅层；在所述多晶硅栅层的上表面淀积一层绝缘介质层以形成所述隔离层；光刻定义出金属电极区域，并对所述金属电极区域进行刻蚀，形成所述SiC功率MOSFET器件。
在本发明的一个实施例中，所述有源区包括：P+1离子注入层、P+2离子注入层、N+离子注入层和沟道层，其中，所述P+1离子注入层位于所述有源区底部，所述N+离子注入层位于所述P+1离子注入层之上，所述P+2离子注入层位于所述P+1离子注入层和所述N+离子注入层的一侧，所述沟道层位于所述P+1离子注入层和所述N+离子注入层的另一侧。
在本发明的一个实施例中，所述浅沟槽结构的深度小于所述有源区的深度。
本发明的有益效果：
本发明通过将N-外延层固定在SiC衬底之上，并使有源区相间隔地排布于N-外延层之上以形成JFET区，且JFET区内设有浅沟槽结构，每个浅沟槽结构均设有固定深度，且每个浅沟槽结构与有源区均设有固定距离，然后将多晶硅栅层固定在有源区和JFET区之上，并将隔离层固定在多晶硅栅层之上，最后将金属层固定在隔离层之上，由此，通过浅沟槽结构的设置，能够在MOSFET器件的集电极加高压的反向截止时，抑制短沟效应，防止MOSFET器件被击穿。
附图说明
图1为本发明实施例的SiC功率MOSFET器件的结构示意图；
图2为本发明一个实施例的有源区的结构示意图；
图3为本发明实施例的SiC功率MOSFET器件的制作方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例的SiC功率MOSFET器件的结构示意图。
如图1所示，本发明实施例的SiC功率MOSFET器件，包括：SiC衬底10、N-外延层20、有源区30、JFET区40、多晶硅栅层50、隔离层60和金属层70，其中，N-外延层20位于SiC衬底10之上；有源区30为多个，多个有源区30相间隔地排布于N-外延层20之上；JFET区40位于N-外延层20之上，且位于两个相邻的的有源区30之间，JFET区40内设有浅沟槽结构，浅沟槽结构设有固定深度，浅沟槽结构与有源区30之间设有固定距离；多晶硅栅层50位于有源区30和JFET区40之上；隔离层60位于多晶硅栅层50之上；金属层70位于隔离层60之上。
如图2所示，在本发明的一个实施例中，有源区30可包括：P+1离子注入层31、P+2离子注入层32、N+离子注入层33和沟道层34，其中，P+1离子注入层31位于有源区30底部，N+离子注入层33位于P+1离子注入层31之上，P+2离子注入层32位于P+1离子注入层31和N+离子注入层33的一侧，沟道层34位于P+1离子注入层31和N+离子注入层33的另一侧，且沟道层34与JFET区40相邻。
在本发明的一个实施例中，浅沟槽结构的深度可为0.1um-0.3um，浅沟槽结构距离沟道层可为0.2um-0.5um，且浅沟槽结构的深度小于有源区30的深度。具体而言，传统的MOSFET器件的沟槽栅中沟槽一般为垂直沟道，而本发明中的浅沟槽结构主要作用是在MOSFET器件的集电极加高压的反向截止时，能够影响JFET区40的电场分布，降低沟道区的电场，将沟道保护起来，进而抑制短沟效应，同时，在MOSFET器件正向导通时，其浅沟槽结构内的多晶栅极所加的正电压与N+离子注入层33又可以加速沟道层内电子的流动。
根据本发明实施例的SiC功率MOSFET器件，通过将N-外延层20固定在SiC衬底10之上，并使有源区30相间隔地排布于N-外延层20之上以形成JFET区40，且JFET区40内设有浅沟槽结构，每个浅沟槽结构均设有固定深度，且每个浅沟槽结构与有源区30均设有固定距离，然后将多晶硅栅层50固定在有源区30和JFET区40之上，并将隔离层固定在多晶硅栅层50之上，最后将金属层70固定在隔离层60之上，由此，通过浅沟槽结构的设置，能够在MOSFET器件的集电极加高压的反向截止时，抑制短沟效应，防止MOSFET器件被击穿。
对应上述实施例的SiC功率MOSFET器件，本发明还提出一种SiC功率MOSFET器件的制作方法。
如图3所示，本发明实施例的SiC功率MOSFET器件的制作方法包括以下步骤：
S1，在SiC衬底表面外延形成固定厚度的N-外延层。
S2，在有源区内光刻定义出P+1离子注入区域，并注入不同能量和剂量的铝离子以形成P+1离子注入层和沟道层。
在本发明的一个实施例中，沟道层的深度可为0.1um，P+1离子注入层的深度可为1um。
S3，在有源区内光刻定义出N+离子注入区域，并注入不同能量的氮离子或者磷离子以形成N+离子注入层。
S4，在有源区内光刻定义出P+2离子注入区域，并将不同能量的铝离子注入到有源区的不同深度以形成P+2离子注入层。
具体而言，有源区可包括：P+1离子注入层、P+2离子注入层、N+离子注入层和沟道层，其中，P+1离子注入层位于有源区底部，N+离子注入层位于P+1离子注入层之上，P+2离子注入层位于P+1离子注入层和N+离子注入层的一侧，沟道层位于P+1离子注入层和N+离子注入层的另一侧，且沟道层与JFET区相邻。
S5，在JFET区光刻定义出沟槽区，并对沟槽区进行碳化硅刻蚀以形成浅沟槽结构。
在本发明的一个实施例中，浅沟槽结构的深度可为0.1um-0.3um，浅沟槽结构距离沟道层可为0.2um-0.5um，且浅沟槽结构的深度小于有源区30的深度。具体而言，传统的MOSFET器件的沟槽栅中沟槽一般为垂直沟道，而本发明中的浅沟槽结构主要作用是在MOSFET器件的集电极加高压的反向截止时，能够影响JFET区的电场分布，降低沟道区的电场，将沟道保护起来，进而抑制短沟效应，同时，在MOSFET器件正向导通时，其浅沟槽结构内的多晶栅极所加的正电压与N+离子注入层又可以加速沟道层内电子的流动。
S6，光刻定义出多晶硅栅区域，并对多晶硅栅进行刻蚀以形成多晶硅栅层。
具体地，首先，可在SiC表面使用热氧化生成一层氧化层，形成栅氧，然后，可在栅氧上面淀积一层多晶硅，形成多晶硅栅，最后，可光刻定义出不同的多晶硅栅区域，并刻蚀掉不需要的多晶硅以形成多晶硅栅层。
S7，在多晶硅栅层的上表面淀积一层绝缘介质层以形成隔离层。
S8，光刻定义出金属电极区域，并对金属电极区域进行刻蚀，形成SiC功率MOSFET器件。
具体地，首先，可光刻定义出有源层的孔层和不同多晶硅栅上的孔层，并刻蚀掉不需要区域的隔离层，然后，可在隔离层上淀积一层金属，并光刻定义出有源层金属区域和栅极金属区域进行刻蚀，以形成SiC功率MOSFET器件的有源区电极和栅极电极。
综上所述，根据本发明实施例的SiC功率MOSFET器件的制作方法，首先通过在SiC衬底表面外延形成N-外延层，并在有源区内光刻定义出P+1离子注入区域、P+2离子注入区域、N+离子注入区域和沟道层，分别注入不同能量的铝离子或氮离子或磷离子以形成P+1离子注入层、N+离子注入层、P+2离子注入层和沟道层，其次在JFET区光刻定义出沟槽区并对沟槽区进行碳化硅刻蚀以形成浅沟槽结构，然后分别光刻定义出多晶硅栅区域、隔离区域和金属电极区域以形成多晶硅栅层、隔离层和金属电极层，由此，能够在MOSFET器件的集电极加高压的反向截止时，抑制短沟效应，防止MOSFET器件被击穿。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (6)

1.一种SiC功率MOSFET器件，其特征在于，包括：
SiC衬底；
N-外延层，所述N-外延层位于所述SiC衬底之上；
有源区，所述有源区为多个，多个所述有源区相间隔地排布于所述N-外延层之上；
JFET区，所述JFET区位于所述N-外延层之上，且位于两个相邻的的所述有源区之间，所述JFET区内设有浅沟槽结构，所述浅沟槽结构设有固定深度，所述浅沟槽结构与所述有源区之间设有固定距离；
多晶硅栅层，所述多晶硅栅层位于所述有源区和所述JFET区之上；
隔离层，所述隔离层位于所述多晶硅栅层之上；
金属层，所述金属层位于所述隔离层之上。
2.根据权利要求1所述的SiC功率MOSFET器件，其特征在于，所述有源区包括：P+1离子注入层、P+2离子注入层、N+离子注入层和沟道层，其中，所述P+1离子注入层位于所述有源区底部，所述N+离子注入层位于所述P+1离子注入层之上，所述P+2离子注入层位于所述P+1离子注入层和所述N+离子注入层的一侧，所述沟道层位于所述P+1离子注入层和所述N+离子注入层的另一侧，且所述沟道层与所述JFET区相邻。
3.根据权利要求2所述的SiC功率MOSFET器件，其特征在于，所述浅沟槽结构的深度小于所述有源区的深度。
4.根据权利要求1-3所述的SiC功率MOSFET器件的制作方法，其特征在于，包括以下步骤：
在所述SiC衬底表面外延形成固定厚度的所述N-外延层；
在所述有源区内光刻定义出P+1离子注入区域，并注入不同能量和剂量的铝离子以形成所述P+1离子注入层和所述沟道层；
在所述有源区内光刻定义出N+离子注入区域，并注入不同能量的氮离子或者磷离子以形成所述N+离子注入层；
在所述有源区内光刻定义出P+2离子注入区域，并将不同能量的铝离子注入到所述有源区的不同深度以形成所述P+2离子注入层；
在所述JFET区光刻定义出沟槽区，并对所述沟槽区进行碳化硅刻蚀以形成所述浅沟槽结构；
光刻定义出多晶硅栅区域，并对多晶硅栅进行刻蚀以形成多晶硅栅层；
在所述多晶硅栅层的上表面淀积一层绝缘介质层以形成所述隔离层；
光刻定义出金属电极区域，并对所述金属电极区域进行刻蚀，形成所述SiC功率MOSFET器件。
5.根据权利要求4所述的SiC功率MOSFET器件的制作方法，其特征在于，所述有源区包括：P+1离子注入层、P+2离子注入层、N+离子注入层和沟道层，其中，所述P+1离子注入层位于所述有源区底部，所述N+离子注入层位于所述P+1离子注入层之上，所述P+2离子注入层位于所述P+1离子注入层和所述N+离子注入层的一侧，所述沟道层位于所述P+1离子注入层和所述N+离子注入层的另一侧。
6.根据权利要求5所述的SiC功率MOSFET器件的制作方法，其特征在于，所述浅沟槽结构的深度小于所述有源区的深度。
CN202311478426.3A 2023-11-07 2023-11-07 SiC功率MOSFET器件及其制作方法 Pending CN117393605A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311478426.3A CN117393605A (zh) 2023-11-07 2023-11-07 SiC功率MOSFET器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311478426.3A CN117393605A (zh) 2023-11-07 2023-11-07 SiC功率MOSFET器件及其制作方法

Publications (1)

Publication Number Publication Date
CN117393605A true CN117393605A (zh) 2024-01-12

Family

ID=89464788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311478426.3A Pending CN117393605A (zh) 2023-11-07 2023-11-07 SiC功率MOSFET器件及其制作方法

Country Status (1)

Country Link
CN (1) CN117393605A (zh)

Similar Documents

Publication Publication Date Title
US7649223B2 (en) Semiconductor device having superjunction structure and method for manufacturing the same
KR100816253B1 (ko) 트렌치 게이트 전계 효과 트랜지스터 및 그의 제조 방법
US8222693B2 (en) Trench-gate transistors and their manufacture
TWI591789B (zh) 用於製造具有一屏蔽電極結構之一絕緣閘極半導體裝置之方法
EP1168455B1 (en) Power semiconductor switching element
JP5984282B2 (ja) 縦型トレンチ型絶縁ゲートｍｏｓ半導体装置
US20180114857A1 (en) Semiconductor device and semiconductor device manufacturing method
US9324838B2 (en) LDMOS power semiconductor device and manufacturing method of the same
US20050218472A1 (en) Semiconductor device manufacturing method thereof
US20130153995A1 (en) Semiconductor device and method for manufacturing the same
JP2011512677A (ja) 半導体素子構造及び関連プロセス
EP2293336A1 (en) Semiconductor device
JP2009004805A (ja) 従来の端子を備えた超接合装置の製造方法
US20090072304A1 (en) Trench misfet
JP4261335B2 (ja) トレンチゲート半導体デバイスの製造
US20220320295A1 (en) Sic mosfet structures with asymmetric trench oxide
CN110914997A (zh) 具有locos沟槽的半导体器件
US9324817B2 (en) Method for forming a transistor device having a field electrode
US20100237409A1 (en) Semiconductor component
JP2006505932A (ja) 半導体デバイスおよびその製造方法
EP3933895A1 (en) Trench field effect transistor structure, and manufacturing method for same
US20240047569A1 (en) Silicon carbide semiconductor power transistor and method of manufacturing the same
CN117393605A (zh) SiC功率MOSFET器件及其制作方法
US20030073289A1 (en) Trench-gate semiconductor devices and their manufacture
KR102062050B1 (ko) 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination