CN117389482A - 一种用于spi nand的寿命记录方法、芯片及设备 - Google Patents

一种用于spi nand的寿命记录方法、芯片及设备 Download PDF

Info

Publication number
CN117389482A
CN117389482A CN202311685976.2A CN202311685976A CN117389482A CN 117389482 A CN117389482 A CN 117389482A CN 202311685976 A CN202311685976 A CN 202311685976A CN 117389482 A CN117389482 A CN 117389482A
Authority
CN
China
Prior art keywords
erasing
spi nand
erasing times
information
storage area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311685976.2A
Other languages
English (en)
Other versions
CN117389482B (zh
Inventor
林晓新
金广东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xtx Technology Inc
Original Assignee
Xtx Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xtx Technology Inc filed Critical Xtx Technology Inc
Priority to CN202311685976.2A priority Critical patent/CN117389482B/zh
Publication of CN117389482A publication Critical patent/CN117389482A/zh
Application granted granted Critical
Publication of CN117389482B publication Critical patent/CN117389482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614Improving the reliability of storage systems
    • G06F3/0616Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请涉及SPI NAND技术领域,具体提供了一种用于SPI NAND的寿命记录方法、芯片及设备,该方法包括以下步骤:间歇性地检测更新使能是否打开,所述更新使能在所述SPI NAND开始执行擦除操作时触发打开;在检测到所述更新使能打开时,将缓存的擦除次数信息写入所述擦除次数存储区域,所述擦除次数信息包括擦除对象的标志信息及擦除次数,所述擦除次数信息在所述擦除对象被执行擦除操作时触发更新;在将所述缓存的擦除次数信息写入所述擦除次数存储区域后,关闭所述更新使能;该方法能够有效地避免出现由于无法检测SPI NAND的使用寿命而导致SPI NAND在达到使用寿命后仍被继续使用的情况。

Description

一种用于SPI NAND的寿命记录方法、芯片及设备
技术领域
本申请涉及SPI NAND技术领域,具体而言,涉及一种用于SPI NAND的寿命记录方法、芯片及设备。
背景技术
现有的SPI NAND Flash(串行接口NAND Flash)主要由NAND Flash Memory Core(NAND Flash存储器核心)、ECC Codec(错误检查和纠正编解码器)、Cache Memory(高速缓存)和Serial Interface Logic接口(串行逻辑接口)组成。根据本领域公知常识可知,NANDFlash存在使用寿命,以SLC(Single-Level cell,单层存储单元)NAND Flash为例,SLCNAND Flash支持10万次以内的擦写(即SLC NAND Flash的使用寿命为10万次擦写),在达到SLC NAND Flash的寿命后,bit翻转(数据由1变为0或者由0变为1)的个数会大幅度增加,且bit翻转的个数超过内置ECC的纠正能力,由于现有技术无法检测SPI NAND的使用寿命,因此现有技术存在由于无法检测NAND Flash的使用寿命而导致SPI NAND在达到使用寿命后仍被继续使用,从而导致bit翻转的个数超过内置ECC Codec的纠正能力,部分存储单元的存储数据异常的问题。
针对上述问题,目前尚未有有效的技术解决方案。
发明内容
本申请的目的在于提供一种用于SPI NAND的寿命记录方法、芯片及设备,能够有效地避免出现由于无法检测SPI NAND的使用寿命而导致SPI NAND在达到使用寿命后仍被继续使用的情况,从而有效地解决由于SPI NAND在达到使用寿命后仍被继续使用而导致bit翻转的个数超过内置ECC Codec的纠正能力,部分存储单元的存储数据异常的问题。
第一方面,本申请提供了一种用于SPI NAND的寿命记录方法,用于记录SPI NAND的寿命,SPI NAND包括存储区域,存储区域中划分有擦除次数存储区域,用于SPI NAND的寿命记录方法包括以下步骤:
间歇性地检测更新使能是否打开,更新使能在SPI NAND开始执行擦除操作时触发打开;
在检测到更新使能打开时,将缓存的擦除次数信息写入擦除次数存储区域,擦除次数信息包括擦除对象的标志信息及擦除次数,擦除次数信息在擦除对象被执行擦除操作时触发更新;
在将缓存的擦除次数信息写入擦除次数存储区域后,关闭更新使能。
本申请提供的一种用于SPI NAND的寿命记录方法,在检测到更新使能打开时将缓存的擦除次数信息写入擦除次数存储区域,并在写入完成后关闭更新使能,由于该寿命记录方法通过将缓存的擦除次数信息写入擦除次数存储区域的方式将擦除次数信息的性质由易失性转变为非易失性,而SPI NAND的使用寿命与其擦除次数相关联,因此该寿命记录方法能够通过记录擦除对象的擦除次数的方式记录SPI NAND的使用寿命,并通过判断擦除次数信息是否达到SPI NAND的使用寿命对应的擦除次数的方式检测SPI NAND的使用寿命是否结束,从而有效地避免出现由于无法检测SPI NAND的使用寿命而导致SPI NAND在达到使用寿命后仍被继续使用的情况,进而有效地解决由于SPI NAND在达到使用寿命后仍被继续使用而导致bit翻转的个数超过内置ECC Codec的纠正能力,部分存储单元的存储数据异常的问题。
可选地,擦除次数存储区域包括多个擦除次数存储块,在检测到更新使能打开时,将缓存的擦除次数信息写入擦除次数存储块的步骤包括:
在检测到更新使能打开时,检测当前使用的擦除次数存储块是否被写满;
若当前使用的擦除次数存储块被写满,则随机选择一个空的擦除次数存储块,并将缓存的擦除次数信息写入该空的擦除次数存储块;
若当前使用的擦除次数存储块未被写满,则将缓存的擦除次数信息写入当前使用的擦除次数存储块。
由于该技术方案的擦除次数存储区域包括多个擦除次数存储块,而在当前使用的擦除次数存储块被写满时,该技术方案会随机选择一个空的擦除次数存储块进行缓存的擦除次数信息的写入,因此该技术方案能够避免出现在当前使用的擦除次数存储块被写满且被执行擦除操作后,缓存的擦除次数信息又被写入当前使用的擦除次数存储块中而导致当前使用的擦除次数存储块被连续执行擦除操作的情况,从而有效地延长擦除次数存储块的使用寿命。
可选地,用于SPI NAND的寿命记录方法还包括执行于若当前使用的擦除次数存储块被写满,则随机选择一个空的擦除次数存储块,并将缓存的擦除次数信息写入该空的擦除次数存储块之后的步骤:
对已被写满的擦除次数存储块进行擦除操作,以清空该擦除次数存储块。
可选地,存储区域的大小与擦除次数存储区域的大小的比例为48:1-52:1。
由于每个擦除次数存储区域的大小为固定值,即所有擦除次数存储区域的大小与擦除次数存储区域的数量正相关,因此该技术方案通过使存储区域的大小与擦除次数存储区域的大小的比例位于48:1-52:1内能够有效地避免出现由于擦除次数存储区域的数量过大,而导致擦除次数存储区域占用存储区域的空间过大,存储区域的数据存储量少的情况以及由于擦除次数存储区域的数量过少而导致擦除次数存储区域快速达到其使用寿命的情况。
可选地,间歇性地检测更新使能是否打开的步骤包括:
根据预设的时间间隔间歇性地检测更新使能是否打开。
可选地,时间间隔为1-3s。
可选地,擦除对象为存储页、存储块或存储扇区。
可选地,擦除次数存储区域包括多个擦除次数存储块,其中一个擦除次数存储块被配置为备份块,在检测到更新使能打开时,将缓存的擦除次数信息写入擦除次数存储区域的步骤包括:
在检测到更新使能打开时,将缓存的擦除次数信息同时写入当前使用的擦除次数存储块和备份块。
由于该技术方案在检测到更新使能打开时将缓存的擦除次数信息写入擦除次数存储块和备份块,因此即使出现由于擦除掉电而导致当前使用的擦除次数存储块损坏的情况,该技术方案也可以通过从备份块中读取擦除次数信息的方式获取准确的擦除次数,即该技术方案能够有效地避免出现由于擦除掉电而导致当前使用的擦除次数存储块损坏,存储在该擦除次数存储块内的擦除次数信息丢失的情况,进而有效地提高擦除次数信息和SPI NAND的使用寿命的准确度。
第二方面,本申请还提供了一种存储芯片,该存储芯片包括存储阵列和控制电路,该控制电路用于执行如上述第一方面提供的一种用于SPI NAND的寿命记录方法中的步骤。
本申请提供的一种存储芯片,在检测到更新使能打开时将缓存的擦除次数信息写入擦除次数存储区域,并在写入完成后关闭更新使能,由于该存储芯片通过将缓存的擦除次数信息写入擦除次数存储区域的方式将擦除次数信息的性质由易失性转变为非易失性,而SPI NAND的使用寿命与其擦除次数相关联,因此该存储芯片能够通过记录擦除对象的擦除次数的方式记录SPI NAND的使用寿命,并通过判断擦除次数信息是否达到SPI NAND的使用寿命对应的擦除次数的方式检测SPI NAND的使用寿命是否结束,从而有效地避免出现由于无法检测SPI NAND的使用寿命而导致SPI NAND在达到使用寿命后仍被继续使用的情况,进而有效地解决由于SPI NAND在达到使用寿命后仍被继续使用而导致bit翻转的个数超过内置ECC Codec的纠正能力,部分存储单元的存储数据异常的问题。
第三方面,本申请提供一种电子设备,该电子设备包括存储芯片,该存储芯片包括存储阵列和控制电路,该控制电路用于执行如上述第一方面提供的一种用于SPI NAND的寿命记录方法中的步骤。
本申请提供的一种电子设备,在检测到更新使能打开时将缓存的擦除次数信息写入擦除次数存储区域,并在写入完成后关闭更新使能,由于该电子设备通过将缓存的擦除次数信息写入擦除次数存储区域的方式将擦除次数信息的性质由易失性转变为非易失性,而SPI NAND的使用寿命与其擦除次数相关联,因此该电子设备能够通过记录擦除对象的擦除次数的方式记录SPI NAND的使用寿命,并通过判断擦除次数信息是否达到SPI NAND的使用寿命对应的擦除次数的方式检测SPI NAND的使用寿命是否结束,从而有效地避免出现由于无法检测SPI NAND的使用寿命而导致SPI NAND在达到使用寿命后仍被继续使用的情况,进而有效地解决由于SPI NAND在达到使用寿命后仍被继续使用而导致bit翻转的个数超过内置ECC Codec的纠正能力,部分存储单元的存储数据异常的问题。
由上可知,本申请提供的一种用于SPI NAND的寿命记录方法、芯片及设备,在检测到更新使能打开时将缓存的擦除次数信息写入擦除次数存储区域,并在写入完成后关闭更新使能,由于该寿命记录方法通过将缓存的擦除次数信息写入擦除次数存储区域的方式将擦除次数信息的性质由易失性转变为非易失性,而SPI NAND的使用寿命与其擦除次数相关联,因此该寿命记录方法能够通过记录擦除对象的擦除次数的方式记录SPI NAND的使用寿命,并通过判断擦除次数信息是否达到SPI NAND的使用寿命对应的擦除次数的方式检测SPI NAND的使用寿命是否结束,从而有效地避免出现由于无法检测SPI NAND的使用寿命而导致SPI NAND在达到使用寿命后仍被继续使用的情况,进而有效地解决由于SPI NAND在达到使用寿命后仍被继续使用而导致bit翻转的个数超过内置ECC Codec的纠正能力,部分存储单元的存储数据异常的问题。
附图说明
图1为本申请实施例提供的一种用于SPI NAND的寿命记录方法的流程图。
具体实施方式
下面将结合本申请实施例中附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
第一方面,如图1所示,本申请提供了一种用于SPI NAND的寿命记录方法,用于记录SPI NAND的寿命,SPI NAND包括存储区域,存储区域中划分有擦除次数存储区域,用于SPI NAND的寿命记录方法包括以下步骤:
S1、间歇性地检测更新使能是否打开,更新使能在SPI NAND开始执行擦除操作时触发打开;
S2、在检测到更新使能打开时,将缓存的擦除次数信息写入擦除次数存储区域,擦除次数信息包括擦除对象的标志信息及擦除次数,擦除次数信息在擦除对象被执行擦除操作时触发更新;
S3、在将缓存的擦除次数信息写入擦除次数存储区域后,关闭更新使能。
其中,本申请提供的一种用于SPI NAND的寿命记录方法优选由SPI NANDFirmware(SPI NAND固件)执行,该SPI NAND Firmware由芯片设计厂商基于SPI NAND架构自行开发而成,芯片设计厂商通常使用SPI NAND Firmware进行坏块管理,以映射出厂坏块,本申请提供的一种用于SPI NAND的寿命记录方法能够对SPI NAND的寿命进行记录。该实施例的SPI NAND包括存储区域,该存储区域用于对数据进行存储,存储区域中划分有擦除次数存储区域,该擦除次数存储区域用于对擦除次数信息进行存储,该实施例的擦除次数存储区域优选在SPI NAND固件第一次开机初始化时在存储区域中开辟而成。应当理解的是,由于该实施例的存储区域中划分有擦除次数存储区域,因此存储区域大于擦除次数存储区域,即该实施例的存储区域的大小为该实施例的擦除次数存储区域的n倍,且n为大于1的整数,也即该实施例相当于从存储区域中划分一个特定的区域以存储擦除次数信息。
步骤S1的擦除对象为存储区域中被执行擦除操作的对象,步骤S1的更新使能在对擦除对象进行擦除操作时触发打开,步骤S1的更新使能在没有对擦除对象进行擦除操作或将缓存的擦除次数信息写入擦除次数存储区域后触发关闭。应当理解的是,由于更新使能在对擦除对象进行擦除操作时触发打开,而对擦除对象进行擦除操作会改变其擦除次数,因此更新使能相当于在擦除次数发生改变时打开,而由于更新使能在没有对擦除对象进行擦除操作或将缓存的擦除次数信息写入擦除次数存储区域后关闭,而没有对擦除对象进行擦除操作或将缓存的擦除次数信息写入擦除次数存储区域后,擦除对象的擦除次数不变,因此更新使能相当于在擦除次数不变时关闭。
步骤S2的缓存的擦除次数信息为易失性数据,即缓存的擦除次数信息会在掉电时丢失,该擦除次数信息包括擦除对象的标识信息(用于标识擦除对象)和擦除次数(即擦除对象被执行擦除操作的总次数),擦除次数的初始值为0,在擦除对象被执行擦除操作时,该擦除对象对应的擦除次数就会自动加1,即在擦除对象每被执行一次擦除操作均会触发擦除次数信息的更新。由于在检测到更新使能打开时,步骤S2会将缓存的擦除次数信息写入擦除次数存储区域,该实施例的SPI NAND为非易失性存储芯片,而擦除次数存储区域为SPINAND的存储区域中的一个特定区域,因此步骤S2相当于将易失性数据转变成非易失性数据。应当理解的是,步骤S2将更新后的擦除次数信息写入擦除次数存储区域,即在更新使能打开时,该实施例先对缓存的擦除次数信息进行更新,再将缓存的擦除次数信息写入擦除次数存储区域。
在将缓存的擦除次数信息写入擦除次数存储区域后,步骤S3将更新使能由打开转变为关闭,以避免出现虽然擦除对象仅被执行了一次擦除操作,但由于更新使能持续打开而导致没有更新的擦除次数信息持续写入擦除次数存储区域的情况。应当理解的是,若擦除次数信息达到SPI NAND的使用寿命对应的擦除次数,则表示SPI NAND的使用寿命结束。还应当理解的是,由于擦除次数存储区域能够存储的数据量有限,因此步骤S3在将缓存的擦除次数信息写入擦除次数存储区域后,还需要将擦除次数存储区域中旧的擦除次数信息擦除。
本申请提供的一种用于SPI NAND的寿命记录方法,在检测到更新使能打开时将缓存的擦除次数信息写入擦除次数存储区域,并在写入完成后关闭更新使能,由于该寿命记录方法通过将缓存的擦除次数信息写入擦除次数存储区域的方式将擦除次数信息的性质由易失性转变为非易失性,而SPI NAND的使用寿命与其擦除次数相关联,因此该寿命记录方法能够通过记录擦除对象的擦除次数的方式记录SPI NAND的使用寿命,并通过判断擦除次数信息是否达到SPI NAND的使用寿命对应的擦除次数的方式检测SPI NAND的使用寿命是否结束,从而有效地避免出现由于无法检测SPI NAND的使用寿命而导致SPI NAND在达到使用寿命后仍被继续使用的情况,进而有效地解决由于SPI NAND在达到使用寿命后仍被继续使用而导致bit翻转的个数超过内置ECC Codec的纠正能力,部分存储单元的存储数据异常的问题。
在一些实施例中,擦除次数存储区域包括多个擦除次数存储块,步骤S2包括:
S21、在检测到更新使能打开时,检测当前使用的擦除次数存储块是否被写满;
S22、若当前使用的擦除次数存储块被写满,则随机选择一个空的擦除次数存储块,并将缓存的擦除次数信息写入该空的擦除次数存储块;
S23、若当前使用的擦除次数存储块未被写满,则将缓存的擦除次数信息写入当前使用的擦除次数存储块。
该实施例的擦除次数存储区域包括多个擦除次数存储块,该实施例的工作原理为:由于每个擦除次数存储块能够存储的数据量有限,而该实施例的擦除次数存储区域包括多个擦除次数存储块,因此在检测到更新使能打开时,该实施例需要先检测当前使用的擦除次数存储块是否被写满,若是,则将缓存的擦除次数信息写入空的擦除次数存储区域,若否,则将缓存的擦除次数信息写入当前使用的擦除次数存储区域。具体地,擦除次数存储块包括64个存储页,在检测到更新使能打开时,该实施例按照存储页的排序将缓存的擦除次数信息写入空的存储页中,在最后一个存储页也被写入擦除次数信息时,则表示当前使用的擦除次数存储块已被写满。由于该实施例的擦除次数存储区域的数量包括多个擦除次数存储块,而在当前使用的擦除次数存储块被写满时,该实施例会随机选择一个空的擦除次数存储块进行缓存的擦除次数信息的写入,因此该实施例能够避免出现在当前使用的擦除次数存储块被写满且被执行擦除操作后,缓存的擦除次数信息又被写入当前使用的擦除次数存储块中而导致当前使用的擦除次数存储块被连续执行擦除操作的情况,从而有效地延长擦除次数存储块的使用寿命。
在一些实施例中,用于SPI NAND的寿命记录方法还包括执行于步骤S22之后的步骤:
S24、对已被写满的擦除次数存储块进行擦除操作,以清空该擦除次数存储块。
该实施例通过对已被写满的擦除次数存储块进行擦除操作的方式清空该已被写满的擦除次数存储块,清空后的擦除次数存储块能够用于擦除次数信息的存储,因此该实施例能够实现擦除次数存储块的重复利用。
在一些实施例中,存储区域的大小与擦除次数存储区域的大小的比例为48:1-52:1。由于每个擦除次数存储区域的大小为固定值,即所有擦除次数存储区域的大小与擦除次数存储区域的数量正相关,因此该实施例通过使存储区域的大小与擦除次数存储区域的大小的比例位于48:1-52:1内能够有效地避免出现由于擦除次数存储区域的数量过大,而导致擦除次数存储区域占用存储区域的空间过大,存储区域的数据存储量少的情况以及由于擦除次数存储区域的数量过少而导致擦除次数存储区域快速达到其使用寿命的情况。优选地,该实施例的存储区域的大小与擦除次数存储区域的大小的比例为50:1。
在一些实施例中,步骤S1包括:
S11、根据预设的时间间隔间歇性地检测更新使能是否打开。
该实施例的时间间隔为预设值,该时间间隔为相邻的两次检测更新使能是否打开的时间节点的差值,应当理解的是,本领域技术人员可以根据实际需要改变时间间隔的大小。
在一些实施例中,时间间隔为1-3s。优选地,该实施例的时间间隔为2s。
在一些实施例中,擦除对象为存储块或存储扇区。
在一些实施例中,擦除次数存储区域包括多个擦除次数存储块,其中一个擦除次数存储块被配置为备份块,步骤S2包括步骤:
S21’、在检测到更新使能打开时,将缓存的擦除次数信息同时写入当前使用的擦除次数存储块和备份块。
由于该实施例在检测到更新使能打开时将缓存的擦除次数信息写入擦除次数存储块和备份块,因此即使出现由于擦除掉电而导致当前使用的擦除次数存储块损坏的情况,该实施例也可以通过从备份块中读取擦除次数信息的方式获取准确的擦除次数,即该实施例能够有效地避免出现由于擦除掉电而导致当前使用的擦除次数存储块损坏,存储在该擦除次数存储块内的擦除次数信息丢失的情况,进而有效地提高擦除次数信息和SPINAND的使用寿命的准确度。应当理解的是,该实施例的备份块可以由备份区域代替,该实施例的备份区域可以为由存储区域开辟而成的区域,即该实施例的存储区域包括备份区域和擦除次数存储区域,该实施例的存储区域的大小大于备份区域的大小与擦除次数存储区域的大小的和,步骤S2将缓存的擦除次数信息写入擦除次数存储区域和备份区域。还应当理解的是,在将缓存的擦除次数信息同时写入当前使用的擦除次数存储块和备份块前,该实施例可以先判断当前使用的擦除次数存储块是否被写满,若是,则随机选择一个空的擦除次数存储块,并将缓存的擦除次数信息同时写入该空的擦除次数存储块和备份块,若否,则将缓存的擦除次数信息同时写入当前使用的擦除次数存储块和备份块。
在一些实施例中,缓存的擦除次数信息存储在缓存表中,步骤S2包括:
S21’’、在更新使能打开时,将缓存表写入擦除次数存储区域,缓存表在擦除对象被执行擦除操作时触发更新。
该实施例的缓存表能够缓存各个擦除对象对应的擦除次数,具体地,以擦除对象为存储块,擦除对象的数量为1024个,所有存储块均没有被执行过擦除操作为例,缓存表的缓存数据如下表所示:
缓存表
存储块序号 0 1 2 3 4 5 …… 1020 1021 1022 1023
擦除次数 0 0 0 0 0 0 …… 0 0 0 0
应当理解的是,该实施例的存储块序号相当于上述实施例提及的标识信息,由于该实施例的缓存表能够存储所有存储块的擦除次数,而在更新使能打开时,该实施例将缓存表写入擦除次数存储区域,因此该实施例相当于对所有存储块的擦除次数进行更新。
在一些实施例中,在更新使能打开时,步骤S2仅将被执行擦除操作的擦除对象对应的擦除次数信息写入擦除次数存储区域,即该实施例相当于仅对被执行擦除操作的擦除对象的擦除次数进行更新。
在一些实施例中,擦除次数存储区域包括多个擦除次数存储块,当前使用的擦除次数存储区域对应的标识信息存储在page0的空闲区域内。该实施例的page0用于存储SPINAND的开机程序,由于该实施例将当前使用的擦除次数存储区域对应的标识信息存储在page0的空闲区域内,因此该实施例能够在SPI NAND启动时快速确定当前被用于写入擦除次数信息的擦除次数存储块。
在一些实施例中,在SPI NAND固件初始化时,从擦除次数存储区域中获取擦除次数信息,并将该擦除次数信息缓存到缓存表中。该实施例的工作原理为:由于缓存表中的数据为易失性数据,即在SPI NAND固件初始化时,缓存表中的擦除次数信息会被初始化为0,因此为了避免出现由于意外掉电,缓存表中的擦除次数信息被初始化为0,初始化后的擦除次数信息被写入擦除次数存储区域中而导致擦除次数计算错误的情况,在SPI NAND固件初始化后,该实施例需要先从擦除次数存储区域中获取擦除次数信息,并将该擦除次数信息缓存到缓存表中。应当理解的是,在SPI NAND固件第一次开机初始化时,擦除次数存储区域和缓存表中的擦除次数信息均为0。
由上可知,本申请提供的一种用于SPI NAND的寿命记录方法,在检测到更新使能打开时将缓存的擦除次数信息写入擦除次数存储区域,并在写入完成后关闭更新使能,由于该寿命记录方法通过将缓存的擦除次数信息写入擦除次数存储区域的方式将擦除次数信息的性质由易失性转变为非易失性,而SPI NAND的使用寿命与其擦除次数相关联,因此该寿命记录方法能够通过记录擦除对象的擦除次数的方式记录SPI NAND的使用寿命,并通过判断擦除次数信息是否达到SPI NAND的使用寿命对应的擦除次数的方式检测SPI NAND的使用寿命是否结束,从而有效地避免出现由于无法检测SPI NAND的使用寿命而导致SPINAND在达到使用寿命后仍被继续使用的情况,进而有效地解决由于SPI NAND在达到使用寿命后仍被继续使用而导致bit翻转的个数超过内置ECC Codec的纠正能力,部分存储单元的存储数据异常的问题。
第二方面,本申请还提供了一种存储芯片,该存储芯片包括存储阵列和控制电路,该控制电路用于执行如上述第一方面提供的一种用于SPI NAND的寿命记录方法中的步骤。
本申请实施例提供了一种存储芯片,该存储芯片包括存储阵列和控制电路,该控制电路用于执行如上述第一方面提供的一种用于SPI NAND的寿命记录方法,该实施例提供的一种存储芯片的工作原理与上述第一方面提供的一种用于SPI NAND的寿命记录方法的工作原理相同,此处不再进行详细论述。
本申请提供的一种存储芯片,在检测到更新使能打开时将缓存的擦除次数信息写入擦除次数存储区域,并在写入完成后关闭更新使能,由于该存储芯片通过将缓存的擦除次数信息写入擦除次数存储区域的方式将擦除次数信息的性质由易失性转变为非易失性,而SPI NAND的使用寿命与其擦除次数相关联,因此该存储芯片能够通过记录擦除对象的擦除次数的方式记录SPI NAND的使用寿命,并通过判断擦除次数信息是否达到SPI NAND的使用寿命对应的擦除次数的方式检测SPI NAND的使用寿命是否结束,从而有效地避免出现由于无法检测SPI NAND的使用寿命而导致SPI NAND在达到使用寿命后仍被继续使用的情况,进而有效地解决由于SPI NAND在达到使用寿命后仍被继续使用而导致bit翻转的个数超过内置ECC Codec的纠正能力,部分存储单元的存储数据异常的问题。
第三方面,本申请提供一种电子设备,该电子设备包括存储芯片,该存储芯片包括存储阵列和控制电路,该控制电路用于执行如上述第一方面提供的一种用于SPI NAND的寿命记录方法中的步骤。
本申请实施例提供了一种电子设备,该电子设备包括存储芯片,该存储芯片包括存储阵列和控制电路,该控制电路用于执行如上述第一方面提供的一种用于SPI NAND的寿命记录方法,该实施例提供的一种电子设备的工作原理与上述第一方面提供的一种用于SPI NAND的寿命记录方法的工作原理相同,此处不再进行详细论述。
本申请提供的一种电子设备,在检测到更新使能打开时将缓存的擦除次数信息写入擦除次数存储区域,并在写入完成后关闭更新使能,由于该电子设备通过将缓存的擦除次数信息写入擦除次数存储区域的方式将擦除次数信息的性质由易失性转变为非易失性,而SPI NAND的使用寿命与其擦除次数相关联,因此该电子设备能够通过记录擦除对象的擦除次数的方式记录SPI NAND的使用寿命,并通过判断擦除次数信息是否达到SPI NAND的使用寿命对应的擦除次数的方式检测SPI NAND的使用寿命是否结束,从而有效地避免出现由于无法检测SPI NAND的使用寿命而导致SPI NAND在达到使用寿命后仍被继续使用的情况,进而有效地解决由于SPI NAND在达到使用寿命后仍被继续使用而导致bit翻转的个数超过内置ECC Codec的纠正能力,部分存储单元的存储数据异常的问题。
由上可知,本申请提供的一种用于SPI NAND的寿命记录方法、芯片及设备,在检测到更新使能打开时将缓存的擦除次数信息写入擦除次数存储区域,并在写入完成后关闭更新使能,由于该寿命记录方法通过将缓存的擦除次数信息写入擦除次数存储区域的方式将擦除次数信息的性质由易失性转变为非易失性,而SPI NAND的使用寿命与其擦除次数相关联,因此该寿命记录方法能够通过记录擦除对象的擦除次数的方式记录SPI NAND的使用寿命,并通过判断擦除次数信息是否达到SPI NAND的使用寿命对应的擦除次数的方式检测SPI NAND的使用寿命是否结束,从而有效地避免出现由于无法检测SPI NAND的使用寿命而导致SPI NAND在达到使用寿命后仍被继续使用的情况,进而有效地解决由于SPI NAND在达到使用寿命后仍被继续使用而导致bit翻转的个数超过内置ECC Codec的纠正能力,部分存储单元的存储数据异常的问题。
在本申请所提供的实施例中,应该理解到,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (10)

1.一种用于SPI NAND的寿命记录方法,用于记录SPI NAND的寿命,所述SPI NAND包括存储区域,其特征在于,所述存储区域中划分有擦除次数存储区域,所述用于SPI NAND的寿命记录方法包括以下步骤:
间歇性地检测更新使能是否打开,所述更新使能在所述SPI NAND开始执行擦除操作时触发打开;
在检测到所述更新使能打开时,将缓存的擦除次数信息写入所述擦除次数存储区域,所述擦除次数信息包括擦除对象的标志信息及擦除次数,所述擦除次数信息在所述擦除对象被执行擦除操作时触发更新;
在将所述缓存的擦除次数信息写入所述擦除次数存储区域后,关闭所述更新使能。
2.根据权利要求1所述的用于SPI NAND的寿命记录方法,其特征在于,所述擦除次数存储区域包括多个擦除次数存储块,所述在检测到所述更新使能打开时,将缓存的擦除次数信息写入所述擦除次数存储区域的步骤包括:
在检测到所述更新使能打开时,检测当前使用的擦除次数存储块是否被写满;
若当前使用的擦除次数存储块被写满,则随机选择一个空的擦除次数存储块,并将缓存的擦除次数信息写入该空的擦除次数存储块;
若当前使用的擦除次数存储块未被写满,则将缓存的擦除次数信息写入当前使用的擦除次数存储块。
3.根据权利要求2所述的用于SPI NAND的寿命记录方法,其特征在于,所述用于SPINAND的寿命记录方法还包括执行于所述若当前使用的擦除次数存储块被写满,则随机选择一个空的擦除次数存储块,并将缓存的擦除次数信息写入该空的擦除次数存储块之后的步骤:
对已被写满的擦除次数存储块进行擦除操作,以清空该擦除次数存储块。
4.根据权利要求1所述的用于SPI NAND的寿命记录方法,其特征在于,所述存储区域的大小与所述擦除次数存储区域的大小的比例为48:1-52:1。
5.根据权利要求1所述的用于SPI NAND的寿命记录方法,其特征在于,所述间歇性地检测更新使能是否打开的步骤包括:
根据预设的时间间隔间歇性地检测更新使能是否打开。
6.根据权利要求5所述的用于SPI NAND的寿命记录方法,其特征在于,所述时间间隔为1-3s。
7.根据权利要求1所述的用于SPI NAND的寿命记录方法,其特征在于,所述擦除对象为存储块或存储扇区。
8.根据权利要求1所述的用于SPI NAND的寿命记录方法,其特征在于,所述擦除次数存储区域包括多个擦除次数存储块,其中一个所述擦除次数存储块被配置为备份块,所述在检测到所述更新使能打开时,将缓存的擦除次数信息写入所述擦除次数存储区域的步骤包括:
在检测到所述更新使能打开时,将缓存的擦除次数信息同时写入当前使用的擦除次数存储块和所述备份块。
9.一种存储芯片,其特征在于,所述存储芯片包括存储阵列和控制电路,所述控制电路用于执行如权利要求1-8任一项所述的用于SPI NAND的寿命记录方法中的步骤。
10.一种电子设备,其特征在于,其包括存储芯片,所述存储芯片包括存储阵列和控制电路,所述控制电路用于执行如权利要求1-8任一项所述的用于SPI NAND的寿命记录方法中的步骤。
CN202311685976.2A 2023-12-11 2023-12-11 一种用于spi nand的寿命记录方法、芯片及设备 Active CN117389482B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311685976.2A CN117389482B (zh) 2023-12-11 2023-12-11 一种用于spi nand的寿命记录方法、芯片及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311685976.2A CN117389482B (zh) 2023-12-11 2023-12-11 一种用于spi nand的寿命记录方法、芯片及设备

Publications (2)

Publication Number Publication Date
CN117389482A true CN117389482A (zh) 2024-01-12
CN117389482B CN117389482B (zh) 2024-06-11

Family

ID=89463422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311685976.2A Active CN117389482B (zh) 2023-12-11 2023-12-11 一种用于spi nand的寿命记录方法、芯片及设备

Country Status (1)

Country Link
CN (1) CN117389482B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010019501A1 (en) * 2000-03-06 2001-09-06 Fujitsu Limited Non-volatile memory or storing erase operation information
KR20080064476A (ko) * 2007-01-05 2008-07-09 주식회사 하이닉스반도체 플래쉬 메모리 소자의 소거 횟수 저장 방법
CN105786722A (zh) * 2014-12-25 2016-07-20 研祥智能科技股份有限公司 基于异构混合内存的nvm内存擦写控制方法和系统
CN114296634A (zh) * 2021-12-03 2022-04-08 珠海格力电器股份有限公司 存储器资源使用率检测及存储分配方法及装置
CN115878595A (zh) * 2022-11-01 2023-03-31 安徽南瑞中天电力电子有限公司 一种基于ftl的智能物联表的数据迁移方法及存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010019501A1 (en) * 2000-03-06 2001-09-06 Fujitsu Limited Non-volatile memory or storing erase operation information
KR20080064476A (ko) * 2007-01-05 2008-07-09 주식회사 하이닉스반도체 플래쉬 메모리 소자의 소거 횟수 저장 방법
CN105786722A (zh) * 2014-12-25 2016-07-20 研祥智能科技股份有限公司 基于异构混合内存的nvm内存擦写控制方法和系统
CN114296634A (zh) * 2021-12-03 2022-04-08 珠海格力电器股份有限公司 存储器资源使用率检测及存储分配方法及装置
CN115878595A (zh) * 2022-11-01 2023-03-31 安徽南瑞中天电力电子有限公司 一种基于ftl的智能物联表的数据迁移方法及存储介质

Also Published As

Publication number Publication date
CN117389482B (zh) 2024-06-11

Similar Documents

Publication Publication Date Title
US9229644B2 (en) Targeted copy of data relocation
US10552311B2 (en) Recovery for non-volatile memory after power loss
US5956473A (en) Method and system for managing a flash memory mass storage system
US8452913B2 (en) Semiconductor memory device and method of processing data for erase operation of semiconductor memory device
US8713381B2 (en) Systems and methods of using dynamic data for wear leveling in solid-state devices
US8874993B2 (en) Memory management in a non-volatile solid state memory device
JP4723504B2 (ja) フラッシュメモリのデータ修正およびスクラブ技術
US8266481B2 (en) System and method of wear-leveling in flash storage
US7934130B2 (en) System and method for managing non-volatile memory based on health
US20100191897A1 (en) System and method for wear leveling in a data storage device
US20070245064A1 (en) Method Of Flash Memory Management
US20090055680A1 (en) Nonvolatile storage device, memory controller, and defective region detection method
US20140321202A1 (en) Defective block management
US20100125696A1 (en) Memory Controller For Controlling The Wear In A Non-volatile Memory Device And A Method Of Operation Therefor
US8332696B2 (en) Defect management method for storage medium and system thereof
KR101468432B1 (ko) 제어된 스크럽 데이터 판독에 의해 트리거되는 플래시 메모리 리프레시 기술
US20090164869A1 (en) Memory architecture and configuration method thereof
JP5494086B2 (ja) 不揮発性記憶装置および不揮発性メモリコントローラ
CN117389482B (zh) 一种用于spi nand的寿命记录方法、芯片及设备
US9619325B2 (en) Method for renewing data in order to increase the reliability of flash memories
JP3808842B2 (ja) 書き換え可能な不揮発性メモリを備えた記憶装置及び記憶装置用不揮発性メモリの制御方法
CN114303200A (zh) 存储器装置和用于监测存储器装置的性能的方法
CN110633056B (zh) 在操作系统层面的Flash芯片的页面管理方法及存储设备
CN109254723B (zh) 非易失性存储器中的存储器扇区注销的方法和系统
CN111949198A (zh) 一种坏块管理方法、装置和存储设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant