CN114303200A - 存储器装置和用于监测存储器装置的性能的方法 - Google Patents

Abstract

本公开涉及用于检查非易失性存储器装置的读取阶段的方法，所述非易失性存储器装置包含至少一存储器单元阵列并且具有相关联的解码和感测电路系统和存储器控制器，所述方法包括：将至少内部块变量和已知模式存储于与存储器块相关联的虚设行中；执行所述虚设行的读取；将所述读取的结果与所述已知模式进行比较；基于所述比较的所述结果修整所述读取的参数和/或调换所使用的存储器块。

Description

存储器装置和用于监测存储器装置的性能的方法

技术领域

本公开大体上涉及存储器装置，并且更具体地说，涉及用于设置集成式存储器电路的操作参数的方法。

更具体地说，本公开涉及存储器装置和用于自修整存储器装置的操作参数并且用于监测存储器装置的性能和健康性的对应方法。

背景技术

存储器装置在电子领域众所周知用以存储数字信息并且允许存取数字信息。一般来说，不同类别的半导体存储器装置可并入到包含非易失性存储器组件和/或易失性存储器组件的更复杂系统中，例如并入到其中嵌入上述存储器组件的所谓的片上系统(SoC)中。

然而，现如今，需要实时操作系统，尤其是对于汽车应用来说，要求SoC不断地提高其性能和效率，已知解决方案不再能满足这些需求。

非易失性存储器可通过在不被供电时仍保持所存储数据来提供永久数据并且可包含NAND快闪存储器或NOR快闪存储器等等。NAND快闪还具有减少的擦除和写入次数，且每单元需要较少的芯片面积，因此允许比NOR快闪更大的存储密度和每位更低的成本。

快闪存储器的一个重要特征是如下事实：其可被成块地擦除，而不是一次一个字节地擦除。然而，快闪存储器的一个关键缺点是其在特定块中可仅经历相对少的数目的写入和擦除循环。

快闪存储器装置可包含用于存储数据的常被组织成行和列的大存储器单元阵列。个别存储器单元和/或存储器单元范围可通过其行和列定址。当存储器阵列经定址时，可存在一或多个地址转译层，以例如在主机装置(即，SoC)利用的逻辑地址与对应于存储器阵列中的方位的物理地址之间进行转译。

虽然不常见，但在其命令/地址总线上提供给存储器装置的地址信息也有可能由于错误而受损，使得可对不同于被主机装置或存储器装置的控制器定为目标的物理地址的物理地址执行存储器装置的内部操作(例如，读取操作、写入操作、擦除操作等)。

因此，需要验证已在预期地址处执行存储器操作的方式，且本公开聚焦于检查读取阶段的正确性的方法。

附图说明

图1示出包含存储器组件的系统的示意图，所述存储器组件和与存储器装置交换数据、地址和控制信号的控制器相关联；

图2是根据本公开的存储器组件的示意图；

图3是根据本公开的实施例的存储器组件的实例的示意性布局图；

图4是根据本公开的一个实施例的由存储器阵列的多个行形成的存储器块的示意图；

图5是用于本公开的存储器组件中的存储器页的地址寄存器群组的示意图；

图6示出经正确擦除/编程的单元(1位/单元)的分布的示意图；

图7示出对应于图6的图式，其报告归因于老化、温度和应力引起的朝向耗减状态(负Vth)移位的扩大分布；

图8示出本公开的方法步骤的实例的框图。

具体实施方式

在以下详细描述中，参考附图，附图形成本发明的一部分且其中借助于图示展示了特定实施例。在图式中，在若干视图中，相同的标号描述大体上相似的组件。在不脱离本公开的范围的情况下可公开其它实施例，且可以做出结构、逻辑和电改变。因此，不应按限制性意义来看待以下详细描述。

本公开的数个实施例针对于用于以下目的的存储器装置、包含存储器装置的系统和操作存储器装置的方法：避免在存储器操作期间出现老化、温度和工艺漂移的潜在问题。

在本公开的一个实施例中，提供新存储器架构以提高非易失性存储器装置中的数据擦除阶段的安全性和性能。

更具体地，本公开涉及一种包含至少一存储器单元阵列与相关联的解码和感测电路系统和存储器控制器的非易失性存储器装置，其中所述存储器阵列包括：

-多个子阵列；

-每个子阵列中的多个存储器块；

-用于每个块的至少一虚设行，所述虚设行位于每个块的地址空间内部或外部以用于存储读取阶段的至少内部块变量和至少一已知模式。

以上所提到的所述已知模式还存储于所述存储器控制器中。

所述内部块变量是在存储器块的读取阶段期间使用的参数。

更具体地，内部块变量是例如在所述读取阶段期间施加给存储器块的读取脉冲和/或目标电压的参数。

虚设行物理上实现为靠近将经历归因于存储器装置的温度和老化引起的相同漂移的相关存储器块。

此外，在存储器块上开始读取算法之前，从所述虚设行检索前一读取阶段的内部块变量。

为了更好地理解本公开，应注意，快闪存储器已发展成为用于各种电子应用的非易失性存储器的普遍来源。

快闪存储器通常使用基础存储元件；举例来说，晶体管作为存储元件用于采用浮动栅极、电荷捕获、分裂栅等等的所有技术中。如3D XPoint或PCM存储器等其它技术采用另一类别的基础存储元件。然而，在这两种情况下，需要在时间上维持所存储的数据并且以更快速方式读取这类数据。

当存储器阵列经定址时，可存在一或多个地址转译层，所述地址转译例如在供主机装置使用的逻辑地址与对应于存储器阵列中的方位的物理地址之间的转译。

此外，可能发生如下情况：同一装置内部的温度变化可产生被称为重影(ghost)温度问题的读取偏移。

与此类温度变化和/或装置老化相关的缺点影响感测放大器检测到的真实位分布，如相对于其经编程所针对的理想中心值发生移动。

在一些情形下，此类偏移和/或扩大的阈值电压分布可在读取期间引起与未完成擦除操作相同的问题，如以下描述将呈现。

仅为了提供实际例子，如果已在-40℃下执行编程阶段，那么可能发生如下情况：在120℃下，读取结果包含多个错误。这对并入到汽车装置中的所有芯片来说是真实存在的问题，其中必须考虑在车辆操作期间的温度升高。

因此，从未在类似于原始编程阶段的环境条件中执行存储器装置的读取阶段；擦除阶段也是如此。

存储器装置可在是否必须在所有环境操作条件中发布可靠数据(不管是否已在工厂测试，由于测试的积极结果而报告审批)的意义上定义为某种“实时”装置。

此外，装置老化进一步增加归因于温度引起的漂移，且并入到驾驶自主车辆的芯片上系统中的存储器装置对此问题尤其敏感。

图1说明并入有快闪存储器装置或组件100的系统10的示意性实例。所述系统还包含耦合到存储器装置100的存储器控制器101。

控制器101示出为在数据总线105、控制总线106和地址总线107上耦合到存储器装置100。在一个实施例中，数据总线可为64位和/或128位宽双倍数据速率(DDR)总线。

图1中示出的系统装置10可为耦合到存储器组件100的主机装置或片上系统，如本公开参考其它图做出的对其它实施例的描述中所呈现。在任何情况下，片上系统10和存储器装置100实现于通过不同光刻技术和制造工艺获得的相应裸片上。

图2是根据本公开的存储器组件的示意图。存储器组件100是独立结构但其与主机装置或与SoC结构严密相关联。更具体地说，存储器装置100与和这类结构部分重叠的SoC结构相关联并链接，而SoC结构的对应半导体区域已用于其它逻辑电路，并且用于例如通过多个支柱或其它类似替代性连接件(例如球栅)或通过类似于倒装芯片的技术为部分重叠的结构上独立的存储器装置100提供支撑。

更具体地，此非易失性存储器组件100包含快闪存储器单元的阵列90和位于存储器阵列周围或下方的电路系统。通过将电路布局中彼此面对面的多个相应衬垫或引脚端子互连，以此获得SoC结构10和存储器组件100之间的耦合，在所述电路布局中，即使在存储器组件的大小经修改的情况下仍保持衬垫对准。

在本公开的一个实施例中，存储器组件的衬垫的布置已实现于存储器组件100的表面上，实际上，实现于所述阵列的顶部。更具体地，衬垫布置于阵列上方，使得当存储器组件100倒转时，其衬垫面对主机或SoC结构10的对应衬垫。通过上文所描述的衬垫传送数据(105)、命令(106)和地址(107)总线的信号；所述衬垫还可用于电源电压以及其它信号和/或电压。

最后，根据用户的需求制造在从至少128兆位到512兆位或甚至更大的值的范围内的存储器装置100。更具体地，所提议的外部架构允许超过当前eFlash(即，嵌入式快闪技术)的限值以允许集成更大的存储器，所述更大的存储器可为512兆位和/或1千兆位和/或甚至更大，这取决于存储器技术和技术节点。

更具体地参考图2的实例，将公开根据本公开的实施例的存储器组件100的主结构。

存储器组件100至少包含：I/O电路5、微定序器3、存储器单元阵列90、电压和电流参考产生器7、位于阵列外围或或阵列下方的电荷泵2和解码电路系统8、感测放大器9和对应锁存器、命令用户接口，例如CUI块4。

存储器单元阵列90包含非易失性快闪存储器单元。所述单元可被成块地擦除，而不是一次一个字节地擦除。每个可擦除存储器块包括布置于行和列的矩阵的多个非易失性存储器单元。每一单元耦合到存取线和/或数据线。通过操控存取线和数据线上的电压和定时来编程和擦除所述单元。

为了写入和擦除阵列90的存储器单元，为其提供一专用逻辑电路部分，所述专用逻辑电路部分包含简化的精简指令集计算机(RISC)控制器或修改有限状态机或为用于处置编程和擦除算法的逻辑电路。

为了读取阵列90的存储器单元，为其提供一专用电路部分，所述专用电路部分包含用以确保高读取性能的优化读取有限状态机，例如：分支预测、提取/预取、中断管理，等等。错误校正作为操作留给SoC 10；将额外位提供给控制器101以存储与页相关联的任何可能的ECC校正子。ECC单元允许主机控制器理解在数据加地址内容上是否正在发生损坏。

影响在命令或地址总线上提供给存储器装置的地址信息的错误可致使在不同于所要地址的存储器地址上执行存储器操作。

在这方面，控制器被配置成接收将存储于存储器单元阵列中的地址处的数据字。控制器被进一步配置成命令阵列从所述地址读取数据字，从所述阵列接收响应数据以及验证响应数据的方位标记对应于所要地址。

如果方位标记不对应于所述地址，那么控制器被配置成指示错误。在包含ECC信息的元数据中检测到此错误。

ECC信息存储在与提供错误校正能力所针对的数据相邻处。

现在再仔细查看存储器组件100的内部结构，应注意，阵列90的架构构建为一系列子阵列120，如在图3中示意性地展示。

每个子阵列120的输出处的感测放大器SA直接连接到经修改JTAG单元140以将JTAG结构和感测放大器集成于单个电路部分中。这允许尽可能多地减小将存储器阵列的输出传播到SoC时的延迟。

每个子阵列120含有稍后将参考图4所公开的多个存储器块160。

以此方式，相较于已知解决方案具有较小扇区会显著减少存取时间并且提高存储器组件的整个输贯量。

每个子阵列120可在存储器装置100内部独立地定址。此外，存储器阵列90被构造成具有例如至少四个存储器子阵列120，与主机装置或SoC 10的对应核心的每个通信信道都有一个存储器子阵列120。可使用不同数目的核心和/或子阵列。主机装置或片上系统10正常包含多于一个核心且每个核心耦合到对应总线或信道以用于接收和传送数据给存储器组件100。

因此，在本发明实施方案中，每个子阵列120可接入对应信道以与片上系统10的对应核心通信。

另外应注意，每个子阵列120包含连接到数据缓冲寄存器的地址寄存器，这类似于DRAM存储器装置中使用的架构。

此外，根据本公开的一个实施例，至少一虚设行300与存储器子阵列120的每个块160相关联。

此虚设行300位于存储器阵列90的地址空间内部或外部并且用于读取、写入和擦除参数的优化。

此外，此虚设行用于擦除稳健性监测，用于修改操作的顺利完成以及用于其它目的。

根据另一实施例，块160的虚设行设置于存储器子阵列120的另一块中；这可允许使单个虚设行针对可经历相同环境变化条件的多个存储器块保持更新。

一般技术人员可了解，这类虚设行也可处于存储器阵列的专用部分中(例如，不处于子阵列中耦合到SoC的子阵列中)。此外，如果此“外部”行的内容无效，那么必须将其进行更新，例如重写，因此必须擦除，但这类操作意味着这类“外部”行在NAND存储器中所处的整个块的擦除。

虚设行300可含有如下信息：适用于跟踪可在存储器组件100的读取和擦除阶段期间使用的参数和/或用以存储用于发现可能发生的电力损失的一些参数。

虚设行300含有存储器装置100的控制器101已知的模式。

假设在虚设行300中记录呈十六进制形式的已知模式值，如0x55或0xAA。此值是非常适合的，原因是其包含相同量的“0”逻辑值和“1”逻辑值存储于阵列内部具有两个不同阈值的两个相异快闪存储器单元。

在另一实施例中，以上众所周知的模式不限于例如0x55或0xAA的十六进制形式的值，例如，而是还包含擦除参数的更新，例如：梯级脉冲的振幅/数目和/或擦除/耗减校验电平的更新。

在任何情况下，由于那些值也为存储器控制器先验已知，因此系统将执行将读取修整参数改变为一直到当所述值将被正确地读取时的时刻为止的一些读取循环。正确读取的经改变修整参数将对应于可编程寄存器中所记录的设定温度值。在多层级单元存储器(N层级)的情况下，可选择将被存储的值覆盖存在于于存储器阵列中的所有N个层级。举例来说，已知模式可包含多层级单元存储器装置的所有可用层级中经编程的单元。

仅当针对读取阶段设置的修整参数完全允许检索正确的已知值时，则可执行子阵列120的其它存储器块的读取阶段。

在本公开的一个实施例中，通用子阵列120的输出是由组合数据单元、地址单元和ECC单元的扩展页形成。在此实例中，总位量将涉及每信道168个衬垫，如图5所示。

数据单元+地址单元+ECC单元的组合串允许根据规则ISO26262的标准需求实施总线的完整的安全覆盖，原因是ECC覆盖整个总线通信(数据单元+地址单元)，同时地址单元的存在提供对数据正准确地来自控制器的经定址方位的信心。

此外，每个存储器子阵列120构造于存储器块160中。包括存储器阵列的每一方位的存储器块架构可定义为扩展页150。扩展页是SoC所需的128位I/O和涉及24位定址(高达2G位的可用空间)的16位ECC。

在图5中示出感测放大器SA通过经修改JTAG单元140的输出的示意图，其中可了解，作为非限制性实例，扩展页150的组成具有168位。

换句话说，在每个子阵列120中为填充与SoC装置10的通信信道所使用的128位的原子页已在本发明实施方案中扩大为含有所存储的地址和形成168位扩展页的ECC。两个扩展页150形成“超级页”。

每个存储器块160含有256行且每一行135包含以上大小的十六个扩展页。每个超级页包含两个168位作为数据位、定址位和ECC位的组合。因此，存储器阵列90的每一行135可含有各自为128位的高达八个双页，外加每页的地址和ECC校正子备用位。

仅为得到数值，扩展页是由128+16+24＝168位形成且每一行135的各自的十六个扩展页包括168*16＝2688位。

因此，存储器块160的每一行150包含至少十六个页，其包括存储器字加对应地址位和对应ECC位。显然，可选择另一大小且报告的值仅出于非限制性实例的说明的目的。使块的最终结果直接驱动给主机装置或SoC 10而无需使用高电力输出缓冲器且无需优化路径。

根据本公开，存储器组件100本身使用存储的参考可检测到影响存储器阵列90的温度和老化漂移。

通过使用众所周知的所存储模式的漂移信息，有可能设置将在下一个擦除操作上使用的最佳参数。具体地说，此类信息可用于正确地修整将在擦除算法的每一阶段中使用的所有电压值和定时(即，信号形状)。

一般来说，将在每个擦除阶段中使用的正确电压电平和定时必须遵循技术指南。此类指南由快闪单元技术人员提供为老化程度与将使用的相关联电压值/定时之间的映射。根据此类指南，多个众所周知的或预定义的参数可先验地针对给定技术经定义并且存储于裸片中。举例来说，可在裸片的电测试期间进一步调整此类参数以考虑工艺变化。

在本公开的另一实施例中，经调整或未经调整的参数和/或已知模式可在一些实施例中，在电晶片分类期间或在电测试时存储于虚设行300中，且/或在现场操作寿命期间，例如在正确地完成擦除操作之后进行更新。

现在参见根据此方法的擦除程序：

众所周知的模式从虚设行300读取并且由内部控制器进行加工以便确定将在接下来的步骤中使用的最佳参数。随后可开始擦除算法。

如果在先例擦除操作期间发生电力损失，那么虚设行300中可能不存在所述参数。必须通过擦除整个块来恢复此事件。否则，无法正确地编程或读取块。可通过模式(正常也存在于虚设行300中，如将在下文更详细地解释)和期望的已知模式之间的失配来确认在虚设行中没有参数。

在正常操作条件下，为擦除此类别的存储器装置，通常提供预编程阶段，也被称作编程all0。

正常情况下，在开始擦除阶段之前，将被擦除的单元的阈值朝向编程状态移动。这通过发出一些盲目(即，无验证)编程脉冲来完成。

通过此程序，根据虚设行的前一读取步骤来根据将发出的预编程脉冲的数目和/或将使用的电压。

在擦除脉冲阶段期间，电压和脉冲持续时间可被设置为快速且安全地擦除块中的单元(根据前一擦除阶段)。

如果块进行循环(通过使用漂移信息估计的多个编程-擦除循环)，那么使用一些适当的强电压和脉冲持续时间。正常情况下，通过施加数个不同的擦除脉冲(针对栅极电压为负和/或针对体源为正)来擦除块。此序列可被称为梯级。

一旦发出擦除脉冲(如上所述)，便通过施加将被用以执行擦除验证的恰当单元栅极电压值来验证擦除单元状态，从而以足够余量保证良好的经擦除单元分布。

换句话说，第一步骤#1是基于梯级中的擦除脉冲，而第二步骤#2是基于擦除验证。漂移信息可用以选择正确擦除验证值。

举例来说，图6示出经正确擦除/编程(1位/单元)的单元的阈值电压分布的示意图。所有单元阈值群正确地封围于指配的边界内(即，经编程‘0’，具有高于参考编程校验电平PV的阈值电压，或经擦除‘1’，具有介于耗减验证DV参考值与擦除校验电平EV参考电压之间的阈值电压)。重复步骤#1和#2(擦除脉冲和擦除验证)直到所有单元满足擦除验证准则为止。

一旦所有单元经正确地(擦除)验证，也检查是否存在具有过低阈值的单元。在图6中，这由标注耗减验证DV示出。

在耗减的情况下，在需要的单元上发出软编程操作。可根据单元的老化程度选择将用以执行单元的软漂移以便将阈值正确地置于擦除单元分布内部的参数。

这类参数的错误选择可致使单元的阈值在擦除分布外部(高于擦除验证值)的不良放置，且这将暗示必须从提供擦除脉冲的以上步骤#1开始再次擦除块(这是费时的)。

一旦擦除完成(以上阶段完成)，便在将用于下一擦除循环的行300中写入众所周知的模式或甚至擦除参数(即，梯级脉冲振幅/数目和/或擦除/耗减校验电平等)。特定来说，相应地，通过使用适当的编程脉冲(其电压和定时取决于块的当前老化程度)，编程和验证通过存储设定值(0x55、0xAA等)所选的模式(例如，阈值电压高于图6中的编程校验电平PV)。

通过使用擦除阶段(以上步骤#1)中提供的漂移信息和擦除脉冲数目，有可能推断块接近其寿命终点。

此信息可用作对顾客的警告或作为内部算法的旗标以便在被实施时触发可能的块耗损均衡或现场块冗余(On Field Block Redundancy，OFBR)操作。OFBR在于将块替换为备用块。

为了更好地理解本公开，可了解，常见做法是使用块耗损均衡特征作为提高所存储的信息的可靠性的方法，在NOR存储器中也如此。此方法在于将数个编程/擦除循环散布在整个存储器阵列中的所有块上。

这准许块老化一致，以避免有些块较新(较少使用)而其它快频繁被使用(多次循环)的现象。

如果主机装置过度使用一个块，那么在内部(自动地)将这个块调换为一个较少使用的块。

在装置内部，存在物理块地址和逻辑块地址(供主机使用)之间的非易失性映射。初始地，在此类映射中，物理地址和逻辑地址可为一致的，举例来说：

物理块地址|逻辑块地址，例如：

0x1000 | 0x1000

0x3000 | 0x3000

以此类推到所有块。

如果主机装置想要使用地址0x3000处的块，那么所述装置可在此类映射中恢复物理地址并且在内部在物理地址下工作。

一旦检测到一块被过分使用(“循环”)，便可将这个块“调换”为一个较少使用的块。在实践中，以此方式更新以上映射，举例来说：

物理块地址|逻辑块地址

0x1000 | 0x1000

0x6000(较新块，或较少老化的块) | 0x3000

0x3000(老化块) | 0x6000(较新)

现在从其中主机装置正在参考块0x3000的情境开始，在内部，所述选择提供对块0x6000的使用且反之亦然(调换)。重复此机制准许平衡整个阵列上的不同块当中的擦除/编程数目。

在已知解决方案中，此方法是基于对每个块上确实存在的擦除循环的数目的计数；然而，其缺点是需要用于每个块的非易失性计数器，这将增加装置成本。

相反地，本公开所提议的解决方案是基于真实块老化，其不仅考虑编程擦除的数目，而且还考虑如温度循环等其它可能的应力条件。从另一个角度来看，本文公开的方法是基于老化的实际测量而非基于潜在老化估计。

一旦制造了装置，便将大量的位0/1作为众所周知的模式存储于图4的虚设行300中。众所周知的模式的可能实例是十六进制值，如0x55或0xAA。

表示那些值的位不需要必须与其它专利组上使用的其它位一样；举例来说，可针对不同特征使用不同的虚设行。

那些位用作老化的度量。

图7示出对应于图6的图式，但报告归因于老化、温度和/或应力引起的扩大分布。在老化、温度和/或应力下，阈值电压分布往往会扩大，例如变宽，并且漂移。根据本公开的方法，有可能跟踪分布扩大和单元降级并且使用此信息校正接下来的擦除脉冲。这准许提高擦除阶段的可靠性和性能。

用以在存储器装置的不同温度或不同老化下执行存储器阵列的读取阶段的修整序列可在实验室在技术开发阶段和/或产品测试期间经定义并且存储于存储器控制器101的可编程寄存器中。

根据本发明，可在现场操作期间以类似方式执行在擦除阶段期间所使用的参数的调节。

对于正确读取阶段的内容，执行读取阶段时的真实温度值并不重要。这类温度相较于执行已知值的编程阶段时的温度可更高(甚至高得多)或更低。

系统自动受任何热漂移保护，原因是在已执行存储于虚设行300中的已知模式的正确读取并且已相应地设置用于后续数据读取的修整参数之后才选择读取修整参数。

所述程序允许识别在特定温度值下用于正确读取阶段的更适合的读取修整参数。不必在每个读取阶段或存取处重复这类程序。相反地，可周期性地(例如在经过预定义的持续时间之后，或基于触发事件，例如检测到温度改变)或在检测到可能的问题时以更适当的方式(例如以异常方式使ECC位增加)来执行这类程序。

会发生如下情况：ECC位的数目增加会报告从存储器装置的过量错误读取。在这类情况下，系统可自动开始检测可能的热漂移并且接着需要改变修整参数的程序。应注意，所公开的解决方案不限于补偿温度变化，而且也可考虑耐久性(例如，高循环)效应和其它可能的错误来源。

虚设行300也可用作用于验证擦除操作的可能失败的指示。

本公开的方法允许恰当地检查存储器组件100的状态，或更佳情况是恰当地检查存储器块160的状态。

本公开的一个实施例涉及用于监测非易失性存储器装置的性能或状态的方法，所述非易失性存储器装置包含至少一存储器单元阵列并且具有相关联的解码和感测电路系统和存储器控制器，所述方法包括：

-将已知模式的至少内部块变量存储于与所述存储器块相关联的虚设行中；

-执行至少所述虚设行的读取；

-将读取结果与已知模式进行比较；

-根据比较结果调换使用的存储器块。

可对与外部环境隔离的存储器装置执行所述虚设行的读取。

在图8的实例中示意性地说明根据本公开的用于监测存储器装置的性能或状态的方法800的阶段，其中第一阶段810专用于将读操作的至少内部块变量存储于虚设行300中。当制造了存储器装置时执行第一存储阶段。可在装置现场操作期间重复这类存储阶段以更新内部块变量。

在另一方法阶段820中，执行至少一存储器块160的虚设行300的读取阶段。

随后，在后一阶段830中，在从虚设行300读取的模式与已知(为存储器控制器已知)模式之间进行比较。

基于所述比较，在已知的期望参数与读取结果之间存在明显差距的情况下，可调换或移位存储器块。这在步骤840中进行证实。

虚设行300的内容也至少包含已知模式，这意指先前提及的已知十六进制值。作为替代方案，已知模式的实例如下：0x0、0x1、0x2、……、0xF，或任何其它涉及设置为零并且以类似量设置为一的位数的序列，例如：0x55、0xAA、0x33等。如先前所提及，在多层级单元将大于单个的位存储于一个物理单元中的情况下，应选择对应已知模式以考虑对所有可能的阈值电压电平的正确检测。

虚设行300的内容也可包含用于读取阶段的参数，而且还包含在块的擦除阶段期间使用的参数，例如：擦除脉冲、目标电压等。

此外，周期性地，例如视主机需求，或在通电时自动地，或在每个擦除命令处等等，通过以适当(可变)栅极电压Vgate执行读取操作(如编程校验)来检查此类众所周知的模式的状态。

此类操作用于确定经编程的众所周知的初始模式中的经较少编程的位(图7中的PV_worst)。事实上，在老化之后和/或在不同温度条件下，存储器单元的实际阈值电压可相对于原始值而变化；通过获知模式(例如，存储的逻辑值)，有可能修整读取电压直到正确读取为止。

此类信息(朝向较低电压的阈值电压分布漂移的量，例如图7中的虚线分布，这是相对于初始阈值电压分布，例如图7中的实线分布)用以根据与技术参数相关联的映射，估计块的老化程度(归因于其使用情况、温度循环等等)。

老化程度用作决定必须将哪些块与哪些块(较新块，如文献中的惯常做法)进行调换的准则。此取代可视主机需求或自动(例如隐藏在下一个发出的擦除命令上)完成。举例来说，当初始编程校验电平与最差编程校验电平之间的差超过预定义阈值时，可触发调换或取代。

现在参见如何根据本公开的方法执行擦除操作。

重要的是，在每个块擦除操作处，将在算法结束时，在行300群组上再次编程老化信息。

在开始块擦除之前，确定PV_worst值(即，最差编程单元的电压阈值)并将其存储于非易失性位置(备份区域)中以避免在未完成擦除的情况下丢失。

一旦擦除算法或任何其它传统流程完成，便重新编程(在虚设300行上)众所周知的模式，但其分布放置在上文确定的PV_worst值周围，这会考虑当前老化程度。

将备份区域清除以便可用于未来的擦除。

在擦除未完成的情况下，从备份区域恢复此类值，且一旦通过补发擦除(自动或应主机命令上)恢复了未完成擦除条件，便将此类值存储于图4的虚设行300中或另一块的替代性存储器虚设区域中，如先前所公开。

在这方面，作为非易失性，可使用专门用于此目的块或提供存储器装置中的非易失性寄存器的任何其它方位。

读取算法的预备步骤是使虚设行的内容无效(例如，减退(flag)、覆写或无论如何删除所述内容)以用于在读取阶段结束时将新读取变量存储于虚设行300中。

虚设行300的内容包含至少内部块变量，所述内部块变量意指在块的读取阶段期间使用的参数，例如：读取脉冲、目标电压等。

此外，虚设行300的内容还至少包含已知模式，所述已知模式意指先前提及的已知十六进制值。作为替代方案，已知模式的实例如下：0x0、0x1、0x2、……、0xF。

本公开的方法使得能够使用特定参数执行读取算法。换句话说，在存储器块160上开始读取算法之前，从所述虚设行300检索前一读取阶段的内部块变量。

读取算法的完成表现为存储了擦除关键参数和已知模式。

事实上，关键参数的存储可提供对块健康性的反馈，还确定耗损均衡必须应用于子阵列120的块160的方式。

在虚设行结束时存在已知模式确保读取操作的正确性。

本公开的方法允许获得存储器装置的状态的周期性检查并且有可能在归因于块本身老化引起问题的情况下将存储器块使用移位，原因是即使在不同操作环境条件中仍有可能获得读取或擦除操作的正确性的安全反馈。

本公开的架构和方法使得有可能跟随归因于存储器装置的老化和/或存储器装置或存储器装置耦合到的系统引起的任何漂移。还补偿不同温度条件下的正确读取。

此外，系统是可编程的且可更新，原因是可根据需求，因此甚至根据存储器装置的环境改变，删除和重新编程在其中记录有已知值的虚设行300。

虽然已在本文中示出并描述了具体实施例，但所属领域的一般技术人员将了解，经计算以实现相同结果的布置可取代所示出的具体实施例。本公开意图覆盖本公开的各种实施例的修改或变化。应理解，以说明方式而非限制方式进行了以上描述。在查阅以上描述后，以上实施例和本文未具体描述的其它实施例的组合对于所属领域的技术人员来说将显而易见。本公开的各种实施例的范围包含其中使用以上结构及方法的其它应用。因此，本公开的各种实施例的范围应该参考所附权利要求书以及此权利要求书所授予的等效物的完整范围来确定。

Claims (30)

1.一种包含至少一存储器单元阵列与相关联的解码和感测电路系统和存储器控制器的非易失性存储器装置，其中所述存储器阵列包括：

-多个子阵列；

-每个子阵列中的多个存储器块；

-用于每个块的至少一虚设行，所述虚设行用于存储读取阶段的至少内部块变量和至少一已知模式。

2.根据权利要求1所述的非易失性存储器装置，其中所述已知模式还存储于所述存储器控制器中。

3.根据权利要求1所述的非易失性存储器装置，其中内部块变量包括在所述读取阶段期间使用的参数。

4.根据权利要求1所述的非易失性存储器装置，其中所述内部块变量包括在所述读取阶段期间施加的读取脉冲和/或目标电压。

5.根据权利要求1所述的非易失性存储器装置，其被配置成从所述虚设行检索前一读取阶段的内部块变量并且至少部分地基于所述前一读取阶段的所述内部块变量开始所述存储器块的读取阶段。

6.根据权利要求1所述的非易失性存储器装置，其中所述虚设行物理上实现为靠近相关存储器块。

7.根据权利要求1所述的非易失性存储器装置，其中所述虚设行设置于所述存储器子阵列的另一块中。

8.根据权利要求1所述的非易失性存储器装置，其中每个存储器块包含至少256个存储器单元行。

9.根据权利要求8所述的非易失性存储器装置，其中每一行包含至少十六个扩展页，所述扩展页各自由存储器方位的数据位、地址位和ECC位的组合形成。

10.一种系统，其包含：

-主机装置；

-非易失性存储器装置，其耦合到所述主机装置并且包括至少一存储器单元阵列与相关联的解码和感测电路系统和存储器控制器；

-所述存储器阵列中的多个子阵列；

-每个子阵列中的多个存储器块；

-用于每个块的至少一虚设行，所述虚设行用于存储读取阶段的至少内部块变量和至少一已知模式。

11.根据权利要求10所述的系统，其中所述已知模式还存储于所述存储器控制器中。

12.根据权利要求10所述的系统，其中所述内部块变量包括在所述读取阶段期间使用的参数。

13.根据权利要求10所述的系统，其中所述内部块变量包括在所述读取阶段期间施加给所述存储器块的读取脉冲和/或目标电压。

14.根据权利要求10所述的系统，其中所述非易失性存储器装置被配置成从所述虚设行检索前一读取阶段的内部块变量并且至少部分地基于所述前一读取阶段的所述内部块变量开始所述存储器块上的读取。

15.根据权利要求10所述的系统，其中所述虚设行物理上实现为靠近相关存储器块。

16.根据权利要求10所述的系统，其中所述虚设行设置于所述存储器子阵列的另一块中。

17.根据权利要求10所述的系统，其中每个存储器块包含至少256个存储器单元行。

18.根据权利要求17所述的系统，其中每一行包含至少十六个扩展页，所述扩展页各自由存储器方位的数据位、地址位和ECC位的组合形成。

19.一种用于监测非易失性存储器装置的性能或状态的方法，所述非易失性存储器装置包含具存储器块的至少一存储器单元阵列并且具有相关联的解码和感测电路系统和存储器控制器，所述方法包括：

-将至少内部块变量和已知模式存储于与所述存储器块相关联的虚设行中；

-执行所述虚设行的读取；

-将所述读取的结果与所述已知模式进行比较；

-至少部分地基于所述比较的结果来修整所述读取的参数。

20.根据权利要求19所述的方法，其另外包括将所述已知模式存储于所述存储器控制器中。

21.根据权利要求19所述的方法，其中对与外部环境隔离的所述存储器装置执行所述虚设行的所述读取。

22.根据权利要求19所述的方法，其包含在所述读取结束时更新所述虚设行中的新块变量。

23.根据权利要求22所述的方法，其中所述更新包括将包含在所述读取期间施加于所述存储器块的读取脉冲和/或目标电压的新内部块变量存储于所述虚设行中。

24.根据权利要求19所述的方法，从所述虚设行检索前一读取的所述内部块变量并且开始所述存储器块上的所述读取。

25.一种用于检查非易失性存储器装置的状态的方法，所述非易失性存储器装置包含具存储器块的至少一存储器单元阵列并且具有相关联的解码和感测电路系统和存储器控制器，所述方法包括：

-将至少内部块变量和已知模式存储于虚设行中；

-执行至少所述虚设行的读取；

-将所述读取的结果与所述已知模式进行比较；

-基于所述比较的所述结果，调换所使用的存储器块。

26.根据权利要求25所述的方法，其包括周期性地更新所述虚设行的内容。

27.根据权利要求25所述的方法，其包括将所述已知模式存储于所述存储器控制器中。

28.根据权利要求25所述的方法，其包括从所述虚设行检索前一擦除的所述内部块变量并且开始所述存储器块上的读取。

29.根据权利要求25所述的方法，其另外包括至少部分地基于所述比较获得所述存储器块的健康性的指示。

30.根据权利要求25所述的方法，其中所述存储包括在所述存储器装置的制造步骤处将所述至少内部块变量和所述已知模式存储于所述虚设行中。

Images