CN117370264A - 一种芯片内裸片之间的互联系统、方法、装置及介质 - Google Patents
一种芯片内裸片之间的互联系统、方法、装置及介质 Download PDFInfo
- Publication number
- CN117370264A CN117370264A CN202311353846.9A CN202311353846A CN117370264A CN 117370264 A CN117370264 A CN 117370264A CN 202311353846 A CN202311353846 A CN 202311353846A CN 117370264 A CN117370264 A CN 117370264A
- Authority
- CN
- China
- Prior art keywords
- interconnection
- chip
- data
- controller
- bare chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000005540 biological transmission Effects 0.000 claims abstract description 41
- 230000006870 function Effects 0.000 claims abstract description 27
- 230000000712 assembly Effects 0.000 claims abstract description 5
- 238000000429 assembly Methods 0.000 claims abstract description 5
- 230000004044 response Effects 0.000 claims description 80
- 238000004590 computer program Methods 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 13
- 125000004122 cyclic group Chemical group 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 238000012795 verification Methods 0.000 claims description 5
- 230000001960 triggered effect Effects 0.000 claims description 4
- 238000002910 structure generation Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 24
- 238000004891 communication Methods 0.000 description 10
- 230000003993 interaction Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007405 data analysis Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17325—Synchronisation; Hardware support therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种芯片内裸片之间的互联系统、方法、装置及介质，所述系统包括：多个裸片以及多个互联组件；多个裸片根据目标芯片对应的功能需求信息对目标芯片拆分得到；互联系统对应的拓扑结构根据数据传输需求生成得到；系统中互联的裸片之间通过互联组件进行数据传输；各互联组件中包括AXI协议控制器、互联控制器以及端口物理层。本发明实施例的技术方案可以大幅度提高芯片的生产良率，节省芯片制造成本，灵活满足多类功能的芯片互联需求，提高系统带宽。
Description
技术领域
本发明涉及计算机技术领域，尤其涉及一种芯片内裸片之间的互联系统、方法、装置及介质。
背景技术
目前，超大规模数据中心、人工智能和网络应用芯片对数据传输速率以及功能多样性要求越来越高，随着芯片的尺寸越来越接近掩膜版极限，开发者不得不将芯片分成多个较小的裸片(Die)，然后将这些裸片封装在多芯片模组(MCM)中。
现有技术中，通常将所有业务逻辑堆放在同一个裸片内，从而导致单个裸片的面积很大。较大的裸片面积会导致芯片制造良率大幅度下降，使得单位芯片的制造成本明显上升。同时，裸片面积增加会导致同一块芯片内后端实现的复杂性大大升高，片上变化(OnChip Variation，OCV)现象明显提升。
发明内容
本发明提供了一种芯片内裸片之间的互联系统、方法、装置及介质，可以大幅度提高芯片的生产良率，节省芯片制造成本，灵活满足多类功能的芯片互联需求，提高系统带宽。
根据本发明的一方面，提供了一种芯片内裸片之间的互联系统，所述系统包括：多个裸片以及多个互联组件；
其中，所述多个裸片根据目标芯片对应的功能需求信息，对目标芯片拆分得到；所述互联系统对应的拓扑结构根据数据传输需求生成得到；
所述系统中互联的裸片之间通过所述互联组件进行数据传输；
各所述互联组件中包括高级可扩展接口(Advanced eXtensibleInterface，AXI)协议控制器、互联控制器以及端口物理层(Physical Layer，PHY)。
可选的，所述AXI协议控制器中包括Master接口以及Slave接口；
所述Master接口，用于与Master设备进行连接，以使Master设备通过所述Master接口发起对下游端的读写操作；
所述Slave接口，用于与Slave设备进行连接，以使Slave设备通过所述Slave接口接收Master设备触发的读写请求，并对所述读写请求进行处理。
可选的，所述互联控制器，用于接收AXI协议控制器传输的数据包，并将所述数据包按照多个lane通道传输至端口物理层。
可选的，所述互联控制器，用于通过定制协议接收控制逻辑、定制协议接收队列、定制协议发送控制逻辑以及定制协议发送队列与AXI协议控制器进行数据传输。
可选的，所述互联控制器还包括重传控制器以及重传缓存器：
所述重传控制器，用于从发送响应接收队列中获取响应数据，并判断所述响应数据是否正确，若是，则将重传缓存器中与所述响应数据对应的缓存数据进行清除；若否，则将重传缓存器中与所述响应数据对应的缓存数据进行重新发送。
可选的，所述互联控制器还包括：错误检测器；
所述错误检测器，用于对互联控制器的接收数据进行循环冗余校验，如果校验成功，则通过接收响应发送队列返回正确响应数据；如果校验失败，则通过接收响应发送队列返回错误响应数据。
根据本发明的另一方面，提供了一种芯片内裸片之间的互联方法，所述方法包括：
根据目标芯片对应的功能需求信息，对目标芯片进行拆分，得到多个裸片；
根据目标芯片对应的数据传输需求，生成与所述多个裸片匹配的互联拓扑结构；
其中，所述互联拓扑结构中，互联的裸片之间通过互联组件进行数据传输；所述互联组件包括：AXI协议控制器、互联控制器以及端口物理层；
通过所述互联拓扑结构，完成与所述功能需求信息对应的数据处理流程。
根据本发明的另一方面，提供了一种芯片内裸片之间的互联装置，所述装置包括：
芯片拆分模块，根据目标芯片对应的功能需求信息，对目标芯片进行拆分，得到多个裸片；
拓扑结构生成模块，用于根据目标芯片对应的数据传输需求，生成与所述多个裸片匹配的互联拓扑结构；
其中，所述互联拓扑结构中，互联的裸片之间通过互联组件进行数据传输；所述互联组件包括：AXI协议控制模块、互联控制器以及端口物理层；
功能实现模块，用于通过所述互联拓扑结构，完成与所述功能需求信息对应的数据处理流程。
根据本发明的另一方面，提供了一种芯片，所述芯片包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的芯片内裸片之间的互联方法。
根据本发明的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的芯片内裸片之间的互联方法。
本发明实施例提供的互联系统中包括多个裸片以及多个互联组件，多个裸片根据目标芯片对应的功能需求信息，对目标芯片拆分得到，互联系统对应的拓扑结构根据数据传输需求生成得到，系统中互联的裸片之间通过互联组件进行数据传输，各互联组件中包括AXI协议控制器、互联控制器以及端口物理层，相比于现有技术中将所有业务逻辑堆放在同一个裸片内，从而导致单个裸片的面积很大的方式而言，可以使得大型芯片根据功能拆分多个裸片，并使多个裸片按照数据传输需求进行互联，由此可以大幅度提高芯片的生产良率，节省芯片制造成本；其次，由于互联组件可以根据需求实例化，从而可以生成多种互联拓扑结构，灵活满足多类功能的芯片互联需求，提高系统带宽，保证裸片互联的性能需求。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例提供的一种芯片内裸片之间的互联系统的结构示意图；
图2a是根据本发明实施例提供的一种AXI协议控制器的结构示意图；
图2b是根据本发明实施例提供的一种定制协议对应的数据包结构示意图；
图3a是根据本发明实施例提供的一种互联控制器的结构示意图；
图3b是根据本发明实施例提供的一种互联控制器对应的通信模式示意图；
图4a是根据本发明实施例提供的一种芯片内裸片之间的互联方法的流程图；
图4b是根据本发明实施例提供的一种互联拓扑结构示意图；
图4c是根据本发明实施例提供的另一种互联拓扑结构示意图；
图4d是根据本发明实施例提供的另一种互联拓扑结构示意图；
图4e是根据本发明实施例提供的另一种互联拓扑结构示意图；
图4f是根据本发明实施例提供的另一种互联拓扑结构示意图；
图4g是根据本发明实施例提供的另一种互联拓扑结构示意图；
图4h是根据本发明实施例提供的另一种互联拓扑结构示意图；
图4i是根据本发明实施例提供的另一种互联拓扑结构示意图；
图5是根据本发明实施例提供的一种芯片内裸片之间的互联装置的结构示意图；
图6是实现本发明实施例的芯片内裸片之间的互联方法的芯片结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
图1为本发明实施例一提供的一种芯片内裸片之间的互联系统的结构示意图(该结构示意图中以两个裸片为例)，所述系统包括多个裸片(如图1所示的裸片0和裸片1)以及多个互联组件(Die-to-Die，D2D)。
在本实施例中，芯片中每两个要互联的裸片之间需要例化一组D2D接口，连接方和被连接方均包含一组D2D模块(也即所述互联组件)。所述系统中互联的裸片之间通过所述互联组件进行数据传输。具体的，所述互联组件可以包括AXI协议控制器、互联控制器以及端口物理层。
在一个具体的实施例中，如图1所示，裸片0和裸片1中的互联组件为镜像例化实现，各互联组件中逻辑单元的设计和实现方式相同。在通过各所述互联组件进行数据传输之前，可以采用参数化的实现方式对以下信息进行配置：在目标裸片中例化的互联组件数量(本实施例中每个裸片中可以例化1-8个互联组件)、AXI接口的地址位宽、AXI接口的数据位宽、AXI接口的ID位宽、AXI接口的User位宽、互联系统中所有先进先出(FirstInputFirst Output，FIFO)队列的深度、定制协议中数据包循环冗余校验(Cyclic RedundancyCheck，CRC)功能参数，以及重传缓存器的容量大小等。
在本实施例中，所述多个裸片根据目标芯片对应的功能需求信息，对目标芯片拆分得到。例如，可以根据目标芯片对应的功能需求信息，将目标芯片拆分为2、4、8……个裸片等。其次，本实施例中互联系统对应的拓扑结构根据预设的数据传输需求生成得到。例如，假设目标芯片被拆分为3个裸片，则可以根据预设的数据传输需求，在3个裸片中例化4或6个互联组件，以形成不同的拓扑结构，本实施例对此并不进行限制。
本发明实施例提供的互联系统中包括多个裸片以及多个互联组件，多个裸片根据目标芯片对应的功能需求信息，对目标芯片拆分得到，互联系统对应的拓扑结构根据数据传输需求生成得到，系统中互联的裸片之间通过互联组件进行数据传输，各互联组件中包括AXI协议控制器、互联控制器以及端口物理层，相比于现有技术中将所有业务逻辑堆放在同一个裸片内，从而导致单个裸片的面积很大的方式而言，可以使得大型芯片根据功能拆分多个裸片，并使多个裸片按照数据传输需求进行互联，由此可以大幅度提高芯片的生产良率，节省芯片制造成本；其次，由于互联组件可以根据需求实例化，从而可以生成多种互联拓扑结构，灵活满足多类功能的芯片互联需求，提高系统带宽，保证裸片互联的性能需求。
实施例二
图2a为本发明实施例二提供的一种AXI协议控制器的结构示意图，本实施例是对上述实施例的进一步细化。如图2a所示，所述AXI协议控制器中包括Master接口以及Slave接口。
其中，所述Master接口，用于与Master设备进行连接，以使Master设备通过所述Master接口发起对下游端的读写操作。所述Slave接口，用于与Slave设备进行连接，以使Slave设备通过所述Slave接口接收Master设备触发的读写请求，并对所述读写请求进行处理。
在一个具体的实施例中，如图2a所示，所述Master接口对应以下模块：写命令FIFO、写数据FIFO、读命令FIFO、读响应FIFO、写响应FIFO、写控制逻辑、命令仲裁器、AXI协议转定制协议、定制协议转AXI协议、定制协议发送控制逻辑、定制协议发送FIFO、定制协议接收控制逻辑以及定制协议接收FIFO。
其中，所述写命令FIFO用于缓存发送至下游的写命令；写数据FIFO用于缓存发送至下游的写数据；读命令FIFO用于缓存发送至下游的读命令；读响应FIFO用于缓存下游返回的读响应；写响应FIFO用于缓存下游返回的写响应。
写控制逻辑支持两种模式，两种模式的切换可通过软件配置寄存器实现。具体的，WRITE_CFG_MODE＝0时，表示该模式下只要接收到写命令，则发起仲裁，并进行AXI协议转定制协议，不需要等待整个突发或单写操作数据收齐。WRITE_CFG_MODE＝1时，表示该模式下会等待写命令相关的所有写数据都收齐后，再发起仲裁，然后进行AXI协议转定制协议。
命令仲裁器用于在同一时间内，对读通道和写通道分别对应的命令进行仲裁。写通道的仲裁发起需考虑写响应FIFO的信用，只有写响应FIFO有剩余空间(也即保证本次写请求对应的响应可以存储)时，才会发起仲裁。读通道仲裁发起需考虑读响应FIFO的信用，只有读响应FIFO有剩余空间(也即保证本次读请求对应的响应可以存储)时，才会发起仲裁。具体的，命令仲裁器采用轮询仲裁方式。
AXI协议转定制协议用于将AXI协议转换成定制协议的数据格式。具体的，图2b可以为一种定制协议对应的数据包结构示意图，所述定制协议最多对应256个数据包，各数据包对应的数据位宽可以参数化配置，每个数据包对应的CRC校验码可以根据实际需求进行配置。
在一个具体的实施例中，所述定制协议对应的包头数据可以如表1所示，各数据包的内容可以如表2所示。
表1
表2
定制协议发送控制逻辑指定，AXI协议控制器与互联控制器采用信用握手的方式进行数据交互，该逻辑模块用于接收下游返回的信用释放信号，并控制将数据发送至下游。定制协议发送FIFO用于存放待发送至下游的包头和数据包。定制协议接收控制逻辑指定，AXI协议控制器与互联控制器采用信用握手的方式进行数据交互，该逻辑模块用于产生对上游的信用释放信号，并控制数据的接收。定制协议接收FIFO用于存放接收到的包头和数据包。
在一个具体的实施例中，如图2a所示，所述Slave接口对应以下模块：写命令FIFO、写数据FIFO、读命令FIFO、读响应FIFO、写响应FIFO、响应仲裁器、定制协议转AXI协议、AXI协议转定制协议、定制协议发送控制逻辑以及定制协议接收控制逻辑。
其中，所述写命令FIFO用于缓存发送至Slave接口的写命令；写数据FIFO用于缓存发送至Slave接口的写数据；读命令FIFO用于缓存发送至Slave接口的读命令；读响应FIFO用于缓存Slave接口返回的读响应；写响应FIFO用于缓存Slave接口返回的写响应。
响应仲裁器用于对同一时间内的写响应和读响应发起仲裁。定制协议转AXI协议用于将定制协议的格式转换成AXI协议的格式。AXI协议转定制协议用于将AXI协议转换成定制协议的数据格式。
定制协议发送控制逻辑指定，AXI协议控制器与互联控制器采用信用握手的方式进行数据交互，该逻辑模块用于接收上游返回的信用释放信号，并控制将数据发送至上游。定制协议接收控制逻辑指定，AXI协议控制器与互联控制器采用信用握手的方式进行数据交互，该逻辑模块用于产生对下游的信用释放信号，并控制数据的接收。
本发明实施例提供的AXI协议控制器中包括Master接口以及Slave接口，所述Master接口，用于与Master设备进行连接，以使Master设备通过所述Master接口发起对下游端的读写操作，所述Slave接口用于与Slave设备进行连接，以使Slave设备通过所述Slave接口接收Master设备触发的读写请求，并对所述读写请求进行处理，除此之外，本发明实施例提供的AXI协议控制器中还包括写控制逻辑、响应仲裁器、命令仲裁器、AXI协议转定制协议、定制协议转AXI协议、定制协议发送控制逻辑、以及定制协议接收控制逻辑，可以提高裸片之间互联系统的带宽，保证裸片互联的性能需求。
实施例三
图3a为本发明实施例三提供的一种互联控制器的结构示意图，本实施例是对上述实施例的进一步细化。如图3a所示，所述互联控制器，用于通过定制协议接收控制逻辑、定制协议接收队列、定制协议发送控制逻辑以及定制协议发送队列与AXI协议控制器进行数据传输。
在本实施例的一个实施方式中，所述互联控制器，还用于接收AXI协议控制器传输的数据包，并将所述数据包按照多个lane通道传输至端口物理层。图3b为互联控制器对应的通信模式示意图，由于PHY的传输是分通道完成的，例如某种PHY的每个物理通道支持最大560bit(280bit接收+280bit发送)的数据线，以本例中的定制协议格式为例，假如配置包含CRC校验功能，最宽的包头为340bit，最宽的数据包为1056bit，因此需要分lane通道完成传输。具体的，本实施例中定制协议通道和LANE通道之间的映射关系可以如表3所示。
在本实施例中，所述互联控制器中还包括发送控制模块。所述发送控制模块用于控制互联控制器的发送逻辑，具体用于实现以下功能：
将Master接口对应的请求包和Slave接口对应的响应包进行重组发送包(如图3b所示)，具体组包格式如表3所示；添加用于重传的CRC校验码，如表3所示；对发送的数据包进行编号(例如1～n)。
表3
在本实施例的一个实施方式中，如图3a所示，所述互联控制器还包括重传控制器以及重传缓存器。所述重传控制器，用于从发送响应接收队列中获取响应数据，并判断所述响应数据是否正确，若是，则将重传缓存器中与所述响应数据对应的缓存数据进行清除；若否，则将重传缓存器中与所述响应数据对应的缓存数据进行重新发送。
其中，所述重传缓存器的容量大小可参数化配置，每一笔待发送的数据均会被编号，并存储在重传缓存器中。接收方接收到数据后，需对接收的数据进行CRC校验，如果校验正确，则返回带编号的正确响应。重传控制器接收到正确响应后，将控制清空重传缓存器中对应编号的存储数据。
重传控制器还用于从发送响应接收队列(也即发送响应接收FIFO)中取响应数据，并判断是否正确，如果正确，则根据该响应数据携带的编号，将重传缓存器中与该响应数据对应的缓存数据进行清除。如果不正确，则根据该响应数据携带的编号，将重传缓存器中与所述响应数据对应的缓存数据进行重新发送。
在本实施例中，如图3a所示，所述互联控制器中还包括发送响应接收FIFO、发送仲裁器、接收控制模块、接收数据解析模块、错误检测器、接收响应发送FIFO以及编号管理模块。
其中，所述发送响应接收FIFO用于获取接收数据解析模块的发送响应数据，并缓存下来。所述发送仲裁器用于对正常发送的数据、待重传的数据以及接收响应数据经过仲裁后再发出。
所述接收控制模块用于控制接收逻辑，具体用于实现以下功能：
接收相应编号的数据，释放编号；将接收数据，分别映射为Master接口对应的响应包和Slave接口对应的请求包数据，具体拆包格式如表3所示。
接收数据解析模块用于接收以下数据：下游返回的接收数据后的响应，以及正常数据，并对上述数据进行解析，然后将响应存入发送响应接收FIFO中，将正常数据发送至错误检测模块进行校验。
所述错误检测器，用于对互联控制器的接收数据进行CRC校验，如果校验成功，则通过接收响应发送队列(也即接收响应发送FIFO)返回正确响应数据；如果校验失败，则通过接收响应发送队列返回错误响应数据。
所述编号管理模块用于对数据进行动态管理编号。具体的，发送控制模块在发送数据时，通过编号管理模块进行注册编号，并将对应的编号标记为已使用。接收控制模块在接收数据后，通过编号管理模块进行注销编号，并将对应的编号标记为可使用。
本发明实施例提供的互联控制器，用于通过定制协议接收控制逻辑、定制协议接收队列、定制协议发送控制逻辑以及定制协议发送队列与AXI协议控制器进行数据传输，所述互联控制器还包括重传控制器以及重传缓存器：所述重传控制器，用于从发送响应接收队列中获取响应数据，并判断所述响应数据是否正确，若是，则将重传缓存器中与所述响应数据对应的缓存数据进行清除；若否，则将重传缓存器中与所述响应数据对应的缓存数据进行重新发送，所述互联控制器还包括：错误检测器；所述错误检测器，用于对互联控制器的接收数据进行循环冗余校验，如果校验成功，则通过接收响应发送队列返回正确响应数据；如果校验失败，则通过接收响应发送队列返回错误响应数据，可以实现高可靠性的数据传输，提高裸片之间互联系统的带宽，保证裸片互联的性能需求。
实施例四
图4a为本发明实施例四提供的一种芯片内裸片之间的互联方法的流程图，本实施例可适用于实现芯片内裸片之间互联的情形，该方法可以由芯片内裸片之间的互联装置来执行，该装置可以采用硬件形式实现，该装置可配置于芯片中。如图4a所示，该方法包括：
步骤410、根据目标芯片对应的功能需求信息，对目标芯片进行拆分，得到多个裸片。
步骤420、根据目标芯片对应的数据传输需求，生成与所述多个裸片匹配的互联拓扑结构。
其中，所述互联拓扑结构中，互联的裸片之间通过互联组件(D2D)进行数据传输；所述互联组件包括：AXI协议控制器、互联控制器以及端口物理层。
在一个具体的实施例中，假设目标芯片被拆分为两个裸片，则与这两个裸片匹配的互联拓扑结构可以如图4b所示。假设目标芯片被拆分为三个裸片，则与这三个裸片匹配的互联拓扑结构可以如图4c或图4d所示。假设目标芯片被拆分为四个裸片，则与这四个裸片匹配的互联拓扑结构可以如图4e所示。假设目标芯片被拆分为五个裸片，则与这五个裸片匹配的互联拓扑结构可以如图4f或图4g所示。假设目标芯片被拆分为九个裸片，则与这九个裸片匹配的互联拓扑结构可以如图4h或图4i所示。
步骤430、通过所述互联拓扑结构，完成与所述功能需求信息对应的数据处理流程。
本发明实施例提供的技术方案，通过根据目标芯片对应的功能需求信息，对目标芯片进行拆分得到多个裸片，根据目标芯片对应的数据传输需求，生成与所述多个裸片匹配的互联拓扑结构，通过所述互联拓扑结构，完成与所述功能需求信息对应的数据处理流程的技术手段，可以使得大型芯片中多个裸片进行互联，大幅度提高芯片的生产良率，节省芯片制造成本，灵活满足多类功能的芯片互联需求，提高系统带宽，保证裸片互联的性能需求。
实施例五
图5为本发明实施例五提供的一种芯片内裸片之间的互联装置的结构示意图，所述装置应用于芯片中。如图5所示，该装置包括：芯片拆分模块510、拓扑结构生成模块520和功能实现模块530。
其中，芯片拆分模块510，根据目标芯片对应的功能需求信息，对目标芯片进行拆分，得到多个裸片；
拓扑结构生成模块520，用于根据目标芯片对应的数据传输需求，生成与所述多个裸片匹配的互联拓扑结构；
其中，所述互联拓扑结构中，互联的裸片之间通过互联组件进行数据传输；所述互联组件包括：AXI协议控制模块、互联控制器以及端口物理层；
功能实现模块530，用于通过所述互联拓扑结构，完成与所述功能需求信息对应的数据处理流程。
本发明实施例提供的技术方案，通过根据目标芯片对应的功能需求信息，对目标芯片进行拆分得到多个裸片，根据目标芯片对应的数据传输需求，生成与所述多个裸片匹配的互联拓扑结构，通过所述互联拓扑结构，完成与所述功能需求信息对应的数据处理流程的技术手段，可以使得大型芯片中多个裸片进行互联，大幅度提高芯片的生产良率，节省芯片制造成本，灵活满足多类功能的芯片互联需求，提高系统带宽，保证裸片互联的性能需求。
上述装置可执行本发明前述所有实施例所提供的方法，具备执行上述方法相应的功能模块和有益效果。未在本发明实施例中详尽描述的技术细节，可参见本发明前述所有实施例所提供的方法。
实施例六
图6示出了可以用来实施本发明的实施例的芯片10的结构示意图。如图6所示，芯片10包括至少一个处理器11，以及与至少一个处理器11通信连接的存储器，如只读存储器(ROM)12、随机访问存储器(RAM)13等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器(ROM)12中的计算机程序或者从存储单元18加载到随机访问存储器(RAM)13中的计算机程序，来执行各种适当的动作和处理。在RAM 13中，还可存储芯片10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出(I/O)接口15也连接至总线14。
芯片10中的多个部件连接至I/O接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18，例如磁盘、光盘等；以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许芯片10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如芯片内裸片之间的互联方法。
在一些实施例中，芯片内裸片之间的互联方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元18。在一些实施例中，计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到芯片10上。当计算机程序加载到RAM 13并由处理器11执行时，可以执行上文描述的芯片内裸片之间的互联方法的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行芯片内裸片之间的互联方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在芯片上实施此处描述的系统和技术，该芯片具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给芯片。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)、区块链网络和互联网。
计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (10)
1.一种芯片内裸片之间的互联系统，其特征在于，所述系统包括：多个裸片以及多个互联组件；
其中，所述多个裸片根据目标芯片对应的功能需求信息，对目标芯片拆分得到；所述互联系统对应的拓扑结构根据数据传输需求生成得到；
所述系统中互联的裸片之间通过所述互联组件进行数据传输；
各所述互联组件中包括AXI协议控制器、互联控制器以及端口物理层。
2.根据权利要求1所述的系统，其特征在于，所述AXI协议控制器中包括Master接口以及Slave接口；
所述Master接口，用于与Master设备进行连接，以使Master设备通过所述Master接口发起对下游端的读写操作；
所述Slave接口，用于与Slave设备进行连接，以使Slave设备通过所述Slave接口接收Master设备触发的读写请求，并对所述读写请求进行处理。
3.根据权利要求1所述的系统，其特征在于，所述互联控制器，用于接收AXI协议控制器传输的数据包，并将所述数据包按照多个lane通道传输至端口物理层。
4.根据权利要求1所述的系统，其特征在于，所述互联控制器，用于通过定制协议接收控制逻辑、定制协议接收队列、定制协议发送控制逻辑以及定制协议发送队列与AXI协议控制器进行数据传输。
5.根据权利要求1所述的系统，其特征在于，所述互联控制器还包括重传控制器以及重传缓存器：
所述重传控制器，用于从发送响应接收队列中获取响应数据，并判断所述响应数据是否正确，若是，则将重传缓存器中与所述响应数据对应的缓存数据进行清除；若否，则将重传缓存器中与所述响应数据对应的缓存数据进行重新发送。
6.根据权利要求1所述的系统，其特征在于，所述互联控制器还包括：错误检测器；
所述错误检测器，用于对互联控制器的接收数据进行循环冗余校验，如果校验成功，则通过接收响应发送队列返回正确响应数据；如果校验失败，则通过接收响应发送队列返回错误响应数据。
7.一种芯片内裸片之间的互联方法，其特征在于，所述方法包括：
根据目标芯片对应的功能需求信息，对目标芯片进行拆分，得到多个裸片；
根据目标芯片对应的数据传输需求，生成与所述多个裸片匹配的互联拓扑结构；
其中，所述互联拓扑结构中，互联的裸片之间通过互联组件进行数据传输；所述互联组件包括：AXI协议控制器、互联控制器以及端口物理层；
通过所述互联拓扑结构，完成与所述功能需求信息对应的数据处理流程。
8.一种芯片内裸片之间的互联装置，其特征在于，所述装置包括：
芯片拆分模块，根据目标芯片对应的功能需求信息，对目标芯片进行拆分，得到多个裸片；
拓扑结构生成模块，用于根据目标芯片对应的数据传输需求，生成与所述多个裸片匹配的互联拓扑结构；
其中，所述互联拓扑结构中，互联的裸片之间通过互联组件进行数据传输；所述互联组件包括：AXI协议控制模块、互联控制器以及端口物理层；
功能实现模块，用于通过所述互联拓扑结构，完成与所述功能需求信息对应的数据处理流程。
9.一种芯片，其特征在于，所述芯片包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求7中所述的芯片内裸片之间的互联方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求7中所述的芯片内裸片之间的互联方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311353846.9A CN117370264A (zh) | 2023-10-18 | 2023-10-18 | 一种芯片内裸片之间的互联系统、方法、装置及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311353846.9A CN117370264A (zh) | 2023-10-18 | 2023-10-18 | 一种芯片内裸片之间的互联系统、方法、装置及介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117370264A true CN117370264A (zh) | 2024-01-09 |
Family
ID=89401848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311353846.9A Pending CN117370264A (zh) | 2023-10-18 | 2023-10-18 | 一种芯片内裸片之间的互联系统、方法、装置及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117370264A (zh) |
-
2023
- 2023-10-18 CN CN202311353846.9A patent/CN117370264A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106502932B (zh) | 基于分层结构的片间互联接口及其写操作和读操作的方法 | |
| CN101937412B (zh) | 一种片上系统及其访问方法 | |
| JP5479709B2 (ja) | データを処理するためのサーバ‐プロセッサ・ハイブリッド・システムおよび方法 | |
| CN109165178B (zh) | 一种基于RapidIO的弹上系统SoC芯片间高速通信方法 | |
| US20220114132A1 (en) | Data Switch Chip and Server | |
| US8090893B2 (en) | Input output control apparatus with a plurality of ports and single protocol processing circuit | |
| JP5479710B2 (ja) | データを処理するためのプロセッサ‐サーバ・ハイブリッド・システムおよび方法 | |
| WO2020122988A1 (en) | Memory request chaining on bus | |
| CN116383114B (zh) | 芯片、芯片互联系统、数据传输方法、电子设备和介质 | |
| WO2018217370A1 (en) | Communications for field programmable gate array device | |
| CN104598430A (zh) | 一种cpu互联扩展系统的网络接口互联设计与控制系统 | |
| CN116738745A (zh) | 一种电磁暂态仿真系统的通信方法、装置、设备和介质 | |
| CN117370264A (zh) | 一种芯片内裸片之间的互联系统、方法、装置及介质 | |
| CN100493018C (zh) | 一种通过网络中的总线接口进行通信的方法和系统 | |
| US11886372B1 (en) | Systems and methods for packing of transaction layer (TL) packets | |
| CN108737568A (zh) | 一种基于消息队列服务器的数据交互系统和方法 | |
| WO2022141250A1 (zh) | 数据传输方法和相关装置 | |
| EP3631640B1 (en) | Communication between field programmable gate arrays | |
| US8732331B2 (en) | Managing latencies in a multiprocessor interconnect | |
| CN114785631B (zh) | 通信协议栈复用方法、通信方法、计算机设备及介质 | |
| CN116760510B (zh) | 一种消息发送方法、消息接收方法、装置和设备 | |
| EP2800003B1 (en) | Method and device for realizing end-to-end hardware message passing | |
| Medina et al. | Full System Exploration of On-Chip Wireless Communication on Many-Core Architectures | |
| Li et al. | The memory architecture design of FC-AE-1553 chip | |
| CN116248574A (zh) | 一种路由信息确定方法、装置、芯片及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |