CN117368568A - 一种信号频率的测量方法、装置和设备 - Google Patents

Abstract

本发明实施例公开了一种信号频率的测量方法、装置和设备，通过将多条进位链进行合并，并利用待测量信号在各进位链中的传播位置确定待测量信号的延迟时间，同时考虑一个预设采样时间窗在开始和结束时的采样延迟误差；最终计算得到待测量信号的信号频率。本申请解决了现有技术中对信号的频率进行测量时存在的测量精度不高的技术问题，实现了提高信号频率的测量精度的技术效果。

Description

一种信号频率的测量方法、装置和设备

技术领域

本发明实施例涉及信号测量技术领域，尤其涉及一种信号频率的测量方法、装置和设备。

背景技术

工程运用上，如果要测量一个信号的频率，通常使用一个已知周期，且频率固定的器件去对待测信号进行计数，以求得待测信号一个周期内所经历的时间。但此方法仅限在测量精度不高的场景下可以使用，无法进行高精度的频率测量。

导致精度不高的原因主要在于：（1）若使用单片机计数，由于指令执行需要时间，可能导致某些触发信号丢失；（2）采样器件的频率的限制，导致无法更精细的细分触发信号。

发明内容

本发明实施例提供一种信号频率的测量方法、装置和设备，解决了现有技术中对信号的频率进行测量时存在的测量精度不高的技术问题。

本发明实施例提供了一种信号频率的测量方法，所述测量方法包括：

将至少两条进位链进行合并，得到合并进位链，并对所述合并进位链输入待测量信号；

利用预设采样周期对所述待测量信号进行采样，并确定一个预设采样时间窗内获取到的待测量信号的个数，得到第一数量；

在利用所述预设采样周期对所述待测量信号进行采样的过程中，分别记录所述待测量信号的第一个触发上升沿到第一个所述预设采样周期的上升沿之间通过所述合并进位链中的数值1的个数，得到第二数量，以及所述待测量信号的一个周期结束后到下一个所述预设采样周期的触发上升沿之间通过所述合并进位链中的数值1的个数，得到第三数量，其中，一个所述预设采样时间窗内包括第四数量个所述预设采样周期；

利用所述第一数量、所述第二数量、所述第三数量、所述第四数量以及所述预设采样周期的时钟频率计算所述待测量信号的信号频率。

进一步地，在将至少两条进位链进行合并，得到合并进位链之前，所述测量方法还包括：

利用非同步的时钟源分别向每条所述进位链发送校准信号；

记录每条所述进位链在预设时长内通过的数值1的个数，得到校准个数；

利用每条所述进位链的所述校准个数分别确定各所述进位链的进位延时数据。

进一步地，在得到所述第二数量和所述第三数量之后，所述测量方法还包括：

利用各所述进位链的进位延时数据以及所述第二数量计算第一误差时间，其中，所述第一误差时间表征所述待测量信号的第一个上升沿与第一个所述预设采样周期的上升沿之间的误差；

利用各所述进位链的进位延时数据以及所述第三数量计算第二误差时间，其中，所述第二误差时间表征所述待测量信号的第二个上升沿与一个所述预设采样时间窗后的第一个上升沿之间的误差。

进一步地，利用所述第一数量、所述第二数量、所述第三数量、所述第四数量以及所述预设采样周期的时钟频率计算所述待测量信号的信号频率包括：

利用所述第一数量、第四数量、第一误差时间、第二误差时间以及所述预设采样周期的时钟频率计算所述待测量信号的信号频率。

进一步地，利用所述第一数量、第四数量、第一误差时间、第二误差时间以及所述预设采样周期的时钟频率计算所述待测量信号的信号频率包括：

利用计算得到所述待测量信号一个周期的时长，其中，T为所述待测量信号的一个周期的时长，trig_n为所述第一数量，clk_n为所述第四数量，error₁为所述第一误差时间，error₂为所述第二误差时间，f_s为所述预设采样周期的时钟频率；

利用所述待测量信号一个周期的时长确定所述待测量信号的信号频率。

本发明实施例还提供了一种信号频率的测量装置，所述测量装置包括：

进位链合并模块，用于将至少两条进位链进行合并，得到合并进位链，并对所述合并进位链输入待测量信号；

信号采样模块，用于利用预设采样周期对所述待测量信号进行采样，并确定一个预设采样时间窗内获取到的待测量信号的个数，得到第一数量；

触发器模块，用于在利用所述预设采样周期对所述待测量信号进行采样的过程中，分别记录所述待测量信号的第一个触发上升沿到第一个所述预设采样周期的上升沿之间通过所述合并进位链中的数值1的个数，得到第二数量，以及所述待测量信号的一个周期结束后到下一个所述预设采样周期的触发上升沿之间通过所述合并进位链中的数值1的个数，得到第三数量，其中，一个所述预设采样时间窗内包括第四数量个所述预设采样周期；

频率计算模块，用于利用所述第一数量、所述第二数量、所述第三数量、所述第四数量以及所述预设采样周期的时钟频率计算所述待测量信号的信号频率。

进一步地，所述测量装置还包括：

时钟发生器，用于利用非同步的时钟源分别向每条所述进位链发送校准信号；

所述触发器模块还用于记录每条所述进位链在预设时长内通过的数值1的个数，得到校准个数；

延时数据确定模块，用于利用每条所述进位链的所述校准个数分别确定各所述进位链的进位延时数据。

进一步地，所述测量装置还包括：

第一误差计算单元，用于利用各所述进位链的进位延时数据以及所述第二数量计算第一误差时间，其中，所述第一误差时间表征所述待测量信号的第一个上升沿与第一个所述预设采样周期的上升沿之间的误差；

第二误差计算单元，用于利用各所述进位链的进位延时数据以及所述第三数量计算第二误差时间，其中，所述第二误差时间表征所述待测量信号的第二个上升沿与一个所述预设采样时间窗后的第一个上升沿之间的误差。

进一步地，所述频率计算模块具体用于：

利用所述第一数量、第四数量、第一误差时间、第二误差时间以及所述预设采样周期的时钟频率计算所述待测量信号的信号频率。

本发明实施例还提供了一种信号频率的测量设备，所述测量设备执行上述任意实施例中所述的信号频率的测量方法。

本发明实施例公开了一种信号频率的测量方法、装置和设备，通过将多条进位链进行合并，并利用待测量信号在各进位链中的传播位置确定待测量信号的延迟时间，同时考虑一个预设采样时间窗在开始和结束时的采样延迟误差；最终计算得到待测量信号的信号频率。本申请解决了现有技术中对信号的频率进行测量时存在的测量精度不高的技术问题，实现了提高信号频率的测量精度的技术效果。

附图说明

图1是本发明实施例提供的一种信号频率的测量方法的流程图；

图2是本发明实施例提供的预设采样周期与待测量信号的示意图；

图3是本发明实施例提供的利用合并进位链对待测量信号进行采集的示意图；

图4是本发明实施例提供的设置D触发器的示意图；

图5是本发明实施例提供的对单条进位链进行码密度校准的示意图；

图6是本发明实施例提供的一种信号频率的测量装置的结构图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

需要说明的是，本发明的说明书和权利要求书及附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于限定特定顺序。本发明下述各个实施例可以单独执行，各个实施例之间也可以相互结合执行，本发明实施例对此不作具体限制。

图1是本发明实施例提供的一种信号频率的测量方法的流程图。

如图1所示，该信号频率的测量方法具体包括如下步骤：

S101，将至少两条进位链进行合并，得到合并进位链，并对合并进位链输入待测量信号。

具体地，可以利用FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）中的进位链来对待测量信号的传播时间进行测量，进位链是FPGA内部为了传递加法进位的专用走线，具有传输速度快的特点，单极传输延时只有8ps，所以非常适合作为一种高精度的延时单元来使用，由于不同进位链的延时并非固定，在测频时与理论值进行计算比较之后，发现利用单条进位链进行测量会增大实际误差，而由于多条进位链的延时性质并非一致，通过多链同时对触发信号进行采集，相当于对单链的延时进行细分，可以得到更精细的延时，因此需要将多条进位链进行合并，得到合并进位链，然后再进行测量。

S102，利用预设采样周期对待测量信号进行采样，并确定一个预设采样时间窗内获取到的待测量信号的个数，得到第一数量。

具体地，在得到合并进位链之后，利用预设采样周期对待测量信号进行采样，在采样的过程中，需要确定一个预设采样时间窗内获取到的待测量信号的个数，图2是本发明实施例提供的预设采样周期与待测量信号的示意图，图3是本发明实施例提供的利用合并进位链对待测量信号进行采集的示意图，如图2和图3所示，采集开始到采集结束为一个预设采样时间窗，该预设采样时间窗内包括有7个预设采样周期，图2和图3中所示的触发信号即为待测量信号，图2和图3中所示的采样周期即为预设采样周期，由图2可知，一个预设采样时间窗内包含有1个待测量信号，即第一数量为1。

S103，在利用预设采样周期对待测量信号进行采样的过程中，分别记录待测量信号的第一个触发上升沿到第一个预设采样周期的上升沿之间通过合并进位链中的数值1的个数，得到第二数量，以及待测量信号的一个周期结束后到下一个预设采样周期的触发上升沿之间通过合并进位链中的数值1的个数，得到第三数量，其中，一个预设采样时间窗内包括第四数量个预设采样周期。

具体地，如图2所示，由于预设采样周期的上升沿并非总是对齐待测量信号（即图2中的触发信号）的上升沿，因此在采样过程中存在两个误差时间，一个为图2和图3中所示的触发开始的时间与采集开始时间之间的延迟，图2和图3中均以误差1表示，另一个为待测量信号的一个周期结束后到下一个预设采样周期的触发上升沿之间的延迟，图2中以误差2表示。为了确定这两个误差时长，需要记录待测量信号的第一个触发上升沿到第一个预设采样周期的上升沿之间通过合并进位链中的数值1的个数，以及记录待测量信号的一个周期结束后到下一个预设采样周期的触发上升沿之间通过合并进位链中的数值1的个数，即上述第二数量和第三数量，并利用第二数量和第三数量确定相应误差的时长。

S104，利用第一数量、第二数量、第三数量、第四数量以及预设采样周期的时钟频率计算待测量信号的信号频率。

具体地，在利用第二数量和第三数量确定相应误差的时长之后，利用第一数量、第四数量，误差1、误差2的时长，以及预设采样周期的时钟频率即可计算得到待测量信号的信号频率。

本申请通过将多条进位链进行合并，并利用待测量信号在各进位链中的传播位置确定待测量信号的延迟时间，同时考虑一个预设采样时间窗在开始和结束时的采样延迟误差；最终计算得到待测量信号的信号频率。本申请解决了现有技术中对信号的频率进行测量时存在的测量精度不高的技术问题，实现了提高信号频率的测量精度的技术效果。

在上述各技术方案的基础上，在S101，将至少两条进位链进行合并，得到合并进位链之前，测量方法还包括：

利用非同步的时钟源分别向每条进位链发送校准信号；记录每条进位链在预设时长内通过的数值1的个数，得到校准个数；利用每条进位链的校准个数分别确定各进位链的进位延时数据。

具体地，要想获得进位链在预设时长内通过的数值去的个数，需要在进位链的传输线中各个位置引出一个抽头到D触发器的阵列，通过获取D触发器的值是否为1，来检测待测量信号在进位链中的传播位置。图4是本发明实施例提供的设置D触发器的示意图。

由于进位链的信号传输过程中，每个抽头之间的延时不可能完全相同，所以存在很大的非线性。非线性需要进行校准，才能让测量结果更加准确。因此在将多条进位链进行合并之前，还需要对单条进位链进行校准，称为码密度校准。

图5是本发明实施例提供的对单条进位链进行码密度校准的示意图。

图5中示例性地给出了对三条进位链进行校准的示意图，如图5所示，具体的校准方式为：向每条进位链中分别输入若干随机的触发信号，信号的数量可能是百万个或者更多，且不同进位链之间输入的触发信号的时钟源不同。当D触发器组采集每次经过的信号时，都能够采集到触发信号传输到进位链中的某一个位置，由于触发信号是随机的，可以认为其在进位链上是随机分布的，那么在进行大量统计的情况下，如果出现在某两个D触发器之间的计数非常多，那么就直接表示了这两个D触发器之间对应的延时单元更长，有更多的信号落在这个上面。通过这种方式，就可以标出每个延时单元的具体大小，并确定各进位链的进位延时数据。

在上述各技术方案的基础上，在S103得到第二数量和第三数量之后，测量方法还包括：

利用各进位链的进位延时数据以及第二数量计算第一误差时间，其中，第一误差时间表征待测量信号的第一个上升沿与第一个预设采样周期的上升沿之间的误差；

利用各进位链的进位延时数据以及第三数量计算第二误差时间，其中，第二误差时间表征待测量信号的第二个上升沿与一个预设采样时间窗后的第一个上升沿之间的误差。

具体地，如图2所示，在得到各进位链的进位延时数据之后，就可以知晓在一定时间段内获取到的1的个数，进而确定得到1的个数与延时的对应关系，则通过第二数量以及1的个数与延时的对应关系即可计算得到第一误差时间；同理，可以计算得到第二误差时间。

在上述各技术方案的基础上，S104利用第一数量、第二数量、第三数量、第四数量以及预设采样周期的时钟频率计算待测量信号的信号频率具体包括：

利用第一数量、第四数量、第一误差时间、第二误差时间以及预设采样周期的时钟频率计算待测量信号的信号频率。

具体地，在得到第二数量和第三数量之后，利用其计算得到第一误差时间以及第二误差时间。最终利用第一数量、第四数量、第一误差时间、第二误差时间以及预设采样周期的时钟频率计算待测量信号的信号频率。

可选地，利用第一数量、第四数量、第一误差时间、第二误差时间以及预设采样周期的时钟频率计算待测量信号的信号频率包括：

利用计算得到待测量信号一个周期的时长，其中，T为待测量信号的一个周期的时长，trig_n为第一数量，clk_n为第四数量，error₁为第一误差时间，error₂为第二误差时间，f_s为所述预设采样周期的时钟频率。

具体地，在利用计算得到待测量信号一个周期的时长之后，只需要利用f=1/T即可得到待测量信号的信号频率，其中，f为待测量信号的信号频率。

在本发明实施例中，经过试验验证，当采用250MHz的时钟对10MHz的信号进行计量，设置预设采样时间窗为100ms，则利用本申请提供的信号频率的测量方法实测频率为10000018Hz，与10MHz相比误差仅为18Hz；而使用常规方法实测频率为10000400Hz，误差高达400Hz。可见使用本申请提供的信号频率的测量方法可将测量精度提高20多倍。

图6是本发明实施例提供的一种信号频率的测量装置的结构图。如图6所示，该信号频率的测量装置具体包括：

进位链合并模块61，用于将至少两条进位链进行合并，得到合并进位链，并对合并进位链输入待测量信号；

信号采样模块62，用于利用预设采样周期对待测量信号进行采样，并确定一个预设采样时间窗内获取到的待测量信号的个数，得到第一数量；

触发器模块63，用于在利用预设采样周期对待测量信号进行采样的过程中，分别记录待测量信号的第一个触发上升沿到第一个预设采样周期的上升沿之间通过合并进位链中的数值1的个数，得到第二数量，以及待测量信号的一个周期结束后到下一个预设采样周期的触发上升沿之间通过合并进位链中的数值1的个数，得到第三数量，其中，一个预设采样时间窗内包括第四数量个预设采样周期；

频率计算模块64，用于利用第一数量、第二数量、第三数量、第四数量以及预设采样周期的时钟频率计算待测量信号的信号频率。

可选地，该信号频率的测量装置还包括：

时钟发生器，用于利用非同步的时钟源分别向每条进位链发送校准信号；

触发器模块还用于记录每条进位链在预设时长内通过的数值1的个数，得到校准个数；

延时数据确定模块，用于利用每条进位链的校准个数分别确定各进位链的进位延时数据。

可选地，该信号频率的测量装置还包括：

第一误差计算单元，用于利用各进位链的进位延时数据以及第二数量计算第一误差时间，其中，第一误差时间表征待测量信号的第一个上升沿与第一个预设采样周期的上升沿之间的误差；

第二误差计算单元，用于利用各进位链的进位延时数据以及第三数量计算第二误差时间，其中，第二误差时间表征待测量信号的第二个上升沿与一个预设采样时间窗后的第一个上升沿之间的误差。

可选地，频率计算模块具体用于：

利用第一数量、第四数量、第一误差时间、第二误差时间以及预设采样周期的时钟频率计算待测量信号的信号频率。

可选地，频率计算模块还具体用于：

利用计算得到待测量信号一个周期的时长，其中，T为待测量信号的一个周期的时长，trig_n为第一数量，clk_n为第四数量，error₁为第一误差时间，error₂为第二误差时间，f_s为预设采样周期的时钟频率；

利用待测量信号一个周期的时长确定待测量信号的信号频率。

本发明实施例所提供的信号频率的测量装置，其实现原理及产生的技术效果和前述信号频率的测量方法实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。

本发明实施例还提供了一种信号频率的测量设备，该测量设备执行上述任意实施例中的信号频率的测量方法。

本发明实施例提供的信号频率的测量设备可执行本发明任意实施例所提供的信号频率的测量方法，具备执行方法相应的功能模块和有益效果。

在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

最后应说明的是，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种信号频率的测量方法，其特征在于，所述测量方法包括：

将至少两条进位链进行合并，得到合并进位链，并对所述合并进位链输入待测量信号；

利用预设采样周期对所述待测量信号进行采样，并确定一个预设采样时间窗内获取到的待测量信号的个数，得到第一数量；

在利用所述预设采样周期对所述待测量信号进行采样的过程中，分别记录所述待测量信号的第一个触发上升沿到第一个所述预设采样周期的上升沿之间通过所述合并进位链中的数值1的个数，得到第二数量，以及所述待测量信号的一个周期结束后到下一个所述预设采样周期的触发上升沿之间通过所述合并进位链中的数值1的个数，得到第三数量，其中，一个所述预设采样时间窗内包括第四数量个所述预设采样周期；

利用所述第一数量、所述第二数量、所述第三数量、所述第四数量以及所述预设采样周期的时钟频率计算所述待测量信号的信号频率。

2.根据权利要求1所述的信号频率的测量方法，其特征在于，在将至少两条进位链进行合并，得到合并进位链之前，所述测量方法还包括：

利用非同步的时钟源分别向每条所述进位链发送校准信号；

记录每条所述进位链在预设时长内通过的数值1的个数，得到校准个数；

利用每条所述进位链的所述校准个数分别确定各所述进位链的进位延时数据。

3.根据权利要求2所述的信号频率的测量方法，其特征在于，在得到所述第二数量和所述第三数量之后，所述测量方法还包括：

利用各所述进位链的进位延时数据以及所述第二数量计算第一误差时间，其中，所述第一误差时间表征所述待测量信号的第一个上升沿与第一个所述预设采样周期的上升沿之间的误差；

利用各所述进位链的进位延时数据以及所述第三数量计算第二误差时间，其中，所述第二误差时间表征所述待测量信号的第二个上升沿与一个所述预设采样时间窗后的第一个上升沿之间的误差。

4.根据权利要求3所述的信号频率的测量方法，其特征在于，利用所述第一数量、所述第二数量、所述第三数量、所述第四数量以及所述预设采样周期的时钟频率计算所述待测量信号的信号频率包括：

利用所述第一数量、第四数量、第一误差时间、第二误差时间以及所述预设采样周期的时钟频率计算所述待测量信号的信号频率。

5.根据权利要求4所述的信号频率的测量方法，其特征在于，利用所述第一数量、第四数量、第一误差时间、第二误差时间以及所述预设采样周期的时钟频率计算所述待测量信号的信号频率包括：

利用计算得到所述待测量信号一个周期的时长，其中，T为所述待测量信号的一个周期的时长，trig_n为所述第一数量，clk_n为所述第四数量，error₁为所述第一误差时间，error₂为所述第二误差时间，f_s为所述预设采样周期的时钟频率；

利用所述待测量信号一个周期的时长确定所述待测量信号的信号频率。

6.一种信号频率的测量装置，其特征在于，所述测量装置包括：

进位链合并模块，用于将至少两条进位链进行合并，得到合并进位链，并对所述合并进位链输入待测量信号；

信号采样模块，用于利用预设采样周期对所述待测量信号进行采样，并确定一个预设采样时间窗内获取到的待测量信号的个数，得到第一数量；

触发器模块，用于在利用所述预设采样周期对所述待测量信号进行采样的过程中，分别记录所述待测量信号的第一个触发上升沿到第一个所述预设采样周期的上升沿之间通过所述合并进位链中的数值1的个数，得到第二数量，以及所述待测量信号的一个周期结束后到下一个所述预设采样周期的触发上升沿之间通过所述合并进位链中的数值1的个数，得到第三数量，其中，一个所述预设采样时间窗内包括第四数量个所述预设采样周期；

频率计算模块，用于利用所述第一数量、所述第二数量、所述第三数量、所述第四数量以及所述预设采样周期的时钟频率计算所述待测量信号的信号频率。

7.根据权利要求6所述的信号频率的测量装置，其特征在于，所述测量装置还包括：

时钟发生器，用于利用非同步的时钟源分别向每条所述进位链发送校准信号；

所述触发器模块还用于记录每条所述进位链在预设时长内通过的数值1的个数，得到校准个数；

延时数据确定模块，用于利用每条所述进位链的所述校准个数分别确定各所述进位链的进位延时数据。

8.根据权利要求7所述的信号频率的测量装置，其特征在于，所述测量装置还包括：

第一误差计算单元，用于利用各所述进位链的进位延时数据以及所述第二数量计算第一误差时间，其中，所述第一误差时间表征所述待测量信号的第一个上升沿与第一个所述预设采样周期的上升沿之间的误差；

第二误差计算单元，用于利用各所述进位链的进位延时数据以及所述第三数量计算第二误差时间，其中，所述第二误差时间表征所述待测量信号的第二个上升沿与一个所述预设采样时间窗后的第一个上升沿之间的误差。

9.根据权利要求8所述的信号频率的测量装置，其特征在于，所述频率计算模块具体用于：

利用所述第一数量、第四数量、第一误差时间、第二误差时间以及所述预设采样周期的时钟频率计算所述待测量信号的信号频率。

10.一种信号频率的测量设备，其特征在于，所述测量设备执行上述权利要求1-5 任一项所述的信号频率的测量方法。