CN117356121A - 近场通信芯片、相位同步方法及电子设备 - Google Patents

Abstract

本申请的实施例提供一种近场通信芯片、相位同步方法及电子设备，涉及通信技术领域，能够实现NFC卡设备的发射信号与NFC读卡器的载波快速同步。近场通信芯片，包括：处理电路，用于确定本地时钟信号与载波时钟信号的第一载波频率误差，并根据所述第一载波频率误差生成第一频率调节字，其中，所述载波时钟信号根据所述近场通信芯片接收的接收信号确定；锁相环，用于根据所述本地时钟信号以及所述第一频率调节字，生成第一时钟信号；相位对齐电路，用于根据所述载波时钟信号对所述第一时钟信号进行相位选择，得到第二时钟信号发送至发射电路。

Description

近场通信芯片、相位同步方法及电子设备 技术领域

本申请涉及通信技术领域，尤其涉及一种近场通信芯片、相位同步方法及电子设备。

背景技术

近场通信(near field communication，NFC)作为一种较为新兴的通讯技术，近年来已经被广泛应用于智慧手机。NFC应用场景广阔，涵盖移动支付，身份验证，快速建立其他通讯连接等。其独有的快捷性与安全性，在物联网(internet of things，IoT)环境中有强竞争力。NFC实际上是一种射频识别(radio frequency identification，RFID)技术，以13.56MHz高频运作并且在几厘米(通常达10cm)的短距离内提供106kbps至424kbps的数据传输速率。

NFC设备包括NFC读卡器以及NFC目标设备(或者称作NFC卡设备)。NFC卡设备仅在NFC读卡器的响应范围内激活。NFC通信的一种典型场景是：NFC读卡器发送载波信号，NFC卡设备通过负载调制(load modulation，LM)，在载波信号上调制子载波信号。负载调制的方式包括被动负载调制(passive load modulation，PLM，或无源负载调制)和主动负载调制(active load modulation，ALM，有源负载调制)。因为相对较大的天线能够被嵌入到卡中，PLM能够可靠地产生足够的负载调制幅度。然而，对于支持NFC的手机或穿戴设备，由于这一类设备的空间有限，天线需要设计的足够小以适应特定的结构和空间。此外，手机或穿戴设备中的金属、电路和射频(radio frequency，RF)信号，都会进一步影响到NFC读卡器以及NFC卡设备之间天线的互感系数和互感电感值，导致PLM无法在括NFC读卡器产生足够的幅度调制。

对比之下，ALM是NFC卡设备将发射信号(NFC卡设备的主动负载调制信号)同步叠加到NFC读卡器的载波上来产生幅度调制，即NFC卡设备的发射信号需要与NFC读卡器的载波的载波时钟信号同步。在天线变小和耦合变弱的情况下，ALM可以通过发射更大的功耗去弥补。然而，由于NFC卡设备与NFC读卡器中采用不同的时钟信号源，因此，如何将NFC卡设备发射的发射信号与NFC读卡器的载波快速同步是待解决的问题。

发明内容

本申请实施例提供一种近场通信芯片、相位同步方法及电子设备，能够实现NFC卡设备的发射信号与NFC读卡器的载波快速同步。

为达到上述目的，本申请采用如下技术方案：

第一方面，提供一种近场通信芯片。其中该芯片包括：处理电路、锁相环以及相位对齐电路。处理电路，用于确定本地时钟信号与载波时钟信号Clk-ext的第一载波频率误差(carrier frequency offset，CFO)，并根据第一载波频率误差生成第一频率调节字(frequency control word，FCW)，其中载波时钟信号Clk-ext根据近场通信芯片接收的接收信号确定，例如，该接收信号可以是在接收模式下由接收电路接收；锁相环，用于根据本地时钟信号以及第一频率调节字FCW，例如锁相环可以根据第一 频率调节字对本地时钟信号进行频率调节，生成第一时钟信号；相位对齐电路，用于根据载波时钟信号Clk-ext对第一时钟信号进行相位选择，得到第二时钟信号发送至发射电路。其中，发射电路可以在发射模式下采用主动负载调制通过第二时钟信号发射数据帧。这样，首先本申请的实施例提供的芯片能够在接收模式下在接收电路接收的接收信号中恢复出载波时钟信号Clk-ext，并确定本地时钟信号与载波时钟信号Clk-ext的第一载波频率误差CFO，然后通过第一载波频率误差CFO生成的第一频率调节字FCW控制锁相环根据本地时钟信号生成第一时钟信号；最后由相位对齐电路根据载波时钟信号Clk-ext对第一时钟信号进行相位选择,得到第二时钟信号，即将第二时钟信号与载波时钟信号进行了相位对齐，因此在发射模式下发射电路通过主动负载调制采用第二时钟信号发射数据帧时，可以确保形成的发射信号与载波时钟信号的相位对齐，从而能够实现NFC卡设备的发射信号与NFC读卡器的载波的快速同步。

在一种可能的实现方式中，相位对齐电路，具体用于通过第一采样频率对第一时钟信号进行采样获取N个采样时钟信号，其中第一采样频率为第一时钟信号的频率的N倍，其中N为正整数；相位对齐电路，根据数据帧的第一相位采样信号、以及处理电路生成的载波时钟信号与第一时钟信号的第二场频率误差CFO累加的相位偏差，在N个采样时钟信号中获取与载波时钟信号相位差最小的第二时钟信号；并将第二时钟信号发送至发射电路。其中，由于通过第一采样频率为第一时钟信号的频率的N倍，即相当于对第一时钟信号进行了过采样，因此可以降低相位误差，提高相位对齐的精度，例如相位对齐电路采用64倍(即N＝64)的过采样时，可以确保相位误差小于6°(360°/64≈6°)。

在一种可能的实现方式中，处理电路，用于在确定第一载波频率误差CFO大于第一阈值时，生成第一频率调节字。在该过程中锁相环根据第一频率调节字FCW调整本地时钟信号的频率锁定第一时钟信号。其中，为了避免过于频繁的对锁相环的输出进行调节，可以对第一载波频率误差CFO设置一个第一阈值X，只有当处理电路在确定第一载波频率误差CFO大于第一阈值X时，生成第一频率调节字FCW。通过第一载波频率误差CFO对锁相环锁定的本地时钟信号实现了粗调生成第一时钟信号。

在一种可能的实现方式中，相位对齐电路，用于在处理电路确定第二载波频率误差CFO大于第二阈值时，获取与载波时钟信号相位差最小的第二时钟信号。其中，在数据帧开始发送前进行相位对齐，当然如果在一帧数据帧发送过程中第二载波频率误差CFO引起的相位偏差不影响NFC读卡器正常解调出信号时，则可以进行此次相位对齐，只有在第二载波频率误差CFO引起的相位偏差影响NFC读卡器正常解调出信号时，可以进行此次相位对齐因此可以对第二载波频率误差CFO设置一个第二阈值Y，相位对齐装置的处理电路确定第二载波频率误差CFO大于第二阈值时，根据相位偏差phase-shift-dbb计算相位补偿后的补偿相位信号，更新第二时钟信号，从而实现相位的细调。

在一种可能的实现方式中，处理电路具体用于根据数据帧确定采用二进制相移键控(binary phase shift keying，PBSK)时，获取接收信号的载波时钟信号。对于BPSK模式下，从数据帧开始发送后由于发射电路一直在发射(接收电路处于被饱和状态)，无法恢复Clk-ext，但仍然可以对NFC卡设备的发射信号与NFC读卡器的载波 进行相位对齐，实现快速同步。

在一种可能的实现方式中，处理电路还用于根据数据帧确定采用non-BPSK时，在数据帧中第一比特处获取所述载波时钟信号，根据载波时钟信号生成第二频率调节字；所述锁相环，用于根据本地时钟信号以及所述第二频率调节字，生成第三时钟信号；相位对齐电路，用于根据载波时钟信号对第三时钟信号与进行相位选择，得到第四时钟信号发送至发射电路。第四时钟信号用于发射电路发射数据帧中的第二比特，其中第一比特和第二比特不同。例如上述第一比特为0时，第二比特为1。在non-BPSK模式下，由于在数据帧开始发送后，发射电路在0比特处不发射，在1比特处发射，因此，可以在0比特处进行执行相位对齐，然后用相位对齐后的第四时钟信号发送数据帧中的1比特。

第二方面，提供一种电子设备，包括：近场通信芯片，以及接收电路、发射电路，其中近场通信芯片分别与接收电路以及发射电路相耦合，其中：近场通信芯片用于：通过接收电路获取接收信号，并根据接收信号确定载波时钟信号；确定近场通信芯片的本地时钟信号与载波时钟信号的第一载波频率误差，并根据第一载波频率误差生成第一频率调节字；根据第一频率调节字对本地时钟信号进行频率调节，生成第一时钟信号；根据载波时钟信号对第一时钟信号进行相位选择，得到第二时钟信号并发送至发射电路；发射电路用于：采用第二时钟信号进行主动负载调制。

在一种可能的实现方式中，近场通信芯片具体用于通过第一采样频率对第一时钟信号进行采样获取N个采样时钟信号，其中第一采样频率为所述第一时钟信号的频率的N倍，其中N为正整数；根据数据帧的第一相位采样信号、以及载波时钟信号与第一时钟信号的第二场频率误差累加的相位偏差，在N个采样时钟信号中获取与载波时钟信号相位差最小的第二时钟信号。

在一种可能的实现方式中，近场通信芯片还用于根据第一载波频率误差生成第一频率调节字之前，确定第一载波频率误差大于第一阈值。

在一种可能的实现方式中，近场通信芯片还用于在N路采样时钟信号中获取与载波时钟信号相位差最小的第二时钟信号之前，确定第二载波频率误差累加的相位偏差大于第二阈值。

在一种可能的实现方式中，近场通信芯片确定本地时钟信号与载波时钟信号的第一载波频率误差之前，还用于根据数据帧确定采用BPSK。

在一种可能的实现方式中，近场通信芯片，还用于根据数据帧确定采用non-BPSK时，在数据帧中第一比特处获取载波时钟信号，根据载波时钟信号生成第二频率调节字；根据第二频率调节字对本地时钟信号进行频率调节，生成第三时钟信号；根据载波时钟信号对第三时钟信号进行相位选择，得到第四时钟信号；发射电路用于，采用第四时钟信号进行主动负载调制发射数据帧中的第二比特，其中第一比特和第二比特不同。

第三方面，提供一种近场通信芯片的相位同步方法，包括：确定本地时钟信号与根据接收信号确定的载波时钟信号的第一载波频率误差，并根据第一载波频率误差生成第一频率调节字；根据第一频率调节字对本地时钟信号进行频率调节，生成第一时钟信号；根据载波时钟信号对第一时钟信号进行相位选择，得到第二时钟信号。

在一种可能的实现方式中，还包括：采用第二时钟信号进行主动负载调制。

在一种可能的实现方式中，根据载波时钟信号对第一时钟信号进行相位选择，包括：通过第一采样频率对第一时钟信号进行采样获取N个采样时钟信号，其中第一采样频率为第一时钟信号的频率的N倍，其中N为正整数；根据数据帧的第一相位采样信号、以及载波时钟信号与第一时钟信号的第二场频率误差累加的相位偏差，在N个采样时钟信号中获取与载波时钟信号相位差最小的第二时钟信号。

在一种可能的实现方式中，根据第一载波频率误差生成第一频率调节字之前，还包括：确定第一载波频率误差大于第一阈值。

在一种可能的实现方式中，在N个采样时钟信号中获取与载波时钟信号相位差最小的第二时钟信号之前，确定第二载波频率误差累加的相位偏差大于第二阈值。

在一种可能的实现方式中，确定本地时钟信号与根据接收信号确定的载波时钟信号的第一载波频率误差之前，还包括根据数据帧确定采用二进制相移键控BPSK。

在一种可能的实现方式中，根据数据帧确定采用non-BPSK时，在数据帧中第一比特处获取载波时钟信号，根据载波时钟信号生成第二频率调节字；根据第二频率调节字对本地时钟信号进行频率调节，生成第三时钟信号；根据载波时钟信号对第三时钟信号进行相位选择，得到第四时钟信号；采用第四时钟信号进行主动负载调制发射数据帧中的第二比特，其中第一比特和第二比特不同。

其中，第二方面、第三方面中任一种可能实现方式中所带来的技术效果可参见上述第一方面不同的实现方式所带来的技术效果，此处不再赘述。

附图说明

图1为本申请的实施例提供的一种NFC通信系统的结构示意图；

图2为本申请的实施例提供的NFC卡设备在NFC读卡器的载波上调制子载波信号的波形示意图；

图3为本申请的另一实施例提供的NFC卡设备在NFC读卡器的载波上调制子载波信号的波形示意图；

图4为本申请的又一实施例提供的NFC卡设备在NFC读卡器的载波上调制子载波信号的波形示意图；

图5为本申请的再一实施例提供的NFC卡设备在NFC读卡器的载波上调制子载波信号的波形示意图；

图6为本申请的另一实施例提供的一种NFC通信系统的结构示意图；

图7为本申请的实施例提供的一种相位同步方法的流程示意图；

图8为本申请的另一实施例提供的一种相位同步方法的流程示意图；

图9为本申请的再一实施例提供的一种相位同步方法的流程示意图；

图10为本申请的实施例提供的近场通信芯片的结构示意图；

图11为本申请的实施例提供的BPSK模式下的信号时序图；

图12为本申请的实施例提供的non-BPSK模式下的信号时序图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本申请中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。

首先对本申请的实施例的应用场景介绍如下：

本申请的实施例涉及近场通信(near field communication，NFC)中的负载调制技术。更具体地，本申请的实施例涉及NFC中的主动负载调制(active load modulation，ALM)。本申请的实施例主要应用于NFC读卡器以及NFC卡设备组成的NFC通信系统。本申请的实施例涉及用于ALM传输中NFC卡设备的发射信号与NFC读卡器的载波的相位对齐。主动负载调制(ALM)是目前用于市场中所有移动NFC解决方案的先进技术。在一个实施例中，ALM是一种根据A型/B型/F型标准进行调制的13.56MHz信号的有源发送。这可大大增强所产生的信号强度且允许通过满足关于负载调制振幅参数的类似NFC论坛、ISO 14443(非接触式IC卡标准(contactless card standards))、EMVCo等所需标准而使用较小天线。

本申请的实施例中，术语“NFC读卡器”是指发起NFC连接的支持NFC的设备。术语“NFC卡设备”是指响应来自NFC读卡器的请求支持NFC的设备。NFC读卡器或NFC卡设备为手机、平板电脑、个人计算机(personal computer，PC)、个人数字助理(personal digital assistant，PDA)、智能手表、上网本、可穿戴电子设备、增强现实技术(augmented reality，AR)设备、虚拟现实(virtual reality，VR)设备、车载设备、智能汽车、智能音响、机器人、智能眼镜等等不同类型的电子设备。

参照图1所示，本申请的实施例提供了一种NFC通信系统，包括NFC读卡器20以及NFC卡设备10。其中，在NFC通信场景下，NFC读卡器20启动场后，发送载波。NFC卡设备10通过负载调制，在载波上调制子载波信号(调制信号或发射信号)。具体的，以BPSK ALM为例，参照图2所示，NFC卡设备10在NFC读卡器20的载波上调制子载波信号后，在T1时间段，NFC卡设备10发射的调制信号与NFC读卡器20的载波为相同方向的场，NFC读卡器20的载波叠加调制信号后，幅度被增强，用来表示比特1。在T2时间段，NFC卡设备10发射的调制信号与NFC读卡器20的载波为相反方向的场，NFC读卡器20的载波的幅度叠加调制信号后，幅度被削弱，用来表示比特0。以non-BPSK ALM为例，参照图3所示，NFC卡设备10在NFC读卡器20载波上调制子载波信号后，在T1时间段，NFC卡设备10发射的调制信号与NFC读卡器20的载波为相同方向的场，NFC读卡器20的载波叠加调制信号后，幅度被增强，用来表示比特1。在T2时间段，NFC卡设备10不发射调制信号，NFC读卡器20载波的幅度维持不变，用来表示比特0。明显，BPSK ALM相对non-BPSK ALM具有更大的调制幅度，因此也更加适用于较小天线，或者提高信号强度。

通常，在NFC卡设备10的调制信号与NFC读卡器20的载波的相位对齐的情况下，NFC读卡器20能够根据接收信号解调出正确的传输信号。而当NFC卡设备10的调制 信号与NFC读卡器20的载波相位对不齐时，如图4所示，会严重削弱ALM产生的调制幅度。并且如图5所示，当NFC读卡器20发射的调制信号与NFC读卡器20的载波存在频差时，频差会累积成随时间变化的相位误差，从而导致调制的幅度随时间变化。从而导致NFC读卡器20对接收信号解调失败。

因此，为了解决上述问题需要设计一种快速的近场通信芯片的相位同步方法。参照图6所示，本申请的实施例提供一种NFC卡设备10，包括近场通信芯片101、接收电路102和发射电路103以及第一天线105。其中，其中近场通信芯片101与接收电路102以及发射电路103耦合，第一天线105与接收电路102以及发射电路103耦合，其中在接收模式下接收电路102从第一天线105获取接收射频信号，并从接收射频信号中获取接收信号。在发射模式下，发射电路103用于采用主动负载调制根据近场通信芯片101发送的第二时钟信号将数据帧生成射频发射信号，并将射频发射信号通过第一天线105发射。示例性的，接收电路102以及发射电路103可以通过匹配网络104连接第一天线105，其中匹配网络104提供接收电路102与第一天线105或者发射电路103与第一天线105之间的阻抗匹配。第一天线105可以是单个感应环形天线。匹配网络104可以包括电容器和电感器，它们与第一天线105一起形成谐振电路。对应的，NFC读卡器20也包括第二天线201，其中，NFC读卡器20可以通过第二天线201形成发射场，并通过第一天线105耦合至NFC卡设备10；NFC卡设备10可以通过第一天线105形成发射场，并通过第二天线201耦合至NFC读卡器20；从而形成NFC读卡器20以及NFC卡设备10之间的信号传输。

其中，图6示出了一种近场通信芯片101的硬件结构示意图，具体包括：处理电路1011、锁相环1012以及相位对齐电路1013。

其中，处理电路1011可以是中央处理单元(central processing unit，CPU)，还可以是其他通用处理器、数字信号处理器(digital signal processor，DSP)、专用集成电路(application specific integrated circuit，ASIC)、现成可编程门阵列(field programmable gate array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。在本申请的实施例中处理电路1011可以包括频率误差估计模块以及累加器。

锁相环1012，典型的锁相环1012通常包括：鉴相器、环路滤波器、压控振荡器和分频器。其中，锁相环在工作时利用参考频率源输出的本地时钟信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪。锁相环的工作原理是通过鉴相器检测输入的本地时钟信号和压控振荡器输出信号的相位差，其中分频器用于将压控振荡器的输出信号转换为相位信号，并将检测出的相位差信号通过鉴相器转换成电压信号输出，经环路滤波器滤波后形成压控振荡器的控制电压，对压控振荡器输出信号的频率实施控制，再通过反馈通路(分频器)把压控振荡器输出信号的频率、相位反馈到鉴相器。

相位对齐电路1013用于将锁相环1012输出的信号的相位进行调整后作为NFC卡设备10的发射电路103的时钟信号。该相位对齐电路1013可以包括一个或多个逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。

其中上述的处理电路1011、锁相环1012以及相位对齐电路1013通过通信线路相互连接并在上述组件之间传送各种频率或相位信息。

在一些实施例中，还可以包括存储器，其中存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory，ROM)、可编程只读存储器(programmable ROM，PROM)、可擦除可编程只读存储器(erasable PROM，EPROM)、电可擦除可编程只读存储器(electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(random access memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(static RAM，SRAM)、动态随机存取存储器(dynamic RAM，DRAM)、同步动态随机存取存储器(synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(double data rate SDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(direct rambus RAM，DR RAM)或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器可以是独立存在，通过通信线路与处理电路1011相连接。存储器也可以和处理电路1011集成在一起。

其中，存储电路1011用于存储用于实现本申请方案的计算机执行指令，并由处理电路1011来控制执行。处理电路1011用于执行存储器中存储的计算机执行指令，从而实现本申请下述实施例提供的近场通信芯片的相位同步方法。

应注意，本文描述的存储器旨在包括但不限于这些和任意其它适合类型的存储器。

可选的，本申请实施例中的计算机执行指令也可以称之为应用程序代码、指令、计算机程序或者其它名称，本申请实施例对此不作具体限定。

基于上述的近场通信芯片，本申请的实施例提供一种近场通信芯片的相位同步方法，参照图7所示，包括如下步骤：

S101、近场通信芯片确定本地时钟信号与载波时钟信号Clk-ext的第一载波频率误差CFO，根据第一载波频率误差CFO生成第一频率调节字FCW。

其中，在接收模式下，近场通信芯片通过接收电路获取接收信号，并根据接收信号确定载波时钟信号Clk-ext。对于步骤S101主要是在接收模式下，由处理电路1011实现。具体的，接收电路在自动增益控制(automatic generation control，AGC)锁定后处理电路1011对接收信号恢复出载波时钟信号Clk-ext(也称作场恢复时钟信号)。其中本地时钟信号可以是锁相环1012中的锁定的NFC卡设备10的时钟源(例如晶振)提供的时钟信号。

S102、近场通信芯片根据第一频率调节字FCW对本地时钟信号进行频率调节，生成第一时钟信号。

具体的，步骤S102由锁相环1012对根据本地时钟信号以及第一频率调节字，生成第一时钟信号。

S103、近场通信芯片根据载波时钟信号Clk-ext对第一时钟信号进行相位选择，得到第二时钟信号Clk-tx发送至发射电路。

其中第二时钟信号Clk-tx用于发射电路在发射模式下采用主动负载调制发射数据帧Tx-data。

这样，首先本申请的实施例提供的芯片能够在接收模式下在接收电路接收的接收信号中恢复出载波时钟信号Clk-ext，并确定本地时钟信号与载波时钟信号Clk-ext的第一载波频率误差CFO，然后通过第一载波频率误差CFO生成的第一频率调节字FCW控制锁相环根据本地时钟信号生成第一时钟信号；最后由相位对齐电路根据载波时钟信号Clk-ext对第一时钟信号进行相位选择,得到第二时钟信号，即将第二时钟信号与载波时钟信号进行了相位对齐，因此在发射模式下发射电路通过主动负载调制采用第二时钟信号发射数据帧时，可以确保形成的发射信号与载波时钟信号的相位对齐，从而能够实现NFC卡设备的发射信号与NFC读卡器的载波的快速同步。

其中，在一个实施例中本申请的实施例提供的近场通信芯片可以兼容BPSK和non-BPSK模式，本申请的实施例提供的另一种近场通信芯片的相位同步方法，参照图8所示，包括如下步骤：

S201、近场通信芯片根据数据帧确定发送模式。

当根据数据帧确定采用二进制相移键控BPSK时，执行步骤S202-S204，当根据数据帧确定采用非二进制相移键控non-BPSK时，执行步骤S205-S207。

S202、近场通信芯片确定本地时钟信号与载波时钟信号Clk-ext的第一CFO，根据第一CFO生成第一FCW。

载波时钟信号Clk-ext根据近场通信芯片接收的接收信号确定。其中，参照图10所示，处理电路1011可以包括频率误差估计模块10111，其中步骤S202具体可以由频率误差估计模块10111执行，具体的，接收电路在AGC锁定后处理电路1011对接收信号恢复出Clk-ext，频率误差估计模块10111可以通过ferror函数估计本地时钟信号与载波时钟信号Clk-ext的第一CFO。此外，NFC卡设备10还可以包括发射数据模块106，其中该发射数据模块106具体可以为基带处理电路，用于生成上述的数据帧。

S203、近场通信芯片根据第一FCW对本地时钟信号进行频率调整，生成第一时钟信号。

在该过程S203中锁相环根据第一FCW调整本地时钟信号锁定第一时钟信号。其中，为了避免过于频繁的对锁相环的输出进行调节，可以对第一CFO设置一个第一阈值X，只有当处理电路在确定第一CFO大于第一阈值X时，生成第一FCW。通过第一CFO对锁相环锁定的本地时钟信号实现了粗调生成第一时钟信号。在生成第一时钟信号后，接收电路重新锁定AGC，并估计第一CFO，如图9所示。

S204、近场通信芯片根据载波时钟信号Clk-ext对第一时钟信号进行相位选择，得到第二时钟信号Clk-tx发送至发射电路。

其中第二时钟信号Clk-tx用于发射电路在发射模式下采用主动负载调制发射数据帧。

具体的S204包括：近场通信芯片通过第一采样频率对第一时钟信号进行采样获取N路采样时钟信号，其中第一采样频率为第一时钟信号的频率的N倍；根据数据帧的第一相位采样信号phase-sample、以及Clk-ext与第一时钟信号的第二CFO累加的相位偏差phase-shift-dbb，在N路采样时钟信号中获取与Clk-ext相位差最小的第二 时钟信号Clk-tx；并将Clk-tx发送至发射电路。具体的，参照图10所示，当在S206中，锁相环生成第一时钟信号后，处理电路1011的频率误差估计模块10111通过ferror函数估计第一时钟信号与载波时钟信号Clk-ext的第二CFO。并通过累加器(accumulator)10112对数据帧传输过程中由第二CFO造成的相位偏差累加。可以理解的是，当第一时钟信号与载波时钟信号Clk-ext存在第二CFO时，每经过一个时钟周期，相位偏差会累加一次从而形成更大的相位偏差。其中，在数据帧开始发送前进行相位对齐，当然如果在一帧数据发送过程中第二CFO引起的相位偏差不影响NFC读卡器20正常解调出信号时，则可以进行此次相位对齐，只有在第二CFO引起的相位偏差影响NFC读卡器20正常解调出信号时，可以进行此次相位对齐因此可以对第二CFO设置一个第二阈值Y，近场通信芯片的处理电路1011确定第二CFO大于第二阈值时，根据相位偏差phase-shift-dbb计算相位补偿后的补偿相位信号，更新第二时钟信号，从而实现相位的细调，如图9所示。

其中，结合图10所示，当近场通信芯片的相位对齐电路通过一个或多个逻辑电路实现时具体可以包括：相位采样器(phase sampler)、编码器(decoder)、D型触发器(D-type flip flop，DFF)，加法器(adder)，以及MUX(multiplexer，数据选择器)。结合图11示出的第一天线的发射信号、Clk-ext、Clk-tx、第一相位采样信号phase-sample、补偿相位信号phase-sel<5:0>以及相位偏差的时序图，对步骤S204说明如下：相位采样器可以第一采样频率(例如867.84MHz)对第一时钟信号(例如13.56MHz)进行采样，生成64个相位不同的采样时钟信号，其中，对于一路64个采样时钟信号p<1:64>直接发送至MUX，对于另一路64个采样时钟信号O<1:64>确定与载波时钟信号Clk-ext相位差最小的一个采样时钟信号通过编码器进行相位编码，并通过DFF与数据帧的第一相位采样信号phase-sample进行相位对齐，然后通过加法器补偿第二CFO造成的相位偏差phase-shift-dbb，最后在加法器输出相位补偿后的补偿相位信号phase-sel<5:0>，然后MUX依据补偿相位信号phase-sel<5:0>在一路64个采样时钟信号p<1:64>中选取第二时钟信号。其中，由于通过第一采样频率对第一时钟信号进行了过采样，因此可以在一个时钟周期(如图11示出的虚线之间T3)可以实现相位对齐，并且相位采样器采用64倍的过采样时，可以确保相位误差小于6°(360°/64≈6°)。并且由于在接收模式下对对本地时钟信号与Clk-ext的频率偏差进行估计获取了第一CFO，因此对于BPSK模式下，尤其是单天线场景下，从数据帧开始发送后由于发射电路一直在发射(如图2所示接收电路处于被饱和状态)，无法恢复Clk-ext，但仍然可以对NFC卡设备的发射信号与NFC读卡器的载波进行相位对齐，实现快速同步。

S205、近场通信芯片在数据帧中第一比特处获取载波时钟信号Clk-ext，根据载波时钟信号Clk-ext生成第二频率调节字。

具体的，参照上述参照图3所示和图12所示，第一比特可以为0，在比特0 NFC卡设备10不发射调制信号，此时，处理电路1011对接收信号(NFC读卡器20发送的载波)恢复出载波时钟信号Clk-ext，继而由处理电路1011执行步骤S205。

S206、近场通信芯片根据第二频率调节字对本地时钟信号进行频率调整，生成第三时钟信号。

其中，步骤S206近场通信芯片的锁相环根据本地时钟信号以及第二频率调节字，生成第三时钟信号。该过程可以参考步骤S203中锁相环根据本地时钟信号以及第一FCW，生成第一时钟信号的过程，此处不再赘述。

S207、近场通信芯片根据载波时钟信号对第三时钟信号进行相位选择，得到第四时钟信号Clk-tx发送至发射电路。

其中第四时钟信号用于发射电路在发射模式下采用主动负载调制发射数据帧中的第二比特。其中，第一比特和第二比特不同，例如上述第一比特为0时，第二比特为1。步骤S207根据载波时钟信号对第三时钟信号进行相位选择的过程可以参考步骤S204中根据载波时钟信号对第一时钟信号进行相位选择的过程，图12示出的第一天线的发射信号、Clk-ext、Clk-tx、第一相位采样信号phase-sample以及补偿相位信号phase-sel<5:0>的时序图，此处不再赘述。区别是，参照图11在BPSK模式下，由于在数据帧开始发送后，从数据帧开始发送后由于发射电路一直在发射(如图2所示接收电路处于被饱和状态)，无法恢复Clk-ext。而参照图12所示，在non-BPSK模式下，由于在数据帧开始发送后，从数据帧开始发送后由于发射电路在0比特处不发射，在1比特处发射，因此，可以在0比特处执行步骤S205和S206，例如在图12中的1比特之前的T4(一个时钟周期)或在1比特之前的T5(一个时钟周期)进行相位对齐，然后用相位对齐后的第四时钟信号发送数据帧中的1比特。

本申请实施例还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，指令在计算机上运行，使得计算机执行上述方法实施例对应的相位同步方法。

本申请实施例还提供了一种包含指令的计算机程序产品，指令在计算机上运行，使得计算机执行上述方法实施例对应的相位同步方法。

本申请实施例中涉及的电子设备、计算机可读存储介质、计算机程序产品的技术效果参照前文关于相位同步方法的技术效果，在此不再重复。

应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件程序实现时，可以全部或部分地以计算机程序产品的形式来实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或者数据中心通过有线(例如同轴电缆、光纤、数字用户线(Digital Subscriber Line，DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可以用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)，光介质(例如，DVD)、或者半导体介质(例如固态硬盘(Solid State Disk，SSD))等。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1. 一种近场通信芯片，其特征在于，包括：

   处理电路，用于确定本地时钟信号与载波时钟信号的第一载波频率误差，并根据所述第一载波频率误差生成第一频率调节字，其中，所述载波时钟信号根据所述近场通信芯片接收的接收信号确定；

   锁相环，用于根据所述本地时钟信号以及所述第一频率调节字，生成第一时钟信号；

   相位对齐电路，用于根据所述载波时钟信号对所述第一时钟信号进行相位选择，得到第二时钟信号发送至发射电路。
2. 根据权利要求1所述的近场通信芯片，其特征在于，

   所述相位对齐电路，具体用于通过第一采样频率对所述第一时钟信号进行采样获取N个采样时钟信号，其中所述第一采样频率为所述第一时钟信号的频率的N倍，其中N为正整数；

   所述相位对齐电路，具体用于根据数据帧的第一相位采样信号、以及所述处理电路生成的所述载波时钟信号与所述第一时钟信号的第二载波频率误差累加的相位偏差，在所述N个采样时钟信号中获取与所述载波时钟信号相位差最小的第二时钟信号；并将所述第二时钟信号发送至发射电路。
3. 根据权利要求1所述的近场通信芯片，其特征在于，所述处理电路，用于在确定所述第一载波频率误差大于第一阈值时，生成所述第一频率调节字。
4. 根据权利要求2所述的近场通信芯片，其特征在于，所述相位对齐电路，用于在所述处理电路确定所述第二载波频率误差大于第二阈值时，获取与所述载波时钟信号相位差最小的第二时钟信号。
5. 根据权利要求1所述的近场通信芯片，其特征在于，所述处理电路具体用于根据数据帧确定采用二进制相移键控BPSK时，获取所述接收信号的载波时钟信号。
6. 根据权利要求1所述的近场通信芯片，其特征在于，所述处理电路还用于根据数据帧确定采用非二进制相移键控non-BPSK时，在数据帧中第一比特处获取所述载波时钟信号，根据所述载波时钟信号生成第二频率调节字；

   所述锁相环，用于根据所述本地时钟信号以及所述第二频率调节字，生成第三时钟信号；

   所述相位对齐电路，用于根据所述载波时钟信号对所述第三时钟信号进行相位选择，得到第四时钟信号发送至发射电路，其中所述第四时钟信号用于所述发射电路发射所述数据帧中的第二比特，其中所述第一比特和所述第二比特不同。
7. 一种电子设备，其特征在于，包括：近场通信芯片，以及接收电路、发射电路，其中所述近场通信芯片分别与所述接收电路以及所述发射电路相耦合，其中：

   所述近场通信芯片，用于通过所述接收电路获取接收信号，并根据所述接收信号确定载波时钟信号；确定所述近场通信芯片的本地时钟信号与所述载波时钟信号的第一载波频率误差，并根据所述第一载波频率误差生成第一频率调节字；根据所述第一频率调节字对所述本地时钟信号进行频率调节，生成第一时钟信号；根据所述载波时钟信号对所述第一时钟信号进行相位选择，得到第二时钟信号并发送至所述发射电路；

   所述发射电路，用于采用所述第二时钟信号进行主动负载调制。
8. 根据权利要求7所述的电子设备，其特征在于，所述近场通信芯片具体用于通过第一采样频率对所述第一时钟信号进行采样获取N个采样时钟信号，其中所述第一采样频率为所述第一时钟信号的频率的N倍，其中N为正整数；根据数据帧的第一相位采样信号、以及所述载波时钟信号与所述第一时钟信号的第二场频率误差累加的相位偏差，在所述N个采样时钟信号中获取与所述载波时钟信号相位差最小的第二时钟信号。
9. 根据权利要求7所述的电子设备，其特征在于，所述近场通信芯片还用于根据所述第一载波频率误差生成第一频率调节字之前，确定所述第一载波频率误差大于第一阈值。
10. 根据权利要求8所述的电子设备，其特征在于，所述近场通信芯片还用于在所述N路采样时钟信号中获取与所述载波时钟信号相位差最小的第二时钟信号之前，确定所述第二载波频率误差累加的相位偏差大于第二阈值。
11. 根据权利要求7所述的电子设备，其特征在于，所述近场通信芯片确定本地时钟信号与所述载波时钟信号的第一载波频率误差之前，还用于根据数据帧确定采用BPSK。
12. 根据权利要求7所述的电子设备，其特征在于，

    所述近场通信芯片，还用于根据数据帧确定采用non-BPSK时，在所述数据帧中第一比特处获取所述载波时钟信号，根据所述载波时钟信号生成第二频率调节字；根据所述第二频率调节字对所述本地时钟信号进行频率调节，生成第三时钟信号；根据所述载波时钟信号对所述第三时钟信号进行相位选择，得到第四时钟信号；

    所述发射电路，还用于采用所述第四时钟信号进行主动负载调制发射所述数据帧中的第二比特，其中所述第一比特和所述第二比特不同。
13. 一种近场通信芯片的相位同步方法，其特征在于，包括：

    确定本地时钟信号与根据接收信号确定的载波时钟信号的第一载波频率误差，并根据所述第一载波频率误差生成第一频率调节字；

    根据所述第一频率调节字对所述本地时钟信号进行频率调节，生成第一时钟信号；

    根据所述载波时钟信号对所述第一时钟信号进行相位选择，得到第二时钟信号。
14. 根据权利要求13所述的近场通信芯片的相位同步方法，其特征在于，还包括：

    采用所述第二时钟信号进行主动负载调制。
15. 根据权利要求13所述的近场通信芯片的相位同步方法，其特征在于，所述根据所述载波时钟信号对所述第一时钟信号进行相位选择，包括：

    通过第一采样频率对所述第一时钟信号进行采样获取N个采样时钟信号，其中所述第一采样频率为所述第一时钟信号的频率的N倍，其中N为正整数；根据数据帧的第一相位采样信号、以及所述载波时钟信号与所述第一时钟信号的第二场频率误差累加的相位偏差，在所述N个采样时钟信号中获取与所述载波时钟信号相位差最小的第二时钟信号。
16. 根据权利要求13所述的近场通信芯片的相位同步方法，其特征在于，所述根据所述第一载波频率误差生成第一频率调节字之前，还包括：确定所述第一载波频率 误差大于第一阈值。
17. 根据权利要求15所述的近场通信芯片的相位同步方法，其特征在于，所述在所述N个采样时钟信号中获取与所述载波时钟信号相位差最小的第二时钟信号之前，确定所述第二载波频率误差累加的相位偏差大于第二阈值。
18. 根据权利要求13所述的近场通信芯片的相位同步方法，其特征在于，所述确定本地时钟信号与根据接收信号确定的载波时钟信号的第一载波频率误差之前，还包括根据数据帧确定采用二进制相移键控BPSK。
19. 根据权利要求13所述的近场通信芯片的相位同步方法，其特征在于，

    根据数据帧确定采用non-BPSK时，在所述数据帧中第一比特处获取所述载波时钟信号，根据所述载波时钟信号生成第二频率调节字；

    根据所述第二频率调节字对所述本地时钟信号进行频率调节，生成第三时钟信号；根据所述载波时钟信号对所述第三时钟信号进行相位选择，得到第四时钟信号；

    采用所述第四时钟信号进行主动负载调制发射所述数据帧中的第二比特，其中所述第一比特和所述第二比特不同。