CN117352461A - 具有止裂环结构的半导体芯片 - Google Patents
具有止裂环结构的半导体芯片 Download PDFInfo
- Publication number
- CN117352461A CN117352461A CN202311155935.2A CN202311155935A CN117352461A CN 117352461 A CN117352461 A CN 117352461A CN 202311155935 A CN202311155935 A CN 202311155935A CN 117352461 A CN117352461 A CN 117352461A
- Authority
- CN
- China
- Prior art keywords
- crack stop
- stop structure
- metal
- corner
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 79
- 230000002093 peripheral effect Effects 0.000 claims abstract description 67
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种半导体芯片，包括：硅衬底；位于所述硅衬底上的晶体管区域；以及位于所述硅衬底上的止裂环结构，所述止裂环结构设置于所述晶体管区域的周围，其中，所述止裂环结构包含周边止裂结构，其沿着所述半导体芯片的侧边环绕着所述晶体管区域，以及拐角止裂结构，仅设置在所述半导体芯片的拐角，其中，所述拐角止裂结构与所述周边止裂结构的相应对角均为直角，并且以互不垂直的方式相连接，于所述拐角构成封闭区域，其中，在所述硅衬底上另有堆栈介电层，包括中间介电层、金属层间介电层和上层绝缘层，所述周边止裂结构和所述拐角止裂结构由形成在所述堆栈介电层中的金属层所构成。
Description
技术领域
本发明涉及半导体器件，尤其涉及具有止裂环结构的半导体芯片。
背景技术
如本领域已知的，在晶圆上完成集成电路的制造之后，接着会执行芯片分割工艺，沿着划线切割晶圆。然而，晶圆切割可能会导致集成电路的损坏，这种损坏可能源于硅衬底表面上方和下方的裂纹扩展，从而导致严重的芯片损坏或故障。
为了避免裂纹扩展，现有技术多采用双轨或多轨止裂环结构。双轨或多轨止裂环结构通常布置在晶体管区域周边及拐角。然而，现有技术的双轨或多轨止裂环结构占用到较大的芯片面积。因此，需要一种更可靠且成本效益更高的止裂环结构，以减少或消除晶圆切割过程中对芯片的裂纹扩展损伤。
发明内容
本发明的主要目的在于提供一种改进的具有止裂环结构的半导体芯片，以解决上述现有技术的不足或缺陷。
本发明一方面提供一种半导体芯片，包括：硅衬底；位于所述硅衬底上的晶体管区域；以及位于所述硅衬底上的止裂环结构，所述止裂环结构设置于所述晶体管区域的周围，其中，所述止裂环结构包含周边止裂结构，其沿着所述半导体芯片的侧边环绕着所述晶体管区域，以及拐角止裂结构，仅设置在所述半导体芯片的拐角，其中，所述拐角止裂结构与所述周边止裂结构的相应对角均为直角，并且以互不垂直的方式相连接，于所述拐角构成封闭区域，其中，在所述硅衬底上另有堆栈介电层，包括中间介电层、金属层间介电层和上层绝缘层，所述周边止裂结构和所述拐角止裂结构由形成在所述堆栈介电层中的金属层所构成。
根据本发明实施例，所述封闭区域是L型封闭区域。
根据本发明实施例，所述周边止裂结构位于所述侧边朝内第一预定距离的位置，所述第一预定距离介于10至200微米。
根据本发明实施例，所述周边止裂结构和所述拐角止裂结构之间保持第二预定距离，所述第二预定距离介于0.5至5微米。
根据本发明实施例，所述周边止裂结构的宽度介于2-20微米，所述拐角止裂结构的宽度介于2-20微米。
根据本发明实施例，所述金属层包含金属导线和金属通孔，且所述周边止裂结构包含由连续的所述金属导线和金属通孔所构成的第一侧边金属墙。
根据本发明实施例，所述拐角止裂结构在其两端具有由连续的所述金属导线和所述金属通孔所构成的第二侧边金属墙，并且在所述拐角止裂结构两端的所述第二侧边金属墙之间的所述金属导线或所述金属通孔是不连续结构。
根据本发明实施例，所述不连续结构包含单独的所述金属通孔或片段的所述金属导线。
根据本发明实施例，所述拐角止裂结构两端的所述第二侧边金属墙之间包含至少一在宽度方向上为连续的所述金属导线。
本发明的双轨或多轨止裂环结构仅仅设置于芯片的拐角位置，因此，较不占用芯片面积，更可靠且成本效益更高，而且能够有效地消除晶圆切割过程中对芯片的裂纹扩展损伤。
附图说明
图1例示本发明实施例的半导体芯片的俯视示意图。
图2和图3分别为沿着图1中切线I-I’和II-II’所示的截面示意图。
图4例示本发明另一实施例的半导体芯片的俯视示意图。
图5为沿着图4中切线III-III’所示的截面示意图。
图6为依据本发明另一实施例所绘示的沿着图4中切线III-III’所示的截面示意图。
图7至图10为依据本发明其它实施例所绘示的各种半导体芯片的俯视示意图。
其中，附图标记说明如下：
1、2、3、4、5、6半导体芯片
10 晶体管区域
100 硅衬底
110 中间介电层
120 金属层间介电层
130 上层绝缘层
A1、A2相应对角
C1-C4拐角
CA L型封闭区域
COM-1、COM-2侧边金属墙
CS 止裂环结构
CS1 周边止裂结构
CS2、CS3拐角止裂结构
d1-d4 预定距离
DS 堆栈介电层
E1-E4 侧边
M1-M5 金属层
SR 保护环结构
V0 钨插塞
V1-V4 导通孔
w1、w2、w3宽度
θ夹角
具体实施方式
通过参考以下优选实施例的详细描述和附图可以更容易地理解实施例的优点和特征。然而，实施例可以以许多不同的形式体现并且不应被解释为限于本文所阐述的那些。相反，提供这些实施例使得本公开将是透彻和完整的，并且将实施例的示例性实现充分地传达给本领域技术人员，因此实施例将仅由所附权利要求限定。在整个说明书中，相同的附图标记指代相同的元件。
此处使用的术语仅用于描述特定实施例的目的，并不旨在进行限制。如本文所用，单数形式“一”、“一个”和“该”也包括复数形式，除非上下文另有明确指示。还应当理解，当在本说明书中使用时，术语“包括”和/或“包含”指定所陈述的特征、整数、步骤、操作、元素和/或元件的存在，但不排除存在或添加一个或多个其他特征、整数、步骤、操作、元素、元件和/或其组合。
应当理解，当一个元件或层被称为“在…上”、“连接到”或“耦合到”另一个元件或层时，它可以直接在另一个元件或层上、连接或耦合到另一个元件或层，或者可能存在中间元素或层。相反，当一个元件被称为“直接在…上”、“直接连接到”或“直接耦合到”另一个元件或层时，不存在中间组件或层。如本文所用，术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
请参阅图1至图3，其中，图1例示本发明实施例的半导体芯片的俯视示意图，图2和图3分别为沿着图1中切线I-I’和II-II’所示的截面示意图。如图1所示，半导体芯片1具有四个拐角C1-C4以及四个侧边E1-E4，其中，侧边E1位于拐角C1和C2之间，侧边E2位于拐角C2和C3之间，侧边E3位于拐角C3和C4之间，侧边E4位于拐角C4和C1之间。根据本发明实施例，侧边E1和侧边E3等长，侧边E2和侧边E4等长，构成矩形轮廓。
根据本发明实施例，半导体芯片1在其周围设置有止裂环结构CS，包含周边止裂结构CS1，其连续地沿着四个侧边E1-E4环绕着中间的晶体管区域10。根据本发明实施例，周边止裂结构CS1设置在离四个侧边E1-E4朝内预定距离d1的位置，例如，预定距离d1可以介于10至200微米，但不限于此。
根据本发明实施例，止裂环结构CS另包含四个拐角止裂结构CS2，其分别设置在周边止裂结构CS1内侧的邻近于四个拐角C1-C4处，其中，拐角止裂结构CS2与周边止裂结构CS1的相应对角A1和A2均为直角，并且拐角止裂结构CS2与周边止裂结构CS1以互不垂直的方式相连接，例如，图1中的放大区域中显示拐角止裂结构CS2与周边止裂结构CS1连接处的夹角θ小于90度。在其它实施例中，拐角止裂结构CS2与周边止裂结构CS1连接处的夹角θ可以大于90度。根据本发明实施例，四个拐角止裂结构CS2彼此不互相连接。
相较于四个侧边E1-E4，拐角C1-C4更容易受到分层和裂缝破坏，而即使周边止裂结构CS1未能阻挡裂纹扩展，拐角止裂结构CS2还可以有效地起到在拐角C1-C4阻挡裂纹扩展的效果。在邻近四个侧边E1-E4，由于裂纹扩展的风险相对较低，因此，仅有周边止裂结构CS1，如此可以增加晶体管区域10的有效运用面积。
根据本发明实施例，邻近于四个拐角C1-C4处的周边止裂结构CS1和拐角止裂结构CS2之间保持预定距离d2，例如，预定距离d2可以介于0.5至5微米，又例如，预定距离d2可以是2微米，但不限于此。根据本发明实施例，拐角止裂结构CS2的形状可以是锯齿状(zigzag)或弧形，但不限于此。根据本发明实施例，拐角止裂结构CS2的两端分别连接至周边止裂结构CS1，围绕成L型封闭区域CA，如此在拐角C1-C4构成双轨止裂结构，而在侧边则是单轨止裂结构。
如图2和图3所示，周边止裂结构CS1和拐角止裂结构CS2形成在硅衬底100上。根据本发明实施例，周边止裂结构CS1的宽度w1可以介于2-20微米，例如，8微米。根据本发明实施例，拐角止裂结构CS2的宽度w2可以介于2-20微米，例如，8微米。根据本发明实施例，周边止裂结构CS1的宽度w1和拐角止裂结构CS2的宽度w2可以相同。根据本发明实施例，周边止裂结构CS1的宽度w1和拐角止裂结构CS2的宽度w2可以不相同。
根据本发明实施例，在硅衬底100上形成有堆栈介电层DS，包括但不限于，中间介电层110、金属层间介电层120和上层绝缘层130。根据本发明实施例，中间介电层110可以包括但不限于，硅氧层、氮化硅层。根据本发明实施例，金属层间介电层120可以包括但不限于，低介电常数材料层或超低介电常数材料层。根据本发明实施例，上层绝缘层130可以包括但不限于，四乙氧基硅烷(tetraethyl orthosilicate,TEOS)硅氧层或钝化材料。
根据本发明实施例，周边止裂结构CS1和拐角止裂结构CS2由形成在硅衬底100上的堆栈介电层DS中的金属层所构成，例如，形成在中间介电层110内的插塞V0(例如，钨插塞)、形成在金属层间介电层120内的金属导线M1-M3和金属通孔V1-V2，以及形成在上层绝缘层130内的金属导线M4-M5和金属通孔V3-V4。
根据本发明实施例，周边止裂结构CS1的插塞V0、金属导线M1-M5和金属通孔V1-V4构成至少一道封闭且连续的金属墙体，环绕并保护晶体管区域10。例如，周边止裂结构CS1包含两侧边金属墙COM-1，由垂直于纸面方向的连续的金属导线M1-M5、插塞V0和金属通孔V1-V4所构成。根据本发明实施例，拐角止裂结构CS2可以是由插塞V0、金属导线M1-M5和金属通孔V1-V4构成的连续的或不连续的金属墙结构。根据本发明实施例，周边止裂结构CS1和拐角止裂结构CS2可以具有相同的金属墙结构或不相同的金属墙结构。
请参阅图4至图5，其中，图4例示本发明另一实施例的半导体芯片的俯视示意图，图5为沿着图4中切线III-III’所示的截面示意图。其中，相同的区域、层或材料仍沿用相同的符号来表示。如图4和图5所示，半导体芯片2同样具有四个拐角C1-C4以及四个侧边E1-E4，其中，侧边E1位于拐角C1和C2之间，侧边E2位于拐角C2和C3之间，侧边E3位于拐角C3和C4之间，侧边E4位于拐角C4和C1之间。
根据本发明实施例，半导体芯片2在其周围设置有止裂环结构CS，包含周边止裂结构CS1，其连续地沿着四个侧边E1-E4环绕着中间的晶体管区域10。根据本发明实施例，周边止裂结构CS1设置在离四个侧边E1-E4朝内预定距离d1的位置，例如，预定距离d1可以介于10至200微米，但不限于此。根据本发明实施例，止裂环结构CS另包含四个拐角止裂结构CS2，其分别设置在周边止裂结构CS1内侧的邻近于四个拐角C1-C4处，其中，拐角止裂结构CS2与周边止裂结构CS1的相应对角A1和A2均为直角，并且拐角止裂结构CS2与周边止裂结构CS1以互不垂直的方式相连接。根据本发明实施例，四个拐角止裂结构CS2彼此不互相连接。
根据本发明实施例，半导体芯片2另包括保护环(guard ring)结构SR，位于晶体管区域10和止裂环结构CS之间。如图5所示，根据本发明实施例，周边止裂结构CS1、拐角止裂结构CS2和保护环结构SR均由形成在硅衬底100上的堆栈介电层DS中的金属层所构成，例如，形成在中间介电层110内的插塞V0、形成在金属层间介电层120内的金属导线M1-M3和金属通孔V1-V2，以及形成在上层绝缘层130内的金属导线M4-M5和金属通孔V3-V4。根据本发明实施例，保护环结构SR的宽度w3可以小于周边止裂结构CS1的宽度w1。根据本发明实施例，保护环结构SR可以接地。根据本发明实施例，拐角止裂结构CS2具有两侧边金属墙COM-2。
请参阅图6，其中，拐角止裂结构CS2具有两侧边金属墙COM-2，由垂直于纸面方向的连续的金属导线M1-M5、插塞V0和金属通孔V1-V4所构成。图6和图5的差异在于：在两侧边金属墙COM-2之间的金属导线M1-M5或金属通孔V1-V4可以是不连续的结构，包括，但不限于，单独的金属通孔或片段的金属导线。根据本发明实施例，拐角止裂结构CS2在两侧边金属墙COM-2之间可以包含至少一横向为连续的金属导线，例如，金属导线M4。
请参阅图7至图10，其为依据本发明其它实施例所绘示的各种半导体芯片的俯视示意图。其中，相同的区域、层或材料仍沿用相同的符号来表示。
如图7所示，半导体芯片3在其周围设置有止裂环结构CS，包含周边止裂结构CS1，其连续地沿着四个侧边E1-E4环绕着中间的晶体管区域10。根据本发明实施例，周边止裂结构CS1设置在离四个侧边E1-E4朝内预定距离d1的位置，例如，预定距离d1可以介于10至200微米，但不限于此。根据本发明实施例，止裂环结构CS另包含四个拐角止裂结构CS2，其分别设置在周边止裂结构CS1内侧的邻近于四个拐角C1-C4处，其中，拐角止裂结构CS2与周边止裂结构CS1的相应对角A1和A2均为直角，并且拐角止裂结构CS2与周边止裂结构CS1以互不垂直的方式相连接。根据本发明实施例，四个拐角止裂结构CS2彼此不互相连接。
根据本发明实施例，周边止裂结构CS1和拐角止裂结构CS2之间保持预定距离d2，例如，预定距离d2可以介于0.5至5微米，又例如，预定距离d2可以是2微米，但不限于此。根据本发明实施例，拐角止裂结构CS2的形状可以是锯齿状或弧形，但不限于此。根据本发明实施例，拐角止裂结构CS2的两端分别连接至周边止裂结构CS1，围绕成封闭区域CA。根据本发明实施例，拐角止裂结构CS2的宽度w2可以小于周边止裂结构CS1的宽度w1。
如图8所示，半导体芯片4在其周围设置有止裂环结构CS，包含周边止裂结构CS1，其连续地沿着四个侧边E1-E4环绕着中间的晶体管区域10。根据本发明实施例，止裂环结构CS另包含四个拐角止裂结构CS2和CS3，其分别设置在周边止裂结构CS1内侧的邻近于四个拐角C1-C4处，其中，拐角止裂结构CS2和CS3与周边止裂结构CS1的相应对角A1和A2均为直角，并且拐角止裂结构CS2与周边止裂结构CS1以互不垂直的方式相连接。其中，拐角止裂结构CS2与周边止裂结构CS1之间保持预定距离d2，例如，预定距离d2可以介于0.5至5微米，又例如，预定距离d2可以是1微米，但不限于此。拐角止裂结构CS3与周边止裂结构CS1之间保持预定距离d3，例如，预定距离d3可以介于2至8微米，又例如，预定距离d2可以是3微米，但不限于此。
如图9所示，半导体芯片5在其周围设置有止裂环结构CS，包含周边止裂结构CS1，其设置在四个侧边E1-E4环绕着中间的晶体管区域10。根据本发明实施例，周边止裂结构CS1设置在离四个侧边E1-E4朝内预定距离d1的位置，例如，预定距离d1可以介于10至200微米，但不限于此。根据本发明实施例，止裂环结构CS另包含四个L型拐角止裂结构CS2，其分别设置在周边止裂结构CS1内侧的邻近于四个拐角C1-C4处，其中，L型拐角止裂结构CS2与周边止裂结构CS1相连接。根据本发明实施例，L型拐角止裂结构CS2自己围绕成封闭区域CA。根据本发明实施例，L型拐角止裂结构CS2设置在离四个侧边E1-E4朝内预定距离d4的位置，例如，预定距离d4可以介于10至200微米，但不限于此。根据本发明实施例，预定距离d4可以小于预定距离d1。
如图10所示，半导体芯片6在其周围设置有止裂环结构CS，包含周边止裂结构CS1，其设置在四个侧边E1-E4环绕着中间的晶体管区域10。根据本发明实施例，周边止裂结构CS1设置在离四个侧边E1-E4朝内预定距离d1的位置，例如，预定距离d1可以介于10至200微米，但不限于此。根据本发明实施例，止裂环结构CS另包含四个拐角止裂结构CS2，其分别设置在周边止裂结构CS1外侧的邻近于四个拐角C1-C4处，其中，L型拐角止裂结构CS2与周边止裂结构CS1相连接。根据本发明实施例，拐角止裂结构CS2和周边止裂结构CS1围绕成封闭区域CA。根据本发明实施例，L型拐角止裂结构CS2设置在离四个侧边E1-E4朝内预定距离d4的位置，例如，预定距离d4可以介于10至200微米，但不限于此。根据本发明实施例，预定距离d4可以小于预定距离d1。
本发明的双轨或多轨止裂环结构仅仅设置于芯片的拐角位置，因此，较不占用芯片面积，更可靠且成本效益更高，而且能够有效地消除晶圆切割过程中对芯片的裂纹扩展损伤。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种半导体芯片，其特征在于，包括：
硅衬底；
晶体管区域，位于所述硅衬底上；以及
止裂环结构，位于所述硅衬底上并且设置于所述晶体管区域的周围，其中，所述止裂环结构包含周边止裂结构以及拐角止裂结构，所述周边止裂结构沿着所述半导体芯片的侧边环绕着所述晶体管区域，所述拐角止裂结构仅设置在所述半导体芯片的拐角，其中，所述拐角止裂结构与所述周边止裂结构的相应对角均为直角，并且以互不垂直的方式相连接，于所述拐角构成封闭区域，其中，在所述硅衬底上另有堆栈介电层，包括中间介电层、金属层间介电层和上层绝缘层，所述周边止裂结构和所述拐角止裂结构由形成在所述堆栈介电层中的金属层所构成。
2.根据权利要求1所述的半导体芯片，其特征在于，所述封闭区域是L型封闭区域。
3.根据权利要求1所述的半导体芯片，其特征在于，所述周边止裂结构位于所述侧边朝内第一预定距离的位置，所述第一预定距离介于10至200微米。
4.根据权利要求1所述的半导体芯片，其特征在于，所述周边止裂结构和所述拐角止裂结构之间保持第二预定距离，所述第二预定距离介于0.5至5微米。
5.根据权利要求1所述的半导体芯片，其特征在于，所述周边止裂结构的宽度介于2-20微米，所述拐角止裂结构的宽度介于2-20微米。
6.根据权利要求1所述的半导体芯片，其特征在于，所述金属层包含金属导线和金属通孔，且所述周边止裂结构包含第一侧边金属墙，所述第一侧边金属墙由连续的所述金属导线和金属通孔所构成。
7.根据权利要求6所述的半导体芯片，其特征在于，所述拐角止裂结构在其两端具有第二侧边金属墙，所述第二侧边金属墙由连续的所述金属导线和所述金属通孔所构成，并且在所述拐角止裂结构两端的所述第二侧边金属墙之间的所述金属导线或所述金属通孔是不连续结构。
8.根据权利要求7所述的半导体芯片，其特征在于，所述不连续结构包含单独的所述金属通孔或片段的所述金属导线。
9.根据权利要求7所述的半导体芯片，其特征在于，所述拐角止裂结构两端的所述第二侧边金属墙之间包含至少一在宽度方向上为连续的所述金属导线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311155935.2A CN117352461A (zh) | 2023-09-08 | 2023-09-08 | 具有止裂环结构的半导体芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311155935.2A CN117352461A (zh) | 2023-09-08 | 2023-09-08 | 具有止裂环结构的半导体芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117352461A true CN117352461A (zh) | 2024-01-05 |
Family
ID=89362142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311155935.2A Pending CN117352461A (zh) | 2023-09-08 | 2023-09-08 | 具有止裂环结构的半导体芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117352461A (zh) |
-
2023
- 2023-09-08 CN CN202311155935.2A patent/CN117352461A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10490514B2 (en) | Semiconductor devices | |
| US8125054B2 (en) | Semiconductor device having enhanced scribe and method for fabrication | |
| US10438903B2 (en) | Crack stop barrier and method of manufacturing thereof | |
| US7038280B2 (en) | Integrated circuit bond pad structures and methods of making | |
| US7777304B2 (en) | Semiconductor device | |
| US8188574B2 (en) | Pedestal guard ring having continuous M1 metal barrier connected to crack stop | |
| JP3962402B2 (ja) | 半導体装置 | |
| US20070069336A1 (en) | Seal ring corner design | |
| US11069647B2 (en) | Semiconductor wafer, bonding structure and wafer bonding method | |
| TWI650844B (zh) | 具有測試鍵結構的半導體晶圓 | |
| US20070222037A1 (en) | Semiconductor wafer and method for making the same | |
| CN114068719A (zh) | 半导体器件 | |
| CN109427732B (zh) | 半导体装置和在裸片环之间包含导电互连件的半导体小片 | |
| CN117352461A (zh) | 具有止裂环结构的半导体芯片 | |
| US12062624B2 (en) | Semiconductor devices and methods of manufacturing the same | |
| KR101329612B1 (ko) | 반도체장치 | |
| CN114497176A (zh) | 半导体装置及半导体晶片 | |
| CN112885783A (zh) | 芯片保护环与集成电路器件 | |
| US20200286913A1 (en) | Semiconductor device | |
| CN210640219U (zh) | 芯片保护环与集成电路器件 | |
| US20240112963A1 (en) | Semiconductor structure | |
| US20240203832A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP2004516650A (ja) | 半導体装置配置 | |
| CN117810204A (zh) | 半导体结构 | |
| KR20150026829A (ko) | 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |