CN117337455A - 半导体装置、显示装置及电子设备 - Google Patents

半导体装置、显示装置及电子设备 Download PDF

Info

Publication number
CN117337455A
CN117337455A CN202280035771.7A CN202280035771A CN117337455A CN 117337455 A CN117337455 A CN 117337455A CN 202280035771 A CN202280035771 A CN 202280035771A CN 117337455 A CN117337455 A CN 117337455A
Authority
CN
China
Prior art keywords
transistor
wiring
circuit
terminal
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280035771.7A
Other languages
English (en)
Inventor
八窪裕人
丰高耕平
井上圣子
黑川义元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority claimed from PCT/IB2022/054557 external-priority patent/WO2022248972A1/ja
Publication of CN117337455A publication Critical patent/CN117337455A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

提供一种包括显示像素电路及摄像像素电路的半导体装置。本发明是一种包括第一、第二电路的半导体装置,第一电路包括发光器件,第二电路包括受光器件、第一至第五晶体管及第一电容器。受光器件包括第一、第二端子,发光器件包括第三、第四端子。第一晶体管的第一端子与第二晶体管的第一端子电连接,第二晶体管的栅极与第三晶体管的第一端子及第一电容器的第一端子电连接。第一电容器的第二端子与第四晶体管的第一端子及第五晶体管的第一端子电连接。第五晶体管的第二端子与受光器件的第一端子电连接,受光器件的第二端子与发光器件的第三端子电连接,发光器件的第四端子与布线电连接。

Description

半导体装置、显示装置及电子设备
技术领域
本发明的一个方式涉及一种半导体装置、显示装置及电子设备。
本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、驱动方法或制造方法。此外,本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。因此,具体而言,作为本说明书所公开的本发明的一个方式的技术领域的例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、信号处理装置、处理器、电子设备、系统、它们的驱动方法、它们的制造方法或它们的检查方法。
背景技术
近年来,对用于VR(Virtual Reality:虚拟现实)、AR(Augmented Reality:增强现实)等XR(Extended Reality:扩展现实或者Cross Reality:交叉现实)的电子设备、智能手机等移动电话机、平板型信息终端、笔记本型PC(个人计算机)等所包括的显示装置进行了各方面的改进。例如,对显示装置进行开发,以提高像素密度、提高颜色再现性(NTSC比)、缩小驱动电路或者降低功耗等。
此外,有时上述显示装置包括有机EL器件。作为有机EL器件之一种,非专利文献1公开了使用标准的UV(Ultraviolet)光刻法的有机光电子器件的制造方法。
对在显示装置的显示区域设置显示像素电路以外的电路而附加新的功能的显示装置也进行开发。例如,专利文献1公开了由在显示区域除了显示像素电路以外还包括摄像像素电路的显示装置检测出眼睛或眼睛附近作为图像的方法。
[先行技术文献]
[专利文献]
[专利文献1]国际专利申请公开第2019/243955号
[非专利文献]
[非专利文献1]B.Lamprecht et al.,“Organic optoelectronic devicefabrication using standard UV photolithography”phys.stat.sol.(RRL)2,No.1,p.16-18(2008)
发明内容
发明所要解决的技术问题
在显示装置的显示区域除了用来输出图像的显示像素电路以外还设置用来检测与显示区域接近或接触的拍摄对象作为图像的摄像像素电路时,显示区域尺寸(例如,在显示区域具有矩形时其矩形的对角线的长度)容易变大,因此显示区域的像素密度(有时称为清晰度)也容易变小。
作为用来防止显示区域尺寸增大的方法,例如可以举出分别与显示像素电路及摄像像素电路电连接的用于电源的布线为共同布线的方法。具体而言,为了用于电源的布线为共同布线,显示像素电路及摄像像素电路各自所需的输入电压需要一致。但是,有时显示像素电路及摄像像素电路的每一个正常驱动时的输入电压的范围不同。此时,需要使显示像素电路和摄像像素电路中的一方的输入电压的范围与另一方一致。
此外,作为显示区域尺寸变小的方法,可以举出使显示像素电路及摄像像素电路的各面积变小的方法。但是,在减小摄像像素电路所包括的受光器件的面积时,S/N比(信号对噪声比)降低,而容易在摄像数据中出现噪声。因此,显示区域中的摄像像素电路需要采用即使减小摄像像素电路(受光器件)的面积S/N比也不降低的结构。
在缩小摄像像素电路中的受光器件面积时,受光器件中的受光时产生的电流量变小,用来得到摄像数据的时间变长。因此,需要使摄像时的摄像像素电路的驱动速度(快门速度)变慢。因此,在受光器件的面积小的摄像像素电路中进行高速摄像时,该摄像像素电路需要采用使用来取得摄像数据的时间变短的结构。
本发明的一个方式的目的之一是提供一种包括通过同一输入电压驱动的显示像素电路及摄像像素电路的半导体装置。此外,本发明的一个方式的目的之一是提供一种即使缩小摄像像素电路S/N比也不降低的半导体装置。此外,本发明的一个方式的目的之一是提供一种即使缩小摄像像素电路也能够进行高速摄像的半导体装置。此外,本发明的一个方式的目的之一是提供一种新颖的半导体装置。此外,本发明的一个方式的目的之一是提供一种包括上述半导体装置的显示装置。此外,本发明的一个方式的目的之一是提供一种像素密度大的显示装置。此外,本发明的一个方式的目的之一是提供一种包括上述显示装置的电子设备。
注意,本发明的一个方式的目的不局限于上述目的。上述目的并不妨碍其他目的的存在。其他目的是指将在后面描述的上述目的以外的目的。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上述目的以外的目的。本发明的一个方式实现上述目的及其他目的中的至少一个目的。此外,本发明的一个方式不一定需要实现所有的上述目的及其他目的。
解决技术问题的手段
(1)
本发明的一个方式是一种半导体装置,包括:第一电路;以及第二电路。第一电路包括发光器件,第二电路包括受光器件、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管及第一电容器。受光器件包括第一端子及第二端子,发光器件包括第三端子及第四端子。第一晶体管的源极和漏极中的一个与第二晶体管的源极和漏极中的一个电连接,第二晶体管的栅极与第三晶体管的源极和漏极中的一个及第一电容器的一对端子中的一个电连接。第一电容器的一对端子中的另一个与第四晶体管的源极和漏极中的一个及第五晶体管的源极和漏极中的一个电连接,第五晶体管的源极和漏极中的另一个与受光器件的第一端子电连接。受光器件的第二端子与发光器件的第三端子电连接,发光器件的第四端子与第一布线电连接。第一布线被用作向发光器件的第四端子供应电位的布线。
(2)
本发明的另一个方式也可以是上述(1)的结构,其中第三晶体管的栅极与第四晶体管的栅极电连接。
(3)
本发明的另一个方式也可以是上述(1)或(2)的结构,其中第一电路包括第六晶体管及第七晶体管。尤其优选的是,第七晶体管的源极和漏极中的一个与发光器件的第四端子直接电连接,第七晶体管的源极和漏极中的另一个与第一布线直接电连接,并且第六晶体管的源极和漏极中的一个与第七晶体管的栅极电连接。
(4)
本发明的一个方式是一种显示装置,包括:上述(3)的半导体装置;第一驱动电路;第二驱动电路;第二布线;以及第三布线。第一驱动电路通过第二布线与第六晶体管的栅极电连接,第二驱动电路通过第三布线与第七晶体管的源极和漏极中的另一个电连接。第一驱动电路具有向第二布线发送选择信号的功能,并且,第二驱动电路具有向第三布线发送图像数据信号的功能。
(5)
本发明的另一个方式是一种包括上述(4)的显示装置及外壳的电子设备。
(6)
本发明的一个方式是一种半导体装置,包括:第二电路;以及第三电路。第二电路包括第一受光器件、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第八晶体管以及第一电容器,第三电路包括第二受光器件、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管以及第二电容器。第一受光器件包括第一端子及第二端子,第二受光器件包括第五端子及第六端子。第一晶体管的源极和漏极中的一个与第二晶体管的源极和漏极中的一个电连接,第二晶体管的栅极与第三晶体管的源极和漏极中的一个、第一电容器的一对端子中的一个电连接。第一电容器的一对端子中的另一个与第四晶体管的源极和漏极中的一个、第五晶体管的源极和漏极中的一个、第八晶体管的源极和漏极中的一个及第十四晶体管的源极和漏极中的一个电连接,第五晶体管的源极和漏极中的另一个与第八晶体管的源极和漏极中的另一个及第一受光器件的第一端子电连接。第九晶体管的源极和漏极中的一个与第十晶体管的源极和漏极中的一个电连接,第十晶体管的栅极与第十一晶体管的源极和漏极中的一个及第二电容器的一对端子中的一个电连接。第二电容器的一对端子中的另一个与第十二晶体管的源极和漏极中的一个及第十三晶体管的源极和漏极中的一个电连接,第十三晶体管的源极和漏极中的另一个与第十四晶体管的源极和漏极中的另一个及第二受光器件的第五端子电连接。第一受光器件的第二端子与第二受光器件的第六端子电连接。
(7)
本发明的另一个方式也可以是上述(6)的结构,其中第三晶体管的栅极与第十一晶体管的栅极电连接,第四晶体管的栅极与第十二晶体管的栅极电连接,第五晶体管的栅极与第十三晶体管的栅极电连接,并且第八晶体管的栅极与第十四晶体管的栅极电连接。
(8)
本发明的另一个方式也可以是上述(7)的结构,其中第一晶体管的源极和漏极中的另一个与第九晶体管的源极和漏极中的另一个电连接。
(9)
本发明的另一个方式也可以是上述(8)的结构,其中还包括第一电路。第一电路尤其优选包括发光器件。发光器件优选包括第三端子及第四端子。优选的是,发光器件的第三端子与第一受光器件的第二端子及第二受光器件的第六端子电连接,发光器件的第四端子与第一布线电连接。第一布线优选被用作向发光器件的第四端子供应电位的布线。
(10)
本发明的另一个方式也可以是上述(8)的结构,其中具有包括发光器件、第六晶体管以及第七晶体管的第一电路。发光器件优选包括第三端子及第四端子。优选的是,发光器件的第三端子与第一受光器件的第二端子及第二受光器件的第六端子电连接,第七晶体管的源极和漏极中的一个与发光器件的第四端子电连接,第七晶体管的源极和漏极中的另一个与第一布线电连接,第六晶体管的源极和漏极中的一个与第七晶体管的栅极电连接。第一布线优选被用作向第七晶体管的源极和漏极中的另一个供应电位的布线。
(11)
本发明的另一个方式是一种半导体装置,包括:第二电路;以及第三电路,且其结构与上述(6)不同。第二电路包括第一受光器件、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第八晶体管、第十五晶体管以及第一电容器,第三电路包括第二受光器件、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管以及第二电容器。第一受光器件包括第一端子及第二端子,第二受光器件包括第五端子及第六端子。第一晶体管的源极和漏极中的一个与第二晶体管的源极和漏极中的一个电连接,第二晶体管的栅极与第三晶体管的源极和漏极中的一个及第一电容器的一对端子中的一个电连接。第一电容器的一对端子中的另一个与第四晶体管的源极和漏极中的一个、第五晶体管的源极和漏极中的一个、第八晶体管的源极和漏极中的一个及第十五晶体管的源极和漏极中的一个电连接。第十五晶体管的源极和漏极中的另一个与第十四晶体管的源极和漏极中的一个电连接,第十五晶体管的栅极与第八晶体管的栅极电连接。第五晶体管的源极和漏极中的另一个与第八晶体管的源极和漏极中的另一个及第一受光器件的第一端子电连接,第九晶体管的源极和漏极中的一个与第十晶体管的源极和漏极中的一个电连接。第十晶体管的栅极与第十一晶体管的源极和漏极中的一个及第二电容器的一对端子中的一个电连接。第二电容器的一对端子中的另一个与第十二晶体管的源极和漏极中的一个及第十三晶体管的源极和漏极中的一个电连接,第十三晶体管的源极和漏极中的另一个与第十四晶体管的源极和漏极中的另一个及第二受光器件的第五端子电连接。第一受光器件的第二端子与第二受光器件的第六端子电连接。
(12)
本发明的另一个方式也可以是上述(11)的结构,其中第三晶体管的栅极也可以与第十一晶体管的栅极电连接,第四晶体管的栅极也可以与第十二晶体管的栅极电连接,第五晶体管的栅极也可以与第十三晶体管的栅极电连接,并且第八晶体管的栅极也可以与第十四晶体管的栅极电连接。
(13)
本发明的另一个方式也可以是上述(12)的结构,其中第一晶体管的源极和漏极中的另一个也可以与第九晶体管的源极和漏极中的另一个电连接。
(14)
本发明的另一个方式也可以是上述(13)的结构,其中还包括第一电路。第一电路优选包括发光器件。发光器件优选包括第三端子及第四端子。优选的是,发光器件的第三端子与第一受光器件的第二端子及第二受光器件的第六端子电连接,发光器件的第六端子与第一布线电连接。第一布线优选被用作向发光器件的第四端子供应电位的布线。
(15)
本发明的另一个方式也可以是上述(13)的结构,其中具有包括发光器件、第六晶体管以及第七晶体管的第一电路。发光器件优选包括第三端子及第四端子。优选的是,发光器件的第三端子与第一受光器件的第二端子及第二受光器件的第六端子电连接,第七晶体管的源极和漏极中的一个与发光器件的第四端子电连接,第七晶体管的源极和漏极中的另一个与第一布线电连接,第六晶体管的源极和漏极中的一个与第七晶体管的栅极电连接。第一布线优选被用作向第七晶体管的源极和漏极中的另一个供应电位的布线。
(16)
本发明的另一个方式是一种显示装置,包括:上述(10)或上述(15)的半导体装置;第一驱动电路;第二驱动电路;第二布线;以及第三布线。第一驱动电路通过第二布线与第六晶体管的栅极电连接,第二驱动电路通过第三布线与第六晶体管的源极和漏极中的另一个电连接。第一驱动电路具有向第二布线发送选择信号的功能,并且,第二驱动电路具有向第三布线发送图像数据信号的功能。
(17)
本发明的一个方式是一种包括上述(16)的显示装置及外壳的电子设备。
在本说明书等中,半导体装置是指利用半导体特性的装置以及包括半导体元件(例如晶体管、二极管及光电二极管)的电路及包括该电路的装置。此外,半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如,作为半导体装置的例子,有集成电路、具备集成电路的芯片、封装中容纳有芯片的电子构件。此外,有时存储装置、显示装置、发光装置、照明装置以及电子设备等本身是半导体装置,或者包括半导体装置。
此外,在本说明书等中,当记载为“X与Y连接”时,表示在本说明书等中公开了如下情况:X与Y电连接的情况;X与Y在功能上连接的情况;以及X与Y直接连接的情况。因此,不局限于附图或文中所示的连接关系,例如其他的连接关系也在附图或文中所记载的范围内记载。X、Y都是对象物(例如,装置、元件、电路、布线、电极、端子、导电膜或层)。
作为X和Y电连接的情况的一个例子,可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示器件、发光器件及负载)。此外,开关具有控制开启或关闭的功能。换言之,通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。
作为X与Y在功能上连接的情况的一个例子,例如可以在X与Y之间连接有一个以上的能够在功能上连接X与Y的电路(例如,逻辑电路(例如,反相器、NAND电路、NOR电路)、信号转换电路(例如,数字模拟转换电路、模拟数字转换电路、伽马校正电路)、电位电平转换电路(例如,(升压电路、降压电路等电源电路)、改变信号的电位电平的电平转移电路)、电压源、电流源、切换电路、放大电路(例如,能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路)、信号产生电路、存储电路、控制电路等)。注意,例如,即使在X与Y之间夹有其他电路,当从X输出的信号传送到Y时,就可以说X与Y在功能上是连接着的。
此外,当明确地记载为“X与Y电连接”时,包括如下情况:X与Y电连接的情况(换言之,以中间夹有其他元件或其他电路的方式连接X与Y的情况);以及X与Y直接连接的情况(换言之,以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。
另外,在本说明书中,采用布线(供应恒电位的布线或发送信号的布线)与多个元件电连接的电路结构。例如,在本说明书中,有时将X与布线直接连接且Y与该布线直接电连接的情况记为“X与Y直接连接”。
另外,例如可以表现为“X、Y、晶体管的源极(有时换成为第一端子和第二端子中的一方)与晶体管的漏极(有时换成为第一端子和第二端子中的另一方)相互电连接,X、晶体管的源极、晶体管的漏极与Y依次电连接”。或者,可以表现为“晶体管的源极与X电连接,晶体管的漏极与Y电连接,X、晶体管的源极、晶体管的漏极与Y依次电连接”。X通过晶体管的源极及漏极与Y电连接,X、晶体管的源极、晶体管的漏极、Y依次设置为相互连接”。通过使用与这些例子相同的表示方法规定电路结构中的连接顺序,可以区别晶体管的源极与漏极而决定技术范围。注意,这种显示方法是一个例子,不局限于上述显示方法。在此,X和Y为对象物(例如,装置、元件、电路、布线、电极、端子、导电膜或层等)。
另外,即使在电路图上独立的构成要素彼此电连接,也有时一个构成要素兼有多个构成要素的功能。例如,在布线的一部分用作电极时,一个导电膜兼有布线和电极的两个功能。因此,本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
在本说明书等中,“电阻器”例如可以为具有高于0Ω的电阻值的电路元件或者具有高于0Ω的电阻值的布线。因此,在本说明书等中,“电阻器”包括具有电阻值的布线、电流流过源极和漏极之间的晶体管、二极管或线圈。因此,“电阻器”有时可以换称为“电阻”、“负载”或“具有电阻值的区域”。相对于此,“电阻”、“负载”或“具有电阻值的区域”有时可以换称为“电阻器”。作为电阻值,例如优选为1mΩ以上且10Ω以下,更优选为5mΩ以上且5Ω以下,进一步优选为10mΩ以上且1Ω以下。此外,例如也可以为1Ω以上且1×109Ω以下。
在本说明书等中,“电容器”例如可以为具有高于0F的静电电容值的电路元件、具有高于0F的静电电容值的布线的区域、寄生电容或晶体管的栅极电容。另外,“电容器”、“寄生电容”或“栅极电容”等有时可以换称为“电容”。相对于此,“电容”有时可以换称为“电容器”、“寄生电容”或“栅极电容”。此外,“电容”(包括三端子以上的“电容”)具有包括绝缘体及夹着该绝缘体的一对导电体的结构。由此,“电容”的“一对导电体”可以换称为“一对电极”、“一对导电区域”、“一对区域”或“一对端子”。此外,“一对端子中的一个”及“一对端子中的另一个”有时分别被称为第一端子及第二端子。静电电容值例如可以为0.05fF以上且10pF以下。此外,例如,还可以为1pF以上且10μF以下。
在本说明书等中,晶体管包括栅极、源极以及漏极这三个端子。栅极被用作控制晶体管的导通状态的控制端子。用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型、p沟道型)及对晶体管的三个端子施加的电位的高低,两个输入输出端子中的一方用作源极而另一方用作漏极。因此,在本说明书等中,源极和漏极可以相互调换。在本说明书等中,在说明晶体管的连接关系时,使用“源极和漏极中的一个”(第一电极或第一端子)、“源极和漏极中的另一个”(第二电极或第二端子)的表述。此外,根据晶体管的结构,有时除了上述三个端子以外还包括背栅极。在此情况下,在本说明书等中,有时将晶体管的栅极和背栅极中的一个称为第一栅极,将晶体管的栅极和背栅极的另一个称为第二栅极。并且,在相同晶体管中,有时可以将“栅极”与“背栅极”相互调换。此外,在晶体管包括三个以上的栅极时,在本说明书等中,有时将各栅极称为第一栅极、第二栅极或第三栅极。
例如,在本说明书等中,作为晶体管的一个例子可以采用具有两个以上的栅电极的多栅极结构晶体管。当采用多栅极结构时,由于将沟道形成区域串联连接,所以成为多个晶体管串联连接的结构。因此,通过采用多栅极结构,可以减小关态电流,并能够提高晶体管的耐压性(提高可靠性)。或者,通过利用多栅极结构,当晶体管在饱和区域工作时,即便漏极-源极间的电压发生变化,漏极-源极间电流的变化也不太大,从而可以得到倾斜角平坦的电压-电流特性。当利用倾斜角平坦的电压-电流特性时,可以实现理想的电流源电路或电阻值极高的有源负载。其结果是,可以实现特性良好的差动电路或电流镜电路等。
此外,在本说明书等中,“发光器件”及“受光器件”等电路元件有时具有被称为“阳极”及“阴极”的极性。关于“发光器件”,有时可以通过施加正向偏压(将相对于“阴极”的正电位施加到“阳极”)使“发光器件”发光。此外,关于“受光器件”,有时通过施加零偏压或反向偏压(将相对于“阴极”的负电位施加到“阳极”)且将光照射到“受光器件”使电流产生在“阳极”-“阴极”间。如上所述,有时以“阳极”及“阴极”为“发光器件”、“受光器件”等电路元件中的输入输出端子。在本说明书等中,有时将“发光器件”、“受光器件”等电路元件中的“阳极”、“阴极”分别称为端子(第一端子、第二端子等)。例如,有时将“阳极”及“阴极”中的一个称为第一端子,并将“阳极”及“阴极”中的另一个称为第二端子。
此外,电路图示出一个电路元件的情况有时包括该电路元件具有多个电路元件的情况。例如,电路图示出一个电阻器的情况包括两个以上的电阻器串联电连接的情况。此外,例如,电路图示出一个电容的情况包括两个以上的电容并联电连接的情况。此外,例如,电路图示出一个晶体管的情况包括两个以上的晶体管串联电连接且各晶体管的栅极彼此电连接的情况。同样,例如,电路图示出一个开关的情况包括该开关具有两个以上的晶体管,两个以上的晶体管串联电连接或者并联电连接并且各晶体管的栅极彼此电连接的情况。
此外,在本说明书等中,节点也可以根据电路结构及器件结构等换称为端子、布线、电极、导电层、导电体或杂质区域。另外,端子或布线也可以换称为节点。
此外,在本说明书等中,可以适当地调换“电压”和“电位”。“电压”是指与基准电位之间的电位差,例如在基准电位为地电位(接地电位)时,也可以将“电压”换称为“电位”。地电位不一定意味着0V。此外,电位是相对性的,根据基准电位的变化而施加到布线的电位、施加到电路等的电位、从电路等输出的电位等也产生变化。
此外,在本说明书等中,“高电平电位”及“低电平电位”不意味着特定的电位。例如,在两个布线都被记为“用作供应高电平电位的布线”的情况下,两个布线所供应的高电平电位也可以互不相同。同样,在两个布线都被记为“用作供应低电平电位的布线”的情况下,两个布线所供应的低电平电位也可以互不相同。
此外,“电流”是指电荷的移动现象(导电),例如,“发生正带电体的导电”的记载可以替换为“在与其相反方向上发生负带电体的导电”的记载。因此,在本说明书等中,在没有特别的说明的情况下,“电流”是指载流子移动时的电荷的移动现象(导电)。在此,作为载流子例如可以举出电子、空穴、阴离子、阳离子、络离子等,载流子根据电流流过的系统(例如,半导体、金属、电解液及真空中)不同。此外,布线等中的“电流的方向”是带正电的载流子移动的方向,以正电流量记载。换言之,带负电的载流子移动的方向与电流方向相反,以负电流量记载。因此,在本说明书等中,在没有特别的说明的情况下,关于电流的正负(或电流的方向),“电流从元件A向元件B流过”的记载可以替换为“电流从元件B向元件A流过”的记载。另外,“对元件A输入电流”的记载可以替换为“从元件A输出电流”的记载。
此外,在本说明书等中,“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此,该序数词不限制构成要素的个数。此外,该序数词不限制构成要素的顺序。例如,在本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他实施方式或权利要求书中附有“第二”。此外,例如,在本说明书等中,一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书中被省略。
在本说明书等中,为了方便起见,有时使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。此外,构成要素的位置关系根据描述各结构的方向适当地改变。因此,不局限于说明书等中所说明的词句,根据情况可以适当地换词句。例如,在“位于导电体的顶面的绝缘体”的表述中,通过将所示的附图的方向旋转180度,也可以称为“位于导电体的下面的绝缘体”。
此外,“上”及“下”这样的词句不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如,如果是“绝缘层A上的电极B”的表述,则不一定必须在绝缘层A上直接接触地形成有电极B,也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。此外,同样,例如,如果是“绝缘层A上方的电极B”的表述,则不一定必须在绝缘层A上直接接触地形成有电极B,也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。此外,同样,例如,如果是“绝缘层A下方的电极B”的表述,则不一定必须在绝缘层A下直接接触地形成有电极B,也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
此外,在本说明书等中,有时为了说明配置为矩阵状的构成要素及其位置关系而使用“行”及“列”等词句。此外,构成要素的位置关系根据描述各结构的方向适当地改变。因此,不局限于说明书等中所说明的词句,根据情况可以适当地换词句。例如,在“行方向”的表述中,通过将所示的附图的方向旋转90度,有时也可以称为“列方向”。
此外,在本说明书等中,根据状况,可以互相调换“膜”和“层”等词句。例如,有时可以将“导电层”调换为“导电膜”。此外,有时可以将“绝缘膜”变换为“绝缘层”。另外,根据情况或状态,可以使用其他词句代替“膜”和“层”等词句。例如,有时可以将“导电层”或“导电膜”变换为“导电体”。此外,例如有时可以将“绝缘层”、“绝缘膜”变换为“绝缘体”。
注意,在本说明书等中,“电极”、“布线”及“端子”的词句不在功能上限定其构成要素。例如,有时将“电极”用作“布线”的一部分,反之亦然。再者,“电极”或“布线”等词句还包括多个“电极”或“布线”形成为一体的情况等。此外,例如,有时将“端子”用作“布线”或“电极”的一部分,反之亦然。再者,“端子”的词句还包括选自“电极”、“布线”和“端子”中的一个以上被形成为一体的情况等。因此,例如,“电极”可以为“布线”或“端子”的一部分,例如,“端子”可以为“布线”或“电极”的一部分。此外,“电极”、“布线”或“端子”等的词句根据情况有时置换为“区域”等的词句。
在本说明书等中,根据情况或状况,可以互相调换“布线”、“信号线”或“电源线”等词句。例如,有时可以将“布线”变换为“信号线”。此外,例如有时可以将“布线”变换为“电源线”等。反之亦然,有时可以将“信号线”或“电源线”等变换为“布线”。有时可以将“电源线”等变换为“信号线”。反之亦然,有时可以将“信号线”等变换为“电源线”。另外,根据情况或状态,有时可以互相将施加到布线的“电位”变换为“信号”。反之亦然,有时可以将“信号”变换为“电位”。
此外,在本说明书等中,半导体的杂质是指构成半导体膜的主要成分之外的物质。例如,浓度为低于0.1原子%的元素是杂质。当包含杂质时,例如选自半导体中的缺陷态密度增高、载流子迁移率降低以及结晶性降低中的一个以上有时发生。在半导体是氧化物半导体时,作为改变半导体特性的杂质,例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的过渡金属,尤其是,例如有氢(包含于水中)、锂、钠、硅、硼、磷、碳及氮。具体而言,当半导体是硅层时,作为改变半导体特性的杂质,例如有第1族元素、第2族元素、第13族元素及第15族元素(注意,有时不包含氧、氢)。
在本说明书等中,开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者,开关是指具有选择并切换电流路径的功能的元件。因此,开关有时除了控制端子以外还包括使电流流过的两个或三个以上的端子。作为开关的一个例子,可以使用电开关或机械开关等。换而言之,开关只要可以控制电流,就不局限于特定的元件。
电开关的例子包括晶体管(例如双极晶体管或MOS晶体管)、二极管(例如PN二极管、PIN二极管、肖特基二极管、金属-绝缘体-金属(MIM)二极管、金属-绝缘体-半导体(MIS)二极管及二极管接法的晶体管)或者组合这些元件的逻辑电路。当作为开关使用晶体管时,晶体管的“导通状态”例如是指晶体管的源电极与漏电极在电性上短路的状态或者能够使电流流过源电极与漏电极间的状态等。另外,晶体管的“非导通状态”是指晶体管的源电极与漏电极在电性上断开的状态。当仅将晶体管用作开关时,对晶体管的极性(导电型)没有特别的限制。
作为机械开关的例子,可以举出利用了MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极,并且通过移动该电极来控制导通和非导通而进行工作。
另外,在本说明书等中,有时将使用金属掩模或FMM(Fine Metal Mask,高精细金属掩模版)制造的器件称为MM(Metal Mask)结构的器件。此外,在本说明书等中,有时将不使用金属掩模或FMM制造的器件称为具有MML(Metal Mask Less)结构的器件。
此外,在本说明书等中,有时将在各颜色的发光器件(这里为蓝色(B)、绿色(G)及红色(R))中分别形成发光层或分别涂布发光层的结构称为SBS(Side By Side)结构。另外,在本说明书等中,有时将可发射白色光的发光器件称为白色发光器件。白色发光器件通过与着色层(例如,滤色片)组合可以实现以全彩色显示的显示装置。
此外,发光器件大致可以分为单结构和串联结构。单结构的器件优选具有如下结构:在一对电极间包括一个发光单元,而且该发光单元包括一个以上的发光层。在使用两个发光层得到白色发光的情况下,以两个发光层的各发光颜色处于补色关系的方式选择发光层即可。例如,通过使第一发光层的发光颜色与第二发光层的发光颜色处于补色关系,可以得到在发光器件整体上以白色发光的结构。此外,在使用三个以上的发光层得到白色发光的情况下,三个以上的发光层的各发光颜色组合而得到在发光器件整体上以白色发光的结构即可。
串联结构的器件优选具有如下结构:在一对电极间包括两个以上的多个发光单元,而且各发光单元包括一个以上的发光层。为了得到白色发光,采用组合从多个发光单元的发光层发射的光来得到白色发光的结构即可。注意,得到白色发光的结构与单结构中的结构同样。此外,在串联结构的器件中,优选在多个发光单元间设置电荷产生层等中间层。
此外,在对上述白色发光器件(单结构或串联结构)和SBS结构的发光器件进行比较的情况下,可以使SBS结构的发光器件的功耗比白色发光器件低。在想要降低功耗的情况下优选采用SBS结构的发光器件。另一方面,白色发光器件的制造工艺比SBS结构的发光器件简单,由此可以降低制造成本或者提高制造成品率,所以是优选的。
在本说明书中,“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此,也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。此外,“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此,也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
发明效果
根据本发明的一个方式可以提供一种包括通过同一输入电压驱动的显示像素电路及摄像像素电路的半导体装置。此外,根据本发明的一个方式可以提供一种即使缩小摄像像素电路S/N比也不降低的半导体装置。此外,根据本发明的一个方式可以提供一种即使缩小摄像像素电路也能够进行高速摄像的半导体装置。此外,根据本发明的一个方式可以提供一种新颖的半导体装置。此外,根据本发明的一个方式可以提供一种包括上述半导体装置的显示装置。此外,根据本发明的一个方式可以提供一种像素密度大的显示装置。此外,根据本发明的一个方式可以提供一种包括上述显示装置的电子设备。
注意,本发明的一个方式的效果不局限于上述效果。上述效果并不妨碍其他效果的存在。其他效果是指将在后面描述的上述效果以外的效果。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上述效果以外的效果。此外,本发明的一个方式具有上述效果及其他效果中的至少一个效果。因此,本发明的一个方式根据情况而有时没有上述效果。
附图说明
图1A及图1B是示出半导体装置的结构例子的方框图。
图2A是示出半导体装置的结构例子的电路图,图2B是示出半导体装置的工作例子的时序图。
图3A是示出半导体装置的结构例子的电路图,图3B是示出半导体装置的工作例子的时序图。
图4A至图4C是示出半导体装置的结构例子的电路图。
图5A至图5C是示出半导体装置的结构例子的电路图。
图6是示出半导体装置的结构例子的电路图。
图7是示出半导体装置的结构例子的方框图。
图8是示出半导体装置的结构例子的方框图。
图9是示出半导体装置的结构例子的电路图。
图10是示出像素的一个例子的平面图。
图11是示出半导体装置的结构例子的电路图。
图12是示出半导体装置的工作例子的时序图。
图13是示出半导体装置的工作例子的时序图。
图14是示出半导体装置的结构例子的电路图。
图15是示出半导体装置的结构例子的电路图。
图16是示出像素的一个例子的平面图。
图17是示出像素的一个例子的平面图。
图18是示出显示装置的结构例子的截面示意图。
图19是示出显示装置的结构例子的方框图。
图20是示出摄像装置的结构例子的方框图。
图21是示出显示装置的结构例子的方框图。
图22是示出显示装置的结构例子的截面示意图。
图23A至图23D是示出发光器件的结构例子的示意图。
图24是示出显示装置的结构例子的截面示意图。
图25A及图25B是示出显示装置的结构例子的截面示意图。
图26A及图26B是示出显示装置的结构例子的截面示意图。
图27A及图27B是示出显示装置的结构例子的截面示意图。
图28A及图28B是示出显示装置的结构例子的截面示意图。
图29A至图29F是示出显示装置的制造方法的一个例子的截面图。
图30A是示出显示装置所包括的像素电路的结构例子的电路图,图30B是示出显示装置所包括的像素电路的结构例子的立体示意图。
图31A至图31D是示出显示装置所包括的像素电路的结构例子的电路图。
图32A至图32D是示出显示装置所包括的像素电路的结构例子的电路图。
图33A及图33B是示出显示装置所包括的发光器件及受光器件的配置例子的平面示意图。
图34A至图34D是示出显示装置所包括的发光器件、受光器件及连接电极的结构例子的截面示意图。
图35A至图35G是示出像素的一个例子的平面图。
图36A至图36F是示出像素的一个例子的平面图。
图37A至图37H是示出像素的一个例子的平面图。
图38A至图38D是示出像素的一个例子的平面图。
图39A至图39D是示出像素的一个例子的平面图,图39E是示出显示装置的一个例子的截面图。
图40A及图40B是示出显示模块的结构例子的图。
图41A至图41F是示出电子设备的结构例子的图。
图42A至图42D是示出电子设备的结构例子的图。
图43A至图43C是示出电子设备的结构例子的图。
图44A至图44H是示出电子设备的结构例子的图。
具体实施方式
在本说明书等中,金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor,也可以简称为OS)等。例如,在晶体管的沟道形成区域包含金属氧化物的情况下,有时将该金属氧化物称为氧化物半导体。换言之,在金属氧化物能够构成具有放大作用、整流作用及开关作用中的至少一个的晶体管的沟道形成区域时,该金属氧化物称为金属氧化物半导体(metal oxide semiconductor)。此外,也可以将OS晶体管称为包含金属氧化物或氧化物半导体的晶体管。
此外,在本说明书等中,有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外,也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
此外,在本说明书等中,各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。此外,当在一个实施方式中示出多个结构例子时,可以适当地组合这些结构例子。
此外,可以将某一实施方式中说明的内容(或其一部分)应用/组合/替换成该实施方式中说明的其他内容(或其一部分)和另一个或多个其他实施方式中说明的内容(或其一部分)中的至少一个内容。
注意,实施方式中说明的内容是指各实施方式中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。
此外,通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)和另一个或多个其他实施方式中示出的附图(或其一部分)中的至少一个附图组合,可以构成更多图。
参照附图说明本说明书所记载的实施方式。注意,所属技术领域的普通技术人员可以很容易地理解一个事实,就是实施方式可以以多个不同形式来实施,其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此,本发明不应该被解释为仅限定在实施方式所记载的内容中。注意,在实施方式中的发明的结构中,有时在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分,而省略反复说明。在立体图或俯视图等中,为了明确起见,有时省略部分构成要素的图示。
在本说明书的附图中,有时参照平面图说明根据各实施方式的结构。平面图例如是指沿平行方向截断结构的面(剖面)的状态的图。此外,通过在平面图中使用隐藏线(例如虚线),可以示出结构所包括的多个构成要素的位置关系或该多个构成要素的重叠的关系。此外,在本说明书等中,“平面图”也可以被称为“投影图”、“俯视图”或“仰视图”。此外,有时根据状况而将沿平行方向截断结构时的面(剖面)以外的沿与平行方向不同的方向截断结构时的面(剖面)称为平面图。
在本说明书的附图中,有时参照截面图说明根据各实施方式的结构。截面图例如是指沿垂直方向截断结构的面(剖面)的状态的图。此外,在本说明书等中,“截面图”也可以被称为“正面图”或“侧面图”。此外,有时根据状况而将沿垂直方向截断结构时的面(剖面)以外的沿与垂直方向不同的方向截断结构时的面(剖面)称为截面图。
此外,在本说明书等中,在多个要素使用同一符号并且需要区分它们时,有时对符号附加“_1”,“[n]”,“[m,n]”等用于识别的符号。此外,在附图等中,在对符号附加“_1”,“[n]”,“[m,n]”等用于识别的符号的情况下,如果不需要在本说明书等中区分它们,有时不附加“_1”,“[n]”,“[m,n]”等用于识别的符号。
在附图中,为便于清楚地说明,有时夸大表示大小、层的厚度或区域。因此,本发明并不局限于附图中的尺寸。此外,在附图中,示意性地示出理想的例子,因此本发明不局限于附图所示的形状或数值等。例如,可以包括因噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
(实施方式1)
在本实施方式中,对本发明的一个方式的半导体装置进行说明。
<结构例子1>
图1A是示出能够包括在显示装置的显示区域中的显示像素电路及摄像像素电路的方框图,图1A所示的电路AP是本发明的一个方式的半导体装置的一个例子。电路AP包括电路PX及电路PV。
作为一个例子,电路PX被用作显示像素电路。作为一个例子,显示像素电路可以为使用液晶显示器件和发光器件中的至少一个的像素。此外,作为发光器件例如可以举出包含有机EL材料的发光器件、LED(包括微型LED)等。此外,在本实施方式中,电路PX中使用包含有机EL材料的发光器件而进行说明。尤其是从能够进行高亮度发光的发光器件发射的光的亮度例如可以为500cd/m2以上,优选为1000cd/m2以上且10000cd/m2以下,更优选为2000cd/m2以上且5000cd/m2以下。此外,在实施方式4中详细说明可用于电路PX等的像素电路。
电路PV例如被用作摄像像素电路。摄像像素电路例如包括被用作摄像器件的受光器件。
电路PX例如与布线SL、布线GL及布线CT电连接。
布线SL例如被用作向电路PX发送图像数据信号的布线。或者,布线SL例如也可以被用作供应恒压或可变电位(有时也称为脉冲电压)的布线。
布线GL例如被用作发送用来选择图像数据信号的供应对象的电路PX的选择信号的布线。或者,布线GL例如也可以为供应恒电位的布线。
布线CT例如被用作向电路PX供应恒电位的布线。此外,作为一个例子,布线CT与电路PX所包括的发光器件的端子电连接。此时,该恒电位例如优选为接地电位或负电位。或者,布线CT例如也可以为供应可变电位的布线。
电路PV例如与布线TX、布线RS、布线SE、布线OL及布线CT电连接。
布线TX例如被用作发送电路PV所包括的受光器件进行摄像的触发信号的布线。或者,布线TX例如也可以为供应恒压的布线。
布线RS例如被用作发送删除电路PV所包括的受光器件进行摄像的摄像数据的触发信号的布线。此外,删除摄像数据的工作例如可以换称为用电路PV进行新的摄像的对应于电路PV所保持的摄像数据的电位的初始化工作。或者,布线RS例如也可以为供应恒压的布线。
布线SE例如被用作发送读出由电路PV所包括的受光器件进行摄像的摄像数据的触发信号的布线。或者,布线SE例如也可以为供应恒电位的布线。
布线OL例如被用作发送由电路PV所包括的受光器件进行摄像的摄像数据作为信号的布线。或者,布线OL例如也可以被用作供应恒电位或可变电位等的布线。
布线CT被用作向电路PV也供应恒电位的布线。此外,布线CT例如与电路PV所包括的受光器件的端子电连接。
此外,图1A示出各种布线,布线SL、布线GL、布线TX、布线RS、布线SE、布线OL及布线CT以外的布线也可以与电路PX和电路PV中的一方或双方电连接。例如,虽然图1A未图示,但供应用来驱动电路PX和电路PV中的一方或双方的电源电压的布线也可以与电路AP电连接。
图1A所示的各种布线中的至少一个也可以不是一个而是多个。例如,图1A所示的布线GL也可以不是一个而是多个。此外,例如,图1A所示的布线RS也可以不是一个而是多个。
图1A示出电路AP作为显示像素电路包括一个电路PX的结构,但电路AP所包括的显示像素电路也可以为多个。尤其是,作为一个例子,多个显示像素电路可以为红色(R)、绿色(G)及蓝色(B)这三种颜色。或者,多个显示像素电路例如也可以为对上述红色(R)、绿色(G)及蓝色(B)这三种颜色加上选自青色、品红色、黄色和白色中的一个以上的颜色的四种以上的颜色。此外,在将表现不同颜色的各像素称为子像素且由该多个不同颜色的子像素表现白色的情况下,在本说明书等中有时将该多个子像素统称为像素。
作为一个例子,图1B示出包括红色(R)的显示像素电路的电路PX_R、绿色(G)的显示像素电路的电路PX_G及蓝色(B)的显示像素电路的电路PX_B的三个显示像素电路的电路AP的结构。此外,图1B示出相当于图1A的布线SL的布线SL_R、布线SL_G及布线SL_B,作为一个例子,布线SL_R与电路PX_R电连接,作为一个例子,布线SL_G与电路PX_G电连接,作为一个例子,布线SL_B与电路PX_B电连接。
此外,每个显示像素电路及摄像像素电路的排列顺序不局限于图1B所示的顺序,也可以根据状况改变排列顺序。
<具体例子1>
图2A示出可用于图1A的电路AP的电路的结构例子。
图2A所示的电路PX包括晶体管Tr1及发光器件ED。注意,图2A的电路PX只示出晶体管Tr1及发光器件ED,但也可以根据电路PX的结构在电路PX中包括晶体管Tr1及发光器件ED以外的电路元件。
电路PV包括晶体管M1至晶体管M5、电容器CV1及受光器件PD。
作为一个例子,图2A示出发光器件ED、受光器件PD的双方为包括阳极及阴极的电路元件。
此外,作为晶体管Tr1及晶体管M1至晶体管M5例如优选使用OS晶体管。尤其是,作为在OS晶体管的沟道形成区域中包含的金属氧化物,例如优选使用包含铟、元素M及锌的In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)。此外,作为该晶体管也可以使用在沟道形成区域中包含硅的晶体管(以后被称为Si晶体管)。此外,作为硅,例如可以使用单晶硅、非晶硅(有时被称为氢化非晶硅)、微晶硅或多晶硅(包括低温多晶硅(LTPS))。此外,作为OS晶体管及Si晶体管以外的晶体管,例如可以采用沟道形成区域中含有锗等的晶体管、沟道形成区域中含有硒化锌、硫化镉、砷化镓、磷化铟、氮化镓或硅锗等化合物半导体的晶体管、沟道形成区域中含有碳纳米管的晶体管或沟道形成区域中含有有机半导体的晶体管。
本发明的一个方式的半导体装置例如也可以包括OS晶体管和Si晶体管的双方。尤其是通过使用Si晶体管的LTPS晶体管和OS晶体管的双方,可以实现具有低功耗及高驱动能力的半导体装置。此外,有时将组合LTPS晶体管和OS晶体管的结构称为LTPO。作为更优选的例子,将OS晶体管用于被用作控制布线间的导通及非导通的开关的晶体管且将LTPS晶体管用于控制电流的晶体管。
作为一个例子,图2A所示的晶体管Tr1及晶体管M1至晶体管M5采用在沟道上下包括栅极的n沟道型晶体管,晶体管Tr1及晶体管M1至晶体管M5都包括第一栅极及第二栅极。注意,在本说明书等中,为了方便起见,例如将第一栅极记为栅极(有时记为前栅极),将第二栅极记为背栅极来进行区分。另外,在本说明书等中,第一栅极及第二栅极可以相互调换,因此“栅极”可以记为“背栅极”。同样地,“背栅极”可以记为“栅极”。具体而言,“栅极与第一布线电连接且背栅极与第二布线电连接”的连接结构可以调换为“背栅极与第一布线电连接且栅极与第二布线电连接”的连接结构。
在图2A中,晶体管Tr1、晶体管M1至晶体管M5示出背栅极而不示出该背栅极的连接结构,但是可以在进行设计时决定该背栅极的电连接点。例如,在包括背栅极的晶体管中,为了提高该晶体管的通态电流,可以使栅极与背栅极电连接。也就是说,例如可以使晶体管Tr1的栅极与背栅极电连接,也可以使晶体管M1的栅极与背栅极电连接。此外,例如,在包括背栅极的晶体管中,为了使该晶体管的阈值电压改变或减小该晶体管的关态电流,也可以设置用来使该晶体管的背栅极与外部电路电连接的布线而通过该外部电路对该晶体管的背栅极施加电位。
另外,虽然图2A所示的晶体管Tr1及晶体管M1至晶体管M5包括背栅极,但本发明的一个方式的半导体装置不局限于此。例如,图2A所示的晶体管Tr1及晶体管M1至晶体管M5也可以为不包括背栅极的结构,即单栅极结构的晶体管。此外,也可以采用一部分晶体管包括背栅极且其他一部分晶体管不包括背栅极的结构。
另外,虽然图2A所示的晶体管Tr1及晶体管M1至晶体管M5为n沟道型晶体管,但本发明的一个方式的半导体装置不局限于此。例如,也可以将晶体管Tr1及晶体管M1至晶体管M5的一部分或全部代替为p沟道型晶体管。
关于上述的晶体管的结构、极性的变形例子不局限于晶体管Tr1及晶体管M1至晶体管M5。例如,也可以同样地改变说明书中的其他部分所记载的晶体管或其他附图表示的晶体管的结构、极性等。
在电路PX中,例如,晶体管Tr1的第一端子与布线SL电连接,晶体管Tr1的栅极与布线GL电连接。此外,发光器件ED的阴极与布线CT电连接。
电路PX有时包括晶体管Tr1及发光器件ED以外的电路元件。例如,图2A的电路PX的电路结构有时根据电路PX所具有的功能改变,在图2A的电路PX中,发光器件ED的阳极的电连接对象及晶体管Tr1的第二端子的电连接对象没有限制。因此,在图2A的电路PX中省略发光器件ED的阳极的电连接对象及晶体管Tr1的第二端子的电连接对象的记载。此外,将在后面说明可用于图2A的电路PX的显示像素电路的结构例子。
在电路PV中,例如、晶体管M1的第一端子与布线OL电连接,晶体管M1的栅极与布线SE电连接,晶体管M1的第二端子与晶体管M2的第一端子电连接。晶体管M2的第二端子与布线VDE电连接,晶体管M2的栅极与晶体管M3的第一端子及电容器CV1的第一端子电连接。晶体管M3的第二端子与布线VR2电连接,晶体管M3的栅极与布线RS2电连接。电容器CV1的第二端子与晶体管M4的第一端子及晶体管M5的第一端子电连接。晶体管M4的第二端子与布线VR1电连接,晶体管M4的栅极与布线RS1电连接。晶体管M5的第二端子与受光器件PD的阳极电连接,晶体管M5的栅极与布线TX电连接。此外,受光器件PD的阴极与布线CT电连接。
此外,在本说明书等中,将晶体管M2的栅极、晶体管M3的第一端子及电容器CV1的第一端子的电连接点称为节点N2。此外,同样地将电容器CV1的第二端子、晶体管M4的第一端子及晶体管M5的第一端子的电连接点称为节点N1。
作为一个例子,布线VR1、布线VR2、布线VDE被用作供应恒电位的布线。尤其是,布线VR1所供应的恒电位例如优选为相等于布线CT所供应的恒电位的电位。此外,布线VR2所供应的恒电位例如优选为比布线VR1所供应的恒电位高的电位。此外,布线VDE所供应的恒电位例如优选为高电平电位、相等于布线VR2所供应的恒电位的电位、比布线VR2所供应的恒电位高的电位等。
<<工作例子1>>
接着,说明图2A的电路AP所包括的电路PV的工作例子。
图2B是示出图2A的电路AP的工作例子的时序图。作为一个例子,图2B的时序图示出时刻T01至时刻T06的期间及其附近的布线RS1、布线RS2、布线TX、布线SE、节点N1、节点N2及布线OL的每一个的电位变动。
此外,在本工作例子中,布线RS1所供应的高电平电位为VHigh1,布线RS1所供应的低电平电位为VLow1。此外,布线RS2所供应的高电平电位为VHigh2,布线RS2所供应的低电平电位为VLow2。此外,布线TX所供应的高电平电位为VHigh3,布线TX所供应的低电平电位为VLow3。此外,布线SE所供应的高电平电位为VHigh4,布线SE所供应的低电平电位为VLow4
在本工作例子中,布线VR1所供应的恒压为VCATH,布线VR2所供应的恒压为VLVSH。此外,布线VDE所供应的恒压为VDD。此外,布线CT所供应的恒压为相等于布线VR1所供应的恒压的VCATH
在时刻T01之前,作为一个例子,布线OL预充电至VPRE。此外,布线OL预充电至VPRE的时序不是时刻T01之前而是时刻T01至时刻T05的期间即可。此外,在布线OL预充电至电位VPRE之后布线OL成为浮动状态。
在本工作例子中,VLVSH高于VCATH。此外,VLVSH及VPRE也可以为彼此相等的电位。另外,VDD高于VCATH、VLVSH及VPRE
VHigh4及VPRE各自设定为VHigh4和VPRE之差高于晶体管M4的阈值电压的电位,VLow4及VPRE各自设定为VLow4和VPRE之差为晶体管M4的阈值电压以下的电位。
VHigh1及VCATH各自设定为VHigh1和VCATH之差高于晶体管M4的阈值电压的电位,VLow1及VCATH各自设定为VLow1和VCATH之差为晶体管M4的阈值电压以下的电位。VHigh2及VLVSH各自设定为VHigh2和VLVSH之差高于晶体管M3的阈值电压的电位,VLow2及VLVSH各自设定为VLow2和VLVSH之差为晶体管M3的阈值电压以下的电位。此外,VHigh3及VCATH各自设定为VHigh3和VCATH之差高于晶体管M5的阈值电压的电位,VLow3及VCATH各自设定为VLow3和VCATH之差为晶体管M5的阈值电压以下的电位。
如上所述,在晶体管M4和晶体管M5的每一个的阈值电压相等时,VHigh1及VHigh3也可以为彼此相等的电位,VLow1及VLow3也可以为彼此相等的电位。
[时刻T01至时刻T02]
在时刻T01至时刻T02的期间,布线TX被输入低电平电位(VLow3),布线RS1被输入低电平电位(VLow1),布线RS2被输入低电平电位(VLow2),布线SE被输入低电平电位(VLow4)。
时刻T01至时刻T02的期间的节点N1及节点N2的每一个的电位为Vini1、Vini2。此外,作为一个例子,Vini1及Vini2都为VCATH以上的电位。例如可以在时刻T01之前的时刻Vini1及Vini2为对应于由电路PV进行摄像的摄像数据的电位。
晶体管M4的栅极从布线RS1被施加低电平电位(VLow1),晶体管M4的栅极-源极间电压成为VLow1-VCATH。由于VLow1-VCATH为晶体管M4的阈值电压以下,所以晶体管M4成为关闭状态。
晶体管M5的栅极从布线TX被施加低电平电位(VLow3)。此时,晶体管M5的栅极-源极间电压成为晶体管M5的阈值电压以下,晶体管M5成为关闭状态。
晶体管M3的栅极从布线RS2被施加低电平电位(VLow2),晶体管M3的栅极-源极间电压成为VLow2-VLVSH。由于VLow2-VLVSH为晶体管M3的阈值电压以下,所以晶体管M3成为关闭状态。
晶体管M1的栅极从布线SE被施加低电平电位(VLow4)。此时,晶体管M1的栅极-源极间电压为晶体管M1的阈值电压以下,晶体管M1成为关闭状态。
在时刻T01至时刻T02的期间,晶体管M2的栅极被施加Vini2,晶体管M2的第二端子从布线VDE被施加电位VDD。在此,晶体管M2的第一端子的电位低于VDD,晶体管M2的第一端子被用作源极。此外,根据晶体管M2的栅极-源极间电压晶体管M2成为开启状态,但如上所述晶体管M1成为关闭状态,因此电流不从布线VDE通过晶体管M2及晶体管M1流过布线OL。
[时刻T02至时刻T03]
在时刻T02至时刻T03的期间,布线RS1被输入高电平电位(VHigh1),布线RS2被输入高电平电位(VHigh2)。此外,布线TX被输入高电平电位(VHigh3)。
此时,晶体管M4的栅极从布线RS1被输入高电平电位(VHigh1),晶体管M4的栅极-源极间电压成为VHigh1-VCATH。由于VHigh1-VCATH大于晶体管M4的阈值电压,所以晶体管M4成为开启状态。由此,由于在布线VR1与晶体管M5的第一端子(电容器CV1的第二端子或节点N1)之间成为导通状态,所以晶体管M5的第一端子(电容器CV1的第二端子或节点N1)的电位成为VCATH
晶体管M5的栅极从布线TX被施加高电平电位(VHigh3),晶体管M5的栅极-源极间电压成为VHigh3-VCATH。由于VHigh3-VCATH大于晶体管M5的阈值电压,所以晶体管M5成为开启状态。因此,在布线VR1与受光器件PD的阳极之间成为导通状态,所以受光器件PD的阳极的电位成为VCATH
此时,由于受光器件PD的阳极-阴极间的电压成为0V,所以电流不流过受光器件PD的阳极-阴极间。
晶体管M3的栅极从布线RS2被施加高电平电位(VHigh2),晶体管M3的栅极-源极间电压成为VHigh2-VLVSH。由于VHigh2-VLVSH大于晶体管M3的阈值电压,所以晶体管M3成为开启状态。因此,由于在布线VR2与晶体管M2的栅极(电容器CV1的第一端子或节点N2)之间成为导通状态,所以晶体管M2的栅极(电容器CV1的第一端子或节点N2)的电位成为VLVSH
在时刻T02至时刻T03的期间,如上所述,晶体管M2的栅极被施加电位VLVSH,晶体管M2的第二端子从布线VDE被施加电位VDD。在此,与时刻T01至时刻T02的期间同样,晶体管M2的第一端子的电位低于VDD,晶体管M2的第一端子被用作源极。此外,根据晶体管M2的栅极-源极间电压晶体管M2成为开启状态,但是优选在时刻T02至时刻T03的期间晶体管M2成为关闭状态。此外,与时刻T01至时刻T02的期间同样,由于晶体管M1成为关闭状态,所以电流不从布线VDE通过晶体管M2及晶体管M1流过布线OL。
[时刻T03至时刻T04]
在时刻T03至时刻T04的期间,布线RS1被输入低电平电位(VLow1),布线RS2被输入低电平电位(VLow2)。
晶体管M4的栅极从布线RS1被施加低电平电位(VLow1),晶体管M4的栅极-源极间电压成为VLow1-VCATH。由于VLow1-VCATH为晶体管M4的阈值电压以下,所以晶体管M4成为关闭状态。
晶体管M3的栅极从布线RS2被施加低电平电位(VLow2),晶体管M3的栅极-源极间电压成为VLow2-VLVSH。由于VLow2-VLVSH为晶体管M3的阈值电压以下,晶体管M3成为关闭状态。此外,由此,电容器CV1的第一端子(节点N2)成为浮动状态。
晶体管M5从时刻T03之前继续成为开启状态。
在此,在向受光器件PD照射光时,电流从受光器件PD的阴极向阳极的方向流过。此外,由于晶体管M4成为关闭状态且晶体管M5成为开启状态,所以只在晶体管M5成为开启状态的期间该电流的正电荷流过节点N1,并储存在电容器CV1的第二端子中。在时刻T04晶体管M5成为关闭状态时,电容器CV1的第二端子(节点N1)的电位在时刻T03至时刻T04的期间继续上升。
在时刻T03至时刻T04的期间,由于根据流过受光器件PD的电流量决定储存在电容器CV1的第二端子(节点N1)中的正电荷的量,所以决定电容器CV1的第二端子(节点N1)中的单位时间的电位的变化量。此外,流过受光器件PD的电流量根据入射到受光器件PD的光的强度决定。在此,例如考虑到入射到受光器件PD的光的强度为第一强度的情况及第二强度的情况。在第一强度的光比第二强度的光强时,电容器CV1的第二端子(节点N1)中的单位时间的电位的变化量与第二强度的光入射到受光器件的情况相比第一强度的光入射到受光器件的情况更大。
在本工作例子中,作为一个例子,在第一强度的光入射到受光器件PD时,节点N1的电位从VCATH变为VCATH+VPDS(以实线示出图2B的节点N1的电位变化),在第二强度的光入射到受光器件PD时,节点N1的电位从VCATH变为VCATH+VPDW(以粗虚线示出图2B的节点N1的电位变化)。注意,VPDS及VPDW满足0<VPDS<VPDW的关系式,可以为根据入射到受光器件PD的光的强度决定的电压。
图2B所示的节点N1的电位的变化为一个例子,有时根据入射到受光器件PD的光的强度在时刻T04的节点N1的电位成为VCATH+VPDS及VCATH+VPDW以外的值。
在时刻T03至时刻T04的期间,由于电容器CV1的第一端子(节点N2)成为浮动状态,所以通过根据电容器CV1的电容耦合电容器CV1的第二端子(节点N1)的电位上升,电容器CV1的第一端子(节点N2)的电位也上升。电容器CV1的第一端子(节点N2)的电位的变化量通过电容器CV1的第二端子(节点N1)的电位的变化量乘以根据电容器CV1的第一端子(节点N2)的周边结构决定的电容耦合系数的电位得到。该电容耦合系数例如根据电容器CV1的静电电容的值、晶体管M2的栅极电容及寄生电容算出。在此,在电容器CV1的电容耦合系数为p时,电容器CV1的第一端子(节点N2)的电位在第一强度的光入射到受光器件PD时从VLVSH变为VLVSH+pVPDS(以实线示出图2B的节点N2的电位变化),在第二强度的光入射到受光器件PD时,从VLVSH变为VLVSH+pVPDW(以粗虚线示出图2B的节点N2的电位变化)。
[时刻T04至时刻T05]
在时刻T04,布线TX被输入低电平电位(VLow3)。
此时,晶体管M5的栅极从布线TX被施加低电平电位(VLow3)。此时,晶体管M5的栅极-源极间电压成为晶体管M5的阈值电压以下,且晶体管M5成为关闭状态。
由此,由于在时刻T03至时刻T04的工作进行的受光器件PD的阳极-阴极间流过的电流的电容器CV1的第一端子(节点N2)的正电荷储存(电位上升)结束。
[时刻T05至时刻T06]
在时刻T05至时刻T06的期间,布线SE被输入高电平电位(VHigh4)。
晶体管M1的栅极从布线SE被施加高电平电位(VHigh4)。此时,晶体管M1的栅极-源极间电压成为VHigh4-VPRE。由于VHigh4-VPRE大于晶体管M1的阈值电压,所以晶体管M1成为开启状态。
在时刻T03至时刻T04的期间,在第一强度的光入射到受光器件PD时,在时刻T05至时刻T06的期间,晶体管M2的栅极被施加VLVSH+pVPDS,晶体管M2的第二端子从布线VDE被施加电位VDD。此外,由于晶体管M1成为开启状态,所以晶体管M2的第一端子被施加预充电至布线OL的VPRE
此时,晶体管M2的栅极-源极间电压成为VLVSH+pVPDS-VPRE,晶体管M2的源极-漏极间流过对应于栅极-源极间电压VLVSH+pVPDS-VPRE的电流。此时,由于布线OL处于浮动状态,所以随时间布线OL的电位上升。因此,通过电流流过晶体管M2的源极-漏极间,晶体管M2的栅极-源极间电压降低,在理想上在晶体管M2的栅极-源极间电压相等于晶体管M2的阈值电压时,晶体管M2成为关闭状态。此外,此时的布线OL的电位为VOUTS(以实线示出图2B的布线OL的电位变化)。
在时刻T03至时刻T04的期间,在第二强度的光入射到受光器件PD时,在时刻T05至时刻T06的期间,晶体管M2的栅极被施加VLVSH+pVPDW,晶体管M2的第二端子从布线VDE被施加电位VDD。此外,由于晶体管M1处于开启状态,所以晶体管M2的第一端子被施加预充电至布线OL的VPRE
此时,晶体管M2的栅极-源极间电压成为VLVSH+pVPDW-VPRE,晶体管M2的源极-漏极间流过对应于栅极-源极间电压VLVSH+pVPDW-VPRE的电流。此时,由于布线OL处于浮动状态,所以随时间布线OL的电位上升。因此,通过电流流过晶体管M2的源极-漏极间,晶体管M2的栅极-源极间电压降低,在理想上在晶体管M2的栅极-源极间电压相等于晶体管M2的阈值电压时,晶体管M2成为关闭状态。此外,此时的布线OL的电位为VOUTW(以粗虚线示出图2B的布线OL的电位变化)。
在晶体管M2的栅极-源极间电压中,由于VLVSH+pVPDS-VPRE高于VLVSH+pVPDW-VPRE,所以VOUTS高于VOUTW
[时刻T06以后]
在时刻T06以后,布线SE被输入低电平电位(VLow4)。
晶体管M1的栅极从布线SE被施加低电平电位(VLow4)。此时,晶体管M1的栅极-源极间电压为晶体管M1的阈值电压以下,晶体管M1成为关闭状态。
此时,通过读出布线OL的电位,可以在时刻T03至时刻T04的期间从电路PV取得由受光器件PD摄像的摄像数据。
注意,本发明的一个方式的半导体装置的工作不局限于图2B的时序图的工作例子,只要在解决课题的范围内就可以适当地改变。
例如,在图2B的时序图的时刻T02至时刻T03的期间,布线RS1、布线RS2及布线TX同时被输入高电平电位,但本发明的一个方式的半导体装置的工作也可以为在时刻T02至时刻T03的期间布线RS1、布线RS2及布线TX以任意顺序被输入高电平电位的工作。具体而言,例如,也可以在布线RS1被输入高电平电位之后布线RS2被输入高电平电位,然后布线TX也可以被输入高电平电位。或者,例如,也可以在布线RS1被输入高电平电位之后布线TX被输入高电平电位,然后布线RS2也可以被输入高电平电位。或者,例如,也可以在布线TX被输入高电平电位之后布线RS1被输入高电平电位,然后布线RS2也可以被输入高电平电位。或者,例如,也可以在布线TX被输入高电平电位之后布线RS2被输入高电平电位,然后布线RS1也可以被输入高电平电位。
或者,例如,在本发明的一个方式的半导体装置的工作中,在时刻T02至时刻T03的期间,也可以选自布线RS1、布线RS2和布线TX中的两个布线同时被输入高电平电位而此前或此后剩下的布线被输入高电平电位。具体而言,例如,也可以在布线TX被输入高电平电位之后布线RS1及布线RS2被输入高电平电位。
注意,在上述中,说明图2B的时序图的时刻T02至时刻T03的期间的工作改变例子,但在图2B的时序图的时刻T02至时刻T03的期间以外的期间也可以改变工作。
如上所述,通过将图2A的电路AP用于显示装置等所包括的像素电路,可以使显示像素电路的电路PX所包括的发光器件的阴极及摄像像素电路的电路PV所包括的受光器件的阴极与供应共同恒压的布线CT电连接。
<具体例子2>
可用于图1A或图1B的电路AP的电路结构除了图2A的电路AP以外也可以为图3A所示的电路AP。
图3A的电路AP是图2A的电路AP的改变例子,图3A的电路AP与图2A的电路AP的不同之处在于调换受光器件PD的阳极与阴极的每一个的电连接对象。具体而言,例如,在图3A的电路AP中,受光器件PD的阳极与布线CT电连接,受光器件PD的阴极与晶体管M5的第二端子电连接。
<<工作例子2>>
接着,说明图3A的电路AP所包括的电路PV的工作例子。
图3B是示出图3A的电路AP的工作例子的时序图。作为一个例子,图3B的时序图示出在时刻T11至时刻T16的期间及其附近的布线RS1、布线RS2、布线TX、布线SE、节点N1、节点N2及布线OL的各电位变动。
注意,在图3A的电路AP的工作例子的说明中,有时省略与图2B的时序图重复的内容的说明。
[时刻T11至时刻T12]
在时刻T11至时刻T12的期间,与图2B的时序图的时刻T01至时刻T02的期间同样,布线TX被输入低电平电位(VLow3),布线RS1被输入低电平电位(VLow1),布线RS2被输入低电平电位(VLow2),布线SE被输入低电平电位(VLow4)。由于供应到布线TX、布线RS1、布线RS2及布线SE的各电位与在图2B的时序图的时刻T01至时刻T02的期间供应到上述各布线的电位相等,所以电路PV所包括的晶体管M1至晶体管M5的各开关工作参照图2B的时序图的时刻T01至时刻T02的期间的工作例子。
时刻T11至时刻T12的期间的节点N1及节点N2的各电位为Vini1及Vini2。注意,此时的Vini1及Vini2分别与图2B的时序图不同,例如为VCATH以下的电位。此外,例如可以在时刻T11之前的时刻Vini1及Vini2分别为对应于由电路PV摄像的摄像数据的电位。
[时刻T12至时刻T13]
在时刻T12至时刻T13的期间,与图2B的时序图的时刻T02至时刻T03的期间同样,布线RS1被输入高电平电位(VHigh1),布线RS2被输入高电平电位(VHigh2)。此外,布线TX被输入高电平电位(VHigh3)。
此时,晶体管M4的栅极从布线RS1被施加高电平电位(VHigh1)。此外,由于晶体管M4的第一端子的电位Vini1低于晶体管M4的第二端子的电位VCATH,所以晶体管M4的栅极-源极间电压成为VHigh1-Vini1。由于VHigh1-Vini1大于晶体管M4的阈值电压,所以晶体管M4成为开启状态。因此,由于在布线VR1与晶体管M5的第一端子(电容器CV1的第二端子或节点N1)之间成为导通状态,所以晶体管M5的第一端子(电容器CV1的第二端子或节点N1)的电位成为VCATH
晶体管M5的开关工作参照图2B的时序图的时刻T02至时刻T03的期间的工作例子。
尤其是,晶体管M5成为开启状态,受光器件的阴极从布线VR1被供应电位VCATH。此时,由于受光器件PD的阳极-阴极间的电压成为0V,所以电流不流过受光器件PD的阳极-阴极间。
晶体管M3的栅极从布线RS2被施加高电平电位(VHigh2)。此外,由于晶体管M3的第一端子的电位Vini2低于晶体管M3的第二端子的电位VLVSH,所以晶体管M3的栅极-源极间电压成为VHigh2-Vini2。由于VHigh2-Vini2高于晶体管M3的阈值电压,所以晶体管M3成为开启状态。由此,由于布线VR2与晶体管M2的栅极(电容器CV1的第一端子或节点N2)之间成为导通状态,所以晶体管M2的栅极(电容器CV1的第一端子或节点N2)的电位成为VLVSH
在时刻T12至时刻T13的期间,如上所述,晶体管M2的栅极被施加VLVSH,晶体管M2的第二端子从布线VDE被施加电位VDD。在此,也与时刻T01至时刻T02的期间同样,晶体管M2的第一端子的电位低于VDD,晶体管M2的第一端子被用作源极。此外,根据晶体管M2的栅极-源极间电压晶体管M2成为开启状态,晶体管M1成为关闭状态,因此电流不从布线VDE经过晶体管M2及晶体管M1流过布线OL。
[时刻T13至时刻T14]
在时刻T13至时刻T14的期间,与图2B的时序图的时刻T03至时刻T04的期间同样,布线RS1被输入低电平电位(VLow1),布线RS2被输入低电平电位(VLow2)。
晶体管M3至晶体管M5的开关工作参照图2B的时序图的时刻T03至时刻T04的期间的工作例子。具体而言,在时刻T13至时刻T14的期间晶体管M3及晶体管M4都成为关闭状态。尤其是,此时,电容器CV1的第一端子(节点N2)成为浮动状态。此外,晶体管M5从时刻T13之前继续成为开启状态。
在此,在向受光器件PD照射光时,电流从受光器件PD的阴极向阳极的方向流过。由此,由于晶体管M4成为关闭状态且晶体管M5成为开启状态,所以只在晶体管M5成为开启状态的期间该电流的正电荷流过布线CT。反过来说,在电容器CV1的第二端子(节点N1)中储存负电荷。在时刻T14晶体管M5成为关闭状态时,电容器CV1的第二端子(节点N1)的电位在时刻T13至时刻T14的期间继续降低。
在时刻T13至时刻T14的期间,由于根据流过受光器件PD的电流量决定储存在电容器CV1的第二端子(节点N1)中的负电荷的量,所以决定电容器CV1的第二端子(节点N1)中的单位时间的电位的变化量。此外,流过受光器件PD的电流量根据入射到受光器件PD的光的强度决定。在此,例如,与图2B的时序图同样,考虑到入射到受光器件PD的光的强度为第一强度的情况及第二强度的情况。在第一强度的光比第二强度的光强时,电容器CV1的第二端子(节点N1)中的单位时间的电位的变化量与第二强度的光入射到受光器件的情况相比第一强度的光入射到受光器件的情况更大。
在本工作例子中,作为一个例子,在第一强度的光入射到受光器件PD时,节点N1的电位从VCATH变为VCATH-VPDS(以实线示出图3B的节点N1的电位变化),在第二强度的光入射到受光器件PD时,节点N1的电位从VCATH变为VCATH-VPDW(以粗虚线示出图3B的节点N1的电位变化)。注意,VPDS及VPDW满足VPDS<VPDW<0的关系式,可以为根据入射到受光器件PD的光的强度决定的电压。
图3B所示的节点N1的电位的变化为一个例子,有时根据入射到受光器件PD的光的强度在时刻T14的节点N1的电位成为VCATH-VPDS及VCATH-VPDW以外的值。
在时刻T13至时刻T14的期间,由于电容器CV1的第一端子(节点N2)成为浮动状态,所以通过根据电容器CV1的电容耦合电容器CV1的第二端子(节点N1)的电位上升,电容器CV1的第一端子(节点N2)的电位也上升。电容器CV1的第一端子(节点N2)的电位的变化量成为电容器CV1的第二端子(节点N1)的电位的变化量乘以根据电容器CV1的第一端子(节点N2)的周边结构决定的电容耦合系数的电位。该电容耦合系数例如根据电容器CV1的静电电容的值、晶体管M2的栅极电容、寄生电容等算出。与图2B的时序图同样,在电容器CV1的电容耦合系数为p时,电容器CV1的第一端子(节点N2)的电位在第一强度的光入射到受光器件PD时从VLVSH变为VLVSH-pVPDS(以实线示出图3B的节点N2的电位变化),在第二强度的光入射到受光器件PD时从VLVSH变为VLVSH-pVPDW(以粗虚线示出图3B的节点N2的电位变化)。
[时刻T14至时刻T15]
在时刻T14,与图2B的时序图的时刻T04同样,布线TX被输入低电平电位(VLow3)。
晶体管M5的开关工作参照图2B的时序图的时刻T04至时刻T05的期间的工作例子。具体而言,在时刻T14,晶体管M5成为关闭状态。
由此,由于在时刻T13至时刻T14的期间的工作进行的流过受光器件PD的阳极-阴极间的电流的电容器CV1的第二端子(节点N1)的负电荷的储存(电位降低)结束。
[时刻T15至时刻T16]
在时刻T15至时刻T16的期间,与图2B的时序图的时刻T05至时刻T06的期间同样,布线SE被输入高电平电位(VHigh4)。
晶体管M1的开关工作参照图2B的时序图的时刻T05至时刻T06的期间的工作例子。具体而言,在时刻T15至时刻T16的期间晶体管M1成为开启状态。
在时刻T13至时刻T14的期间,在第一强度的光入射到受光器件PD时,在时刻T15至时刻T16的期间,晶体管M2的栅极被施加VLVSH+pVPDS,晶体管M2的第二端子从布线VDE被施加电位VDD。此外,由于晶体管M1成为开启状态,所以晶体管M2的第一端子被施加预充电至布线OL的VPRE
此时,晶体管M2的栅极-源极间电压成为VLVSH+pVPDS-VPRE,晶体管M2的源极-漏极间流过对应于栅极-源极间电压VLVSH+pVPDS-VPRE的电流。此时,由于布线OL处于浮动状态,所以随时间布线OL的电位上升。因此,通过电流流过晶体管M2的源极-漏极间,晶体管M2的栅极-源极间电压降低,在理想上在晶体管M2的栅极-源极间电压相等于晶体管M2的阈值电压时,晶体管M2成为关闭状态。此外,此时的布线OL的电位为VOUTS(以实线示出图3B的布线OL的电位变化)。
在时刻T13至时刻T14的期间,在第二强度的光入射到受光器件PD时,在时刻T15至时刻T16的期间,晶体管M2的栅极被施加VLVSH+pVPDW,晶体管M2的第二端子从布线VDE被施加电位VDD。此外,由于晶体管M1成为开启状态,所以晶体管M2的第一端子被施加预充电至布线OL的VPRE
此时,晶体管M2的栅极-源极间电压成为VLVSH+pVPDW-VPRE,晶体管M2的源极-漏极间流过对应于栅极-源极间电压VLVSH+pVPDW-VPRE的电流。此时,由于布线OL处于浮动状态,所以随时间布线OL的电位上升。因此,通过电流流过晶体管M2的源极-漏极间,晶体管M2的栅极-源极间电压降低,在理想上在晶体管M2的栅极-源极间电压相等于晶体管M2的阈值电压时,晶体管M2成为关闭状态。此外,此时的布线OL的电位为VOUTW(以粗虚线示出图3B的布线OL的电位变化)。
注意,在晶体管M2的栅极-源极间电压中,由于VLVSH+pVPDS-VPRE低于VLVSH+pVPDW-VPRE,所以VOUTS低于VOUTW
[时刻T16以后]
在时刻T16以后,与图2B的时序图的时刻T06以后同样,布线SE被输入低电平电位(VLow4)。
晶体管M1的开关工作参照图2B的时序图的时刻T06以后的工作例子。具体而言,在时刻T16以后晶体管M1成为关闭状态。
此时,通过读出布线OL的电位,可以在时刻T13至时刻T14的期间从电路PV取得由受光器件PD摄像的摄像数据。
本发明的一个方式的半导体装置可以适当地用于显示装置。如上所述,通过将图3A的电路AP用于显示装置等所包括的像素电路,可以使显示像素电路的电路PX所包括的发光器件的阴极及摄像像素电路的电路PV所包括的受光器件的阴极或阳极与供应共同恒电位的布线电连接。
注意,本发明的一个方式的半导体装置的工作不局限于图3B的时序图的工作例子,只要在解决课题的范围内就可以适当地改变。
例如,在图3B的时序图的时刻T12至时刻T13的期间,布线RS1、布线RS2及布线TX同时被输入高电平电位,但本发明的一个方式的半导体装置的工作也可以为在时刻T12至时刻T13的期间布线RS1、布线RS2及布线TX以任意顺序被输入高电平电位的工作。具体而言,例如,也可以在布线RS1被输入高电平电位之后布线RS2被输入高电平电位,然后布线TX也可以被输入高电平电位。或者,例如,也可以在布线RS1被输入高电平电位之后布线TX被输入高电平电位,然后布线RS2也可以被输入高电平电位。或者,例如,也可以在布线TX被输入高电平电位之后布线RS1被输入高电平电位,然后布线RS2也可以被输入高电平电位。或者,例如,也可以在布线TX被输入高电平电位之后布线RS2被输入高电平电位,然后布线RS1也可以被输入高电平电位。
或者,例如,在本发明的一个方式的半导体装置的工作中,在时刻T12至时刻T13的期间,也可以选自布线RS1、布线RS2和布线TX中的两个布线同时被输入高电平电位而此前或此后剩下的布线被输入高电平电位。具体而言,例如,也可以在布线TX被输入高电平电位之后布线RS1及布线RS2被输入高电平电位。
注意,在上述中,说明图3B的时序图的时刻T12至时刻T13的期间的工作改变例子,但在图3B的时序图的时刻T12至时刻T13的期间以外的期间也可以改变工作。
<具体例子3>
本发明的一个方式的半导体装置不局限于图2A、图3A等所示的电路结构。本发明的一个方式的半导体装置的结构只要在解决课题的范围内就可以适当地改变。
图4A所示的电路AP是图2A的电路AP的改变例子,图4A所示的电路AP与图2A的电路AP的不同之处在于晶体管M3的栅极与晶体管M4的栅极电连接。此外,图4A的电路AP与图2A的电路AP的不同之处还在于晶体管M3及晶体管M4的各栅极与布线RS电连接。
作为一个例子,图4A的电路AP所示的布线RS与图1A的电路AP中说明的布线RS1或布线RS2同样被用作发送使由受光器件摄像的摄像数据复位的触发信号的布线。此外,作为一个例子,该触发信号可以为图2A的电路AP中说明的布线RS2所供应的高电平电位(VHigh2)或布线RS1所供应的低电平电位(VLow1)。
在图2A的电路PV及图3A的电路PV的每一个中,施加到晶体管M3及晶体管M4中的源极、漏极及栅极的电压的范围不同。因此,如图4A那样在采用晶体管M3的栅极与晶体管M4的栅极电连接的结构的情况下驱动电路PV时,有时晶体管M3及晶体管M4的每一个的栅极-源极间电压及栅极-漏极间电压高于图2A的电路PV及图3A的电路PV。因此,在采用图4A的电路AP的电路结构稳定驱动电路PV时,晶体管M3及晶体管M4优选都为即使栅极-源极间电压及栅极-漏极间电压高也能够驱动的晶体管。也就是说,晶体管M3及晶体管M4都优选对电压具有高耐压性。
由于图4A的电路AP的布线比图2A的电路AP及图3A的电路AP少一个,所以可以使其面积比图2A的电路AP及图3A的电路AP小。此外,通过将图4A的电路AP用于显示装置的显示区域所包括的像素电路,可以使显示区域所引导的布线个数比图2A的电路AP及图3A的电路AP少。此外,由于在显示区域中相当于减少的布线的面积有剩余,可以设置相当于剩余面积的图4A的电路AP,由此可以增大显示区域的像素密度。另外,由于布线个数少,有时可以使图4A的电路AP受到寄生电容的影响比图2A的电路AP及图3A的电路AP少。
图4B所示的电路AP是图2A的电路AP的改变例子,图4B所示的电路AP与图2A的电路AP的不同之处在于发光器件ED的阳极与布线CT电连接,发光器件ED的阴极与电路PX所包括的电路元件电连接。
此时,布线CT优选为了使发光器件ED发光被输入高电平电位。此外,此时,布线VR1所供应的恒电位优选相等于布线CT所供应的高电平电位。此外,布线VR2所供应的恒电位优选为相等于布线VDE所供应的恒电位的电位、低于布线VDE所供应的恒电位的电位等。
由图4B的电路AP所包括的电路PV进行摄像时的工作例如参照图2B的时序图的工作。
在图4B的电路AP中,电路PV所包括的受光器件PD的阳极和阴极的电连接对象也可以互相调换(未图示)。此时,由电路PV进行摄像时的工作例如参照图3B的时序图的工作。
图4C所示的电路AP是图2A的电路AP的改变例子,图4C所示的电路AP与图2A的电路AP的不同之处在于发光器件ED的阴极与布线CT之间通过开关SW电连接。具体而言,发光器件ED的阴极与开关SW的第一端子电连接,开关SW的第二端子与布线CT电连接。
发光器件ED的阴极与开关SW的第一端子的电连接也可以为直接连接。此外,开关SW的第二端子与布线CT的电连接也可以为直接连接。
作为开关SW例如可以使用模拟开关或晶体管等电开关等。此外,在作为开关SW例如使用晶体管时,该晶体管可以为与晶体管Tr1或晶体管M1至晶体管M5同样的结构的晶体管。此外,除了电开关以外也可以使用机械开关。
如图4C所示,通过在发光器件ED的阴极与布线CT之间设置开关SW,可以使发光器件ED的阴极与布线CT之间处于导通状态或非导通状态。例如,在发光器件ED发光时,通过使开关SW处于开启状态,电流在发光器件ED的阴极与布线CT之间流过。此外,例如在发光器件ED不发光时,通过使开关SW处于关闭状态,可以停止发光器件ED的阴极与布线CT之间流过的电流。由此,在发光器件ED不发光时,通过使开关SW处于关闭状态,可以防止电流从发光器件ED的阴极流过布线CT而发光器件ED误发光。
在图4C的电路AP中,电路PX所包括的发光器件的阳极和阴极的电连接对象也可以互相调换(未图示)。此外,电路PV所包括的受光器件的阳极和阴极的电连接对象也可以互相调换(未图示)。
<具体例子4>
图5A是示出在图2A的电路AP中作为显示像素电路的电路PX的具体电路结构的一个例子的电路图。作为一个例子,图5A的电路AP所包括的电路PX包括晶体管Tr1、晶体管Tr2、电容器CX1及发光器件ED。
晶体管Tr1及晶体管Tr2例如可以使用可用于晶体管M1至晶体管M5的晶体管。
晶体管Tr1的第一端子与布线SL电连接,晶体管Tr1的第二端子与电容器CX1的第一端子及晶体管Tr2的栅极电连接,晶体管Tr1的栅极与布线GL电连接。
晶体管Tr2的第一端子与电容器CX1的第二端子及布线VA电连接,晶体管Tr2的第二端子与发光器件ED的阳极电连接。
布线VA例如被用作供应恒电位的布线。该恒电位例如优选为高于供应到布线CT的VCATH的电位。
通过电路PX中的电容器CX1的第一端子被写入对应于图像数据的电位,发光器件ED发光。具体而言,例如,通过电容器CX1的第一端子被写入对应于图像数据的电位,决定晶体管Tr2的源极-漏极间流过的电流量,该电流流过发光器件ED的阳极-阴极间。此外,发光器件ED所发射的光的亮度与电流量成正比。也就是说,根据对应于写入到电容器CX1的第一端子的图像数据的电位决定发光器件ED所发射的光的亮度。
向电路PX的电容器CX1的第一端子的图像数据的写入例如以如下方法进行即可:布线GL被供应高电平电位且使晶体管Tr1处于开启状态,然后从布线SL通过晶体管Tr1向电容器CX1的第一端子发送所希望的图像数据信号(供应对应于图像数据的电位即可)。此外,在向电路PX的电容器CX1的第一端子写入图像数据之后向布线GL供应低电平电位而使晶体管Tr1处于关闭状态即可。
在图2A的电路AP中,作为显示像素电路的电路PX也可以使用图5B所示的电路PX。图5B所示的电路PX是图5A的电路PX的改变例子,图5B所示的电路PX与图5A的电路PX的不同之处在于发光器件ED的阴极通过晶体管Tr2的源极-漏极间与布线CT电连接。
图5B的电路PX包括晶体管Tr1及晶体管Tr2。此外,图5B的电路PX不包括电容器CX1而包括电容器CX4。
晶体管Tr1的第一端子与布线SL电连接,晶体管Tr1的第二端子与电容器CX4的第一端子及晶体管Tr2的栅极电连接,晶体管Tr1的栅极与布线GL电连接。发光器件ED的阳极与布线VA电连接,发光器件ED的阴极与晶体管Tr2的第一端子电连接。晶体管Tr2的第二端子与电容器CX4的第二端子及布线CT电连接。
图5B的电路PX的工作参照图5A的电路PX的工作的说明。
在图2A的电路AP中,显示像素电路的电路PX也可以使用图5C所示的电路PX。作为一个例子,图5C所示的电路PX为能够进行Duty驱动的显示像素电路的结构例子。图5C的电路PX为图5A所示的电路PX的改变例子,图5C的电路PX与图5A所示的电路PX的不同之处在于:包括晶体管Tr3、晶体管Tr4及电容器CX2;以及不设置电容器CX1。
作为一个例子,晶体管Tr3及晶体管Tr4可以使用可用于晶体管M1至晶体管M5的晶体管。
电容器CX2的第一端子与晶体管Tr1的第二端子、晶体管Tr2的栅极及晶体管Tr4的第一端子电连接。电容器CX2的第二端子与晶体管Tr2的第二端子、晶体管Tr3的第一端子及发光器件ED的阳极电连接。晶体管Tr3的第二端子与晶体管Tr4的第二端子及布线VC电连接。
在图5C中,晶体管Tr1的栅极不与布线GL电连接而与布线GL1电连接。此外,晶体管Tr4的栅极与布线GL2电连接。另外,晶体管Tr3的栅极与布线GL3电连接。
作为一个例子,布线VC被用作供应恒电位的布线。该恒电位例如可以为接地电位。
在图5C的电路AP中,在电路PX被写入图像数据时,例如,布线GL1及布线GL3被供应高电平电位,布线GL2被供应低电平电位即可。由此,晶体管Tr1及晶体管Tr3成为开启状态,晶体管Tr4成为关闭状态。然后,从布线SL向电容器CX2的第一端子发送所希望的图像数据信号即可(供应对应于图像数据的电位即可)。此外,此时,从布线VC例如向电容器CX2的第二端子供应接地电位。此外,在向电路PX的电容器CX2的第一端子写入图像数据之后,布线GL1及布线GL3被供应低电平电位,使晶体管Tr1及晶体管Tr3处于关闭状态即可。
在图5C的电路AP中,在电路PX被写入黑显示的图像数据时,例如,布线GL2及布线GL3被供应高电平电位,布线GL1被供应低电平电位即可。由此,晶体管Tr3及晶体管Tr4处于开启状态,晶体管Tr1处于关闭状态。因此,从布线VC向电容器CX2的第一端子及电容器CX2的第二端子供应接地电位。也就是说,由于晶体管Tr2的栅极-源极间电压为0V,所以在晶体管Tr2的阈值电压为适当值时,电流不流过发光器件ED,而电路PX进行黑显示。此外,在向电路PX的电容器CX2的第一端子写入接地电位之后,布线GL2及布线GL3被供应低电平电位,使晶体管Tr3及晶体管Tr4处于关闭状态即可。
在图2A的电路AP中,作为显示像素电路的电路PX也可以使用图6所示的电路PX。作为一个例子,图6所示的电路PX是能够校正晶体管Tr2的阈值电压的显示像素电路的结构例子。图6的电路PX是图5A所示的电路PX的改变例子,图6的电路PX与图5A所示的电路PX的不同之处在于:包括晶体管Tr3、晶体管Tr5、晶体管Tr6、电容器CX2及电容器CX3;以及不设置电容器CX1。
作为一个例子,晶体管Tr5及晶体管Tr6可以使用可用于晶体管M1至晶体管M5的晶体管。
电容器CX2的第一端子与晶体管Tr1的第二端子及晶体管Tr2的栅极电连接。电容器CX2的第二端子与晶体管Tr2的第二端子、晶体管Tr3的第一端子、晶体管Tr5的第一端子及电容器CX3的第一端子电连接。晶体管Tr3的第二端子与布线VC电连接。电容器CX3的第二端子与晶体管Tr2的背栅极及晶体管Tr6的第一端子电连接,晶体管Tr6的第二端子与布线VB电连接。晶体管Tr5的第二端子与发光器件ED的阳极电连接。
在图6中,晶体管Tr1的栅极不与布线GL电连接而与布线GL1电连接。此外,晶体管Tr6的栅极与布线GL2电连接。另外,晶体管Tr3的栅极与布线GL3电连接。此外,晶体管Tr5的栅极与布线GL4电连接。
作为一个例子,布线VB被用作供应恒压的布线。尤其是,图6中的布线VB所供应的恒压为VBG
作为一个例子,布线VC被用作供应恒压的布线。尤其是,图6中的布线VC所供应的恒压为VCST。此外,VCST低于VBG
在图6的电路AP中,在校正电路PX的晶体管Tr2的阈值电压时,例如,首先布线GL1、布线GL2、布线GL3及布线GL4被供应高电平电位。由此,晶体管Tr1、晶体管Tr3、晶体管Tr5及晶体管Tr6成为开启状态。此时,从布线SL向电容器CX2的第一端子供应相等于布线VC所供应的恒压的VCST。此外,从布线VB向电容器CX3的第二端子的电位供应VBG。此外,由于电容器CX2的第二端子及电容器CX3的第一端子从布线VC被供应电位VCST,但晶体管Tr5处于开启状态,所以电容器CX2的第二端子及电容器CX3的第一端子的电位低于VCST的电位。
接着,布线GL4被供应低电平电位。由此,晶体管Tr5成为关闭状态。由于晶体管Tr3处于开启状态且晶体管Tr5处于关闭状态,所以电容器CX2的第二端子及电容器CX3的第一端子的电位上升至VCST。严格地说,由于晶体管Tr3位于布线VC与电容器CX2的第二端子及电容器CX3的第一端子之间,所以电容器CX2的第二端子及电容器CX3的第一端子的电位低于VCST而近于VCST。此时,电容器CX2的第一端子(晶体管Tr2的栅极)的电位及电容器CX2的第二端子及电容器CX3的第一端子(晶体管Tr2的第二端子)的电位都几乎为VCST,所以电容器CX2的一对端子间的电位几乎为0V。
接着,布线GL1及布线GL3被供应低电平电位。由此,晶体管Tr1及晶体管Tr3都成为关闭状态。通过晶体管Tr1成为关闭状态,在电容器CX2的第一端子(晶体管Tr2的栅极)中保持电位VCST
在此,通过电容器CX2的第二端子及电容器CX3的第一端子的电位VCST及布线VA的电位,晶体管Tr2的第一端子-第二端子间被施加高偏压。此时,晶体管Tr2成为开启状态,电流从晶体管Tr2的第一端子向第二端子的方向流过。由于晶体管Tr3及晶体管Tr5成为关闭状态,所以电容器CX2的第二端子及电容器CX3的第一端子(晶体管Tr2的第二端子)的电位被该电流升压。此外,电容器CX2的一对端子间的电压几乎为0V且晶体管Tr1处于关闭状态(电容器CX2的第一端子处于浮动状态),因此晶体管Tr2的栅极-源极电压由电容器CX2的第二端子及电容器CX3的第一端子(晶体管Tr2的第二端子)的电位的升压几乎为0V而不变。
电容器CX2的第二端子及电容器CX3的第一端子的电位直到晶体管Tr2成为关闭状态为止升压。晶体管Tr2的栅极-源极电压几乎为0V所以晶体管Tr2的阈值电压成为0V以上时或超过0V时,晶体管Tr2成为关闭状态。也就是说,晶体管Tr2的背栅极-源极间电压成为使晶体管Tr2的阈值电压成为0V的电压时,晶体管Tr2成为关闭状态。在使晶体管Tr2的阈值电压变为0V的晶体管Tr2的背栅极-源极间电压为VCRC时,电容器CX2的第二端子及电容器CX3的第一端子的电位成为VBG-VCRC
由于电容器CX2的第一端子处于浮动状态,所以通过电容器CX2的第二端子及电容器CX3的第一端子的电位从VCST升压至VBG-VCRC,同时也使电容器CX2的第一端子的电位升压。电容器CX2的第一端子中升压的电压根据电容器CX2的一对端子间的电容耦合系数决定。
接着,布线GL1及布线GL3被供应高电平电位且布线GL2被供应低电平电位。由此,晶体管Tr1成为开启状态且晶体管Tr6成为关闭状态。因此,电容器CX3的第二端子成为浮动状态,晶体管Tr2的背栅极的电位被电容器CX3的第二端子保持。由此,晶体管Tr2的阈值电压的校正结束。
通过对晶体管Tr2的阈值电压进行校正,可以抑制因晶体管Tr2的阈值电压的偏离导致的晶体管Tr2的源极-漏极间流过的电流的不均匀。由此,可以抑制该电流流过的发光器件ED发射的光的亮度的不均匀。
在电路PX中,在晶体管Tr2的阈值电压的校正结束之后,例如布线GL1及布线GL4被供应高电平电位,布线GL2及布线GL3被供应低电平电位。由此,晶体管Tr1及晶体管Tr5成为开启状态,晶体管Tr3及晶体管Tr6成为关闭状态。然后,从布线SL向电容器CX2的第一端子发送所希望的图像数据信号即可(供应对应于图像数据的电位即可)。此外,在电路PX的电容器CX2的第一端子被写入图像数据之后布线GL1被供应低电平电位,使晶体管Tr1处于关闭状态即可。
如上所述,图2A及图3A所示的电路AP所包括的电路PX可以使用图5A至图5C和图6中的任一个的电路AP所包括的电路PX。此外,图2A及图3A所示的电路AP所包括的电路PX也可以使用图5A至图5C及图6所示的电路PX以外的电路结构。
在本实施方式中说明的各电路结构可以互相适当地组合。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式2)
在本实施方式中,说明与在实施方式1中说明的半导体装置不同的本发明的一个方式的半导体装置。
<结构例子1>
图7是示出具备显示像素电路及摄像像素电路的显示装置的显示区域的一部分的方框图,也是本发明的一个方式的半导体装置的一个例子。此外,图7示出电路AP[i,j](在此的i为2以上的整数,j为2以上的整数)、电路AP[i+1,j]、电路AP[i,j+1]及电路AP[i+1,j+1]。此外,在图7中,以短虚线示出电路AP[i,j]、电路AP[i+1,j]、电路AP[i,j+1]及电路AP[i+1,j+1]。
电路AP[i,j]、电路AP[i+1,j]、电路AP[i,j+1]及电路AP[i+1,j+1]例如都包括电路PX_R、电路PX_G、电路PX_B及电路PV。电路PX_R、电路PX_G及电路PX_B被用作显示像素电路,电路PV被用作摄像像素电路。
电路PX_R、电路PX_G及电路PX_B参照在实施方式1中说明的电路PX的记载。此外,电路PV参照在实施方式1中说明的电路PV的记载。
作为一个例子,电路PX_R、电路PX_G及电路PX_B的各显示像素电路也可以包括发射不同颜色的光的发光器件。尤其是,电路PX_R、电路PX_G及电路PX_B所包括的各发光器件的发光颜色也可以为红(R)、绿(G)及蓝(B)这三种颜色。或者,电路PX_R、电路PX_G及电路PX_B所包括的各发光器件的发光颜色也可以为选自红色、绿色、蓝色、青色、品红色、黄色和白色中的三种颜色。或者,电路PX_R、电路PX_G及电路PX_B中的两个电路所包括的各发光器件的发光颜色同一,剩下一个电路所包括的发光器件的发光颜色也可以与上述两个电路的发光器件不同。或者,电路PX_R、电路PX_G及电路PX_B中所包括的各发光器件的发光颜色也可以为同一颜色。
如图7所示,电路AP[i,j]、电路AP[i+1,j]、电路AP[i,j+1]及电路AP[i+1,j+1]的各电路PV以包括在一个区域DM_V中的方式配置。具体而言,一个区域DM_V中四个电路PV以2行2列配置为矩阵状。
在图7中,四个电路PX_R以包括在一个区域DM_R中的方式配置,四个电路PX_G以包括在一个区域DM_G中的方式配置,四个电路PX_B以包括在一个区域DM_B中的方式配置。具体而言,如图8所示,一个区域DM_R中四个电路PX_R以2行2列的矩阵状配置,一个区域DM_G中四个电路PX_G以2行2列的矩阵状配置,一个区域DM_B中四个电路PX_B以2行2列的矩阵状配置。此外,图8是在图7所示的电路AP[i,j]、电路AP[i+1,j]、电路AP[i,j+1]及电路AP[i+1,j+1]的配置中右下示出电路AP[i+1,j+1]的电路PV且左上示出电路AP[i-1,j-1]的电路PX_G的电路的结构例子。因此,图8示出电路AP[i,j]的整体,并示出电路AP[i-1,j-1]、电路AP[i-1,j]、电路AP[i-1,j+1]、电路AP[i,j-1]、电路AP[i,j+1]、电路AP[i+1,j-1]、电路AP[i+1,j]及电路AP[i+1,j+1]的每一个的一部分。
在图7中,以长虚线示出区域DM_V、区域DM_R、区域DM_G及区域DM_B。
如图8所示,通过配置四个电路PX_R、四个电路PX_G、四个电路PX_B及四个电路PV,可以在一个电路AP中设置电路PX_R、电路PX_G、电路PX_B及电路PV。
在图8中,在区域DM_R配置为2行2列的矩阵状的电路PX_R所包括的发光器件例如可以使用光刻法等形成。具体而言,例如,区域DM_R的整体区域依次层叠形成发光器件的材料。该材料的叠层方法例如可以利用CVD(Chemical Vapor Deposition:化学气相沉积)法、溅射法、真空蒸镀法、旋涂法、喷涂法或丝网印刷法等沉积方法。然后,可以通过光刻法使层叠的材料分割成2行2列形成四个发光器件。通过采用这种制造方法,可以在区域DM_R所包括的四个电路PX_R的每一个制造发光器件。
在图8中,区域DM_G及区域DM_B与区域DM_R同样通过利用光刻法等可以使构成发光器件的材料的叠层体分割成2行2列的矩阵状,可以在每个区域形成四个发光器件。由此,可以在每个区域所包括的四个显示像素电路的每一个制造发光器件。
在图7及图8中,区域DM_V与区域DM_R同样可以利用光刻法等使构成受光器件的材料的叠层体分割成2行2列的矩阵状,可以在区域DM_V形成四个受光器件。由此,可以在区域DM_V所包括的作为摄像像素电路的四个电路PV的每一个制造受光器件。
图7及图8示出利用光刻法等在区域DM_R、区域DM_G及区域DM_B中形成2行2列的显示像素电路且在区域DM_V中形成2行2列的摄像像素电路的例子,所形成的显示像素电路及摄像像素电路也可以具有2行2列以外的矩阵状。例如,显示像素电路在区域DM_R、区域DM_G及区域DM_B中也可以形成为1行或多个行且1列或多个列的矩阵状。此外,同样地,摄像像素电路也可以在区域DM_V中形成为1行或多个行且1列或多个列的矩阵状。
图7所示的电路AP[i,j]、电路AP[i+1,j]、电路AP[i,j+1]及电路AP[i+1,j+1]的每一个可以与在实施方式1中说明的半导体装置同样地进行摄像(以后将该工作称为第一工作)。此外,在区域DM_V中,通过使四个电路PV彼此电连接,四个电路PV的每一个进行摄像的摄像数据可以合在一起,可以将合在一起的数据作为一个摄像数据输出(以后将该工作称为第二工作)。由于第二工作可以将四个电路PV的每一个摄像的摄像数据作为一个摄像数据输出,所以可以缩短摄像数据的读出所需的时间,因此可以缩短摄像至摄像数据的读出所需的时间。此外,由于在第二工作中摄像数据变大,电路PV所处理的电压也变高,所以有时可以使第二工作的电路PV的工作速度比第一工作快。此外,通过第二工作得到的摄像数据中的噪声成分与第一工作相比相对低。由此,通过构成图7所示的电路,可以增大图7的电路的S/N比。此外,由于在第二工作中例如四个电路PV的每一个将摄像数据合在一起,所以适合于如暗处那样的受光器件所产生的电流的量少的环境下的摄像。
在上述结构中,作为一个例子,区域DM_V包括四个电路PV进行说明,但本发明的一个方式的半导体装置中区域DM_V所包括的电路PV的个数也可以为两个、三个或五个以上。
在图7的电路AP[i,j]中,电路PX_R与布线SL_R[j]、布线GL[i]及布线CT[i]电连接,电路PX_G与布线SL_G[j]、布线GL[i]及布线CT[i]电连接,电路PX_B与布线SL_B[j]、布线GL[i]及布线CT[i]电连接。此外,电路PV与布线OL[j]、布线TX[i]、布线RS[i]、布线SE[i]及布线CT[i]电连接。
同样地,在图7的电路AP[i+1,j]中,电路PX_R与布线SL_R[j]、布线GL[i+1]及布线CT[i+1]电连接,电路PX_G与布线SL_G[j]、布线GL[i+1]及布线CT[i+1]电连接,电路PX_B与布线SL_B[j]、布线GL[i+1]及布线CT[i+1]电连接。此外,电路PV与布线OL[j]、布线TX[i+1]、布线RS[i+1]、布线SE[i+1]及布线CT[i+1]电连接。
同样地,在图7的电路AP[i,j+1]中,电路PX_R与布线SL_R[j+1]、布线GL[i]及布线CT[i]电连接,电路PX_G与布线SL_G[j+1]、布线GL[i]及布线CT[i]电连接,电路PX_B与布线SL_B[j+1]、布线GL[i]及布线CT[i]电连接。此外,电路PV与布线OL[j+1]、布线TX[i]、布线RS[i]、布线SE[i]及布线CT[i]电连接。
同样地,在图7的电路AP[i+1,j+1]中,电路PX_R与布线SL_R[j+1]、布线GL[i+1]及布线CT[i+1]电连接,电路PX_G与布线SL_G[j+1]、布线GL[i+1]及布线CT[i+1]电连接,电路PX_B与布线SL_B[j+1]、布线GL[i+1]及布线CT[i+1]电连接。另外,电路PV与布线OL[j+1]、布线TX[i+1]、布线RS[i+1]、布线SE[i+1]及布线CT[i+1]电连接。
此外,在图7及图8的区域DM_V中,四个电路PV彼此电连接。
在图8中,布线SL_G[j-1]与电路AP[i-1,j-1]的电路PX_G及电路AP[i,j-1]的电路PX_G电连接。此外,布线SL_B[j-1]与电路AP[i,j-1]的电路PX_B及电路AP[i+1,j-1]的电路PX_B电连接。另外,布线CT[i-1]与电路AP[i-1,j-1]的电路PX_G、电路AP[i-1,j]的电路PX_G及电路PX_R及电路AP[i-1,j+1]的电路PX_R电连接。此外,布线GL[i-1]与电路AP[i-1,j-1]的电路PX_G、电路AP[i-1,j]的电路PX_G及电路PX_R及电路AP[i-1,j+1]的电路PX_R电连接。
图7及图8所示的布线SL_R的每一个例如被用作向作为显示像素电路的电路PX_R发送图像数据信号的布线。此外,图7及图8所示的布线SL_G的每一个例如被用作向作为显示像素电路的电路PX_G发送图像数据信号的布线。此外,图7及图8所示的布线SL_B的每一个例如被用作向作为显示像素电路的电路PX_B发送图像数据信号的布线。此外,布线SL_R、布线SL_G及布线SL_B例如也可以都被用作供应恒电位或可变电位(有时称为脉冲电压)的布线。
图7及图8所示的布线GL的每一个例如被用作发送用来选择包括图像数据信号的供应对象的电路PX_R、电路PX_G、电路PX_B的行的选择信号的布线。或者,布线GL例如也可以被用作供应恒压的布线。
图7及图8所示的布线TX的每一个例如被用作发送电路PV所包括的受光器件进行摄像的触发信号的布线。或者,布线TX例如也可以为供应恒压的布线。
图7及图8所示的布线RS的每一个例如被用作发送删除电路PV所包括的受光器件进行摄像的摄像数据的触发信号的布线。此外,删除摄像数据的工作例如可以换称为用电路PV进行新的摄像的对应于电路PV所保持的摄像数据的电位的初始化工作。或者,布线RS例如也可以为供应恒压的布线。
图7及图8示出按包括电路PV的行延伸设置布线TX的例子,在每个行的布线TX所供应的触发信号的时序相等时,每个行的布线TX也可以总称为一个布线。具体而言,例如,在图7或图8中,也可以将布线TX[i]及布线TX[i+1]组合为一个布线。
尤其是,在显示区域中,通过将在包括电路PV的所有行延伸设置的布线TX的每一个组合为同一布线且将在包括电路PV的所有行延伸设置的布线RS的每一个组合为同一布线,可以在显示区域所包括的所有的电路PV同时删除或取得摄像数据。也就是说,通过上述结构可以利用全局快门方式进行摄像。此外,在图7及图8所示的显示区域中,通过向在包括电路PV的所有行上延伸设置的多个布线TX的每一个和多个布线RS的每一个中的一个或另一个依次发送触发信号,可以利用卷帘快门方式进行拍摄。
图7及图8示出按包括电路PV的行延伸设置布线RS的例子,但是在每个行的布线RS所供应的触发信号的时序相同时,也可以将每个行的布线RS组合为一个布线。具体而言,例如,在图7或图8中,也可以将布线RS[i]及布线RS[i+1]组合为一个布线。
图7及图8所示的布线SE的每一个例如被用作发送读出电路PV所包括的受光器件进行摄像的摄像数据的触发信号的布线。或者,布线SE例如也可以为供应恒电位的布线。
图7及图8所示的布线OL的每一个例如被用作发送由电路PV所包括的受光器件进行摄像的摄像数据作为信号的布线。或者,布线OL例如也可以被用作供应恒电位或可变电位(有时称为脉冲电压)的布线。
图7及图8所示的布线CT的每一个例如被用作向电路PX_R、电路PX_G、电路PX_B及电路PV供应恒电位的布线。此外,作为一个例子,布线CT与电路PX所包括的发光器件的端子电连接并与电路PV所包括的受光器件的端子电连接。此时,该恒电位例如优选为接地电位或负电位。或者,布线CT例如也可以为供应可变电位(有时称为脉冲电压)的布线。
图7及图8示出按行延伸设置布线CT的例子,但是在每个行的布线CT所供应的恒电位相等时,也可以将每个行的布线CT组合为一个布线。具体而言,例如,在图7中,也可以将布线CT[i]及布线CT[i+1]组合为一个布线。此外,例如,在图8中,也可以将布线CT[i-1]、布线CT[i]及布线CT[i+1]组合为一个布线。
此外,图7及图8示出各种布线,布线SL_R、布线SL_G、布线SL_B、布线GL、布线TX、布线RS、布线SE、布线OL及布线CT以外的布线也可以与电路PX_R、电路PX_G、电路PX_B和电路PV中的至少一个电连接。例如,虽然图7未图示,但是供应用来驱动选自电路PX_R、电路PX_G、电路PX_B和电路PV中的一个以上的电源电压的布线也可以与电路AP电连接。
图7及图8所示的各种布线中的至少一个也可以不是一个而是多个。例如,图7及图8所示的布线GL的每一个也可以不是一个而是多个。此外,例如,图7及图8所示的布线RS的每一个也可以不是一个而是多个。此外,例如,图7及图8所示的布线TX的每一个也可以不是一个而是多个。
<具体例子1>
图9示出可用于图7及图8的区域DM_V所包括的四个电路PV的电路的结构例子。注意,图9的区域DM_V中示出电路AP[i,j]、电路AP[i+1,j]、电路AP[i,j+1]及电路AP[i+1,j+1]的每一个所包括的电路PV。
在图9所示的区域DM_V中,图7及图8所示的区域DM_V所包括的四个电路PV的每一个为电路PV1、电路PV2、电路PV3及电路PV4。例如,电路PV1相当于电路AP[i,j]所包括的电路PV,电路PV2相当于电路AP[i,j+1]所包括的电路PV,电路PV3相当于电路AP[i+1,j]所包括的电路PV,电路PV4相当于电路AP[i+1,j+1]所包括的电路PV。
电路PV1包括晶体管M1至晶体管M6、电容器CV1及受光器件PD。
电路PV2至电路PV4都包括晶体管M1至晶体管M5及晶体管M7、电容器CV1及受光器件PD。
作为上述晶体管M1至晶体管M7,例如可以使用可用于在实施方式1中说明的晶体管Tr1、晶体管Tr2、晶体管Tr5、晶体管Tr6或晶体管M1至晶体管M5的晶体管。
在电路PV1中,例如,晶体管M1的第一端子与布线OL[j]电连接,晶体管M1的栅极与布线SE[i]电连接,晶体管M1的第二端子与晶体管M2的第一端子电连接。晶体管M2的第二端子与布线VDE电连接,晶体管M2的栅极与晶体管M3的第一端子及电容器CV1的第一端子电连接。晶体管M3的第二端子与布线VR2电连接,晶体管M3的栅极与布线RS2[i]电连接。电容器CV1的第二端子与晶体管M4的第一端子、晶体管M5的第一端子及晶体管M6的第一端子电连接。晶体管M4的第二端子与布线VR1电连接,晶体管M4的栅极与布线RS1[i]电连接。晶体管M5的第二端子与晶体管M6的第二端子及受光器件PD的阳极电连接,晶体管M5的栅极与布线TX1[i]电连接,晶体管M6的栅极与布线TX2[i]电连接。此外,受光器件PD的阴极与布线CT[i]电连接。
在电路PV2中,例如,晶体管M1的第一端子与布线OL[j+1]电连接,晶体管M1的栅极与布线SE[i]电连接,晶体管M1的第二端子与晶体管M2的第一端子电连接。晶体管M2的第二端子与布线VDE电连接,晶体管M2的栅极与晶体管M3的第一端子及电容器CV1的第一端子电连接。晶体管M3的第二端子与布线VR2电连接,晶体管M3的栅极与布线RS2[i]电连接。电容器CV1的第二端子与晶体管M4的第一端子及晶体管M5的第一端子电连接。晶体管M4的第二端子与布线VR1电连接,晶体管M4的栅极与布线RS1[i]电连接。晶体管M5的第二端子与晶体管M7的第一端子及受光器件PD的阳极电连接,晶体管M5的栅极与布线TX1[i]电连接,晶体管M7的栅极与布线TX2[i]电连接。此外,受光器件PD的阴极与布线CT[i]电连接。
在电路PV3中,例如,晶体管M1的第一端子与布线OL[j]电连接,晶体管M1的栅极与布线SE[i+1]电连接,晶体管M1的第二端子与晶体管M2的第一端子电连接。晶体管M2的第二端子与布线VDE电连接,晶体管M2的栅极与晶体管M3的第一端子及电容器CV1的第一端子电连接。晶体管M3的第二端子与布线VR2电连接,晶体管M3的栅极与布线RS2[i+1]电连接。电容器CV1的第二端子与晶体管M4的第一端子及晶体管M5的第一端子电连接。晶体管M4的第二端子与布线VR1电连接,晶体管M4的栅极与布线RS1[i+1]电连接。晶体管M5的第二端子与晶体管M7的第一端子及受光器件PD的阳极电连接,晶体管M5的栅极与布线TX1[i+1]电连接,晶体管M7的栅极与布线TX2[i+1]电连接。此外,受光器件PD的阴极与布线CT[i+1]电连接。
在电路PV4中,例如,晶体管M1的第一端子与布线OL[j+1]电连接,晶体管M1的栅极与布线SE[i+1]电连接,晶体管M1的第二端子与晶体管M2的第一端子电连接。晶体管M2的第二端子与布线VDE电连接,晶体管M2的栅极与晶体管M3的第一端子及电容器CV1的第一端子电连接。晶体管M3的第二端子与布线VR2电连接,晶体管M3的栅极与布线RS2[i+1]电连接。电容器CV1的第二端子与晶体管M4的第一端子及晶体管M5的第一端子电连接。晶体管M4的第二端子与布线VR1电连接,晶体管M4的栅极与布线RS1[i+1]电连接。晶体管M5的第二端子与晶体管M7的第一端子及受光器件PD的阳极电连接,晶体管M5的栅极与布线TX1[i+1]电连接,晶体管M7的栅极与布线TX2[i+1]电连接。此外,受光器件PD的阴极与布线CT[i+1]电连接。
电路PV2的晶体管M7的第二端子与电路PV3的晶体管M7的第二端子及电路PV4的晶体管M7的第二端子电连接。
此外,在本说明书等中,在电路PV1至电路PV4的每一个中,将晶体管M2的栅极、晶体管M3的栅极及电容器CV1的第一端子的电连接点称为节点N2。此外,在电路PV1中,将电容器CV1的第二端子、晶体管M4的第一端子、晶体管M5的第一端子及晶体管M6的第一端子的电连接点称为节点N1。此外,同样地,在电路PV2至电路PV4中,将电容器CV1的第二端子、晶体管M4的第一端子及晶体管M5的第一端子的电连接点称为节点N1。
布线VR1、布线VR2及布线VDE的每一个参照实施方式1中说明的布线VR1、布线VR2及布线VDE的记载。
图9所示的布线TX1[i]及布线TX2[i]的每一个相当于图7及图8所示的布线TX[i]。此外,同样地,图9所示的布线TX1[i+1]及布线TX2[i+1]的每一个相当于图7及图8所示的布线TX[i+1]。
图9所示的布线RS1[i]及布线RS2[i]的每一个相当于图7及图8所示的布线RS[i]。此外,同样地,图9所示的布线RS1[i+1]及布线RS2[i+1]的每一个相当于图7及图8所示的布线RS[i+1]。
也可以将图9所示的布线TX1[i]及布线TX1[i+1]组合为同一布线,将布线TX2[i]及布线TX2[i+1]组合为同一布线,将布线RS1[i]及布线RS1[i+1]组合为同一布线,将布线RS2[i]及布线RS2[i+1]组合为同一布线,将布线CT[i]及布线CT[i+1]组合为同一布线。
具体而言,例如,在图9所示的区域DM_V延伸设置的布线的结构也可以改为在图11所示的区域DM_V延伸设置的布线的结构。在图11中,将图9的布线TX1[i]及布线TX1[i+1]组合为布线TX1(i,i+1),将图9的布线TX2[i]及布线TX2[i+1]组合为布线TX2(i,i+1),将图9的布线RS1[i]及布线RS1[i+1]组合为布线RS1(i,i+1),将图9的布线RS2[i]及布线RS2[i+1]组合为布线RS2(i,i+1),将图9的布线CT[i]及布线CT[i+1]组合为布线CT(i,i+1)。
图7及图8所示的区域DM_V所包括的四个电路PV优选为接收同一颜色的光的摄像像素电路。例如,作为区域DM_V所包括的四个电路PV能够接收的光的颜色,例如也可以为选自红色(R)、绿色(G)、蓝色(B)、青色、品红色、黄色和白色中的一种颜色。
在显示装置所包括的显示区域包括多个区域DM_V时,区域DM_V的四个电路PV能够接收的光的颜色也可以按每个区域DM_V不同。以下说明其具体例子。
图10所示的方框图是包括接收彼此不同的颜色的光的四个摄像像素电路的电路PV_Y、电路PV_R、电路PV_G及电路PV_B的显示区域的结构例子。具体而言,图10的显示区域具有包括四个电路PV_Y的区域DM_V、包括四个电路PV_R的区域DM_V、包括四个电路PV_G的区域DM_V及包括四个电路PV_B的区域DM_V。例如,电路PV_Y可以为接收黄色光的摄像像素电路,电路PV_R可以为接收红色光的摄像像素电路,电路PV_G可以为接收绿色光的摄像像素电路,电路PV_B可以为接收蓝色光的摄像像素电路。
图10所示的每一个的区域DM_V所包括的四个摄像像素电路相当于图9或图11的区域DM_V所包括的电路PV1至电路PV4的四个。
在着眼于位于第k行(k为1以上的整数)及第k+1行的多个区域DM_V时,从左侧并列配置两个电路PV_Y、两个电路PV_R。此外,在着眼于位于第k+2行及第k+3行的多个区域DM_V时,从左侧并列配置两个电路PV_B、两个电路PV_G。此外,在着眼于位于第h列(h为1以上的整数)及第h+1列的区域DM_V所包括的电路时,从上并列配置两个电路PV_Y、两个电路PV_B。另外,在着眼于位于第h+2列及第h+3列的区域DM_V所包括的电路时,从上并列配置两个电路PV_R、两个电路PV_G。
在图10的显示区域中,在位于第k行及第k+1行的多个区域DM_V中,摄像像素电路也可以反复并列配置两个电路PV_Y、两个电路PV_R、两个电路PV_Y、两个电路PV_R。此外,在位于第k+2行及第k+3行的多个区域DM_V中,摄像像素电路也可以反复并列配置两个电路PV_B、两个电路PV_G、两个电路PV_B、两个电路PV_G。此外,在位于第h列及第h+1列的多个区域DM_V中,摄像像素电路也可以反复并列配置两个电路PV_Y、两个电路PV_B、两个电路PV_Y、两个电路PV_B。此外,在位于第h+2列及第h+3列的多个区域DM_V中,摄像像素电路也可以反复并列配置两个电路PV_R、两个电路PV_G、两个电路PV_R、两个电路PV_G。
在图10所示的电路结构中,具有接收四种颜色的光的结构,但也可以具有接收三种颜色以下或五种颜色以上的光的结构。此时,接收的光的颜色也可以为选自红色(R)、绿色(G)、蓝色(B)、青色、品红色、黄色和白色中的三种颜色以下或五种颜色以上的颜色。
<<工作例子1>>
接着,说明图11的区域DM_V所包括的电路PV1至电路PV4的第一工作例子。
图12是示出图11的区域DM_V所包括的电路PV1至电路PV4的第一工作例子的时序图。作为一个例子,图12的时序图示出时刻T21至时刻T29的期间及其附近的布线RS1(i,i+1)、布线RS2(i,i+1)、布线TX1(i,i+1)、布线TX2(i,i+1)、布线SE[i]、布线SE[i+1]、电路PV1的节点N1及节点N2(在图12中,记载为N1(PV1)、N2(PV1))、电路PV2的节点N1及节点N2(在图12中,记载为N1(PV2)、N2(PV2))、电路PV3的节点N1及节点N2(在图12中,记载为N1(PV3)、N2(PV3))、电路PV4的节点N1及节点N2(在图12中,记载为N1(PV4)、N2(PV4))、布线OL[j]及布线OL[j+1]的每一个的电位变动。
在本工作例子中,布线RS1(i,i+1)所供应的高电平电位为VHigh1,布线RS1(i,i+1)所供应的低电平电位为VLow1。此外,布线RS2(i,i+1)所供应的高电平电位为VHigh2,布线RS2(i,i+1)所供应的低电平电位为VLow2。此外,布线TX1(i,i+1)所供应的高电平电位为VHigh3,布线TX1(i,i+1)所供应的低电平电位为VLow3。此外,布线TX2(i,i+1)所供应的高电平电位为VHigh5,布线TX1(i,i+1)所供应的低电平电位为VLow5。此外,布线SE[i]所供应的高电平电位为VHigh4,布线SE[i]所供应的低电平电位为VLow4。此外,布线SE[i+1]所供应的高电平电位为VHigh6,布线SE[i+1]所供应的低电平电位为VLow6
在本工作例子中,布线VR1所供应的恒电位为VCATH,布线VR2所供应的恒电位为VLVSH。此外,布线VDE所供应的恒电位为VDD。此外,布线CT所供应的恒电位为相等于布线VR1所供应的恒电位的VCATH
在时刻T21之前,作为一个例子,布线OL[j]及布线OL[j+1]预充电至VPRE。此外,布线OL[j]及布线OL[j+1]预充电至VPRE的时序不是时刻T21之前而是时刻T21至时刻T25的期间即可。
在本工作例子中,VLVSH高于VCATH。此外,VLVSH及VPRE也可以为彼此相等的电位。另外,VDD高于VCATH、VLVSH及VPRE
VHigh4及VPRE各自设定为VHigh4和VPRE之差高于晶体管M4的阈值电压的电位,VLow4及VPRE各自设定为VLow4和VPRE之差为晶体管M4的阈值电压以下的电位。
VHigh6也可以相等于VHigh4。另外,VLow6也可以相等于VLow4
VHigh1及VCATH各自设定为VHigh1和VCATH之差高于晶体管M4的阈值电压的电位,VLow1及VCATH各自设定为VLow1和VCATH之差为晶体管M4的阈值电压以下的电位。VHigh2及VLVSH各自设定为VHigh2和VLVSH之差高于晶体管M3的阈值电压的电位,VLow2及VLVSH各自设定为VLow2和VLVSH之差为晶体管M3的阈值电压以下的电位。此外,VHigh3及VCATH各自设定为VHigh3和VCATH之差高于晶体管M5的阈值电压的电位,VLow3及VCATH各自设定为VLow3和VCATH之差为晶体管M5的阈值电压以下的电位。
VHigh5及VCATH各自设定为VHigh5和VCATH之差高于晶体管M6及晶体管M7的各阈值电压的电位,VLow5及VCATH各自设定为VLow5和VCATH之差为晶体管M6及晶体管M7的各阈值电压以下的电位。
如上所述,在晶体管M4至晶体管M7的各阈值电压几乎相等时,VHigh1、VHigh3及VHigh5也可以为彼此相等的电位,VLow1、VLow3及VLow5也可以为彼此相等的电位。
[时刻T21至时刻T22]
在时刻T21至时刻T22的期间,布线TX1(i,i+1)被输入低电平电位(VLow3),布线TX2(i,i+1)被输入低电平电位(VLow5),布线RS1(i,i+1)被输入低电平电位(VLow1),布线RS2(i,i+1)被输入低电平电位(VLow2),布线SE[i]被输入低电平电位(VLow4),布线SE[i+1]被输入低电平电位(VLow6)。
在时刻T21至时刻T22的期间,电路PV1的节点N1及节点N2的各电位为Vini11、Vini12,电路PV2的节点N1及节点N2的各电位为Vini21、Vini22,电路PV3的节点N1及节点N2的各电位为Vini31、Vini32,电路PV4的节点N1及节点N2的各电位为Vini41、Vini42。此外,作为一个例子,Vini11、Vini12、Vini21、Vini22、Vini31、Vini32、Vini41及Vini42的每一个为VCATH以上的电位。Vini11、Vini12、Vini21、Vini22、Vini31、Vini32、Vini41及Vini42的每一个例如在时刻T21之前的时刻可以为对应于由电路PV1至电路PV4的每一个摄像的摄像数据的电位。
在电路PV1至电路PV4的每一个中,晶体管M4的栅极从布线RS1被施加低电平电位(VLow1),晶体管M4的栅极-源极间电压成为VLow1-VCATH。由于VLow1-VCATH为晶体管M4的阈值电压以下,所以晶体管M4成为关闭状态。
在电路PV1至电路PV4的每一个中,晶体管M5的栅极从布线TX1(i,i+1)被施加低电平电位(VLow3)。此时,晶体管M5的栅极-源极间电压成为晶体管M5的阈值电压以下,晶体管M5成为关闭状态。
在电路PV1至电路PV4的每一个中,晶体管M3的栅极从布线RS2(i,i+1)被施加低电平电位(VLow2),晶体管M3的栅极-源极间电压成为VLow2-VLVSH。由于VLow2-VLVSH为晶体管M3的阈值电压以下,所以晶体管M3成为关闭状态。
在电路PV1及电路PV2的每一个中,晶体管M1的栅极从布线SE[i]被施加低电平电位(VLow4)。此时,晶体管M1的栅极-源极间电压为晶体管M1的阈值电压以下,晶体管M1成为关闭状态。
此外,同样地,在电路PV3及电路PV4的每一个中,晶体管M1的栅极从布线SE[i+1]被施加低电平电位(VLow6)。此时,晶体管M1的栅极-源极间电压为晶体管M1的阈值电压以下,晶体管M1成为关闭状态。
在电路PV1至电路PV4中,在时刻T21至时刻T22的期间晶体管M2的第一端子的电位低于VDD,晶体管M2的第一端子被用作源极。此外,根据晶体管M2的栅极-源极间电压晶体管M2成为开启状态,如上所述晶体管M1成为关闭状态,因此在电路PV1及电路PV3中,电流不从布线VDE通过晶体管M2及晶体管M1流过布线OL[j],在电路PV2及电路PV4中,电流不从布线VDE通过晶体管M2及晶体管M1流过布线OL[j+1]。
[时刻T22至时刻T23]
在时刻T22至时刻T23的期间,布线RS1(i,i+1)被输入高电平电位(VHigh1),布线RS2(i,i+1)被输入高电平电位(VHigh2)。此外,布线TX1(i,i+1)被输入高电平电位(VHigh3),布线TX2(i,i+1)被输入低电平电位(VLow5)。
此时,在电路PV1至电路PV4的每一个中,晶体管M4的栅极从布线RS1(i,i+1)被施加高电平电位(VHigh1),晶体管M4的栅极-源极间电压成为VHigh1-VCATH。由于VHigh1-VCATH大于晶体管M4的阈值电压,所以晶体管M4成为开启状态。由此,由于在布线VR1与晶体管M5的第一端子(电容器CV1的第二端子或节点N1)之间成为导通状态,所以晶体管M5的第一端子(电容器CV1的第二端子或节点N1)的电位成为VCATH。此外,在电路PV1中,晶体管M6的第一端子的电位也成为VCATH
在电路PV1至电路PV4的每一个中,晶体管M5的栅极从布线TX1(i,i+1)被施加高电平电位(VHigh3),晶体管M5的栅极-源极间电压成为VHigh3-VCATH。由于VHigh3-VCATH大于晶体管M5的阈值电压,所以晶体管M5成为开启状态。因此,在布线VR1与受光器件PD的阳极之间成为导通状态,所以受光器件PD的阳极的电位成为VCATH
在电路PV1中,晶体管M6的栅极从布线TX2(i,i+1)被施加低电平电位(VLow5),晶体管M6的第一端子(节点N1)及第二端子的各电位成为VCATH。由此,晶体管M6的栅极与第一端子之间的电压(栅极与第二端子之间的电压)成为VLow5-VCATH,晶体管M6成为关闭状态。
在电路PV2至电路PV4的每一个中,晶体管M7的栅极从布线TX2(i,i+1)被施加低电平电位(VLow5)。此外,由于晶体管M7的第一端子及第二端子(电路PV1的节点N1)的电位成为VCATH,所以晶体管M7的栅极与第一端子之间的电压(栅极与第二端子之间的电压)成为VLow5-VCATH,晶体管M7成为关闭状态。
此时,由于在电路PV1至电路PV4的每一个中受光器件PD的阳极-阴极间的电压成为0V,所以电流不流过受光器件PD的阳极-阴极间。
在电路PV1至电路PV4的每一个中,晶体管M3的栅极从布线RS2被施加高电平电位(VHigh2),晶体管M3的栅极-源极间电压成为VHigh2-VLVSH。由于VHigh2-VLVSH大于晶体管M3的阈值电压,所以晶体管M3成为开启状态。因此,由于在布线VR2与晶体管M2的栅极(电容器CV1的第一端子或节点N2)之间成为导通状态,所以晶体管M2的栅极(电容器CV1的第一端子或节点N2)的电位成为VLVSH
在时刻T22至时刻T23的期间,如上所述,在电路PV1至电路PV4中,晶体管M2的栅极被施加VLVSH,晶体管M2的第二端子从布线VDE被施加电位VDD。在此,与时刻T21至时刻T22的期间同样,晶体管M2的第一端子的电位低于VDD,晶体管M2的第一端子被用作源极。此外,根据晶体管M2的栅极-源极间电压晶体管M2成为开启状态,在时刻T22至时刻T23的期间晶体管M2优选成为关闭状态。此外,与时刻T21至时刻T22的期间同样,由于晶体管M1成为关闭状态,所以在电路PV1及电路PV3中电流不从布线VDE通过晶体管M2及晶体管M1流过布线OL[j],在电路PV2及电路PV4中,电流不从布线VDE通过晶体管M2及晶体管M1流过布线OL[j+1]。
[时刻T23至时刻T24]
在时刻T23至时刻T24的期间,布线RS1(i,i+1)被输入低电平电位(VLow1),布线RS2(i,i+1)被输入低电平电位(VLow2)。
在电路PV1至电路PV4的每一个中,晶体管M4的栅极从布线RS1(i,i+1)被施加低电平电位(VLow1),晶体管M4的栅极-源极间电压成为VLow1-VCATH。由于VLow1-VCATH成为晶体管M4的阈值电压以下,所以晶体管M4成为关闭状态。
在电路PV1至电路PV4的每一个中,晶体管M3的栅极从布线RS2(i,i+1)被施加低电平电位(VLow2),晶体管M3的栅极-源极间电压成为VLow2-VLVSH。由于VLow2-VLVSH为晶体管M3的阈值电压以下,所以晶体管M3成为关闭状态。此外,由此,电容器CV1的第一端子(节点N2)成为浮动状态。
电路PV1至电路PV4的各晶体管M5从时刻T23之前继续成为开启状态。
在此,在向电路PV1至电路PV4的各受光器件PD照射光时,电流从每个受光器件PD的阴极向阳极的方向流过。此外,由于晶体管M4成为关闭状态且晶体管M5成为开启状态,所以只在晶体管M5成为开启状态的期间该电流的正电荷流过节点N1,并储存在电容器CV1的第二端子中。在时刻T24晶体管M5成为关闭状态时,电容器CV1的第二端子(节点N1)的电位在时刻T23至时刻T24的期间继续上升。
在时刻T23至时刻T24的期间,根据流过受光器件PD的电流量决定储存在电容器CV1的第二端子(节点N1)中的正电荷的量,因此决定在电容器CV1的第二端子(节点N1)中的单位时间的电位的变化量。此外,流过受光器件PD的电流量根据入射到受光器件PD的光的强度决定。作为一个例子,在本工作例子中,在电路PV1至电路PV4的受光器件PD的每一个接收光时,电路PV1的节点N1的电位从VCATH变为VCATH+VPD1,电路PV2的节点N1的电位从VCATH变为VCATH+VPD2,电路PV3的节点N1的电位从VCATH变为VCATH+VPD3,电路PV4的节点N1的电位从VCATH变为VCATH+VPD4
在时刻T23至时刻T24的期间,由于电路PV1至电路PV4的各电容器CV1的第一端子(节点N2)成为浮动状态,所以通过电容器CV1的电容耦合电容器CV1的第二端子(节点N1)的电位上升,电容器CV1的第一端子(节点N2)的电位也上升。电容器CV1的第一端子(节点N2)的电位的变化量通过电容器CV1的第二端子(节点N1)的电位的变化量乘以根据电容器CV1的第一端子(节点N2)的周边结构决定的电容耦合系数的电位得到。该电容耦合系数例如根据电容器CV1的静电电容的值、晶体管M2的栅极电容及寄生电容算出。在此,在电路PV1至电路PV4的各电容器CV1的电容耦合系数为p的情况下,在电路PV1至电路PV4的受光器件PD的每一个接收光时,电路PV1的电容器CV1的第一端子(节点N2)的电位从VLVSH变为VLVSH+pVPD1,电路PV2的电容器CV1的第一端子(节点N2)的电位从VLVSH变为VLVSH+pVPD2,电路PV3的电容器CV1的第一端子(节点N2)的电位从VLVSH变为VLVSH+pVPD3,电路PV4的电容器CV1的第一端子(节点N2)的电位从VLVSH变为VLVSH+pVPD4
[时刻T24至时刻T25]
在时刻T24,布线TX1(i,i+1)被输入低电平电位(VLow3)。
此时,电路PV1至电路PV4的各晶体管M5的栅极从布线TX1(i,i+1)被施加低电平电位(VLow3)。此时,晶体管M5的栅极-源极间电压成为晶体管M5的阈值电压以下,晶体管M5成为关闭状态。
由此,由于在时刻T23至时刻T24的工作进行的电路PV1至电路PV4的各受光器件PD的阳极-阴极间流过的电流的电容器CV1的第一端子(节点N2)的正电荷储存(电位上升)结束。
[时刻T25至时刻T26]
在时刻T25至时刻T26的期间,布线SE[i]被输入高电平电位(VHigh4)。
在电路PV1及电路PV2的每一个中,晶体管M1的栅极从布线SE[i]被施加高电平电位(VHigh4)。此时,晶体管M1的栅极-源极间电压成为VHigh4-VPRE。由于VHigh4-VPRE大于晶体管M1的阈值电压,所以晶体管M1成为开启状态。
在电路PV1中,在时刻T25至时刻T26的期间,晶体管M2的栅极被施加VLVSH+pVPD1,晶体管M2的第二端子从布线VDE被施加电位VDD。此外,由于晶体管M1成为开启状态,所以晶体管M2的第一端子被施加预充电至布线OL[j]的VPRE
此时,电路PV1的晶体管M2的栅极-源极间电压成为VLVSH+pVPD1-VPRE,晶体管M2的源极-漏极间流过对应于栅极-源极间电压VLVSH+pVPD1-VPRE的电流。此时,由于布线OL[j]处于浮动状态,所以随时间布线OL[j]的电位上升。因此,通过电流流过晶体管M2的源极-漏极间,晶体管M2的栅极-源极间电压降低,在理想上在晶体管M2的栅极-源极间电压相等于晶体管M2的阈值电压时,晶体管M2成为关闭状态。此外,此时的布线OL[j]的电位为VOUT1
在电路PV2中,在时刻T25至时刻T26的期间,晶体管M2的栅极被施加VLVSH+pVPD2,晶体管M2的第二端子从布线VDE被施加电位VDD。此外,由于晶体管M1成为开启状态,所以晶体管M2的第一端子被施加预充电至布线OL[j+1]的VPRE
此时,电路PV2的晶体管M2的栅极-源极间电压成为VLVSH+pVPD2-VPRE,晶体管M2的源极-漏极间流过对应于栅极-源极间电压VLVSH+pVPD2-VPRE的电流。此时,由于布线OL[j+1]处于浮动状态,所以随时间布线OL[j+1]的电位上升。因此,通过电流流过晶体管M2的源极-漏极间,晶体管M2的栅极-源极间电压降低,在理想上在晶体管M2的栅极-源极间电压相等于晶体管M2的阈值电压时,晶体管M2成为关闭状态。此外,此时的布线OL[j+1]的电位为VOUT2
[时刻T26至时刻T27]
在时刻T26至时刻T27的期间,布线SE[i]被输入低电平电位(VLow4)。
电路PV1及电路PV2的各晶体管M1的栅极从布线SE[i]被施加低电平电位(VLow4)。此时,晶体管M1的栅极-源极间电压成为晶体管M1的阈值电压以下,晶体管M1成为关闭状态。
此时,通过读出布线OL[j]及布线OL[j+1]的电位,可以在时刻T23至时刻T24的期间取得由电路PV1及电路PV2的各受光器件PD摄像的摄像数据。
[时刻T27至时刻T28]
在时刻T27至时刻T28的期间,布线OL[j]及布线OL[j+1]的每一个被预充电至电位VPRE。由此,在时刻T26至时刻T27的期间可以将从电路PV1读出的布线OL[j]的电位及从电路PV2读出的布线OL[j+1]的电位复位至初始状态的电位(VPRE)。
[时刻T28至时刻T29]
在时刻T28至时刻T29的期间,布线SE[i+1]被输入高电平电位(VHigh6)。
在电路PV3及电路PV4的每一个中,晶体管M1的栅极从布线SE[i+1]被施加高电平电位(VHigh6)。此时,晶体管M1的栅极-源极间电压成为VHigh6-VPRE。由于VHigh6-VPRE大于晶体管M1的阈值电压,所以晶体管M1成为开启状态。
在电路PV3中,在时刻T28至时刻T29的期间,晶体管M2的栅极被施加VLVSH+pVPD3,晶体管M2的第二端子从布线VDE被施加电位VDD。此外,由于晶体管M1成为开启状态,所以晶体管M2的第一端子被施加预充电至布线OL[j]的VPRE
此时,电路PV3的晶体管M2的栅极-源极间电压成为VLVSH+pVPD3-VPRE,晶体管M2的源极-漏极间流过对应于栅极-源极间电压VLVSH+pVPD3-VPRE的电流。此时,由于布线OL[j]处于浮动状态,所以随时间布线OL[j]的电位上升。因此,通过电流流过晶体管M2的源极-漏极间,晶体管M2的栅极-源极间电压降低,在理想上在晶体管M2的栅极-源极间电压相等于晶体管M2的阈值电压时,晶体管M2成为关闭状态。此外,此时的布线OL[j]的电位为VOUT3
在电路PV4中,在时刻T28至时刻T29的期间,晶体管M2的栅极被施加VLVSH+pVPD4,晶体管M2的第二端子从布线VDE被施加电位VDD。此外,由于晶体管M1成为开启状态,所以晶体管M2的第一端子被施加预充电至布线OL[j+1]的VPRE
此时,电路PV4的晶体管M2的栅极-源极间电压成为VLVSH+pVPD4-VPRE,晶体管M2的源极-漏极间流过对应于栅极-源极间电压VLVSH+pVPD4-VPRE的电流。此时,由于布线OL[j+1]处于浮动状态,所以随时间布线OL[j+1]的电位上升。因此,通过电流流过晶体管M2的源极-漏极间,晶体管M2的栅极-源极间电压降低,在理想上在晶体管M2的栅极-源极间电压相等于晶体管M2的阈值电压时,晶体管M2成为关闭状态。此外,此时的布线OL[j+1]的电位为VOUT4
[时刻T29以后]
时刻T29以后,布线SE[i+1]被输入低电平电位(VLow6)。
电路PV3及电路PV4的各晶体管M1的栅极从布线SE[i+1]被施加低电平电位(VLow6)。此时,晶体管M1的栅极-源极间电压成为晶体管M1的阈值电压以下,晶体管M1成为关闭状态。
此时,通过读出布线OL[j]及布线OL[j+1]的电位,可以在时刻T23至时刻T24的期间取得电路PV3及电路PV4的各受光器件PD摄像的摄像数据。
注意,本发明的一个方式的半导体装置的工作不局限于图12的时序图的工作例子,只要在解决课题的范围内就可以适当地改变。
例如,在图12的时序图的时刻T22至时刻T23的期间,布线RS1(i,i+1)、布线RS2(i,i+1)及布线TX1(i,i+1)的每一个同时被输入高电平电位,但本发明的一个方式的半导体装置的工作也可以为在时刻T22至时刻T23的期间布线RS1(i,i+1)、布线RS2(i,i+1)及布线TX1(i,i+1)的每一个以任意顺序被输入高电平电位的工作。具体而言,例如,也可以在布线RS1(i,i+1)被输入高电平电位之后,布线RS2(i,i+1)被输入高电平电位,然后布线TX1(i,i+1)被输入高电平电位。或者,例如,也可以在布线RS1(i,i+1)被输入高电平电位之后,布线TX1(i,i+1)被输入高电平电位,然后布线RS2(i,i+1)被输入高电平电位。或者,例如,也可以在布线TX1(i,i+1)被输入高电平电位之后,布线RS1(i,i+1)被输入高电平电位,然后布线RS2(i,i+1)被输入高电平电位。或者,例如,也可以在布线TX1(i,i+1)被输入高电平电位之后,布线RS2(i,i+1)被输入高电平电位,然后布线RS1(i,i+1)被输入高电平电位。
<<工作例子2>>
接着,说明图11的区域DM_V所包括的电路PV1至电路PV4的第二工作例子。
图13是示出图11的区域DM_V所包括的电路PV1至电路PV4的第二工作例子的时序图。作为一个例子,图13的时序图示出时刻T31至时刻T36的期间及其附近的布线RS1(i,i+1)、布线RS2(i,i+1)、布线TX1(i,i+1)、布线TX2(i,i+1)、布线SE[i]、布线SE[i+1]、电路PV1的节点N1及节点N2(在图13中,记载为N1(PV1)、N2(PV1))、电路PV2的节点N1及节点N2(在图13中,记载为N1(PV2)、N2(PV2))、电路PV3的节点N1及节点N2(在图13中,记载为N1(PV3)、N2(PV3))、电路PV4的节点N1及节点N2(在图13中,记载为N1(PV4)、N2(PV4))、布线OL[j]及布线OL[j+1]的每一个的电位的变动。
注意,在图11的电路AP的工作例子的说明中,有时省略与图12的时序图重复的内容的说明。
[时刻T31至时刻T32]
在时刻T31至时刻T32的期间,与图12的时序图的时刻T21至时刻T22的期间同样,布线TX1(i,i+1)被输入低电平电位(VLow3),布线RS1(i,i+1)被输入低电平电位(VLow1),布线RS2(i,i+1)被输入低电平电位(VLow2),布线SE[i]被输入低电平电位(VLow4),布线SE[i+1]被输入低电平电位(VLow6)。由于供应到布线TX1(i,i+1)、布线TX2(i,i+1)、布线RS1(i,i+1)、布线RS2(i,i+1)、布线SE[i]及布线SE[i+1]的各电位与图12的时序图的时刻T21至时刻T22的期间供应到上述各布线的电位相等,所以区域DM_V所包括的晶体管M1至晶体管M7的开关工作参照图12的时序图的时刻T21至时刻T22的期间的工作例子。
[时刻T32至时刻T33]
在时刻T32至时刻T33的期间,与图12的时序图的时刻T22至时刻T23的期间同样,布线RS1(i,i+1)被输入高电平电位(VHigh1),布线RS2(i,i+1)被输入高电平电位(VHigh2)。
在时刻T32至时刻T33的期间,向布线TX1(i,i+1)从时刻T32之前继续被输入低电平电位(VLow3),布线TX2(i,i+1)被输入高电平电位(VHigh5)。本工作例子的这点与本实施方式的工作例子1不同。
电路PV1至电路PV4的各晶体管M4的开关工作参照图12的时序图的时刻T22至时刻T23的期间的工作例子。具体而言,在电路PV1至电路PV4的每一个中,晶体管M4的栅极从布线RS1(i,i+1)被施加高电平电位(VHigh1),晶体管M4成为开启状态。
在电路PV1至电路PV4的每一个中,晶体管M5的栅极从布线TX1(i,i+1)被施加低电平电位(VLow3),晶体管M5的栅极-源极间电压成为VLow3-VCATH。由于VLow3-VCATH低于晶体管M5的阈值电压,所以晶体管M5成为关闭状态。
在电路PV1中,晶体管M6的栅极从布线TX2(i,i+1)被施加高电平电位(VHigh5),晶体管M6的第一端子(节点N1)的电位成为VCATH。由此,晶体管M6的栅极-源极间电压成为VHigh5-VCATH。由于VHigh5-VCATH高于晶体管M6的阈值电压,所以晶体管M6成为开启状态。因此,在布线VR1与受光器件PD的阳极之间成为导通状态,所以受光器件PD的阳极的电位成为VCATH
在电路PV2至电路PV4的每一个中,晶体管M7的栅极从布线TX2(i,i+1)被施加高电平电位(VHigh5)。此外,由于晶体管M7的第二端子(电路PV1的节点N1)的电位成为VCATH,所以晶体管M7的栅极-源极间电压成为VHigh5-VCATH,晶体管M7成为开启状态。因此,由于电路PV1的布线VR1与电路PV2至电路PV4的各受光器件PD的阳极之间成为导通状态,所以电路PV2至电路PV4的各受光器件PD的阳极的电位成为VCATH
此时,由于在电路PV1至电路PV4的每一个中受光器件PD的阳极-阴极间的电压成为0V,所以电流不流过受光器件PD的阳极-阴极间。
电路PV1至电路PV4的各晶体管M3的开关工作参照图12的时序图的时刻T22至时刻T23的期间的工作例子。具体而言,在电路PV1至电路PV4的每一个中,晶体管M3的栅极从布线RS2被施加高电平电位(VHigh2),晶体管M3成为开启状态。
在时刻T32至时刻T33的期间,如上所述,在电路PV1至电路PV4中,晶体管M2的栅极被施加VLVSH,晶体管M2的第二端子从布线VDE被施加电位VDD。在此,与时刻T31至时刻T32的期间同样,晶体管M2的第一端子的电位低于VDD,晶体管M2的第一端子被用作源极。此外,根据晶体管M2的栅极-源极间电压晶体管M2成为开启状态,在时刻T32至时刻T33的期间晶体管M2优选成为关闭状态。此外,与时刻T31至时刻T32的期间同样,由于晶体管M1成为关闭状态,所以在电路PV1及电路PV3中电流不从布线VDE通过晶体管M2及晶体管M1流过布线OL[j],在电路PV2及电路PV4中,电流不从布线VDE通过晶体管M2及晶体管M1流过布线OL[j+1]。
[时刻T33至时刻T34]
在时刻T33至时刻T34的期间,布线RS1(i,i+1)被输入低电平电位(VLow1),布线RS2(i,i+1)被输入低电平电位(VLow2)。
电路PV1至电路PV4的各晶体管M4的开关工作参照图12的时序图的时刻T23至时刻T24的期间的工作例子。具体而言,在电路PV1至电路PV4的每一个中,晶体管M4的栅极从布线RS1(i,i+1)被施加低电平电位(VLow1),晶体管M4成为关闭状态。
电路PV1至电路PV4的各晶体管M3的开关工作参照图12的时序图的时刻T23至时刻T24的期间的工作例子。具体而言,在电路PV1至电路PV4的每一个中,晶体管M3的栅极从布线RS2(i,i+1)被施加低电平电位(VLow2),晶体管M3成为关闭状态。此外,由此电容器CV1的第一端子(节点N2)成为浮动状态。
电路PV1的晶体管M6及电路PV2至电路PV4的各晶体管M7从时刻T33之前继续成为开启状态。
在此,在向电路PV1至电路PV4的各受光器件PD照射光时,电流从每个受光器件PD的阴极向阳极的方向流过。此外,由于电路PV1至电路PV4的各晶体管M5成为关闭状态,电路PV1的晶体管M6及电路PV2至电路PV4的各晶体管M7成为开启状态,所以只在晶体管M6及各晶体管M7成为开启状态的期间该电流的正电荷流过电路PV1的节点N1,并储存在电路PV1的电容器CV1的第二端子中。在时刻T34晶体管M6及各晶体管M7成为关闭状态时,电路PV1的电容器CV1的第二端子(节点N1)的电位在时刻T33至时刻T34的期间继续上升。
也就是说,由电路PV2至电路PV4的各受光器件PD摄像的摄像数据发送到电路PV1的节点N1。由此,由电路PV1至电路PV4的各受光器件PD摄像的摄像数据合在一起,合在一起的摄像数据保持在电路PV1的电容器CV1的第二端子(节点N1)中。
在时刻T33至时刻T34的期间,由于根据流过电路PV1至电路PV4的各受光器件PD的电流量决定储存在电路PV1的电容器CV1的第二端子(节点N1)中的正电荷的量,所以决定电路PV1的电容器CV1的第二端子(节点N1)中的单位时间的电位的变化量。作为一个例子,在本工作例子中,在电路PV1至电路PV4的受光器件PD的每一个接收光时,电路PV1的节点N1的电位从VCATH变为VCATH+VPDA
在时刻T33至时刻T34的期间,由于电路PV1的电容器CV1的第一端子(节点N2)成为浮动状态,所以通过根据电容器CV1的电容耦合电容器CV1的第二端子(节点N1)的电位上升,电容器CV1的第一端子(节点N2)的电位也上升。电容器CV1的第一端子(节点N2)的电位的变化量通过电容器CV1的第二端子(节点N1)的电位的变化量乘以根据电容器CV1的第一端子(节点N2)的周边结构决定的电容耦合系数的电位得到。该电容耦合系数例如根据电容器CV1的静电电容的值、晶体管M2的栅极电容及寄生电容算出。在此,在电路PV1的电容器CV1的电容耦合系数为p的情况下,在电路PV1的受光器件PD的每一个接收光时,电路PV1的电容器CV1的第一端子(节点N2)的电位从VLVSH变为VLVSH+pVPDA
[时刻T34至时刻T35]
在时刻T34,布线TX2(i,i+1)被输入低电平电位(VLow5)。
此时,电路PV1的晶体管M6及电路PV2至电路PV4的晶体管M7的各栅极从布线TX2(i,i+1)被施加低电平电位(VLow5)。此时,电路PV1的晶体管M6的栅极-源极间电压成为晶体管M6的阈值电压以下,晶体管M6成为关闭状态。此外,电路PV2至电路PV4的各晶体管M7的栅极-源极间电压成为晶体管M7的阈值电压以下,晶体管M7成为关闭状态。
由此,由于在时刻T33至时刻T34的工作进行的电路PV1至电路PV4的各受光器件PD的阳极-阴极间流过的电流的电路PV1的电容器CV1的第一端子(节点N2)的正电荷储存(电位上升)结束。
[时刻T35至时刻T36]
在时刻T35至时刻T36的期间,与图12的时序图的时刻T25至时刻T26的期间同样,布线SE[i]被输入高电平电位(VHigh6)。
电路PV1及电路PV2的各晶体管M1的开关工作参照图12的时序图的时刻T25至时刻T26的期间的工作例子。具体而言,在时刻T35至时刻T36的期间,电路PV1及电路PV2的各晶体管M1成为开启状态。
在时刻T35至时刻T36的期间,在电路PV1中,晶体管M2的栅极被施加VLVSH+pVPDA,晶体管M2的第二端子从布线VDE被施加电位VDD。此外,由于晶体管M1成为开启状态,所以晶体管M2的第一端子被施加预充电至布线OL[j]的VPRE
此时,电路PV1的晶体管M2的栅极-源极间电压成为VLVSH+pVPDA-VPRE,晶体管M2的源极-漏极间流过对应于栅极-源极间电压VLVSH+pVPDA-VPRE的电流。此时,由于布线OL[j]处于浮动状态,所以随时间布线OL[j]的电位上升。因此,通过电流流过晶体管M2的源极-漏极间,晶体管M2的栅极-源极间电压降低,在理想上在晶体管M2的栅极-源极间电压相等于晶体管M2的阈值电压时,晶体管M2成为关闭状态。此外,此时的布线OL[j]的电位为VOUTA
在时刻T35至时刻T36的期间,在电路PV2中,晶体管M2的栅极被施加VLVSH,晶体管M2的第二端子从布线VDE被施加电位VDD。此外,由于晶体管M1成为开启状态,所以晶体管M2的第一端子被施加预充电至布线OL[j+1]的VPRE
此时,电路PV2的晶体管M2的栅极-源极间电压成为VLVSH-VPRE。此时,通过VLVSH-VPRE为晶体管M2的阈值电压以下,晶体管M2成为关闭状态,电流不流过晶体管M2的源极-漏极间。因此,布线OL[j+1]的电位随时间从VPRE不变。或者,在VLVSH-VPRE为大于晶体管M2的阈值电压的电压时,晶体管M2的源极-漏极间流过对应于栅极-源极间电压VLVSH-VPRE的电流。此时,由于布线OL[j+1]处于浮动状态,所以随时间布线OL[j+1]的电位上升。此外,图13示出晶体管M2成为关闭状态(布线OL[j+1]的电位从VPRE不变)的情况。
[时刻T36以后]
在时刻T36以后,布线SE[i]被输入低电平电位(VLow6)。
电路PV1及电路PV2的各晶体管M1的开关工作参照图12的时序图的时刻T26至时刻T27的期间的工作例子。具体而言,在时刻T26至时刻T27的期间,电路PV1及电路PV2的各晶体管M1成为关闭状态。
此时,通过读出布线OL[j]的电位,可以在时刻T33至时刻T34的期间取得由电路PV1及电路PV2的各受光器件PD摄像的摄像数据。此外,在本工作例子中,由于不需要读出布线OL[j+1]的电位,所以也可以根据从电路PV2、电路PV4等的晶体管M1的第一端子流过的电流而布线OL[j+1]的电位从VPRE变化。
本发明的一个方式的半导体装置可以适当地用于显示装置。如上所述,通过将图9的区域DM_V用于显示装置等所包括的显示部,该显示装置除了第一工作以外可以进行适合于高速摄像或在暗处摄像的第二工作。
注意,本发明的一个方式的半导体装置的工作不局限于图13的时序图的工作例子,只要在解决课题的范围内就可以适当地改变。
例如,在图13的时序图的时刻T32至时刻T33的期间,布线RS1(i,i+1)、布线RS2(i,i+1)及布线TX2(i,i+1)的每一个同时被输入高电平电位,但本发明的一个方式的半导体装置的工作也可以为在时刻T32至时刻T33的期间布线RS1(i,i+1)、布线RS2(i,i+1)及布线TX2(i,i+1)以任意顺序被输入高电平电位的工作。具体而言,例如,也可以在布线RS1(i,i+1)被输入高电平电位之后布线RS2(i,i+1)被输入高电平电位,然后布线TX2(i,i+1)被输入高电平电位。或者,例如,也可以在布线RS1(i,i+1)被输入高电平电位之后布线TX2(i,i+1)被输入高电平电位,然后布线RS2(i,i+1)被输入高电平电位。或者,例如,也可以在布线TX2(i,i+1)被输入高电平电位之后布线RS1(i,i+1)被输入高电平电位,然后布线RS2(i,i+1)被输入高电平电位。或者,例如,也可以在布线TX2(i,i+1)被输入高电平电位之后布线RS2(i,i+1)被输入高电平电位,然后布线RS1(i,i+1)被输入高电平电位。
<具体例子2>
本发明的一个方式的半导体装置不局限于图9及图11所示的电路结构。本发明的一个方式的半导体装置的结构只要在解决课题的范围内就可以适当地改变。
图14所示的区域DM_V是图9的区域DM_V的改变例子,图14所示的区域DM_V与图9的区域DM_V的不同之处在于电路PV1包括晶体管M8。
作为晶体管M8例如可以使用可用于晶体管M1至晶体管M5的晶体管。
在图14的区域DM_V中,电路PV1包括晶体管M8。具体而言,晶体管M8位于电容器CV1的第二端子与电路PV2至电路PV4的各晶体管M7的第二端子的电连接之间。就是说,晶体管M8具有切换电容器CV1的第二端子与电路PV2至电路PV4的各晶体管M7的第二端子之间的导通状态或非导通状态的功能。
晶体管M8的第一端子与电容器CV1的第二端子、晶体管M4的第一端子、晶体管M5的第一端子及晶体管M6的第一端子电连接。此外,晶体管M8的第二端子与电路PV2至电路PV4的各晶体管M7的第二端子电连接。此外,晶体管M8的栅极与晶体管M6的栅极及布线TX2[i]电连接。
如图14所示,通过在电路PV1中设置晶体管M8,可以减轻使电路PV1的电容器CV1的第二端子与电路PV2至电路PV4的各晶体管M7的第二端子电连接的布线受到的寄生电容的影响。
例如,在图9的区域DM_V中,由于电路PV1的电容器CV1的第二端子与电路PV2至电路PV4的各晶体管M7的第二端子直接电连接,所以有时电路PV1的电容器CV1的第二端子与电路PV2至电路PV4的各晶体管M7的第二端子电连接的布线的寄生电容增大。因此,在电路PV1的电容器CV1的第二端子(节点N1)中,在该布线的寄生电容大时,有时电路PV1的摄像工作中的摄像数据的取得时间变长。
另一方面,通过在图14所示的区域DM_V中向布线TX2[i]供应低电平电位,可以与电路PV1的晶体管M6及电路PV2的晶体管M7一起使晶体管M8成为关闭状态。此外,此时,向布线TX2[i+1]在几乎相同的时序供应低电平电位而电路PV3及电路PV4的各晶体管M7也可以成为关闭状态。此外,此时,布线TX1[i]及布线TX1[i+1]被供应高电平电位,电路PV1至电路PV4的各晶体管M5成为开启状态。
由此,区域DM_V可以进行通过工作例子1中说明的第一工作的摄像。此外,此时,由于晶体管M8成为关闭状态,所以可以防止对于电容器CV1的第二端子(节点N1)的电连接于电路PV2至电路PV4的各晶体管M7的第二端子的布线的寄生电容的影响。
通过在图14所示的区域DM_V中向布线TX2[i]供应高电平电位,可以与电路PV1的晶体管M6及电路PV2的晶体管M7一起使晶体管M8成为开启状态。此外,此时,向布线TX2[i+1]在几乎相同的时序供应高电平电位而电路PV3及电路PV4的各晶体管M7也可以成为开启状态。此外,此时,布线TX1[i]及布线TX1[i+1]被供应低电平电位,电路PV1至电路PV4的各晶体管M5成为关闭状态,区域DM_V可以进行通过工作例子2中说明的第二工作的摄像。由此,即使具有包括设置有晶体管M8的电路PV1的区域DM_V的结构也可以与图9的区域DM_V同样地进行第二工作。
<具体例子3>
图15所示的区域DM_V是示出图9的区域DM_V的改变例子的电路图。图15的区域DM_V的电路PV1及电路PV2分别具有与图9的区域DM_V中的电路PV1同样的结构,图15的区域DM_V的电路PV3及电路PV4分别具有与图9的区域DM_V中的电路PV2、电路PV3或电路PV4同样的结构。
电路PV1的电容器CV1的第二端子及电路PV1的晶体管M4至晶体管M6的各第一端子与电路PV3的晶体管M7的第二端子电连接。此外,电路PV2的电容器CV1的第二端子及电路PV2的晶体管M4至晶体管M6的各第一端子与电路PV4的晶体管M7的第二端子电连接。
也就是说,图15的区域DM_V具有如下电路结构:在进行第二工作时电路PV1及电路PV3使摄像数据合在一起,且电路PV2及电路PV4使摄像数据合在一起。
在图15的区域DM_V中,在电路PV1及电路PV3使摄像数据合在一起且电路PV2及电路PV4使摄像数据合在一起时,电路PV1及电路PV3的组以及电路PV2及电路PV4的组分别也可以为接收不同颜色的光的电路的组。例如,电路PV1及电路PV3的组可以为接收选自红色(R)、绿色(G)和蓝色(B)的三种颜色中的一种的光的摄像像素电路的组,电路PV2及电路PV4的组可以为接收选自剩下的两种颜色中的一种的光的摄像像素电路的组。此外,三种颜色不局限于红色(R)、绿色(G)及蓝色(B),除了红色(R)、绿色(G)及蓝色(B)以外也可以为选自青色、品红色、黄色和白色中的三种颜色。
在此,说明在图15的区域DM_V中在电路PV1及电路PV3的组以及电路PV2及电路PV4的组为接收不同颜色的光的摄像像素电路的组时显示区域中的摄像像素电路所接收的光的颜色的排列。
图16是示出使用图15的区域DM_V的显示装置的显示区域的一部分的方框图。作为一个例子,图16的显示区域包括具有两个电路PV_R及两个电路PV_G的区域DM_V、具有两个电路PV_G及两个电路PV_B的区域DM_V以及具有两个电路PV_B及两个电路PV_R的区域DM_V。此外,电路PV_R、电路PV_G及电路PV_B分别为包括接收不同颜色的光的受光器件的电路。例如,电路PV_R可以为接收红色光的摄像像素电路,电路PV_G可以为接收绿色光的摄像像素电路,电路PV_B可以为接收蓝色光的摄像像素电路。
图16所示的区域DM_V所包括的四个摄像像素电路相当于图15的区域DM_V所包括的电路PV1至电路PV4的四个。具体而言,例如,在图16的显示区域中,区域DM_V中的接收相同颜色的光的一方的两个摄像像素电路相当于图15的区域DM_V所包括的电路PV1及电路PV2,区域DM_V中的接收相同颜色的光的另一方的两个摄像像素电路相当于图15的区域DM_V所包括的电路PV3及电路PV4。
在着眼于位于第k行(在此的k为1以上的整数)及第k+1行的多个区域DM_V时,从左侧按顺序排列配置电路PV_R、电路PV_G、电路PV_B及电路PV_R。此外,在着眼于位于第k+2行及第k+3行的多个区域DM_V时,从左侧按顺序排列配置电路PV_G、电路PV_B、电路PV_R及电路PV_G。此外,在着眼于位于第h列(在此的h为1以上的整数)的区域DM_V所包括的电路时,从上按顺序排列配置两个电路PV_R及两个电路PV_G。此外,在着眼于位于第h+1列的区域DM_V所包括的电路时,从上按顺序配置两个电路PV_G及两个电路PV_B。此外,在着眼于位于第h+2列的区域DM_V所包括的电路时,从上按顺序排列配置两个电路PV_B及两个电路PV_R。此外,在着眼于位于第h+3列的区域DM_V所包括的电路时,从上按顺序配置两个电路PV_R及两个电路PV_G。
也就是说,在图16所示的显示区域中,摄像像素电路在行方向上反复配置电路PV_R、电路PV_G及电路PV_B且在列方向上反复配置两个电路PV_R、两个电路PV_G及两个电路PV_B。
注意,根据本发明的一个方式的半导体装置的摄像像素电路所接收的光的颜色的排列不局限于图16的排列。例如,根据本发明的一个方式的半导体装置的摄像像素电路所接收的光的颜色的排列如图17所示那样也可以在行方向上反复配置电路PV_R、电路PV_G及电路PV_B且按每列配置接收同一颜色的光的摄像像素电路。
此外,图16及图17所示的电路结构为接收三种颜色的光的结构,但是也可以为接收两种颜色或四种以上的颜色的光的结构。此时,所接收的光的颜色也可以为选自红色(R)、绿色(G)、蓝色(B)、青色、品红色、黄色和白色中的两种颜色或四种以上的颜色。
如图7、图16及图17所示那样,在本实施方式中说明的半导体装置具有在区域DM_V中设置四个摄像像素电路的结构,但本发明的一个方式的半导体装置不局限于此。例如,也可以具有以使彼此电连接的布线延伸等的方式使四个摄像像素电路彼此离开的结构。因此,图9、图11、图14及图15所示的电路PV1至电路PV4的每一个所包括的受光器件PD也可以用于后述的图33A及图33B的各受光器件160。此外,图9、图11、图14及图15所示的电路PV1至电路PV4也可以用于图39A至图39D的各子像素PS等。
在本实施方式中说明的各电路结构可以互相适当地组合。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式3)
在本实施方式中,对组合本发明的一个方式的半导体装置与显示部的显示装置的结构例子进行说明。
图18是本发明的一个方式的显示装置的截面示意图。显示装置10包括像素层PXAL、布线层LINL及电路层SICL。
布线层LINL设置在电路层SICL上,像素层PXAL设置在布线层LINL上。
电路层SICL包括衬底BS、驱动电路区域DRV及功能电路区域MFNC。
作为衬底BS,例如可以使用单晶衬底(例如,以硅或锗为材料的半导体衬底)。另外,作为衬底BS,除了单晶衬底以外例如还可以举出SOI(Silicon On Insulator:绝缘体上硅)衬底、玻璃衬底、石英衬底、塑料衬底、蓝宝石玻璃衬底、金属衬底、不锈钢衬底、包括不锈钢箔的衬底、钨衬底、包括钨箔的衬底、柔性衬底、贴合薄膜、包括纤维状材料的纸或基材薄膜。作为玻璃衬底的一个例子,可以举出钡硼硅酸盐玻璃、铝硼硅酸盐玻璃及钠钙玻璃。作为柔性衬底、贴合薄膜或基材薄膜,可以举出如下例子。例如,可以举出以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚四氟乙烯(PTFE)为代表的塑料。另外,例如可以举出丙烯酸树脂的合成树脂等。另外,例如可以举出聚丙烯、聚酯、聚氟化乙烯及聚氯乙烯。另外,例如可以举出聚酰胺、聚酰亚胺、芳族聚酰胺、环氧树脂、无机蒸镀薄膜及纸类。在显示装置10的制造工序包括热处理的情况下,作为衬底BS优选选择耐热性高的材料。
例如,在作为衬底BS使用以硅为材料的半导体衬底时,驱动电路区域DRV及功能电路区域MFNC所包含的晶体管可以为Si晶体管。
例如,在衬底BS为玻璃衬底时,驱动电路区域DRV及功能电路区域MFNC所包括的晶体管可以为OS晶体管。
驱动电路区域DRV及功能电路区域MFNC设置在衬底BS上。
作为一个例子,驱动电路区域DRV包括用来驱动后述的像素层PXAL所包括的显示像素电路的驱动电路。此外,将后面说明驱动电路区域DRV的具体结构例子。
作为一个例子,功能电路区域MFNC也可以包括GPU(Graphics Processing Unit:图形处理单元)。此外,在显示装置10包括触摸面板的情况下,功能电路区域MFNC也可以包括控制该触摸面板所包括的触摸传感器的传感器控制器。此外,在使用包含EL材料的发光器件作为显示装置10的显示元件的情况下,也可以包括EL校正电路。此外,在使用液晶元件作为显示装置10的显示元件的情况下,也可以包括伽马校正电路。
作为一个例子,布线设置在布线层LINL中。此外,布线层LINL所包括的布线例如被用作电连接设置在下方的驱动电路区域DRV所包括的驱动电路与设置在上方的像素层PXAL所包括的电路的布线。
作为一个例子,像素层PXAL包括多个显示像素电路。此外,在像素层PXAL中,多个显示像素电路也可以以矩阵状配置。
多个显示像素电路都可表现一种或多种颜色。尤其是,多个颜色例如可以为红色(R)、绿色(G)以及蓝色(B)这三种颜色。或者,多个显示像素电路例如也可以为对上述红色(R)、绿色(G)及蓝色(B)这三种颜色加上选自青色、品红色、黄色和白色中的一个以上的颜色的四种以上的颜色。在将表现不同颜色的各显示像素电路称为子像素且由该多个不同颜色的子像素表现白色的情况下,有时将该多个子像素统称为像素。在本说明书等中,为了方便起见,将子像素称为像素来进行说明。
图19是示出图18所示的显示装置10的结构例子的方框图。作为一个例子,图19所示的显示装置10包括显示部DIS及电路部SIC。此外,图19示出传感器PDA,传感器PDA可以配置于显示装置10的内部或外部。另外,在传感器PDA配置于显示装置10的内部时,传感器PDA可以配置于显示区域的内部或外部。此外,显示区域的外部例如包括边框区域(配置有显示区域的像素电路的驱动电路的区域及其附近的区域)。
图19中的以粗实线示出的布线表示多个布线或总线。
图19所示的显示部DIS例如包括在图18中的像素层PXAL中。在图19中,在显示部DIS中例如以矩阵状配置用作显示像素电路的多个电路PX。电路PX例如可以为采用选自液晶显示器件、包含有机EL材料的发光器件和微型LED等包括发光二极管的发光器件中的一个以上的像素。注意,在本实施方式中,说明显示部DIS的电路PX中使用包含有机EL材料的发光器件的情况。此外,电路PX可以为上述实施方式中说明的电路AP所包括的电路PX。另外,将在实施方式4中详细说明可用于显示部DIS、电路PX等的电路。
此外,显示部DIS的像素密度(也称为“清晰度”)优选为100ppi以上且10000ppi以下,优选为1000ppi以上且10000ppi以下。例如,可以为2000ppi以上且6000ppi以下,也可以为3000ppi以上且5000ppi以下。
注意,对显示部DIS的纵横比(屏幕比例)没有特别的限制。显示部DIS例如可以对应于1:1(正方形)、4:3、16:9或16:10等的各种纵横比。
显示部DIS的对角尺寸可以为0.1英寸以上且100英寸以下,也可以为100英寸以上。
此外,根据显示部DIS的对角尺寸适当地选择显示部DIS所包括的晶体管的结构即可。例如,在作为显示部DIS的晶体管使用单晶Si晶体管时,可以将其适用于对角线尺寸为0.1英寸以上且3英寸以下的屏幕尺寸的显示部DIS。另外,在作为显示部DIS的晶体管使用LTPS晶体管时,可以将其适用于对角线尺寸为0.1英寸以上且30英寸的屏幕尺寸的显示部DIS,优选将其适用于1英寸以上且30英寸以下的屏幕尺寸的显示部DIS。另外,在显示部DIS采用LTPO(组合LTPS晶体管和OS晶体管的结构)时,可以将其适用于对角线尺寸为0.1英寸以上且50英寸以下的屏幕尺寸的显示部DIS,优选将其适用于1英寸以上且50英寸以下的屏幕尺寸的显示部DIS。另外,在作为显示面板的晶体管使用OS晶体管时,可以将其适用于对角线尺寸为0.1英寸以上且200英寸以下的屏幕尺寸的显示面板,优选将其适用于50英寸以上且100英寸以下的屏幕尺寸的显示面板。
注意,使用单晶Si衬底的显示部DIS的屏幕尺寸与单晶Si衬底的尺寸相比变大是很困难的。另外,LTPS晶体管在制造工序中使用激光晶化装置,很难将其应用于大型化(典型的是对角线尺寸超过30英寸的屏幕尺寸)。另一方面,OS晶体管在制造工序中没有使用激光晶化装置等限制,另外可以以较低的工艺温度(典型的是450℃以下)进行制造,因此可以将其应用到较大面积(典型的是对角线尺寸为50英寸以上且100英寸以下)的显示面板。另外,在采用LTPO时,可以将其适用于使用LTPS晶体管的情况下的尺寸与使用OS晶体管的情况下的尺寸之间的显示面板尺寸(典型的是对角线尺寸为1英寸以上且50英寸以下)。
图19所示的电路部SIC例如包括在图18中的电路层SICL中。此外,在图19中,电路部SIC包括驱动电路区域DRV及功能电路区域MFNC。
驱动电路区域DRV例如被用作用来驱动显示部DIS的外围电路。具体而言,驱动电路区域DRV例如包括源极驱动器电路11、数字模拟转换电路12、栅极驱动器电路13及电平转换器14。
另外,例如,功能电路区域MFNC可以设置有:储存在显示部DIS上显示的图像数据的存储装置;用来对编码图像数据进行解码的解码器;用来处理图像数据的GPU、电源电路、校正电路、CPU等。在图19中,例如功能电路区域MFNC包括存储装置21、GPU(AI加速器)22、EL校正电路23、时序控制器24、CPU25、传感器控制器26及电源电路27。
另外,例如,在图19的显示装置10中,驱动电路区域DRV所包括的电路及功能电路区域MFNC所包括的电路各自与总线BSL电连接。
源极驱动器电路11例如具有向显示部DIS所包括的电路PX发送图像数据的功能。因此,源极驱动器电路11通过布线SL与电路PX电连接。
数字模拟转换电路12例如具有将利用后述GPU、校正电路等进行数字处理的图像数据转换为模拟数据的功能。被转换为模拟数据的图像数据通过源极驱动器电路11发送到显示部DIS。数字模拟转换电路12可以包括在源极驱动器电路11中,也可以具有向源极驱动器电路11、数字模拟转换电路12及显示部DIS的依次发送图像数据的结构。
例如,在显示部DIS中,栅极驱动器电路13具有选择图像数据的发送对象的电路PX的功能。因此,栅极驱动器电路13通过布线GL与电路PX电连接。
电平转换器14例如具有将输入到源极驱动器电路11、数字模拟转换电路12、栅极驱动器电路13等的信号转换为适当电平的功能。
存储装置21例如具有储存显示在显示部DIS上的图像数据的功能。注意,存储装置21可以具有作为数字数据或模拟数据储存图像数据的结构。
另外,当在存储装置21中储存图像数据时,作为存储装置21优选使用非易失性存储器。此时,作为非易失性存储器例如可以使用NAND型存储器等。
另外,当在存储装置21中储存GPU22、EL校正电路23、CPU25等所产生的暂时数据时,作为存储装置21优选使用易失性存储器。此时,作为非易失性存储器例如可以使用SRAM(Static Random Access Memory:静态随机存取存储器)、DRAM(Dynamic Random AccessMemory:动态随机存取存储器)等。
GPU22例如具有进行用来将从存储装置21读出的图像数据描绘在显示部DIS中的处理的功能。尤其是,由于GPU22具有并行进行流水线处理的结构,所以能够高速地处理显示在显示部DIS上的图像数据。另外,GPU22还可以被用作用来对编码图像进行解码的解码器。
另外,功能电路区域MFNC也可以包括能够提高显示部DIS的显示品质的多个电路。作为该电路,例如也可以设置校正电路(进行调色或调光的电路),其中检测显示部DIS所显示的图像的颜色不均匀,校正该颜色不均匀而实现最合适的图像。另外,当在显示部DIS的像素中使用包含有机EL材料的发光器件时,也可以在功能电路区域MFNC中设置EL校正电路。EL校正电路例如具有适当地调整输入到包含EL材料的发光器件的电流量的功能。包含EL材料的发光器件的发光时的亮度与电流成比例,所以在与该发光器件电连接的驱动晶体管的特性不好时,该发光器件所发射的光的亮度有时低于所希望的亮度。EL校正电路例如可以监控流过该发光器件的电流量而在该电流量少于所希望的电流量时增大流过该发光器件的电流量以提高该发光器件所发射的光的亮度。与此相反,在该电流量多于所希望的电流量时,也可以将流过该发光器件的电流量调整为少。注意,在本实施方式中,说明显示部DIS的电路PX使用包含有机EL材料的发光器件的情况,功能电路区域MFNC例如包括EL校正电路23。
另外,在上面所说明的图像校正也可以利用人工智能。例如,也可以对流过显示像素电路所包括的显示器件的电流(或施加到显示器件的电压)进行监控及取得,由图像传感器等取得在显示部DIS上显示的图像,将电流(或电压)和图像用作人工智能的运算(例如,人工神经网络等)的输入数据,基于其输出结果判断该图像是否进行校正。
另外,人工智能的运算可以不但应用于图像校正而且应用于图像数据的上转换处理(下转换处理)。由此,通过根据显示部DIS的分辨率对分辨率低的图像数据进行上转换(下转换),可以将显示品质高的图像显示在显示部DIS上。
注意,上述人工智能的运算可以使用功能电路区域MFNC所包括的GPU22进行。也就是说,可以使用GPU22进行各种校正的运算(颜色不均匀校正、上转换(下转换)等)。
GPU22也可以包括用来校正图像的校正电路22a、进行上转换(下转换)的转换器22b。
注意,在本说明书等中,将进行人工智能的运算的GPU称为AI加速器。就是说,在本说明书等中,有时将功能电路区域MFNC所包括的GPU置换为AI加速器而进行说明。
时序控制器24例如具有增减在显示部DIS上显示图像的帧频的功能。例如,当在显示部DIS上显示静态图像时,显示装置10可以通过时序控制器24降低帧频来进行驱动,例如,当在显示部DIS上显示动态图像时,显示装置10可以通过时序控制器24提高帧频来进行驱动。就是说,通过在显示装置10中设置时序控制器24,可以根据静态图像、动态图像改变帧频。尤其是,当在显示部DIS上显示静态图像时,可以降低帧频来进行工作,从而可以降低显示装置10的功耗。
CPU25例如具有进行操作系统的执行、数据的控制、各种运算或程序的执行等通用处理的功能。在显示装置10中,CPU25例如具有进行如下指令的功能,即存储装置21中的图像数据的写入工作或读出工作、图像数据的校正工作、对于后述传感器的工作等的指令。另外,例如,CPU25也可以具有向存储装置、GPU、校正电路、时序控制器及高频电路等包括在功能电路区域MFNC中的电路中的至少一个发送控制信号的功能。
另外,CPU25也可以包括暂时备份数据的电路(以下,称为备份电路)。优选的是,备份电路例如即使停止电源电压的供应也可以保持该数据。例如,当在显示部DIS上显示静态图像时,CPU25可以直到显示与现在的静态图像不同的图像为止停止其功能。由此,通过将在CPU25中处理的数据暂时备份在备份电路,然后停止向CPU25供应电源电压而停止CPU25,由此可以降低CPU25的动态功耗。另外,在本说明书等中,将包括备份电路的CPU称为NoffCPU(注册商标)。
传感器控制器26例如具有控制传感器PDA的功能。另外,在图19中,作为用来电连接传感器PDA的布线,示出布线SNCL。
传感器PDA例如可以为能够设置在显示部DIS的上方、下方或显示部DIS的内部的触摸传感器。
另外,传感器PDA例如可以为照度传感器。尤其是,通过由照度传感器取得照射显示部DIS的外光的强度,可以根据外光改变在显示部DIS上显示的图像的明亮(亮度)。例如,当外光明亮时,可以提高在显示部DIS上显示的图像的亮度来提高该图像的可见度。与此相反,当外光昏暗时,可以降低在显示部DIS上显示的图像的亮度来降低功耗。
另外,传感器PDA例如可以为图像传感器。例如,通过利用该图像传感器取得图像等,可以在显示部DIS上显示该图像。
电源电路27例如具有生成向驱动电路区域DRV所包括的电路、功能电路区域MFNC所包括的电路、显示部DIS所包括的显示像素电路等供应的电压的功能。注意,电源电路27也可以具有选择要供应电压的电路的功能。例如,在显示部DIS显示静态图像的期间,通过电源电路27停止向CPU25和GPU22中的一方或双方供应电压,可以降低显示装置10整体的功耗。
<摄像像素电路的结构例子>
接着,说明可用于显示装置10的传感器PDA的图像传感器。
作为可用于传感器PDA的图像传感器,例如可以使用图20所示的摄像装置IM。
图20是示出摄像装置IM的电路结构的一个例子的方框图。摄像装置IM包括摄像部31、第一驱动电路部33、第二驱动电路部34、读出电路部35以及控制电路部36。此外,有时将第一驱动电路部33、第二驱动电路部34、读出电路部35及控制电路部36总称为“功能电路”。作为功能电路可以使用移位寄存器、电平转换器、反相器、锁存器、模拟开关或逻辑电路等各种电路。
用于摄像装置IM所包括的摄像部31及功能电路的晶体管既可以为n沟道型晶体管或p沟道型晶体管,也可以使用n沟道型晶体管及p沟道型晶体管的双方。摄像部31及功能电路也可以采用组合n沟道型晶体管和p沟道型晶体管的CMOS结构。
摄像部31包括以m行n列(m及n都是1以上的整数)的矩阵状配置的摄像像素电路32。摄像部31通过多个布线41与第一驱动电路部33电连接。此外,摄像部31通过多个布线42与读出电路部35电连接。读出电路部35通过多个布线43与第二驱动电路部34电连接。例如,配置在第i行(在此的i为1以上且m以下的整数)的摄像像素电路32通过第i布线41与第一驱动电路部33电连接。此外,配置在第j列(在此的j为1以上且n以下的整数)的摄像像素电路32通过第j布线42与读出电路部35电连接。
此外,作为摄像像素电路32例如可以使用在上述实施方式中说明的电路PV。
在图20中,将配置在第1行第1列的摄像像素电路32记为摄像像素电路32[1,1],且将配置在第m行第n列的摄像像素电路32记为摄像像素电路32[m,n]。此外,将配置在第i行第j列的摄像像素电路32记为摄像像素电路32[i,j]。
布线41例如可以为在上述实施方式中说明的布线SE。此外,布线42例如可以为在上述实施方式中说明的布线OL。
与一个摄像像素电路32连接的布线不局限于布线41及布线42。摄像像素电路32也可以与布线41及布线42以外的布线连接。例如,与摄像像素电路32电连接的布线41及布线42以外的布线可以为在上述实施方式中说明的布线TX、布线RS1或布线RS2。
摄像部31的像素密度、纵横比及对角尺寸参照上述显示部DIS的像素密度、纵横比及对角尺寸的记载。
控制电路部36具有控制摄像装置IM所包括的电路的工作的功能。第一驱动电路部33具有按每行选择摄像像素电路32的功能。由第一驱动电路部33选择的行的摄像像素电路32将摄像数据通过布线42输出到读出电路部35。
读出电路部35保持按每列从摄像像素电路32供应的摄像数据进行噪声去除处理等。作为噪声去除处理,例如也可以进行CDS(Correlated Double Sampling:相关双采样)处理等。此外,读出电路部35例如也可以具有由摄像数据的放大功能和摄像数据的AD转换功能中的一方或双方。
第二驱动部34具有依次选择读出电路部35所保持的摄像数据并将摄像数据从输出端子OUT输出到外部的功能。
<使显示装置及摄像装置一体化的结构例子>
接着,说明使上述显示部DIS及摄像装置IM一体化的显示装置10的结构。
图21示出将包括图19所示的显示部DIS、源极驱动器电路11及栅极驱动器电路13的显示装置及图20所示的摄像装置IM组合在一起的显示装置10的结构。
图21所示的显示装置10示出在显示部DIS中以m行n列的矩阵状配置电路AP[1,1]至电路AP[m,n]的结构。此外,在i为1以上且m以下的整数且j为1以上且n以下的整数时,作为一个例子,电路AP[i,j]包括电路PX[i,j]及摄像像素电路32[i,j]。此外,在图21中,在显示部DIS中只示出电路AP[1,1]、电路AP[m,n]作为符号。
作为电路AP[1,1]、电路AP[m,n]等例如可以使用在上述实施方式中说明的图1A等的电路AP。
在图21中,将多个布线41记为布线41[1]至布线41[m],将多个布线42记为布线42[1]至布线42[n],将多个布线43记为布线43[1]至布线43[n]。
作为一个例子,在图21中,第二驱动电路部34与源极驱动器电路11通过布线44[1]至布线44[n]电连接。
作为一个例子,由读出电路部35读出的摄像数据通过布线43[1]至布线43[n]、第二驱动电路部34及布线44[1]至布线44[n]发送到源极驱动器电路11。
因此,源极驱动器电路11也可以具有进行从摄像装置IM供应的摄像数据的电压调整、极性转变及功率增大的功能。也就是说,源极驱动器电路11也可以具有将摄像数据转换为视频信号的功能。由此,源极驱动器电路11可以将从摄像数据转换的视频信号输出到显示部DIS的电路PX。
通过本结构,可以将由摄像部31取得的摄像数据通过源极驱动器电路11转换为适合于显示部DIS上的显示的视频信号。例如,可以实现不容易受到噪声影响且显示品质高的显示装置。
如图21所示,通过显示装置10具有将电路PX及摄像像素电路32配置于同一显示部DIS中的结构,可以将显示部整体用作传感器区域。例如,通过摄像像素电路32[1,1]至摄像像素电路32[m,n]摄像用户的手指,显示装置10可以具有进行指纹识别的功能。此外,通过显示装置10中的摄像像素电路32[1,1]至摄像像素电路32[m,n]连续摄像用户的手指,也可以具有进行显示装置10或包括显示装置10的电子设备的操作的功能。
注意,本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式4)
在本实施方式中,说明可以安装在本发明的一个方式的电子设备中的显示装置。上述实施方式所说明的显示部DIS可以应用本实施方式所说明的显示装置。
<显示装置的结构例子>
图22是示出本发明的一个方式的显示装置的一个例子的截面图。作为一个例子,图22所示的显示装置1000具有在衬底310上设置像素电路、驱动电路等的结构。此外,上述所说明的实施方式的显示装置10等的结构可以为图22的显示装置1000的结构。此外,本实施方式所说明的像素电路可以为上述实施方式所说明的显示像素电路。
具体而言,例如,如图22的显示装置1000那样可以构成显示装置10所示的电路层SICL、布线层LINL及像素层PXAL。作为一个例子,电路层SICL包括衬底310,在衬底310上形成晶体管300。另外,晶体管300的上方设置有布线层LINL,布线层LINL设置有用来使晶体管300、后述的晶体管200、后述的发光器件150a、发光器件150b等电连接的布线。另外,布线层LINL的上方设置有像素层PXAL,像素层PXAL例如包括晶体管200、发光器件150(图22中,发光器件150a及发光器件150b)等。
作为衬底310例如可以使用单晶衬底(例如,以硅或锗为材料的半导体衬底)。此外,作为衬底310,除了半导体衬底以外,例如还可以使用SOI(Silicon On Insulator:绝缘体上硅)衬底、玻璃衬底、石英衬底、塑料衬底、蓝宝石玻璃衬底、金属衬底、不锈钢衬底、包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底、柔性衬底、贴合薄膜、包含纤维状材料的纸或基材薄膜。作为玻璃衬底,例如可以举出钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或钠钙玻璃。作为柔性衬底、贴合薄膜或基材薄膜,例如可以举出如下材料。例如可以举出以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚四氟乙烯(PTFE)为代表的塑料。另外,作为一个例子,可以举出丙烯酸树脂等的合成树脂。另外,作为一个例子,可以举出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯。另外,例如可以举出聚酰胺、聚酰亚胺、芳族聚酰胺、环氧树脂、无机蒸镀薄膜、纸类。在显示装置1000的制造工序包括热处理时,作为衬底310优选选择具有高耐热性的材料。
在本实施方式中,说明衬底310是包含硅作为材料的半导体衬底的情况。
晶体管300设置在衬底310上,包括元件分离层312、导电体316、绝缘体315、绝缘体317、由衬底310的一部分构成的半导体区域313、用作源极区域或漏极区域的低电阻区域314a及低电阻区域314b。因此,晶体管300与Si晶体管不同。注意,图22示出晶体管300的源极和漏极中的一方通过后述的导电体328与后述的导电体330、导电体356及导电体366电连接的结构,但是本发明的一个方式的半导体装置的电连接结构不局限于此。本发明的一个方式的半导体装置例如也可以采用晶体管300的栅极通过导电体328与导电体330、导电体356及导电体366电连接的结构。
晶体管300例如通过采用半导体区域313的顶面及沟道宽度方向的侧面隔着被用作栅极绝缘膜的绝缘体315覆盖导电体316的结构而可以具有Fin型结构。通过使晶体管300具有Fin型结构,实效上的沟道宽度增加,所以可以改善晶体管300的通态特性。另外,由于可以增大栅电极的电场的影响,所以能够提高晶体管300的关态特性。
另外,晶体管300可以为p沟道晶体管或n沟道晶体管。另外,也可以使用p沟道型及n沟道型的双方的多个晶体管300。
形成半导体区域313的沟道的区域、其附近的区域、成为源极区域或漏极区域的低电阻区域314a及低电阻区域314b优选包含硅类半导体,具体而言,优选包含单晶硅。另外,上述各区域例如也可以使用包含锗(Ge)、硅锗(SiGe)、砷化镓(GaAs)、砷化铝镓(GaAlAs或氮化镓(GaN))的材料形成。可以使用使晶格受到应力,以改变晶面间距来控制有效质量的硅。另外,晶体管300也可以为使用砷化镓及砷化铝镓的HEMT(High Electron MobilityTransistor:高电子迁移率晶体管)。
作为用作栅电极的导电体316,可以使用包含砷或磷等赋予n型导电性的元素或硼或铝等赋予p型导电性的元素的硅等半导体材料。或者,作为导电体316,例如可以使用金属材料、合金材料或金属氧化物材料等导电材料。
此外,由于导电体的材料决定功函数,所以通过选择该导电体的材料,可以调整晶体管的阈值电压。具体而言,作为导电体优选使用氮化钛和氮化钽中的一方或双方的材料。为了兼具导电性和埋入性,作为导电体优选使用钨和铝中的一方或双方的金属材料的叠层,尤其在耐热性方面上优选使用钨。
为了使形成在衬底310上的多个晶体管彼此分离设置有元件分离层312。元件分离层例如可以使用LOCOS(Local Oxidation of Silicon:硅局部氧化)法、STI(ShallowTrench Isolation:浅沟槽隔离)法或台面隔离法等形成。
注意,图22所示的晶体管300的结构只是一个例子,不局限于上述结构,根据电路结构或驱动方法等使用适当的晶体管即可。例如,晶体管300也可以具有平面型结构而不具有Fin型结构。
图22所示的晶体管300从衬底310一侧依次层叠有绝缘体320、绝缘体322、绝缘体324、绝缘体326。
作为绝缘体320、绝缘体322、绝缘体324及绝缘体326,例如可以使用选自氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝或氮化铝。
绝缘体322也可以被用作使因被绝缘体320及绝缘体322覆盖的晶体管300等而产生的台阶平坦化的平坦化膜。例如,为了提高绝缘体322的顶面的平坦性,其顶面也可以通过利用化学机械抛光(CMP:Chemical Mechanical Polishing)法的平坦化处理被平坦化。
另外,绝缘体324优选使用防止水及氢等杂质从衬底310或晶体管300等向绝缘体324的上方的区域(例如,设置有晶体管200、发光器件150a、发光器件150b等的区域)扩散的阻挡绝缘膜。因此,绝缘体324优选使用具有抑制氢原子、氢分子及水分子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。另外,根据情况,绝缘体324优选使用具有抑制氮原子、氮分子、氧化氮分子(例如,N2O、NO及NO2)、铜原子等杂质的扩散的功能(不容易使上述氧透过)的绝缘材料。或者,优选具有抑制氧(例如,氧原子和氧分子中的一方或双方)的扩散的功能。
例如,作为对氢具有阻挡性的膜的一个例子,可以使用通过CVD法形成的氮化硅。
氢的脱离量例如可以利用热脱附谱分析法(TDS:Thermal DesorptionSpectrometry)测量。例如,在TDS中的膜表面温度为50℃至500℃的范围内,当将换算为氢原子的脱离量换算为绝缘体324的单位面积的量时,绝缘体324中的氢的脱离量为10×1015atoms/cm2以下,优选为5×1015atoms/cm2以下,即可。
注意,绝缘体326的介电常数优选比绝缘体324低。例如,绝缘体326的相对介电常数优选低于4,更优选低于3。例如,绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下,更优选为0.6倍以下。通过将介电常数低的材料用于层间膜,可以减少产生在布线之间的寄生电容。
另外,绝缘体320、绝缘体322、绝缘体324及绝缘体326埋入有与设置在绝缘体326的上方的发光器件等连接的导电体328及导电体330。此外,导电体328及导电体330具有插头或布线的功能。注意,有时使用同一附图标记表示被用作插头或布线的多个导电体。此外,在本说明书等中,布线、与布线连接的插头也可以是一个构成要素。就是说,有时导电体的一部分被用作布线,并且有时导电体的一部分被用作插头。
作为各插头及布线(例如,导电体328及导电体330)的材料,可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料的导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨、钼等高熔点材料,例如尤其优选使用钨。或者,优选使用铝及铜等低电阻导电材料形成。通过使用低电阻导电材料可以降低布线电阻。
另外,也可以在绝缘体326及导电体330上形成布线层。例如,在图22中,在绝缘体326及导电体330的上方依次层叠有绝缘体350、绝缘体352及绝缘体354。另外,在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356具有与晶体管300连接的插头或布线的功能。此外,导电体356可以使用与导电体328及导电体330同样的材料形成。
此外,与绝缘体324同样,绝缘体350例如优选使用对氢、氧及水具有阻挡性的绝缘体。此外,与绝缘体326同样,绝缘体352及绝缘体354优选使用相对介电常数较低的绝缘体以降低布线间产生的寄生电容。另外,绝缘体362及绝缘体364被用作层间绝缘膜及平坦化膜。此外,导电体356优选包含对氢、氧及水具有阻挡性的导电体。
作为具有对氢的阻挡性的导电体,例如可以使用氮化钽。另外,通过层叠氮化钽和导电性高的钨,可以在保持作为布线的导电性的状态下抑制氢从晶体管300扩散。此时,对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
此外,在绝缘体354及导电体356上依次层叠有绝缘体360、绝缘体362及绝缘体364。
此外,与绝缘体324等同样,绝缘体360优选使用对水及氢等杂质具有阻挡性的绝缘体。因此,绝缘体360例如可以使用可用于绝缘体324的材料。
绝缘体362及绝缘体364被用作层间绝缘膜及平坦化膜。此外,与绝缘体324同样,绝缘体362及绝缘体364例如优选使用对水及氢等杂质具有阻挡性的绝缘体。因此,绝缘体362和绝缘体364可以使用可用于绝缘体324的材料。
此外,绝缘体360、绝缘体362及绝缘体364各自的重叠于部分导电体356的区域中形成有开口部,并以嵌入该开口部的方式设置有导电体366。此外,导电体366还形成在绝缘体362上。导电体366例如具有与晶体管300连接的插头或布线的功能。此外,导电体366可以使用与导电体328及导电体330同样的材料设置。
在绝缘体364及导电体366上依次层叠有绝缘体370及绝缘体372。
此外,与绝缘体324等同样,绝缘体370优选使用对水及氢等杂质具有阻挡性的绝缘体。因此,绝缘体370例如可以使用可用于绝缘体324的材料。
绝缘体372被用作层间绝缘膜及平坦化膜。此外,与绝缘体324同样,绝缘体372例如优选使用对水及氢等杂质具有阻挡性的绝缘体。因此,绝缘体372可以使用可用于绝缘体324等的材料。
此外,绝缘体370及绝缘体372各自的重叠于部分导电体366的区域中形成有开口部,并以嵌入该开口部的方式设置有导电体376。此外,导电体376还形成在绝缘体372上。然后,通过蚀刻处理等使导电体376图案化而成为布线、端子或焊盘的形状。
作为导电体376例如可以使用铜、铝、锡、锌、钨、银、铂或金。另外,导电体376优选由与包括在后述像素层PXAL中的用于导电体216的材料相同的成分构成。
接着,以覆盖绝缘体372及导电体376的方式沉积绝缘体380,然后例如利用化学机械抛光(CMP)法直到导电体376露出为止进行平坦化处理。由此,可以将导电体376形成在衬底310上作为布线、端子或焊盘。
例如,与绝缘体324同样,绝缘体380优选使用不使水及氢等杂质扩散的具有阻挡性的膜。换言之,绝缘体380可以使用可用于绝缘体324等的材料。或者,例如,与绝缘体326同样,绝缘体380也可以使用相对介电常数较低的绝缘体以降低布线间产生的寄生电容。换言之,绝缘体380也可以使用可用于绝缘体326的材料。
像素层PXAL例如设置有衬底210、晶体管200、发光器件150(图22中,发光器件150a及发光器件150b)及衬底102。另外,像素层PXAL例如设置有绝缘体220、绝缘体222、绝缘体226、绝缘体250、绝缘体111a、绝缘体111b、绝缘体112、绝缘体113、绝缘体162及树脂层163。另外,像素层PXAL例如设置有导电体216、导电体228、导电体230、导电体121(图22中的导电体121a及导电体121b)、导电体122及导电体123。
在图22中,例如,绝缘体202和绝缘体380都被用作贴合层。绝缘体202例如优选由与用于绝缘体380的材料相同成分构成。
绝缘体202的上方设置有衬底210。换言之,衬底210的底面设置有绝缘体202。作为衬底210,例如优选使用可用于衬底310的衬底。另外,在图22的显示装置1000中,假设衬底310是以硅为材料的半导体衬底来进行说明。
衬底210上例如形成有晶体管200。晶体管200形成在以硅为材料的半导体衬底的衬底210上,所以被用作Si晶体管。关于晶体管200的结构,参照晶体管300的说明。
晶体管200的上方设置有绝缘体220及绝缘体222。绝缘体220例如与绝缘体320同样地被用作层间绝缘膜及平坦化膜。另外,绝缘体222例如与绝缘体322同样地被用作层间绝缘膜及平坦化膜。
另外,绝缘体220及绝缘体222设置有多个开口部。另外,多个开口部形成在重叠于晶体管200的源极及漏极的区域及重叠于导电体376的区域等中。另外,多个开口部中的形成在重叠于晶体管200的源极及漏极的区域中的开口部形成有导电体228。另外,剩余的开口部中的形成在重叠于导电体376的区域中的开口部的侧面形成有绝缘体214,剩余的开口部中形成有导电体216。尤其是,导电体216有时被称为TSV(Through Silicon Via:硅通孔)。
导电体216和导电体228中的一方或双方例如可以使用可用于导电体328的材料。尤其是,导电体216优选使用与导电体376相同的材料形成。
绝缘体214例如具有使衬底210与导电体216间电绝缘的功能。另外,作为绝缘体214例如优选使用可用于绝缘体320或绝缘体324的材料。
形成在衬底310上的绝缘体380及导电体376与形成在衬底210上的绝缘体202及导电体216例如通过贴合工序接合在一起。
作为进行贴合工序之前的工序,例如,在衬底310一侧进行使绝缘体380及导电体376的各表面的高度一致的平坦化处理。另外,同样地,在衬底210一侧进行使绝缘体202及导电体216各自的高度一致的平坦化处理。
当在贴合工序中进行绝缘体380与绝缘体202的接合,即进行绝缘层彼此的接合时,例如可以利用亲水性接合法,在该方法中,在通过抛光获得高平坦性之后,使利用氧等离子体进行过亲水性处理的表面接触而暂时接合,利用热处理进行脱水,由此进行正式接合。亲水性接合法也发生原子级的结合,因此可以获得机械上优异的接合。
当使导电体376与导电体216接合,即使导电体彼此接合时,可以利用表面活化接合法。在该方法中,通过溅射处理等去除表面的氧化膜及杂质吸附层等并使清洁化且活化了的表面接触而接合。或者,可以利用并用温度及压力使表面接合的扩散接合法等。上述方法都可以发生原子级的结合,因此可以获得电气上和机械上都优异的接合。
通过进行上述贴合工序,可以使衬底310侧的导电体376与衬底210侧的导电体216电连接。另外,可以以足够的机械强度使衬底310侧的绝缘体380与衬底210侧的绝缘体202连接。
在贴合衬底310与衬底210的情况下,由于在各接合面绝缘层与金属层是混合的,所以,例如,组合表面活化接合法及亲水性接合法即可。例如,可以采用在进行抛光之后使表面清洁化,对金属层的表面进行防氧处理,然后进行亲水性处理来进行接合的方法等。另外,也可以作为金属层的表面使用难氧化性金属(例如,金),进行亲水性处理。
另外,在贴合衬底310与衬底210时也可以使用上述方法以外的接合方法。例如,作为贴合衬底310与衬底210的方法,也可以使用倒装焊接的方法。另外,在使用倒装焊接的方法时,也可以在衬底310侧的导电体376的上方或衬底210侧的导电体216的下方设置凸块等连接端子。作为倒装焊接,例如可以举出:将包括异性导电粒子的树脂注入到绝缘体380与绝缘体202间以及导电体376与导电体216间而接合的方法:使用银锡焊接进行接合的方法等。另外,在凸块及连接于凸块的导电体都是金时,可以使用超声波焊接法。另外,为了实现冲击等物理应力的减轻或热应力的减轻,除了上述倒装焊接的方法以外还可以将底部填充胶注入到绝缘体380与绝缘体202间以及导电体376与导电体216间。另外,例如,在贴合衬底310与衬底210时也可以使用芯片接合薄膜。
绝缘体222、绝缘体214、导电体216及导电体228上依次层叠有绝缘体224及绝缘体226。
与绝缘体324同样,绝缘体224优选为防止水及氢等杂质扩散到绝缘体224的上方的区域的阻挡绝缘膜。因此,作为绝缘体224例如优选使用可用于绝缘体324的材料。
与绝缘体326同样,绝缘体226优选为介电常数低的层间膜。因此,作为绝缘体226例如优选使用可用于绝缘体326的材料。
另外,绝缘体224及绝缘体226埋入有与晶体管200、发光器件150等电连接的导电体230。另外,导电体230被用作插头或布线。作为导电体230,例如可以使用可用于导电体328或导电体330的材料。
绝缘体224及绝缘体226上依次层叠有绝缘体250、绝缘体111a及绝缘体111b。
与绝缘体324同样,绝缘体250优选使用对水及氢等杂质具有阻挡性的绝缘体。因此,作为绝缘体250例如可以使用可用于绝缘体324等的材料。
绝缘体111a及绝缘体111b分别可以适当地使用氧化绝缘膜、氮化绝缘膜、氧氮化绝缘膜及氮氧化绝缘膜等各种无机绝缘膜。绝缘体111a优选使用氧化硅膜、氧氮化硅膜及氧化铝膜等氧化绝缘膜或氧氮化绝缘膜。绝缘体111b优选使用氮化硅膜及氮氧化硅膜等氮化绝缘膜或氮氧化绝缘膜。更具体而言,优选的是,作为绝缘体111a使用氧化硅膜,作为绝缘体111b使用氮化硅膜。绝缘体111b优选被用作蚀刻保护膜。或者,也可以作为绝缘体111a使用氮化绝缘膜或氮氧化绝缘膜且作为绝缘体111b使用氧化绝缘膜或氧氮化绝缘膜。本实施方式示出绝缘体111b具有凹部的例子,但是绝缘体111b也可以不具有凹部。
此外,绝缘体250、绝缘体111a及绝缘体111b各自的重叠于部分导电体230的区域中形成有开口部,并以嵌入该开口部的方式设置有导电体121。另外,在本说明书等中,将图22所示的导电体121a、导电体121b总称为导电体121。另外,导电体121可以使用与导电体328及导电体330同样的材料设置。
本实施方式所说明的像素电极例如包含反射可见光的材料,对置电极包含透过可见光的材料。
显示装置1000具有顶部发射型结构。发光器件所发射的光发射到衬底102侧。衬底102优选使用对可见光具有高透过性的材料。
发光器件150a及发光器件150b设置在导电体121的上方。
在此,说明发光器件150a及发光器件150b。
本实施方式所说明的发光器件例如是指有机EL元件(也被称为OLED(OrganicLight Emitting Diode:有机发光二极管))等的自发光型发光器件。另外,电连接到像素电路的发光器件可以为LED(Light Emitting Diode:发光二极管)、Micro LED、QLED(Quantum-dot Light Emitting Diode:量子点发光二极管)及半导体激光等自发光性的发光器件。
例如,通过在绝缘体111b、导电体121a及导电体121b上沉积导电膜并对该导电膜进行图案形成工序及蚀刻工序,可以形成导电体122a及导电体122b。
导电体122a及导电体122b例如分别被用作显示装置1000所包括的发光器件150a及发光器件150b的阳极。
导电体122a及导电体122b例如可以使用铟锡氧化物(有时被称为ITO)等。
另外,导电体122a及导电体122b都可以具有两层以上的叠层结构而不具有单层结构。例如,作为第一层的导电体可以使用对可见光具有高反射率的导电体,作为最上层的导电体可以使用透光性高的导电体。作为对可见光具有高反射率的导电体,例如可以举出银、铝、银(Ag)、钯(Pd)和铜(Cu)的合金膜(Ag-Pd-Cu(APC)膜)。另外,作为透光性高的导电体,例如可以举出上述铟锡氧化物等。另外,导电体122a及导电体122b例如可以使用由一对钛夹持的铝的叠层膜(依次层叠有Ti、Al及Ti的膜)、由一对铟锡氧化物夹持的银的叠层膜(依次层叠有ITO、Ag及ITO的膜)等。
导电体122a上设置有EL层141a。另外,导电体122b上设置有EL层141b。
另外,EL层141a及EL层141b都优选包括发射不同颜色的光的发光层。例如,EL层141a可以包括发射红色(R)、绿色(G)和蓝色(B)中的任一个颜色的光的发光层,EL层141b可以包括发射剩余的两个颜色中的一方的光的发光层。另外,虽然图22未图示,但是在设置与EL层141a及EL层141b不同的EL层的情况下,该EL层可以包括发射剩余的一个颜色的光的发光层。如此,显示装置1000也可以具有在多个像素电极(导电体121a及导电体121b)上按每个颜色形成有不同发光层的结构(SBS结构)。
注意,EL层141a及EL层141b的每一个中的发光层所发射的颜色的组合不局限于上述组合,例如也可以使用青色、品红色及黄色等颜色。另外,在上面示出包括在显示装置1000中的发光器件150所发射的颜色的个数为三个的例子,但是也可以为两个、三个或四个以上。
EL层141a及EL层141b除了包括发光性有机化合物的层(发光层)以外,还可以各自包括选自电子注入层、电子传输层、空穴注入层和空穴传输层中的一个以上。
另外,EL层141a及EL层141b例如可以通过蒸镀法(真空蒸镀法等)、涂敷法(例如,浸涂法、染料涂布法、棒式涂布法、旋涂法或喷涂法)、印刷法(例如,喷墨法、丝网印刷(孔版印刷)法、胶版印刷(平版印刷)法、柔版印刷(凸版印刷)法、凹版印刷法或微接触印刷法)等方法形成。
在使用上述涂布法、印刷法等沉积方法时,可以使用高分子化合物(例如,低聚物、树枝状聚合物及聚合物等)、中分子化合物(介于低分子与高分子之间的化合物:分子量为400至4000)或无机化合物(例如,量子点材料等)。注意,作为量子点材料,可以使用胶状量子点材料、合金型量子点材料或核壳(Core Shell)型量子点材料、核型量子点材料等。
例如,如图23A所示的发光器件150那样,图22所示的发光器件150a及发光器件150b可以由发光层4411及层4430等的多个层构成。
层4420例如可以包括含有电子注入性高的物质的层(电子注入层)及含有电子传输性高的物质的层(电子传输层)。发光层4411例如包含发光性化合物。层4430例如可以包括含有空穴注入性高的物质的层(空穴注入层)及含有空穴传输性高的物质的层(空穴传输层)。
包括设置在一对电极(导电体121与后述的导电体122)间的层4420、发光层4411及层4430的结构可以被用作单一的发光单元,在本说明书中将图23A的结构称为单结构。
另外,图23B示出图23A所示的发光器件150中的EL层141的变形例子。具体而言,图23B所示的发光器件150包括导电体121上的层4430-1、层4430-1上的层4430-2、层4430-2上的发光层4411、发光层4411上的层4420-1、层4420-1上的层4420-2以及层4420-2上的导电体122。例如,在将导电体121及导电体122分别用作阳极及阴极时,层4430-1被用作空穴注入层,层4430-2被用作空穴传输层,层4420-1被用作电子传输层,层4420-2被用作电子注入层。或者,在将导电体121及导电体122分别用作阴极及阳极时,层4430-1被用作电子注入层,层4430-2被用作电子传输层,层4420-1被用作空穴传输层,层4420-2被用作空穴注入层。通过采用上述层结构,可以将载流子高效地注入到发光层4411,由此可以提高发光层4411内的载流子的再结合的效率。
此外,如图23C所示,层4420与层4430之间设置有多个发光层(例如,发光层4411、发光层4412及发光层4413)的结构也是单结构的变形例子。
另外,包括层4420、发光层4411及层4430等的多个层的叠层体有时被称为发光单元。另外,多个发光单元可以通过中间层(电荷产生层)串联连接。具体而言,如图23D所示,多个发光单元的发光单元4400a及发光单元4400b通过中间层(电荷产生层)4440串联连接。在本说明书中,将这种结构称为串联结构。另外,在本说明书等中,例如有时将串联结构换称为叠层结构。另外,通过发光器件采用串联结构,可以实现能够以高亮度发光的发光器件。另外,通过发光器件采用串联结构,可以期待发光器件的发光效率的提高及发光器件的寿命的提高。在图22的显示装置1000的发光器件150采用串联结构的情况下,EL层141例如可以包括发光单元4400a的层4420、发光层4411及层4430、中间层4440、发光单元4400b的层4420、发光层4412及层4430。
另外,在显示白色时,上述SBS结构的功耗可以低于上述单结构及串联结构的功耗。因此,在想要降低功耗时优选采用SBS结构。另一方面,单结构及串联结构的制造程序比SBS结构的发光器件简单,由此可以降低制造成本或者提高制造成品率,所以是优选的。
发光器件150的发光颜色根据构成EL层141的材料而可以为红色、绿色、蓝色、青色、品红色、黄色或白色。此外,当发光器件150具有微腔结构时,可以进一步提高颜色纯度。
发射白色光的发光器件优选具有发光层包含两种以上的发光物质的结构。为了得到白色发光,选择各发光处于补色关系的两种以上的发光物质即可。
发光层优选包含其发光颜色选自R(红)、G(绿)、B(蓝)、Y(黄)和O(橙)中的两种以上的发光物质的两种以上。或者,优选包含每个发光包含选自R、G、B中的两种以上的光谱成分的两种以上的发光物质。
另外,如图22所示,在相邻的发光器件间,在两个EL层间设置有间隙。具体而言,在图22中,在相邻的发光器件间形成有凹部,该凹部的侧面(导电体121a、导电体122a及EL层141a的侧面、导电体121b、导电体122b及EL层141b的侧面)及底面(绝缘体111b的一部分的区域)被绝缘体112覆盖。另外,在绝缘体112上以埋入该凹部的方式形成绝缘体162。如此,EL层141a及EL层141b优选以彼此不接触的方式设置。由此,可以适合地抑制通过相邻的两个EL层电流(也被称为横向泄漏电流或侧泄漏电流)流过而产生非意图的发光(也被称为串扰)。由此,可以提高对比度而可以实现显示品质高的显示装置。另外,例如,通过采用发光器件间的横向泄漏电流极低的结构,可以使在显示装置中进行的黑色显示为漏光等极少的显示(也称为全黑色显示)。
作为EL层141a及EL层141b的形成方法,例如可以举出使用光刻法的方法。例如,通过先在导电体122上沉积成为EL层141a及EL层141b的EL膜,然后利用光刻法对该EL膜进行图案化,可以形成EL层141a及EL层141b。由此,在相邻的发光器件间,可以在两个EL层间设置间隙。
在利用光刻法进行EL膜的图案化时,发光层等受到损伤(因加工导致的损伤),有时可靠性显著下降。于是,在制造本发明的一个方式的半导体装置时,优选的是,使用在位于发光层的上方的层(例如,载流子传输层或载流子注入层,更具体而言为电子传输层或电子注入层)之上形成牺牲层等并将发光层加工成岛状的方法。通过可以使用该方法,可以提供一种可靠性高的半导体装置。
绝缘体112可以为包括无机材料的绝缘层。作为绝缘体112例如可以使用氧化绝缘膜、氮化绝缘膜、氧氮化绝缘膜及氮氧化绝缘膜等无机绝缘膜。绝缘体112既可以具有单层结构,又可以具有叠层结构。作为氧化绝缘膜,例如可以举出氧化硅膜、氧化铝膜、氧化镁膜、铟镓锌氧化物膜、氧化镓膜、氧化锗膜、氧化钇膜、氧化锆膜、氧化镧膜、氧化钕膜、氧化铪膜及氧化钽膜。作为氮化绝缘膜,例如可以举出氮化硅膜及氮化铝膜。作为氧氮化绝缘膜,例如可以举出氧氮化硅膜及氧氮化铝膜。作为氮氧化绝缘膜,例如可以举出氮氧化硅膜及氮氧化铝膜。尤其是,氧化铝膜在蚀刻中与EL层的选择比高,并且在后述的绝缘体162的形成中具有保护EL层的功能,所以是优选的。尤其是,通过将利用ALD(Atomic LayerDeposition)法形成的氧化铝膜、氧化铪膜及氧化硅膜等无机绝缘膜用于绝缘体112,可以形成针孔少且保护EL层的功能良好的绝缘体112。
在本说明书中,氧氮化物是指在其组成中氧含量多于氮含量的材料,而氮氧化物是指在其组成中氮含量多于氧含量的材料。例如,在记载为“氧氮化硅”时指在其组成中氧含量多于氮含量的材料,而在记载为“氮氧化硅”时指在其组成中氮含量多于氧含量的材料。
可以利用溅射法、CVD法、PLD(Pulsed Laser Deposition)法或ALD法等形成绝缘体112。绝缘体112优选利用高覆盖率的ALD法形成。
设置在绝缘体112上的绝缘体162具有使形成在相邻的发光器件间的绝缘体112的凹部平坦化的功能。换言之,通过包括绝缘体162,可以发挥提高后述的导电体123的形成面的平坦性的效果。作为绝缘体162例如可以适当地使用包含有机材料的绝缘层。例如,作为绝缘体162可以使用丙烯酸树脂、聚酰亚胺树脂、环氧树脂、酰亚胺树脂、聚酰胺树脂、聚酰亚胺酰胺树脂、硅酮树脂、硅氧烷树脂、苯并环丁烯类树脂、酚醛树脂及上述树脂的前体等。另外,作为绝缘体162,例如也可以使用聚乙烯醇(PVA)、聚乙烯醇缩丁醛、聚乙烯吡咯烷酮、聚乙二醇、聚甘油、普鲁兰、水溶性纤维素或者醇可溶性聚酰胺树脂等有机材料。另外,绝缘体162例如可以使用感光树脂。作为感光树脂,例如也可以使用光致抗蚀剂。感光树脂可以使用正型材料或负型材料。
绝缘体162的顶面的高度与EL层141a或EL层141b的顶面的高度之差例如优选为绝缘体162的厚度的0.5倍以下,更优选为0.3倍以下。另外,例如也可以以EL层141a或EL层141b的顶面高于绝缘体162的顶面的方式设置绝缘体162。另外,例如也可以以绝缘体162的顶面高于EL层141a或EL层141b中的发光层的顶面的方式设置绝缘体162。
EL层141a上、EL层141b上、绝缘体112上及绝缘体162上设置有导电体123。另外,发光器件150a及发光器件150b上都设置有绝缘体113。
导电体123例如被用作发光器件150a及发光器件150b的公共电极。另外,为了将来自发光器件150的发光向显示装置1000的上方发射,导电体123优选包括具有透光性的导电材料。
导电体123优选为导电性高且具有透光性及光反射性的材料(有时被称为半透过-半反射电极)。作为导电体123,例如可以使用银和镁的合金或铟锡氧化物。
绝缘体113有时被称为保护层,通过在发光器件150a及发光器件150b各自的上方设置绝缘体113,可以提高发光器件的可靠性。换言之,绝缘体113被用作保护发光器件150a及发光器件150b的钝化膜。因此,绝缘体113例如优选使用防止水的进入的材料。绝缘体113例如可以使用可用于绝缘体111a或绝缘体111b的材料。具体而言,可以使用氧化铝、氮化硅或氮氧化硅。
绝缘体113上设置有树脂层163。另外,树脂层163上设置有衬底102。
衬底102例如优选为具有透光性的衬底。通过作为衬底102使用具有透光性的衬底,可以使发光器件150a及发光器件150b所发射的光向衬底102的上方发射。
注意,本发明的一个方式的显示装置不局限于图22所示的显示装置1000的结构。本发明的一个方式的显示装置的结构只要解决目的的范围内就可以适当地改变。
例如,图22的显示装置1000的像素层PXAL中的晶体管200也可以为在沟道形成区域中包括金属氧化物的晶体管(以下,称为OS晶体管)。图24所示的显示装置1000具有在图22的显示装置1000的电路层SICL及布线层LINL的上方设置代替晶体管200的晶体管500(OS晶体管)及发光器件150的结构。
在图24中,晶体管500设置在绝缘体512上。绝缘体512设置在绝缘体364及导电体366的上方,作为绝缘体512优选使用对氧及氢具有阻挡性的物质。具体而言,例如,作为绝缘体512使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝或氮化铝即可。
作为对氢具有阻挡性的膜的一个例子,可以使用通过CVD法形成的氮化硅。在此,有时氢扩散到具有氧化物半导体的半导体元件(例如,晶体管500)中,导致该半导体元件的特性下降。因此,优选在晶体管300与晶体管500之间设置抑制氢的扩散的膜。具体而言,抑制氢的扩散的膜是指氢的脱离量少的膜。
另外,例如,作为绝缘体512,可以使用与绝缘体320同样的材料。此外,通过对上述绝缘体使用介电常数较低的材料,可以减少产生在布线之间的寄生电容。例如,绝缘体512可以使用氧化硅膜或氧氮化硅膜。
另外,绝缘体512上设置有绝缘体514且绝缘体514上设置有晶体管500。另外,在绝缘体512上以覆盖晶体管500的方式形成绝缘体576。另外,绝缘体576上形成有绝缘体581。
绝缘体514优选使用防止氢等杂质从衬底310或设置有绝缘体512的下方的电路元件等的区域等向设置有晶体管500的区域扩散的具有阻挡性的膜。因此,绝缘体514例如优选使用通过CVD法形成的氮化硅。
如上所述,图24所示的晶体管500是在沟道形成区域中包括金属氧化物的OS晶体管。作为该金属氧化物,例如可以使用包含铟、元素M及锌的In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一种或多种)等金属氧化物。具体而言,例如,作为金属氧化物可以使用包含铟、镓及锌的氧化物(有时记为IGZO)。另外,例如,作为金属氧化物也可以使用包含铟、铝及锌的氧化物(有时记为IAZO)。另外,例如,作为金属氧化物也可以使用包含铟、铝、镓及锌的氧化物(有时记为IAGZO)。另外,金属氧化物除了上述以外也可以使用In-Ga氧化物、In-Zn氧化物或铟氧化物。
尤其是,被用作半导体的金属氧化物优选使用其带隙为2eV以上,优选为2.5eV以上的金属氧化物。如此,通过使用带隙较宽的金属氧化物,可以减小晶体管的关态电流(有时被称为泄漏电流)。
尤其是,像素电路中的驱动晶体管优选使用在源极-漏极间电压较大时也关态电流充分减少的晶体管,例如优选使用OS晶体管。通过作为驱动晶体管使用OS晶体管可以减少在驱动晶体管处于关闭状态下流过发光器件的关态电流的量,所以可以充分降低关态电流流过的发光器件所发射的光的亮度。因此,在比较关态电流大的驱动晶体管和关态电流小的驱动晶体管时,在使像素电路显示黑色的情况下,与包括关态电流大的驱动晶体管的像素电路相比,包括关态电流小的驱动晶体管的像素电路的发光亮度较低。换言之,通过使用OS晶体管,可以抑制使像素电路显示黑色时的黑色模糊。
另外,室温下的每沟道宽度1μm的OS晶体管的关态电流值可以为1aA(1×10-18A)以下、1zA(1×10-21A)以下或1yA(1×10-24A)以下。注意,室温下的每沟道宽度1μm的Si晶体管的关态电流值为1fA(1×10-15A)以上且1pA(1×10-12A)以下。因此,也可以说,OS晶体管的关态电流比Si晶体管的关态电流低10位左右。
另外,在提高像素电路所包括的发光器件的发光亮度时,需要增大流过发光器件的电流量。另外,为此,需要提高像素电路所包括的驱动晶体管的源极-漏极间电压。因为OS晶体管的源极-漏极间的耐压性比Si晶体管高,所以可以对OS晶体管的源极-漏极间施加高电压。由此,通过作为像素电路所包括的驱动晶体管使用OS晶体管,可以对OS晶体管的源极-漏极间施加高电压,所以可以增大流过发光器件的电流量而提高发光器件的发光亮度。
另外,当晶体管在饱和区域中工作时,与Si晶体管相比,OS晶体管可以使对于栅极-源极间电压的变化的源极-漏极间电流的变化细小。因此,通过作为像素电路所包括的驱动晶体管使用OS晶体管,可以根据栅极-源极间电压的变化详细决定流过源极-漏极间的电流,所以可以致密地控制流过发光器件的电流量。因此,可以致密地控制发光器件发射的光的亮度(可以增大像素电路中的灰度)。
另外,关于晶体管在饱和区域中工作时流过的电流的饱和特性,与Si晶体管相比,OS晶体管即使逐渐地提高源极-漏极间电压也可以使稳定的恒定电流(饱和电流)流过。因此,通过将OS晶体管用作驱动晶体管,即使例如包含EL材料的发光器件的电流-电压特性发生不均匀,也可以使稳定的恒定电流流过发光器件。也就是说,OS晶体管当在饱和区域中工作时即使提高源极-漏极间电压,源极-漏极间电流也几乎不变,因此可以使发光器件的发光亮度稳定。
如上所述,通过作为像素电路所包括的驱动晶体管使用OS晶体管,可以实现选自“黑色模糊的抑制”、“发光亮度的上升”、“多灰度化”和“发光器件不均匀的抑制”中的一个以上。因此,包括像素电路的显示装置可以显示清晰且流畅的图像,其结果可以观察图像的鲜锐度(图像的锐度)和高对比度中的任一个或多个。图像的鲜锐度(图像的锐度)有时是指动态模糊被抑制的情况和黑色模糊被抑制的情况中的一方或双方。另外,通过采用可流过包括在像素电路中的驱动晶体管的关态电流极低的结构,可以使在显示装置中进行的黑色显示为漏光等极少的显示(也称为全黑色显示)。
选自绝缘体576和绝缘体581中的至少一个优选被用作抑制水及氢等杂质从晶体管500的上方向晶体管500扩散的阻挡绝缘膜。因此,选自绝缘体576和绝缘体581中的至少一个优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(例如,N2O、NO及NO2)或铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。或者,优选使用具有抑制氧(例如,氧原子和氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。
作为绝缘体576和绝缘体581中的至少一个,优选使用具有抑制水及氢等杂质以及氧的扩散的功能的绝缘体,例如可以使用氧化铝、氧化镁、氧化铪、氧化镓、铟镓锌氧化物、氮化硅或氮氧化硅。
另外,绝缘体581、绝缘体576、晶体管500的源极和漏极中的一个电极设置有用来形成插头、布线等的开口部。另外,该开口部形成有被用作插头、布线等的导电体540。
另外,绝缘体581例如优选为被用作层间膜和平坦化膜中的一方或双方的绝缘体。
绝缘体581及导电体540的上方形成有绝缘体224及绝缘体226。注意,包括绝缘体224的位于绝缘体224的上方的绝缘体、导电体、电路元件等的记载可以参照图22的显示装置1000的说明。
注意,图22示出具有通过将形成有发光器件150及像素电路的半导体衬底与形成有驱动电路等的半导体衬底贴合在一起而构成的显示装置,图24示出在形成有驱动电路的半导体衬底中在该驱动电路上形成发光器件150、像素电路等的显示装置,但是根据本发明的一个方式的电子设备的显示装置不局限于图22或图24。根据本发明的一个方式的电子设备的显示装置例如也可以具有只形成有一层晶体管的结构而不具有层叠有两层晶体管的层结构。
具体而言,例如,根据本发明的一个方式的电子设备的显示装置如图25A所示的显示装置1000那样也可以包括:衬底210上的包括晶体管200的电路;以及晶体管200的上方的发光器件150。另外,例如,如图25B所示的显示装置1000那样也可以采用在衬底501上形成绝缘体512且设置有绝缘体512上的晶体管500及晶体管500的上方的发光器件150的结构。另外,作为衬底501例如可以使用可用于衬底310的衬底,尤其优选使用玻璃衬底。
如图25A及图25B的每一个所示的显示装置1000那样,根据本发明的一个方式的电子设备的显示装置也可以具有只形成有一层晶体管且在该晶体管的上方设置有发光器件150的结构。另外,虽然未图示,但是根据本发明的一个方式的电子设备的显示装置也可以具有层叠有三层以上的晶体管的层结构。
<显示装置的密封结构例子>
接着,说明可用于图22的显示装置1000的发光器件150的密封结构。
图26A是示出可用于图22的显示装置1000的密封结构的例子的截面图。具体而言,图26A示出图22的设置在显示装置1000的端部及该端部周围的材料。另外,图26A只摘要示出显示装置1000的像素层PXAL的一部分。具体而言,图26A示出绝缘体250、位于绝缘体250的上方的绝缘体、导电体以及发光器件150a。
图26A所示的区域123CM例如设置有开口部。此外,作为一个例子,该开口部设置有导电体121CM。导电体123通过导电体121CM与设置在绝缘体250的下方的布线电连接。由此,可以对用作公共电极的导电体123供应电位(例如,发光器件150a等中的阳极电位或阴极电位)。此外,有时将包括在区域123CM中的导电体、区域123CM的周围的导电体中的至少一个称为连接电极。
导电体121CM例如可以使用可用于导电体121的材料。
在图26A的显示装置1000中,在树脂层163的端部或该端部周围设置有粘合层164。具体而言,以绝缘体113及衬底102隔着粘合层164贴合的方式构成显示装置1000。
作为粘合层164,例如优选使用抑制水分等杂质的透过的材料。通过作为粘合层164使用该材料,可以提高显示装置1000的可靠性。
有时将使用粘合层164隔着树脂层163贴合绝缘体113与衬底102的结构称为固体密封结构。另外,在固体密封结构中,在树脂层163与粘合层164同样地具有贴合绝缘体113与衬底102的功能时,并不一定设置粘合层164。
另一方面,有时将使用粘合层164填充惰性气体代替树脂层163而贴合绝缘体113与衬底102的结构称为中空密封结构(未图示)。作为惰性气体,例如可以举出氮及氩。
另外,在图26A所示的显示装置1000的密封结构中,也可以将两个以上的粘合层重叠而使用。例如,如图26B所示,也可以在粘合层164的内侧(粘合层164与树脂层163间)还设置粘合层165。通过将两个以上的粘合层重叠,可以进一步抑制水分等杂质的透过,所以可以进一步提高显示装置1000的可靠性。
另外,也可以在粘合层165混合干燥剂。由此,形成在粘合层164及粘合层165的内侧的树脂层163、绝缘体、导电体及EL层中的水分吸附到该干燥剂,所以可以提高显示装置1000的可靠性。
另外,图26B的显示装置1000具有固体密封结构,但是也可以具有中空密封结构。
另外,在图26A及图26B的显示装置1000的密封结构中,也可以填充惰性液体代替树脂层163。作为惰性液体,例如可以举出氟类惰性液体。
<显示装置的变形例子>
本发明的一个方式不局限于上述结构,可以根据情况适当地改变上述结构。以下,使用图27A至图28B说明图22的显示装置1000的变形例子。另外,图27A至图28B只摘要示出显示装置1000的像素层PXAL的一部分。具体而言,图27A至图28B各自示出绝缘体250、绝缘体111a以及位于绝缘体111a的上方的绝缘体、导电体、发光器件150a及发光器件150b。尤其是,图27A至图28B还示出发光器件150c、导电体121c、导电体122c及EL层141c。
注意,例如EL层141c所发射的光的颜色也可以与EL层141a及EL层141b所发射的光的颜色不同。另外,例如显示装置1000也可以采用发光器件150a至发光器件150c所发射的光的颜色为两种的结构。另外,例如显示装置1000也可以采用增加发光器件150的个数而多个发光器件所发射的颜色的个数为四种的结构(未图示)。
另外,如图27A所示,例如显示装置1000也可以采用EL层141a至EL层141c上形成有EL层142的结构。具体而言,例如,在图23A中,在EL层141a至EL层141c包括层4430及发光层4411时采用EL层142包括层4420的结构即可。在此情况下,EL层142中的层4420被用作发光器件150a至发光器件150c的公共层。同样地,例如,在图23C中,通过在EL层141a至EL层141c包括层4430、发光层4411、发光层4412及发光层4413时采用EL层142包括层4420的结构,EL层142中的层4420被用作发光器件150a至发光器件150c的公共层。另外,例如,在图23D中,通过在EL层141a至EL层141c包括发光单元4400b的层4430、发光层4412及层4420、中间层4440、发光单元4400a的层4430及发光层4411时采用EL层142包括发光单元4400b的层4420的结构,EL层142中的发光单元4400a的层4420被用作发光器件150a至发光器件150c的公共层。
另外,例如在显示装置1000中,绝缘体113也可以具有两层以上的叠层结构而不具有单层结构。例如绝缘体113也可以采用三层叠层结构,其中第一层使用无机材料的绝缘体,第二层使用有机材料的绝缘体,并且第三层使用无机材料的绝缘体。图27B是示出绝缘体113具有包括绝缘体113a、绝缘体113b及绝缘体113c的多层结构的显示装置1000的一部分的截面图,其中绝缘体113a使用无机材料的绝缘体,绝缘体113b使用有机材料的绝缘体,并且绝缘体113c使用无机材料的绝缘体。
另外,例如,在显示装置1000中,也可以EL层141a至EL层141c都具有微腔结构(微小共振器结构)。微腔结构例如是指如下结构:作为上部电极(公共电极)的导电体122使用具有透光性及光反射性的导电材料且作为下部电极(像素电极)的导电体121使用具有光反射性的导电材料而将发光层的底面与下部电极的顶面间的距离,即图23A中的层4430的膜厚度设定为对应于EL层141中的发光层所发射的光的颜色的波长的厚度。
例如,在下部电极反射回来的光(反射光)会给从发光层直接入射到上部电极的光(入射光)带来很大的干涉,因此优选将下部电极与发光层的光学距离调节为(2n-1)λ/4(注意,n为1以上的自然数,λ为要放大的光的波长)。通过调节该光程,可以使波长λ的各反射光与入射光的相位一致,由此可以进一步放大从发光层发射的光。另一方面,在反射光及入射光的波长为λ以外的情况下,相位不一致,所以反射光及入射光不谐振而衰减。
上述微腔结构所具有的EL层可以具有包括多个发光层的结构或只包括一个发光层的结构。例如,微腔结构可以组合于上述串联型发光器件的结构,其中在一个发光器件中以其间夹着电荷产生层的方式设置多个EL层,并且,在每个EL层中形成一个或多个发光层。
通过采用微腔结构,可以加强指定波长的正面方向上的发光强度,由此可以实现低功耗化。尤其是,在用于VR及AR等XR的设备中,在很多个情况下发光器件的正面方向的光入射到戴上设备的使用者的眼睛,所以可以说在用于XR的设备的显示装置具有微腔结构是优选的。注意,在为使用红色、黄色、绿色以及蓝色的四种颜色的子像素显示影像的显示装置的情况下,因为可以获得由于黄色发光的亮度提高效果,而且可以在所有的子像素中采用适合各颜色的波长的微腔结构,所以能够实现具有良好的特性的发光装置。
图28A例如是示出采用微腔结构时的显示装置1000的一部分的截面图。另外,在发光器件150a包括发射蓝色(B)光的发光层,发光器件150b包括发射绿色(G)光的发光层且发光器件150c包括发射红色(R)光的发光层的情况下,如图28A所示,优选按EL层141a、EL层141b及EL层141c的顺序增加膜厚度。具体而言,根据各发光层所发射的光的颜色决定包括在EL层141a、EL层141b及EL层141c的每一个中的层4430的膜厚度即可。在此情况下,包括在EL层141a中的层4430最薄且包括在EL层141c中的层4430最厚。
另外,例如,显示装置1000也可以包括着色层(滤色片)。图28B例如示出在树脂层163与衬底102间设置有着色层166a、着色层166b及着色层166c的结构。着色层166a至着色层166c例如可以形成在衬底102上。另外,在发光器件150a包括发射蓝色(B)光的发光层,发光器件150b包括发射绿色(G)光的发光层,并且发光器件150c包括发射红色(R)光的发光层的情况下,着色层166a为蓝色,着色层166b为绿色,着色层166c为红色。
图28B所示的显示装置1000通过将设置有着色层166a至着色层166c的衬底102隔着树脂层163贴合于形成到发光器件150a至发光器件150c的衬底310而构成。此时,优选以发光器件150a与着色层166a重叠,发光器件150b与着色层166b重叠且发光器件150c与着色层166c重叠的方式进行贴合。通过在显示装置1000中设置着色层166a至着色层166c,例如发光器件150b所发射的光经过着色层166b向衬底102的上方射出而不经过着色层166a或着色层166c向衬底102的上方射出。换言之,可以遮蔽来自显示装置1000的发光器件150的倾斜方向(以衬底102的顶面为水平面时的仰角的方向)的光,所以可以降低显示装置1000的视角依赖性,由此可以防止从倾斜方向看显示在显示装置1000上的图像时的该图像的显示品质的下降。
另外,形成在衬底102上的着色层166a至着色层166c也可以由被称为覆盖层的树脂覆盖。具体而言,在显示装置1000中,也可以按树脂层163、该覆盖层、着色层166a至着色层166c、衬底102的顺序层叠(未图示)。另外,作为用于覆盖层的树脂,例如可以举出具有透光性且以丙烯酸树脂或环氧树脂为基础的热固化性材料等。
另外,例如,显示装置1000除了着色层以外还可以包括黑矩阵(未图示)。通过在着色层166a与着色层166b间、着色层166b与着色层166c间以及着色层166c与着色层166a间设置黑矩阵,可以进一步遮蔽来自显示装置1000的发光器件150的倾斜方向(以衬底102的顶面为水平面时的仰角的方向)的光,所以可以进一步防止在从倾斜方向看显示在显示装置1000上的图像时的该图像的显示品质的下降。
另外,在如图28B等那样显示装置包括着色层时,显示装置所包括的发光器件150a至发光器件150c也可以都是发射白色光的发光器件(未图示)。另外,该发光器件例如可以采用单结构或串联结构。
另外,在上述显示装置1000中,导电体121a至导电体121c为阳极且导电体122为阴极,但是显示装置1000也可以采用导电体121a至导电体121c为阴极且导电体122为阳极的结构。换言之,在上面说明的制造工序中,也可以使包括在EL层141a至EL层141c及EL层142中的空穴注入层、空穴传输层、发光层、电子传输层及电子注入层的叠层顺序相反。
<绝缘体162的结构例子>
接着,示出显示装置1000中的包括绝缘体162及其周围的区域的截面结构。
图29A示出EL层141a及EL层141b的膜厚度彼此不同的例子。绝缘体112的顶面的高度在EL层141a一侧与EL层141a的顶面的高度一致或大致一致,在EL层141b侧与EL层141b的顶面的高度一致或大致一致。并且,绝缘体112的顶面具有EL层141a侧高且EL层141b侧低的平缓的倾斜。如此,绝缘体112及绝缘体162的高度优选与相邻的EL层的顶面的高度一致。或者,绝缘体112及绝缘体162的顶面也可以具有与相邻的EL层中的任意个的顶面的高度一致的平坦部。
在图29B中,绝缘体162的顶面具有高于EL层141a的顶面及EL层141b的顶面的区域。另外,绝缘体162的顶面具有向中心平缓地膨胀的凸状形状。
在图29C中,绝缘体112具有其顶面高于EL层141a的顶面及EL层141b的顶面的区域。另外,在包括绝缘体162及其周围的区域中,显示装置1000包括位于牺牲层118和牺牲层119中的至少一方上的第一区域。第一区域的高度高于EL层141a的顶面及EL层141b的顶面,第一区域形成有绝缘体162的一部分。另外,在包括绝缘体162及其周围的区域中,显示装置1000包括位于牺牲层118和牺牲层119中的至少一方上的第二区域。第二区域的高度高于EL层141a的顶面及EL层141b的顶面,第二区域形成有绝缘体162的一部分。
在图29D中,绝缘体162的顶面具有低于EL层141a的顶面及EL层141b的顶面的区域。另外,绝缘体162的顶面具有向中心平缓地凹陷的形状。
在图29E中,绝缘体112的顶面具有高于EL层141a的顶面及EL层141b的顶面的区域。就是说,在EL层141的被形成面,绝缘体112突出且形成凸部。
在形成绝缘体112时,例如在以与牺牲层的高度一致或大致一致的方式形成绝缘体112时,如图29E所示,有时形成绝缘体112突出的形状。
在图29F中,绝缘体112的顶面具有低于EL层141a的顶面及EL层141b的顶面的区域。就是说,在EL层141的被形成面,绝缘体112具有凹部。
如上所述,绝缘体112及绝缘体162可以采用各种形状。
<像素电路的结构例子>
在此,说明可以包括在像素层PXAL中的像素电路的结构例子。
图30A及图30B示出可以包括在像素层PXAL中的像素电路的结构例子及连接于像素电路的发光器件150。另外,图30A是示出包括在像素层PXAL中的像素电路400所包括的各电路元件的连接的图,图30B是示意性地示出包括驱动电路30的电路层SICL、像素电路所包括的具有多个晶体管的层OSL以及包括发光器件150的层EML的上下关系的图。另外,图30B所示的显示装置1000的像素层PXAL例如包括层OSL及层EML。另外,图30B所示的层OSL所包括的晶体管500A、晶体管500B或晶体管500C相当于图22中的晶体管200。另外,包括在图30B所示的层EML中的发光器件150相当于图22中的发光器件150a或发光器件150b。
例如,图30A及图30B所示的像素电路400包括晶体管500A、晶体管500B、晶体管500C及电容器600。晶体管500A、晶体管500B及晶体管500C例如可以为可用于上述晶体管200的晶体管。换言之,晶体管500A、晶体管500B及晶体管500C可以为Si晶体管。另外,晶体管500A、晶体管500B及晶体管500C例如可以为可用于上述晶体管500的晶体管。换言之,晶体管500A、晶体管500B及晶体管500C可以为OS晶体管。尤其是,在晶体管500A、晶体管500B及晶体管500C为OS晶体管时,晶体管500A、晶体管500B及晶体管500C优选都包括背栅电极,在此情况下可以具有对背栅电极及栅电极供应相同信号的结构或者对背栅电极供应与栅电极不同的信号的结构。注意,图30A及图30B示出晶体管500A、晶体管500B及晶体管500C包括背栅电极,但是晶体管500A、晶体管500B及晶体管500C也可以不包括背栅电极。
晶体管500B包括与晶体管500A电连接的栅电极、与发光器件150电连接的第一电极以及与布线ANO电连接的第二电极。布线ANO是用来对发光器件150供应电流的电位的布线。
晶体管500A包括与晶体管500B的栅电极电连接的第一端子、与被用作源极线的布线SL电连接的第二端子以及具有根据被用作栅极线的布线GL1的电位控制导通状态或非导通状态的功能的栅电极。
晶体管500C包括与布线V0电连接的第一端子、与发光器件150电连接的第二端子以及具有根据被用作栅极线的布线GL2的电位控制导通状态或非导通状态的功能的栅电极。布线V0是用来供应基准电位的布线及用来将流过像素电路400的电流输出到驱动电路30的布线。
电容器600包括与晶体管500B的栅电极电连接的导电膜以及与晶体管500C的第二电极电连接的导电膜。
发光器件150包括与晶体管500B的第一电极电连接的第一电极以及与布线VCOM电连接的第二电极。布线VCOM是供应用来对发光器件150供应电流的电位的布线。
由此,可以根据供应到晶体管500B的栅电极的图像信号控制发光器件150所发射的光的强度。另外,可以由通过晶体管500C供应的布线V0的基准电位抑制晶体管500B的栅极-源极间电压的不均匀。
另外,可以从布线V0输出可以在设定像素参数时使用的电流值。更具体而言,布线V0可以被用作将流过晶体管500B的电流或流过发光器件150的电流输出到外部的监视线。输出到布线V0的电流例如由源极跟随电路转换为电压而输出到外部。另外,例如由AD转换器转换为数字信号而输出到上述实施方式中说明的AI加速器。
另外,在图30B中作为一个例子示出的结构中可以缩短用来使像素电路400与驱动电路30电连接的布线,所以可以降低该布线的布线电阻。因此,可以高速进行数据的写入,所以可以以高速驱动显示装置1000。由此,即使使显示装置1000所包括的像素电路400的数量多,也可以确保充分帧期间,所以可以提高显示装置1000的像素密度。另外,通过提高显示装置1000的像素密度,可以提高显示装置1000所显示的图像的清晰度。例如,显示装置1000的像素密度可以为1000ppi以上、5000ppi以上或7000ppi以上。因此,显示装置1000例如可以为用于AR或VR的显示装置,可以适当地被用于头戴显示器等显示部与使用者间的距离较近的电子设备。
注意,图30A及图30B示出一共包括三个晶体管的像素电路400的例子,但是根据本发明的一个方式的电子设备的像素电路不局限于此。以下,说明可用于像素电路400的像素电路的结构例子。
图31A所示的像素电路400A包括晶体管500A、晶体管500B及电容器600。另外,图31A示出连接于像素电路400A的发光器件150。另外,像素电路400A与布线SL、布线GL、布线ANO及布线VCOM电连接。
在晶体管500A中,栅极与布线GL电连接,源极和漏极中的一方与布线SL电连接,另一方与晶体管500B的栅极及电容器600的一方电极电连接。在晶体管500B中,源极和漏极中的一方与布线ANO电连接,另一方与发光器件150的阳极电连接。电容器600的另一方电极与发光器件150的阳极电连接。发光器件150的阴极与布线VCOM电连接。
图31B所示的像素电路400B是对像素电路400A追加晶体管500C的结构。另外,像素电路400B与布线V0电连接。
图31C所示的像素电路400C是上述像素电路400A的晶体管500A及晶体管500B采用栅极与背栅极电连接的晶体管时的例子。另外,图31D所示的像素电路400D是在像素电路400B中采用该晶体管时的例子。因此,可以增大晶体管能够流过的电流。注意,在此示出所有晶体管采用一对栅极电连接的晶体管,但是不局限于此。另外,也可以采用包括一对栅极且该一对栅极分别与不同布线电连接的晶体管。例如,通过使用一方栅极与源极电连接的晶体管,可以提高可靠性。
图32A所示的像素电路400E具有对上述像素电路400B追加晶体管500D的结构。另外,像素电路400E与三个被用作栅极线的布线(布线GL1、布线GL2及布线GL3)电连接。
在晶体管500D中,栅极与布线GL3电连接,源极和漏极中的一方与晶体管500B的栅极电连接,另一方与布线V0电连接。另外,晶体管500A的栅极与布线GL1电连接,晶体管500C的栅极与布线GL2电连接。
通过同时使晶体管500C及晶体管500D处于导通状态,晶体管500B的源极及栅极成为相同电位,所以可以使晶体管500B处于非导通状态。由此,可以强制性地遮断流过发光器件150的电流。这种像素电路是在使用交替地设置显示期间及关灯期间的显示方法时优选的。
图32B所示的像素电路400F具有对上述像素电路400E追加电容器600A时的例子。电容器600A被用作保持电容器。
图32C所示的像素电路400G及图32D所示的像素电路400H分别是上述像素电路400E或像素电路400F使用栅极与背栅极电连接的晶体管时的例子。晶体管500A、晶体管500C、晶体管500D采用栅极与背栅极电连接的晶体管,晶体管500B采用栅极与源极电连接的晶体管。
<发光器件的平面示意图及其截面示意图>
图33A是示出在本发明的一个方式的显示装置1000中一个像素内配置有发光器件及受光器件时的结构例子的平面示意图。显示装置1000包括多个发射红色光的发光器件150R、多个发射绿色光的发光器件150G、多个发射蓝色光的发光器件150B及多个受光器件160。在图33A中,为了简单地区别各发光器件150,对各发光器件150的发光区域附上R、G及B的符号。另外,对各受光器件160的受光区域附上PD的符号。
发光器件150R、发光器件150G、发光器件150B及受光器件160各自以矩阵状排列。图33A示出将发光器件150R、发光器件150G及发光器件150B排列在X方向上且将受光器件160排列在其下方的例子。另外,图33A示出将发射相同颜色的光的发光器件150排列在与X方向交叉的Y方向上的结构的例子。在图33A所示的显示装置1000中,例如可以由排列在X方向上的包括发光器件150R的子像素、包括发光器件150G的子像素及包括发光器件150B的子像素以及设置在这些子像素下的包括受光器件160的子像素构成像素80。
作为发光器件150R、发光器件150G及发光器件150B,优选使用OLED或QLED等EL元件。作为EL元件所包含的发光物质,例如可以举出:发射荧光的物质(荧光材料)、发射磷光的物质(磷光材料)、无机化合物(例如,量子点材料)、呈现热活化延迟荧光的物质(热活化延迟荧光(Thermally activated delayed fluorescence:TADF)材料)。另外,作为TADF材料也可以使用单重激发态与三重激发态间处于热平衡状态的材料。这种TADF材料的发光寿命(激发寿命)很短,所以可以抑制发光器件的高亮度区域中的效率下降。
作为受光器件160,例如,可以使用pn型或pin型发光器件。受光器件160被用作检测入射到受光器件160的光并产生电荷的光电转换元件。所产生的电荷量取决于所入射的光量。
尤其是,作为受光器件160,优选使用具有包含有机化合物的层的有机光电二极管。有机光电二极管容易实现薄型化、轻量化及大面积化,且形状及设计的自由度高,由此可以应用于各种各样的显示装置。
在本发明的一个方式的电子设备中,作为发光器件150使用有机EL元件,作为受光器件160使用有机发光器件。有机EL元件及有机发光器件能够形成在同一衬底上。因此,可以将有机发光器件安装在使用有机EL元件的显示装置中。另外,在要分离有机EL元件彼此以及有机EL元件与有机发光器件时,优选使用光刻法。由此,可以缩小发光器件彼此、有机发光器件之间的间隙,例如与使用金属掩模等遮蔽掩模时相比,可以实现具有高开口率的显示装置。
图33A示出被用作公共电极的导电体123及被用作连接电极的导电体121CM。在此,导电体121CM与导电体123电连接。导电体121CM设置在发光器件150及受光器件160排列的显示部的外侧。另外,在图33A中,以虚线表示具有与发光器件150、受光器件160及导电体121CM重叠的区域的导电体123。
导电体121CM可以沿着显示部的外周设置。例如,既可以沿着显示部的外周的一个边设置,又可以跨着显示部的外周的两个边以上设置。就是说,在显示部的顶面形状为方形的情况下,导电体121CM的顶面形状可以为带状、L字状、コ字状(角括弧状)或四角形。
图33B是示出显示装置1000的结构例子的平面示意图,也是图33A所示的显示装置1000的变形例子。图33B所示的显示装置1000与图33A所示的显示装置1000不同之处在于包括发射红外光的发光器件150IR。发光器件150IR例如可以发射近红外光(波长750nm以上且1300nm以下的光)。
在图33B所示的例子中,将发光器件150R、发光器件150G及发光器件150B以及发光器件150IR排列在X方向上且将受光器件160排列在其下方。另外,受光器件160具有检测红外光的功能。
图34A是对应于图33A中的点划线A1-A2的截面图,图34B是对应于图33A中的点划线B1-B2的截面图。另外,图34C是对应于图33A中的点划线C1-C2的截面图,图34D是对应于图33A中的点划线D1-D2的截面图。发光器件150R、发光器件150G、发光器件150B及受光器件160设置在绝缘体111上。另外,在显示装置1000包括发光器件150IR时,发光器件150IR设置在绝缘体111上。
在本说明书等中,在例如记载为“A上的B”或“A下的B”的情况下,并不一定需要具有A与B接触的区域。
图34A示出图33A中的发光器件150R、发光器件150G及发光器件150B的截面结构例子。另外,图34B示出图33A中的受光器件160的截面结构例子。
发光器件150R包括被用作像素电极的导电体121R、空穴注入层85R、空穴传输层86R、发光层87R、电子传输层88R、公共层89及导电体123。发光器件150G包括被用作像素电极的导电体121G、空穴注入层85G、空穴传输层86G、发光层87G、电子传输层88G、公共层89及导电体123。发光器件150B包括被用作像素电极的导电体121B、空穴注入层85B、空穴传输层86B、发光层87B、电子传输层88B、公共层89及导电体123。受光器件160包括被用作像素电极的导电体121PD、空穴传输层86PD、受光层90、电子传输层88PD、公共层89及导电体123。
导电体121R、导电体121G及导电体121B例如可以使用图27A至图28B所示的导电体121a、导电体121b及导电体121c。
公共层89在发光器件150中被用作电子注入层。另一方面,公共层89在受光器件160中被用作电子传输层。由此,受光器件160也可以不包括电子传输层88PD。
可以说空穴注入层85、空穴传输层86、电子传输层88及公共层89为功能层。
导电体121、空穴注入层85、空穴传输层86、发光层87及电子传输层88都可以按每个元件分离地设置。公共层89及导电体123跨着设置在发光器件150R、发光器件150G、发光器件150B及受光器件160。
另外,发光器件150及受光器件160除了图34A所示的层以外还包括空穴阻挡层及电子阻挡层。另外,发光器件150及受光器件160也可以包括包含双极性的物质(电子传输性及空穴传输性高的物质)等的层。
绝缘层92以覆盖导电体121R的端部、导电体121G的端部、导电体121B的端部及导电体121PD的端部的方式设置。绝缘层92的端部优选具有锥形形状。另外,在不需要时也可以不设置绝缘层92。
作为一个例子,绝缘层92也可以是为了防止相邻的像素(例如,发光器件150R与发光器件150G、发光器件150G与发光器件150B等)非意图地电短路并非意图地发光而设置的。此外,在使用金属掩模形成发光器件时,为了不使该金属掩模与导电体121R、导电体121G、导电体121B及导电体121PD接触,也可以以覆盖导电体121R、导电体121G、导电体121B及导电体121PD的各端部的方式设置绝缘层92。由此,由于绝缘层92的表面的高度比导电体121R、导电体121G、导电体121B及导电体121PD的表面高,该金属掩模不与导电体121R、导电体121G、导电体121B及导电体121PD接触,由此可以防止导电体121R、导电体121G、导电体121B及导电体121PD的表面受到损伤。
例如,空穴注入层85R、空穴注入层85G、空穴注入层85B及空穴传输层86PD都具有与导电体121的顶面接触的区域以及与绝缘层92的表面接触的区域。另外,空穴注入层85R的端部、空穴注入层85G的端部、空穴注入层85B的端部及空穴传输层86PD的端部位于绝缘层92上。
另外,公共层89与绝缘层92间设置有空隙。由此,可以抑制公共层89与发光层87的侧面、受光层90的侧面、空穴传输层86的侧面及空穴注入层85的侧面接触。由此,可以抑制发光器件150中的短路及受光器件160中的短路。
上述空隙例如相邻的发光层87间的距离越短越容易形成。例如,在该距离设定为1μm以下,优选为500nm以下,更优选为200nm以下、100nm以下、90nm以下、70nm以下、50nm以下、30nm以下、20nm以下、15nm以下或10nm以下时,可以适合地形成上述空隙。
另外,在导电体123上设置保护层91。保护层91具有防止水等的杂质从上方向各发光器件扩散的功能。
保护层91例如可以采用至少包括无机绝缘膜的单层结构或叠层结构。作为无机绝缘膜,例如可以举出氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧氮化铝膜或氧化铪膜等氧化物膜或氮化物膜。另外,作为保护层91也可以使用铟镓氧化物或铟镓锌氧化物等半导体材料。
另外,作为保护层91也可以使用无机绝缘膜与有机绝缘膜的叠层膜。例如,优选在一对无机绝缘膜之间夹持有机绝缘膜。并且,有机绝缘膜优选被用作平坦化膜。由此,可以使有机绝缘膜的顶面平坦,所以有机绝缘膜上的无机绝缘膜的覆盖性得到提高,由此可以提高阻挡性。另外,因为保护层91的顶面变平坦,所以当在保护层91上方设置结构物(例如为滤色片、触摸传感器的电极或透镜阵列)时可以降低起因于下方的结构的凹凸形状的影响,所以是优选的。
图34C示出Y方向上的显示装置1000的截面结构例子,具体而言,示出发光器件150R及受光器件160的截面结构例子。注意,发光器件150G及发光器件150B也可以与发光器件150R同样地排列在Y方向上。
图34D示出在区域123CM中用作连接电极的导电体123与用作公共电极的导电体121CM彼此电连接的结构。因此,在图34D的区域123CM中以在导电体123上接触的方式设置有导电体122,以覆盖导电体122的方式设置有保护层91。另外,以覆盖导电体123的端部的方式设置有绝缘层92。
图34A示出发光器件150从下层依次层叠有导电体121、空穴注入层85、空穴传输层86、发光层87、电子传输层88、公共层89(电子注入层)及导电体123且受光器件160从下层依次层叠有导电体121PD、空穴传输层86PD、受光层90、电子传输层88PD、公共层89及导电体123的结构,但是根据本发明的一个方式的电子设备的发光器件或受光器件的结构不局限于此。例如,也可以发光器件150从下层依次层叠有被用作像素电极的导电体、电子注入层、电子传输层、发光层、空穴传输层、空穴注入层及被用作公共电极的导电体且受光器件160从下层依次层叠有被用作像素电极的导电体、电子传输层、受光层、空穴传输层及被用作公共电极的导电体。在此情况下,发光器件150所包括的空穴注入层可以被用作公共层,该公共层可以设置在受光器件160所包括的空穴传输层与公共电极间。另外,在发光器件150中,可以按每一个元件分离电子注入层。
<像素的布局>
在此,说明与图33A及图33B所示的像素布局不同的像素布局。子像素的排列没有特别的限制,可以采用各种方法。作为子像素的排列,例如可以举出条纹排列、S条纹排列、矩阵状排列、三角洲状排列、拜耳排列(Bayer arrangement)或Pentile排列。
另外,作为子像素的顶面形状,例如可以举出三角形、四角形(包括方形、正方形)、五角形等多角形、上述多角形的角部带圆形的形状、椭圆形及圆形。在此,子像素的顶面形状相当于发光器件的发光区域的顶面形状。
图35A所示的像素80采用条纹排列。图35A所示的像素80由子像素80a、子像素80b及子像素80c的三个子像素构成。例如,如图36A所示,也可以将子像素80a设为红色的子像素R,将子像素80b设为绿色的子像素G,并且将子像素80c设为蓝色的子像素B。
图35B所示的像素80采用S条纹排列。图35B所示的像素80由子像素80a、子像素80b及子像素80c的三个子像素构成。例如,如图36B所示,也可以将子像素80a设为蓝色的子像素B,将子像素80c设为红色的子像素R,将子像素80b设为绿色的子像素G。
图35C示出各颜色的子像素以锯齿形排列的例子。具体而言,从平面看时,排列在列方向上的两个子像素(例如,子像素80a及子像素80b或者子像素80b及子像素80c)的上边的位置错开。例如,如图36C所示,也可以将子像素80a设为红色的子像素R,将子像素80b设为绿色的子像素G,并且将子像素80c设为蓝色的子像素B。
图35D所示的像素80包括角部带圆形且具有近似梯形的顶面形状的像素80a、角部带圆且具有近似三角形的顶面形状的子像素80b、角部带圆形且具有近似四角形或近似六角形的顶面形状的子像素80c。另外,子像素80a的发光面积大于子像素80b。如此,各子像素的形状及大小可以独立地决定。例如,包括发光器件的子像素的可靠性越高,越可以缩小尺寸。例如,如图36D所示,也可以将子像素80a设为绿色的子像素G,将子像素80b设为红色的子像素R,并且将子像素80c设为蓝色的子像素B。
图35E所示的像素70A、像素70B采用Pentile排列。图35E示出交替地排列有包括子像素80a及子像素80b的像素70A和包括子像素80b及子像素80c的像素70B的例子。例如,如图36E所示,也可以将子像素80a设为红色的子像素R,将子像素80b设为绿色的子像素G,并且将子像素80c设为蓝色的子像素B。
图35F及图35G所示的像素70A、像素70B采用三角洲状排列。像素70A包括上方的行(第一行)包括两个子像素(子像素80a及子像素80b)且下方的行(第二行)包括一个子像素(子像素80c)。像素70B在上方的行(第一行)包括一个子像素(子像素80c)且下方的行(第二行)包括两个子像素(子像素80a及子像素80b)。例如,如图36F所示,也可以将子像素80a设为红色的子像素R,将子像素80b设为绿色的子像素G,并且将子像素80c设为蓝色的子像素B。
图35F示出各子像素具有角部带圆形且近似四角形的顶面形状的例子,图35G示出各子像素具有圆形的顶面形状的例子。
在光刻法中,加工图案越微细越不能忽略光的衍射的影响,所以通过曝光转印光掩模的图案时忠实性损失而难以将抗蚀剂掩模加工为所希望的形状。因此,即使光掩模的图案为矩形,在很多情况下也形成角部带圆形的图案。由此,有时子像素的顶面形状成为多角形的角部带圆形的形状、椭圆形或圆形。
另外,在本发明的一个方式的显示装置的制造方法中,使用抗蚀剂掩模将EL层加工为岛状。形成在EL层上的抗蚀剂膜需要以低于EL层的耐热温度的温度进行硬化。因此,根据EL层的材料的耐热温度及抗蚀剂材料的硬化温度有时抗蚀剂膜的硬化不充分。硬化不充分的抗蚀剂膜有时在进行加工时具有与所望的形状不同的形状。其结果,有时EL层的顶面形状成为多角形的角部带圆形形状、椭圆形或圆形。例如,在形成顶面形状为正方形的抗蚀剂掩模时,有时形成圆形的顶面形状的抗蚀剂掩模而EL层的顶面形状成为圆形。
另外,为了使EL层的顶面形状成为所望的形状,也可以使用预先校正掩模图案的技术(OPC(Optical Proximity Correction:光学邻近校正)技术)以便使设计图案与转印图案一致。具体而言,在OPC技术中,对掩模图案上的图形角部等追加校正用图案。
图37A至图37C所示的像素80采用条纹排列。
图37A示出各子像素具有方形的顶面形状的例子,图37B示出各子像素具有连接两个半圆和方形的顶面形状的例子,图37C示出各子像素具有椭圆形的顶面形状的例子。
图37D至图37F所示的像素80采用矩阵排列。
图37D示出各子像素具有正方形方形的顶面形状的例子,图37E示出各子像素角部带圆形且具有近似正方形的顶面形状方形的例子,图37F示出各子像素具有圆形的顶面形状的例子。
图37A至图37F所示的像素80由子像素80a、子像素80b、子像素80c及子像素80d的四个子像素构成。子像素80a、子像素80b、子像素80c及子像素80d分别发射不同颜色的光。例如,如图38A及图38B所示,可以将子像素80a、子像素80b、子像素80c及子像素80d分别设为红色、绿色、蓝色及白色的子像素。或者,可以将子像素80a、子像素80b、子像素80c及子像素80d分别设为红色、绿色、蓝色及发射红外光的子像素。
子像素80d包括发光器件。该发光器件例如包括像素电极、EL层以及被用作公共电极的导电体121CM。另外,上述像素电极使用与导电体121a、导电体121b、导电体121c、导电体122a、导电体122b及导电体122c同样的材料即可。另外,上述EL层例如使用与EL层141a、EL层141b或EL层141c同样的材料即可。
图37G示出一个像素80以两行三列构成的例子。像素80在上方的行(第一行)包括三个子像素(子像素80a、子像素80b及子像素80c)且在下方的行(第二行)包括三个子像素80d。换言之,像素80在左侧的列(第一列)包括子像素80a及子像素80d,在中央的列(第二列)包括子像素80b及子像素80d,并且在右侧的列(第三列)包括子像素80c及子像素80d。如图37G所示,通过使上方的行与下方的行的子像素的配置一致,可以高效地去除制造程序中会产生的垃圾等。由此,可以提供一种显示品质高的显示装置。
图37H示出一个像素80以两行三列构成的例子。像素80在上方的行(第一行)包括三个子像素(子像素80a、子像素80b及子像素80c)且在下方的行(第二行)包括一个子像素(子像素80d)。换言之,像素80在左侧的列(第一列)包括子像素80a,在中央的列(第二列)包括子像素80b,并且在右侧的列(第三列)包括子像素80c,并且跨着上述三个列包括像素80d。
另外,例如,如图38C及图38D所示,在图37G及图37H所示的像素80中,可以将子像素80a设为红色的子像素R,将子像素80b设为绿色的子像素G,将子像素80c设为蓝色的子像素B,并且将子像素80d设为白色的子像素W。
本发明的一个方式的显示装置也可以在像素中包括受光器件。
另外,也可以采用图37G所示的像素80所包括的四个子像素中的三个包括发光器件且剩余的一个包括受光器件的结构。
作为受光器件,例如,可以使用pn型或pin型受光器件。受光器件被用作检测入射到受光元件的光并产生电荷的光电转换元件(也被称为光电转换元件)。从受光器件产生的电荷量取决于入射到受光器件的光量。
尤其是,作为受光器件,优选使用具有包含有机化合物的层的有机受光器件。有机受光器件容易实现薄型化、轻量化及大面积化,且形状及设计的自由度高,由此可以应用于各种各样的显示装置。
在本发明的一个方式中,作为发光器件使用有机EL器件,作为受光器件使用有机受光器件。有机EL器件及有机受光器件能够形成在同一衬底上。因此,可以将有机受光器件安装在使用有机EL器件的显示装置中。
受光器件在一对电极间至少包括被用作光电转换层的活性层。在本说明书等中,有时将一对电极中的一方记为像素电极且将另一方记为公共电极。
例如,也可以子像素80a、子像素80b及子像素80c分别为R、G及B的三个颜色的子像素且子像素80d为包括受光器件的子像素。此时,第四层至少包括活性层。
受光器件所包括的一对电极中的一方电极被用作阳极,另一方电极被用作阴极。以下,以像素电极被用作阳极且公共电极被用作阴极的情况为例进行说明。通过将反向偏压施加到像素电极与公共电极之间来驱动受光器件,可以检测出入射到受光器件的光来产生电荷,由此可以将其提取为电流。或者,也可以像素电极被用作阴极且公共电极被用作阳极。
受光器件也可以使用与发光器件同样的制造方法。受光器件所包括的岛状的活性层(也被称为光电转换层)不是由金属掩模的图案形成而是在一个面上沉积成为活性层的膜之后进行加工来形成的,所以可以以均匀厚度形成岛状的活性层。另外,通过在活性层上设置牺牲层,可以减少显示装置的制造工序中活性层受到的损伤,由此可以提高受光器件的可靠性。
在此,受光器件及发光器件共用的层有时发光器件中的功能与受光器件中的功能不同。在本说明书中,有时根据发光器件中的功能称呼构成要素。例如,空穴注入层分别在发光器件和受光器件中具有空穴注入层和空穴传输层的功能。与此同样,电子注入层分别在发光器件和受光器件中具有电子注入层和电子传输层的功能。另外,有时受光器件与发光器件共同使用的层在发光器件中的功能和在受光器件中的功能相同。空穴传输层在发光器件及受光器件中都被用作空穴传输层,电子传输层在发光器件及受光器件中都被用作电子传输层。
受光器件所包括的活性层包括半导体。作为该半导体,例如可以举出硅等无机半导体及包含有机化合物的有机半导体。在本实施方式中,示出使用有机半导体作为活性层含有的半导体的例子。通过使用有机半导体,可以以同一方法(例如真空蒸镀法)形成发光层和活性层,并可以共同使用制造设备,所以是优选的。
作为活性层含有的n型半导体的材料,可以举出富勒烯(例如C60及C70等)、富勒烯衍生物等具有电子接收性的有机半导体材料。富勒烯具有足球形状,该形状在能量上稳定。富勒烯的HOMO能级(最高占据分子轨道能级)及LUMO能级(最低未占有分子轨道)都深(低)。因为富勒烯的LUMO能级较深,所以电子接收性(受体性)极高。一般地,当如苯那样π电子共轭(共振)在平面上扩大时,电子供体性(供体型)变高。另一方面,富勒烯具有球形状,尽管π电子共轭广泛扩大,但是电子接收性变高。在电子接收性较高时,高速且高效地引起电荷分离,所以对受光器件来说是有益的。C60及C70都在可见光区域中具有宽吸收带,尤其是C70的π电子共轭系大于C60,在长波长区域中也具有宽吸收带,所以是优选的。除此之外,作为富勒烯衍生物,可以举出:[6,6]-苯基-C71-丁酸甲酯(简称:PC70BM)、[6,6]-苯基-C61-丁酸甲酯(简称:PC60BM)及1’,1”,4’,4”-四氢-二[1,4]甲烷萘并(methanonaphthaleno)[1,2:2’,3’,56,60:2”,3”][5,6]富勒烯-C60(简称:ICBA)。
作为n型半导体的材料,例如可以举出具有喹啉骨架的金属配合物、具有苯并喹啉骨架的金属配合物、具有噁唑骨架的金属配合物、具有噻唑骨架的金属配合物、噁二唑衍生物、三唑衍生物、咪唑衍生物、噁唑衍生物、噻唑衍生物、菲罗啉衍生物、喹啉衍生物、苯并喹啉衍生物、喹喔啉衍生物、二苯并喹喔啉衍生物、吡啶衍生物、联吡啶衍生物、嘧啶衍生物、萘衍生物、蒽衍生物、香豆素衍生物、若丹明衍生物、三嗪衍生物、醌衍生物等。
作为活性层含有的p型半导体的材料,例如可以举出铜(II)酞菁(Copper(II)phthalocyanine:CuPc)、四苯基二苯并二茚并芘(Tetraphenyldibenzoperiflanthene:DBP)、酞菁锌(Zinc Phthalocyanine:ZnPc)、锡酞菁(SnPc)、喹吖啶酮等具有电子供体性的有机半导体材料。
另外,作为p型半导体的材料,可以举出咔唑衍生物、噻吩衍生物、呋喃衍生物、具有芳香胺骨架的化合物。再者,作为p型半导体的材料,可以举出萘衍生物、蒽衍生物、芘衍生物、三亚苯衍生物、芴衍生物、吡咯衍生物、苯并呋喃衍生物、苯并噻吩衍生物、吲哚衍生物、二苯并呋喃衍生物、二苯并噻吩衍生物、吲哚咔唑衍生物、卟啉衍生物、酞菁衍生物、萘酞菁衍生物、喹吖啶酮衍生物、聚亚苯亚乙烯衍生物、聚对亚苯衍生物、聚芴衍生物、聚乙烯咔唑衍生物、聚噻吩衍生物等。
具有电子供体性的有机半导体材料的HOMO能级优选比具有电子接收性的有机半导体材料的HOMO能级浅(高)。具有电子供体性的有机半导体材料的LUMO能级优选比具有电子接收性的有机半导体材料的LUMO能级浅(高)。
优选使用球状的富勒烯作为具有电子接收性的有机半导体材料,且优选使用其形状与平面相似的有机半导体材料作为具有电子供体性的有机半导体材料。形状相似的分子具有容易聚集的趋势,当同一种分子凝集时,因分子轨道的能级相近而可以提高载流子传输性。
例如,优选共蒸镀n型半导体和p型半导体形成活性层。此外,也可以层叠n型半导体和p型半导体形成活性层。
受光器件作为活性层以外的层也可以还具有包括空穴传输性高的物质、电子传输性高的物质或具有双极性的物质(电子传输性及空穴传输性高的物质)等的层。另外,不局限于此,也可以还具有包括选自空穴注入性高的物质、空穴阻挡材料、电子注入性高的材料和电子阻挡材料中的一个以上的层。
受光器件可以使用低分子化合物或高分子化合物,还可以包含无机化合物。构成受光器件的层可以通过蒸镀法(包括真空蒸镀法)、转印法、印刷法、喷墨法或涂敷法等方法形成。
例如,作为空穴传输性材料可以使用聚(3,4-乙烯二氧噻吩)/聚(苯乙烯磺酸)(PEDOT/PSS)等高分子化合物以及钼氧化物、碘化铜(CuI)等无机化合物。另外,作为电子传输性材料可以使用氧化锌(ZnO)等无机化合物。
另外,作为活性层可以使用被用作供体的聚[[4,8-双[5-(2-乙基己基)-2-噻吩基]苯并[1,2-b:4,5-b’]二噻吩-2,6-二基]-2,5-噻吩二基[5,7-双(2-乙基己基)-4,8-二氧-4H,8H-苯并[1,2-c:4,5-c’]二噻吩-1,3-二基]]聚合物(简称:PBDB-T)或者PBDB-T衍生物等高分子化合物。例如,可以使用使受体材料分散在PBDB-T或PBDB-T衍生物中的方法。
另外,活性层也可以混合有三种以上的材料。例如,也可以以扩大波长区域为目的混合n型半导体的材料、p型半导体的材料以及第三材料。此时,第三材料既可以为低分子化合物又可以为高分子化合物。
在像素包括发光器件及受光器件的显示装置中,像素具有接收光的功能,所以可以一边显示图像一边检测对象物的接触或靠近。例如,既可以使显示装置所包括的所有子像素显示图像,又可以使一部分子像素作为光源发射光且使剩余的子像素显示图像。
在本发明的一个方式的显示装置的显示部中发光器件以矩阵状配置,由此可以在该显示部上显示图像。另外,在该显示部中,受光器件以矩阵状配置,因此该显示部除了显示图像功能以外也具有摄像功能和感测功能中的一者或两者。显示部可以用于图像传感器或触摸传感器等。也就是说,通过由显示部检测出光,能够拍摄图像或者检测出对象物(指头、手或笔等)的接近或接触。此外,本发明的一个方式的显示装置可以将发光器件用作传感器的光源。由此,也可以不在显示装置之外另外设置受光部及光源,可以减少电子设备的部件数。
在本发明的一个方式的显示装置中,由于在被对象物反射(或散射)包括在显示部中的发光器件所发射的光时受光器件可以检测其反射光(或散射光),因此在黑暗之处也可以进行摄像或者触摸操作的检测等。
当将受光器件用于图像传感器时,显示装置能够使用受光器件拍摄图像。例如,可以将本实施方式的显示装置用作扫描器。
例如,可以利用图像传感器获取基于指纹、掌纹等生物数据的数据。也就是说,可以在显示装置内设置生物识别用传感器。通过在显示装置内设置生物识别用传感器,与分别设置显示装置和生物识别用传感器的情况相比,可以减少电子设备的构件数量,由此可以实现电子设备的小型化及轻量化。
此外,在将受光器件用于触摸传感器的情况下,本实施方式的显示装置使用受光器件检测出对象物的接近或接触。
图39A至图39D所示的像素包括子像素G、子像素B、子像素R及子像素PS。
图39A所示的像素采用条纹排列。图39B所示的像素采用矩阵状排列。
图39C及图39D示出一个像素跨着二行三列设置的例子。在上方的行(第一行)设置有三个子像素(子像素G、子像素B、子像素R)。在图39C中,在下方的行(第二行)设置有三个子像素PS。另一方面,在图39D中,在下方的行(第二行)设置有两个子像素PS。如图39C所示,通过使上方的行与下方的行的子像素的配置一致,可以高效地去除制造程序中会产生的垃圾等。由此,可以提供一种显示品质高的显示装置。注意,子像素的布局不局限于图39A至图39D的结构。
子像素R、子像素G及子像素B各自包括发射白色光的发光器件。在子像素R、子像素G及子像素B中,以与该发光器件重叠的方式设置对应的着色层。
子像素PS包括受光器件。子像素PS所检测的光的波长没有特别的限制。
子像素PS所包括的受光器件优选检测可见光,优选检测选自蓝色、紫颜色、蓝紫色、绿色、黄绿色、黄色、橙色和红色中的一种或多种。另外,子像素PS所包括的受光器件也可以检测红外光。
图39E所示的显示装置1000在衬底351与衬底359间具有包括受光器件的层353、功能层355及包括发光器件的层357。
功能层355包括驱动受光器件的电路及驱动发光器件的电路。功能层355例如可以设置有选自开关、晶体管、电容器、电阻、布线及端子中的一个以上。另外,在以无源矩阵方式驱动发光器件及受光器件时,也可以不设置开关及晶体管。
例如,如图39E所示,通过在包括发光器件的层357中发光器件所发射的光在人眼及其周围反射,包括受光器件的层353中的受光器件检测其反射光。由此,可以检测人睛的周围、表面或内部的信息(眨眼次数、眼球运动、眼皮运动等)。
注意,在本说明书等中公开的绝缘体、导电体、半导体等可以通过PVD(PhysicalVapor Deposition;物理气相沉积)法、CVD法形成。作为PVD法,例如可以举出溅射法、电阻加热蒸镀法、电子束蒸镀法、PLD法等。另外,作为CVD法可以举出等离子体CVD法、热CVD法等。尤其是,作为热CVD法,例如可以举出MOCVD(Metal Organic Chemical VaporDeposition:有机金属化学气相沉积)法、ALD法。
由于热CVD法是不使用等离子体的成膜方法,因此具有不产生等离子体损伤所引起的缺陷的优点。
可以以如下方法进行利用热CVD法的成膜:将源气体及氧化剂同时供应到处理室内,将处理室内的压力设定为大气压或减压,使其在衬底附近或在衬底上发生反应而沉积在衬底上。
此外,也可以以如下方法进行利用ALD法的成膜:将处理室内的压力设定为大气压或减压,将用来反应的源气体依次引入处理室,并且按该顺序反复地引入气体。例如,通过切换各开关阀(也称为高速阀)来将两种以上的源气体依次供应到处理室内,为了防止多种源气体混合,在引入第一源气体的同时或之后引入惰性气体(例如,氩或氮)等,然后引入第二源气体。注意,当同时引入惰性气体时,惰性气体被用作载气,此外,可以在引入第二源气体的同时引入惰性气体。此外,也可以不引入惰性气体而通过真空抽气将第一源气体排出,然后引入第二源气体。第一源气体附着到衬底表面形成第一较薄的层,之后引入的第二源气体与该第一较薄的层起反应,由此第二较薄的层层叠在第一较薄的层上而形成薄膜。通过按该顺序反复多次地引入气体直到获得所希望的厚度为止,可以形成台阶覆盖性良好的薄膜。由于薄膜的厚度可以根据按顺序反复引入气体的次数来进行调节,因此,ALD法可以准确地调节厚度而适用于制造微型FET。
利用MOCVD法及ALD法等热CVD法可以形成以上所示的实施方式所公开的金属膜、半导体膜及无机绝缘膜等各种膜,例如,当形成In-Ga-Zn-O膜时,可以使用三甲基铟(In(CH3)3)、三甲基镓(Ga(CH3)3)及二甲基锌(Zn(CH3)2)。另外,不局限于上述组合,也可以使用三乙基镓(Ga(C2H5)3)代替三甲基镓,并使用二乙基锌(Zn(C2H5)2)代替二甲基锌。
例如,在使用利用ALD法法的成膜装置形成氧化铪膜时,使用如下两种气体:通过使包含溶剂或铪前体化合物的液体(例如,铪醇盐、四二甲基酰胺铪(TDMAH,Hf[N(CH3)2]4)等铪酰胺)气化而得到的源气体;以及用作氧化剂的臭氧(O3)。此外,作为其他材料可以举出四(乙基甲基酰胺)铪。
例如,在使用利用ALD法法的成膜装置形成氧化铝膜时,使用如下两种气体:通过使包含溶剂和铝前体化合物的液体(例如,三甲基铝(TMA、Al(CH3)3))气化而得到的源气体;以及用作氧化剂的H2O。此外,作为其他材料可以举出三(二甲基酰胺)铝、三异丁基铝或铝三(2,2,6,6-四甲基-3,5-庚二酮酸)。
例如,在使用利用ALD法法的成膜装置形成氧化硅膜时,使六氯乙硅烷附着在被成膜面上,供应氧化气体(例如,O2或一氧化二氮)的自由基使其与附着物起反应。
例如,在使用利用ALD法的成膜装置形成钨膜时,依次反复引入WF6气体和B2H6气体形成初始钨膜,然后依次反复引入WF6气体和H2气体形成钨膜。注意,也可以使用SiH4气体代替B2H6气体。
例如,在使用利用ALD法的成膜装置作为氧化物半导体膜沉积In-Ga-Zn-O膜时,依次反复引入前驱物(一般来说,例如有时被称为前体、金属前体)和氧化剂(一般来说,例如有时被称为反应剂、反应物或非金属前体)来形成。具体而言,例如,引入作为前体的In(CH3)3气体和作为氧化剂的O3气体来形成In-O层,然后引入作为前体的Ga(CH3)3气体和作为氧化剂的O3气体来形成GaO层,接下来引入作为前体的Zn(CH3)2气体和作为氧化剂的O3气体来形成ZnO层。注意,这些层的顺序不局限于上述例子。此外,也可以使用这些气体来形成混合氧化物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。注意,虽然也可以使用利用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体,但是优选使用不包含H的O3气体。此外,也可以使用In(C2H5)3气体代替In(CH3)3气体。此外,也可以使用Ga(C2H5)3气体代替Ga(CH3)3气体。此外,也可以使用Zn(CH3)2气体。
另外,本发明的一个方式的电子设备所包括的显示部的屏幕比率(纵横比)没有特别的限制。例如,显示部可以对应于1:1(正方形)、4:3、16:9、16:10等各种屏幕比率。
另外,本发明的一个方式的电子设备所包括的显示部的形状没有特别的限制。例如,显示部可以对应于矩形型、多角形(例如,八角形)、圆形、椭圆形等各种形状。
注意,本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式5)
在本实施方式中,说明可以应用于本发明的一个方式的电子设备的显示模块。
<显示模块的结构例>
首先,说明包括可应用于本发明的一个方式的电子设备的显示装置的显示模块。
图40A是显示模块1280的立体图。显示模块1280包括显示装置1000及FPC1290。
显示模块1280包括衬底1291及衬底1292。显示模块1280包括显示部1281。显示部1281是显示模块1280中的图像显示区域,并可以看到来自设置在下述像素部1284中的各像素的光。
图40B是衬底1291一侧的结构的立体示意图。衬底1291上层叠有电路部1282、电路部1282上的像素电路部1283及像素电路部1283上的像素部1284。此外,衬底1291的不与像素部1284重叠的部分上设置有用来连接到FPC1290的端子部1285。端子部1285与电路部1282通过由多个布线构成的布线部1286电连接。
此外,像素部1284及像素电路部1283例如相当于上述像素层PXAL。此外,电路部1282例如相当于上述电路层SICL。
像素部1284包括周期性地排列的多个像素1284a。在图40B的右侧示出一个像素1284a的放大图。像素1284a包括发光颜色彼此不同的发光器件1430a、发光器件1430b、发光器件1430c。此外,发光器件1430a、发光器件1430b以及发光器件1430c例如相当于上述发光器件150a、发光器件150b以及发光器件150c。上述多个发光器件也可以配置为图40B所示那样的条纹排列。此外,也可以采用delta排列及Pentile排列等各种发光器件的排列方法。
像素电路部1283包括周期性地排列的多个像素电路1283a。
一个像素电路1283a控制一个像素1284a所包括的三个发光器件的发光。一个像素电路1283a可以由三个控制一个发光器件的发光的电路构成。例如,像素电路1283a可以采用对于一个发光器件具有选自一个选择晶体管、一个电流控制用晶体管(驱动晶体管)和电容器中的一个以上的结构。此时,选择晶体管的栅极被输入栅极信号,源极或漏极中的一方被输入源极信号。由此,实现有源矩阵型显示装置。
电路部1282包括用于驱动像素电路部1283的各像素电路1283a的电路。例如,优选包括栅极线驱动电路和源极线驱动电路中的一方或双方。此外,还可以具有选自运算电路、存储电路和电源电路中的一个以上。
FPC1290用作从外部向电路部1282供给视频信号或电源电位的布线。此外,也可以在FPC1290上安装IC。
显示模块1280可以采用像素部1284的下侧层叠有像素电路部1283和电路部1282中的一方或双方的结构,所以可以使显示部1281具有极高的开口率(有效显示面积比)。例如,显示部1281的开口率可以为40%以上且低于100%,优选为50%以上且95%以下,更优选为60%以上且95%以下。此外,能够极高密度地配置像素1284a,由此可以使显示部1281具有极高的清晰度。例如,显示部1281优选以20000ppi以下或30000ppi以下且2000ppi以上、更优选为3000ppi以上、进一步优选为5000ppi以上、更进一步优选为6000ppi以上的清晰度配置像素1284a。
这种显示模块1280非常清晰,所以适合用于头戴式显示器等VR用设备或眼镜型AR用设备。例如,因为显示模块1280具有清晰度极高的显示部1281,所以在透过透镜观看显示模块1280的显示部的结构中,即使用透镜放大显示部也使用者看不到像素,由此可以实现具有高度沉浸感的显示。此外,显示模块1280还可以应用于具有相对较小型的显示部的电子设备。例如,适合用于手表型设备等可穿戴式电子设备的显示部。
注意,本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式6)
在本实施方式中,作为本发明的一个方式的电子设备的一个例子,说明使用显示装置的电子设备。
图41A及图41B示出头戴显示器的电子设备8300的外观。
电子设备8300包括外壳8301、显示部8302、操作按钮8303以及带状固定工具8304。
操作按钮8303具有电源按钮等的功能。另外,电子设备8300除了操作按钮8303以外还可以包括按钮。
另外,如图41C所示,可以在显示部8302与使用者的眼睛之间设置透镜8305。使用者可以用透镜8305看放大了的显示部8302上的影像,因此真实感得到提高。此时,如图41C所示,也可以设置为了目镜调焦改变透镜的位置的刻度盘8306。
显示部8302例如优选使用清晰度极高的显示装置。通过作为显示部8302使用清晰度高的显示装置,即使如图41C那样使用透镜8305放大,也可以像素不被使用者看到而显示现实感高的影像。
图41A至图41C示出包括一个显示部8302时的例子。通过采用上述结构,可以减少构件数。
显示部8302在左右两个区域分别并排显示右眼用图像和左眼用图像这两个图像。由此可以显示利用两眼视差的立体影像。
另外,也可以在显示部8302的整个区域显示可用两个眼睛看的一个图像。由此,可以显示跨视野的两端的全景影像,因此现实感得到提高。
在此,电子设备8300例如优选具有根据选自使用者的头部的大小和眼睛的位置中的一方或双方将显示部8302的曲率改变为适当的值的机构。例如,使用者也可以通过操作用来调整显示部8302的曲率的刻度盘8307来自己调整显示部8302的曲率。另外,也可以具有在外壳8301设置检测使用者的头部的大小或眼睛的位置等的传感器(例如照相机、接触式传感器、非接触式传感器等),根据传感器的检测数据调整显示部8302的曲率的机构。
在使用透镜8305的情况下,优选具有同步显示部8302的曲率并调整透镜8305的位置及角度的结构。另外,刻度盘8306也可以具有调整透镜的角度的功能。
图41E及图41F示出具有控制显示部8302的曲率的驱动部8308的结构。驱动部8308与显示部8302的至少一部分固定。驱动部8308具有通过改变或移动与显示部8302固定的部分而使显示部8302变形的功能。
图41E示出头部较大的使用者8310穿戴外壳8301时的示意图。此时,驱动部8308以曲率变得较小(曲率半径变得较大)的方式调整显示部8302的形状。
另一方面,图41F示出与使用者8310相比头部较小的使用者8311穿戴外壳8301时的情况。另外,与使用者8310相比使用者8311双眼的间距较窄。此时,驱动部8308以显示部8302的曲率变大(曲率半径变小)的方式调整其形状。在图41F中,用虚线示出图41E中的显示部8302的位置及形状。
如此,电子设备8300通过采用调整显示部8302的曲率的结构,可以向男女老少各种使用者提供最佳的显示。
此外,通过根据显示部8302所显示的内容改变显示部8302的曲率,可以向使用者提供高真实感。例如,可以使显示部8302的曲率振动来表现晃动。如此,可以根据内容中的场景进行各种演出,从而为使用者提供新体验。再者,此时,通过与设置在外壳8301中的振动模块联动,可以实现真实感更高的显示。
另外,如图41D所示,电子设备8300也可以包括两个显示部8302。
由于包括两个显示部8302,因此使用者可以用一个眼睛看到一个显示部并且用另一个眼睛看到另一个显示部。由此,即使在用视差进行3D显示等的情况下,也可以显示高分辨率的影像。另外,显示部8302大概以使用者的眼睛为中心弯曲成圆弧状。由此,使用者的眼睛到显示部的显示面的距离相等,因此使用者可以看到更自然的图像。由于使用者的眼睛位于显示部的显示面的法线方向上,因此在来自显示部的光的亮度及色度根据看显示部的角度而变化的情况下,实质上也可以忽略其影响,所以可以显示更有现实感的影像。
图42A至图42C是示出与图41A至图41D的每一个所示的电子设备8300不同的电子设备8300的外观的图。具体而言,例如,图42A至图42C与图41A至图41D不同之处在于:包括戴在头上的固定工具8304a;以及包括一对透镜8305。
使用者可以通过透镜8305看到显示部8302上的显示。优选的是,弯曲配置显示部8302。因为使用者可以感受高真实感。此外,通过透镜8305分别看到显示在显示部8302的不同区域上的不同图像,可以进行利用视差的三维显示等。此外,本发明的一个方式不局限于设置有一个显示部8302的结构,也可以以对使用者的一个眼睛配置一个显示部的方式设置两个显示部8302。
另外,显示部8302例如优选使用清晰度极高的显示装置。通过作为显示部8302使用清晰度高的显示装置,即使如图42C那样使用透镜8305放大,也可以像素不被使用者看到而显示现实感高的影像。
另外,本发明的一个方式的电子设备的头戴显示器也可以采用图42D所示的眼镜型头戴显示器的电子设备8200的结构。
电子设备8200包括安装部8201、透镜8202、主体8203、显示部8204以及电缆8205。另外,在安装部8201中内置有电池8206。
通过电缆8205,将电力从电池8206供应到主体8203。主体8203具有无线接收器等,能够将所接收的图像信息等显示到显示部8204上。此外,主体8203具有照相机,由此可以作为输入方法利用使用者的眼球或眼皮运动的信息。
此外,也可以对安装部8201的被使用者接触的位置设置多个电极,以检测出根据使用者的眼球运动而流过电极的电流,由此实现识别使用者的视线的功能。此外,还可以具有根据流过该电极的电流监视使用者的脉搏的功能。安装部8201可以具有温度传感器、压力传感器、加速度传感器等各种传感器,也可以具有将使用者的生物信息显示在显示部8204上的功能或与使用者的头部的动作同步地使显示在显示部8204上的图像变化的功能等。
图43A至图43C是示出与图41A至图41D及图42A至图42C的每一个所示的电子设备8300以及图42D所示的电子设备8200不同的电子设备8750的外观的图。
图43A是示出电子设备8750的正面、顶面及左侧面的立体图,图43B及图43C是示出电子设备8750的背面、底面及右侧面的立体图。
电子设备8750包括一对显示装置8751、外壳8752、一对安装部8754、缓冲构件8755、一对透镜8756等。一对显示装置8751分别设置在可以透过透镜8756看到外壳8752的内部的位置。
在此,一对显示装置8751中的一方例如对应于图19所示的显示装置10。此外,虽然未图示,但图43A至图43C所示的电子设备8750包括上述实施方式所说明的处理部的电子构件(例如,图19所示的功能电路区域MFNC及驱动电路区域DRV中的电路)。此外,虽然未图示,但图43A至图43C所示的电子设备8750包括照相机(例如,图19所示的传感器PDA)。该照相机可以拍摄使用者的眼睛及其附近。另外,虽然未图示,图43A至图43C所示的电子设备8750在外壳8752内包括动作检测部、音响设备、控制部、通信部及电池。
电子设备8750是VR用电子设备。装上电子设备8750的使用者可以通过透镜8756看到显示于显示装置8751的图像。此外,通过使一对显示装置8751显示互不相同的图像,也可以进行利用视差的三维显示。
另外,外壳8752的背面一侧设置有输入端子8757和输出端子8758。可以将供应来自影像输出设备的影像信号或用来对设置在外壳8752内的电池进行充电的电力的电缆连接到输入端子8757。输出端子8758例如被用作声音输出端子,可以与耳机或头戴式耳机等连接。
外壳8752优选具有一种机构,其中能够调整透镜8756及显示装置8751的左右位置,以根据使用者的眼睛的位置使透镜8756及显示装置8751位于最合适的位置上。此外,还优选具有一种机构,其中通过改变透镜8756和显示装置8751之间的距离来调整焦点。
通过使用上述照相机、显示装置8751及上述电子构件,电子设备8750可以推测电子设备8750的使用者的状态而将关于所推测的使用者的状态的信息显示在显示装置8751上。或者,可以将关于通过网络与电子设备8750连接的电子设备的使用者的状态的信息显示在显示装置8751上。
缓冲构件8755是接触于使用者的脸(例如,额头及脸颊)的部分。通过缓冲构件8755与使用者的脸密接,可以防止漏光且可以进一步提高沉浸感。缓冲构件8755优选使用柔软的材料以在使用者装上电子设备8750时与使用者的脸密接。例如,可以使用橡胶、硅酮橡胶、聚氨酯及海绵等各种材料。另外,当作为缓冲构件8755使用用布或皮革(天然皮革或合成皮革)等覆盖海绵的表面的构件时,在使用者的脸和缓冲构件8755之间不容易产生空隙,从而可以适当地防止漏光。另外,在使用这种材料时,不仅让使用者感觉亲肤,而且当在较冷的季节等装上的情况下不让使用者感到寒意,所以是优选的。在缓冲构件8755或安装部8754等接触于使用者的皮肤的构件采用可拆卸的结构时,容易进行清洗及交换,所以是优选的。
本实施方式的电子设备也可以还包括耳机8754A。耳机8754A包括通信部(未图示)且具有进行无线通信的功能。耳机8754A可以通过使用无线通信功能输出声音数据。另外,耳机8754A也可以具有被用作骨传导耳机的振动机构。
另外,如图43C所示的耳机8754B那样,耳机8754A可以与安装部8754直接连接或以有线连接。另外,耳机8754B及安装部8754也可以包括磁铁。由此,可以利用磁力将耳机8754B固定于安装部8754而容易容纳,所以是优选的。
耳机8754A也可以包括传感器部。可以使用该传感器部推测该电子设备的使用者的状态。
另外,本发明的一个方式的电子设备除了上述结构例子中的任一个以外还可以包括选自天线、电池、照相机、扬声器、麦克风、触摸传感器和操作按钮中的一个以上。
本发明的一个方式的电子设备也可以包括二次电池,优选通过非接触电力传送对二次电池充电。
作为二次电池,例如,可以举出利用凝胶状电解质的锂聚合物电池(锂离子聚合物电池)等锂离子二次电池、镍氢电池、镍镉电池、有机自由基电池、铅蓄电池、空气二次电池、镍锌电池、银锌电池等。
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号,可以在显示部上显示影像及信息。另外,在电子设备包括天线及二次电池时,可以将天线用于非接触电力传送。
在本发明的一个方式的电子设备的显示部上例如可以显示具有全高清、4K2K、8K4K、16K8K或更高的分辨率的影像。
注意,本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式7)
在本实施方式中,对具备使用本发明的一个方式制造的显示装置的电子设备进行说明。
以下所例示的电子设备在显示部中具备本发明的一个方式的显示装置。因此,以下所例示的电子设备是可以实现高分辨率的电子设备。此外,可以同时实现高分辨率及大屏幕的电子设备。
本发明的一个方式包括显示装置以及选自天线、电池、外壳、相机、扬声器、麦克风、触摸传感器和操作按钮中的一个以上。
此外,本发明的一个方式的电子设备也可以包括二次电池,优选通过非接触电力传送对该二次电池进行充电。
作为二次电池,例如,可以举出锂离子二次电池(例如,利用凝胶状电解质的锂聚合物电池(锂离子聚合物电池))、镍氢电池、镍镉电池、有机自由基电池、铅蓄电池、空气二次电池、镍锌电池及银锌电池。
本发明的一个方式的电子设备也可以包括天线。通过使用天线接收信号,可以在显示部上显示影像、信息等。另外,在电子设备包括天线及二次电池时,可以将天线用于非接触电力传送。
在本发明的一个方式的电子设备的显示部上例如可以显示具有全高清、4K2K、8K4K、16K8K或更高的分辨率的影像。
作为电子设备,例如除了电视装置、笔记本型个人计算机、显示器装置、数字标牌、弹珠机及游戏机等具有比较大的屏幕的电子设备之外,还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端及声音再现装置。
使用了本发明的一个方式的电子设备可以沿着房屋或楼房等建筑的内壁或外壁、汽车等的内部装饰或外部装饰等的平面或曲面组装。
[移动电话机]
图44A所示的信息终端5500是信息终端之一的移动电话机(智能手机)。信息终端5500包括外壳5510及显示部5511,作为输入界面在显示部5511中具备触摸面板,并且在外壳5510上设置有按钮。
通过将上述实施方式所说明的显示装置用于信息终端5500,可以在显示部5511上显示显示品质高的图像。
[可穿戴终端]
图44B是示出可穿戴终端的一个例子的信息终端5900的外观图。信息终端5900包括外壳5901、显示部5902、操作按钮5903、表冠5904及表带5905。
通过将上述实施方式所说明的显示装置用于可穿戴终端,可以在显示部5902上显示显示质量高的图像。
[信息终端]
另外,图44C示出笔记本式信息终端5300。作为一个例子,在图44C所示的笔记本式信息终端5300中,外壳5330a具有显示部5331,外壳5330b具有键盘部5350。
与上述信息终端5500同样,通过将上述实施方式所说明的显示装置用于笔记本式信息终端5300,可以在显示部5331上显示显示质量高的图像。
注意,在上述例子中,图44A至图44C示出智能手机、可穿戴终端及笔记本式信息终端作为电子设备的例子,但是也可以应用于智能手机、可穿戴终端及笔记本式信息终端以外的信息终端。作为智能手机、可穿戴终端及笔记本式信息终端以外的信息终端,例如可以举出PDA(Personal Digital Assistant:个人数码助理)、台式信息终端及工作站。
[照相机]
图44D是安装有取景器8100的相机8000的外观图。
照相机8000包括外壳8001、显示部8002、操作按钮8003、快门按钮8004等。此外,照相机8000安装有可装卸的透镜8006。
在相机8000中,透镜8006和外壳也可以被形成为一体。
相机8000通过按下快门按钮8004或者触摸用作触摸面板的显示部8002,可以进行拍摄。
外壳8001包括具有电极的嵌入器,除了可以与取景器8100连接以外,还可以与闪光灯装置等连接。
取景器8100包括外壳8101、显示部8102及按钮8103。
外壳8101通过嵌合到相机8000的嵌入器的嵌入器装到相机8000。取景器8100可以将从相机8000接收的图像等显示到显示部8102上。
按钮8103例如被用作电源按钮或操作按钮。
本发明的一个方式的显示装置可以用于照相机8000的显示部8002及取景器8100的显示部8102。此外,也可以在照相机8000中内置有取景器。
[游戏机]
图44E是示出游戏机的一个例子的便携式游戏机5200的外观图。便携式游戏机5200包括外壳5201、显示部5202、按钮5203。
此外,便携式游戏机5200的影像可以由电视装置、个人计算机用显示器、游戏用显示器或头戴显示器等显示装置输出。
通过将上述实施方式所说明的显示装置用于便携式游戏机5200,可以在显示部5202上显示显示质量高的图像。此外,可以实现低功耗的便携式游戏机5200。此外,借助于低功耗,可以降低来自电路的发热,由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
在图44E中,作为游戏机的例子示出便携式游戏机,但是本发明的一个方式的电子设备不局限于此。作为本发明的一个方式的电子设备,例如可以举出固定式游戏机、设置在娱乐设施(例如,游戏中心、游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机。
[电视装置]
图44F是示出电视装置的立体图。电视装置9000包括外壳9002、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006及传感器9007(该传感器具有测量如下因素的功能:力、位移、位置、速度、加速度、角速度、旋转数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)等。本发明的一个方式的显示装置可以组装于电视装置。可以将例如是50英寸以上或100英寸以上的显示部9001组装到电视装置。
通过将上述实施方式所说明的显示装置用于电视装置9000,可以在显示部9001上显示显示质量高的图像。此外,可以实现低功耗的电视装置9000。此外,借助于低功耗,可以降低来自电路的发热,由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[移动体]
本发明的一个方式的显示装置可以应用于作为移动体的汽车的驾驶座位附近。
图44G是示出汽车室内的前挡风玻璃附近的图。图44G示出安装在仪表盘的显示面板5701、显示面板5702、显示面板5703以及安装在立柱的显示面板5704。
显示面板5701至显示面板5703通过显示导航信息、速度表、转速计、行驶距离、加油量、排档状态及空调的设定而可以提供各种信息。此外,使用者可以根据喜好适当地改变显示面板所显示的显示内容及布局,可以提高设计性。显示面板5701至显示面板5703还可以被用作照明装置。
通过将由设置在车体的摄像单元拍摄的影像显示在显示面板5704上,可以补充被立柱遮挡的视野(死角)。也就是说,通过显示由设置在汽车外侧的摄像单元拍摄的影像,可以补充死角,从而可以提高安全性。另外,通过显示补充看不到的部分的影像,可以更自然、更舒适地确认安全。显示面板5704可以被用作照明装置。
本发明的一个方式的显示装置例如可以应用于显示面板5701至显示面板5704。
虽然在上述例子中作为移动体的一个例子说明了汽车,但是移动体不局限于汽车。例如,作为移动体,也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等,可以对这些移动体应用本发明的一个方式的显示体装置。
[数字标牌]
图44H示出可以挂墙的数字标牌的例子。图44H示出挂墙壁6201的数字标牌6200的例子。本发明的一个方式的显示装置例如可以应用于数字标牌6200的显示部。另外,数字标牌6200可以设置有触摸面板等的接口等。
注意,在上面作为数字标牌的一个例子示出可以挂墙的电子设备,但是数字标牌的种类不局限于此。例如,作为数字标牌可以举出:安装到柱子上的数字标牌;放在地面上的数字标牌;设置在建筑物(例如,大楼)的屋顶或侧壁上的数字标牌;等等。
注意,本实施方式可以与本说明书所示的其他实施方式适当地组合。
[符号说明]
AP:电路、PX:电路、PX_R:电路、PX_G:电路、PX_B:电路、PV:电路、PV1:电路、PV2:电路、PV3:电路、PV4:电路、PV_R:电路、PV_G:电路、PV_B:电路、PV_Y:电路、SL:布线、SL_R:布线、SL_G:布线、SL_B:布线、SE:布线、RS:布线、RS1:布线、RS2:布线、TX:布线、TX1:布线、TX2:布线、GL:布线、GL1:布线、GL2:布线、GL3:布线、GL4:布线、OL:布线、CT:布线、VR1:布线、VR2:布线、VDE:布线、VA:布线、VB:布线、VC:布线、M1:晶体管、M2:晶体管、M3:晶体管、M4:晶体管、M5:晶体管、M6:晶体管、M7:晶体管、M8:晶体管、Tr1:晶体管、Tr2:晶体管、Tr3:晶体管、Tr4:晶体管、Tr5:晶体管、Tr6:晶体管、CV1:电容器、CX1:电容器、CX2:电容器、CX3:电容器、CX4:电容器、PD:受光器件、ED:发光器件、SW:开关、DM_R:区域、DM_G:区域、DM_B:区域、DM_V:区域、BS:衬底、DRV:驱动电路区域、MFNC:功能电路区域、PXAL:像素层、LINL:布线层、SICL:电路层、DIS:显示部、SIC:电路部、PDA:传感器、BSL:总线、SNCL:布线、OSL:层、EML:层、ANO:布线、VCOM:布线、V0:布线、OUT:输出端子、10:显示装置、11:源极驱动器电路、12:数字模拟转换电路、13:栅极驱动器电路、14:电平转换器、21:存储装置、22:GPU、22a:校正电路、22b:转换器、23:EL校正电路、24:时序控制器、25:CPU、26:传感器控制器、27:电源电路、30:驱动电路、31:摄像部、32:摄像像素电路、33:第一驱动电路部、34:第二驱动电路部、35:读出电路部、36:控制电路部、41:布线、42:布线、43:布线、44:布线、70A:像素、70B:像素、80:像素、80a:子像素、80b:子像素、80c:子像素、80d:子像素、85R:空穴注入层、85G:空穴注入层、85B:空穴注入层、86R:空穴传输层、86G:空穴传输层、86B:空穴传输层、86PD:空穴传输层、87R:发光层、87G:发光层、87B:发光层、88R:电子传输层、88G:电子传输层、88B:电子传输层、88PD:电子传输层、89:公共层、90:受光层、91:保护层、92:绝缘层、102:衬底、111:绝缘体、111a:绝缘体、111b:绝缘体、112:绝缘体、113:绝缘体、113a:绝缘体、113b:绝缘体、113c:绝缘体、118:牺牲层、119:牺牲层、121a:导电体、121b:导电体、121c:导电体、121CM:导电体、121B:导电体、121G:导电体、121R:导电体、121PD:导电体、122a:导电体、122b:导电体、122c:导电体、123:导电体、123CM:区域、141a:EL层、141b:EL层、141c:EL层、142:EL层、150a:发光器件、150b:发光器件、150c:发光器件、150B:发光器件、150G:发光器件、150R:发光器件、150IR:发光器件、160:受光器件、162:绝缘体、163:树脂层、164:粘合层、165:粘合层、166a:着色层、166b:着色层、166c:着色层、200:晶体管、202:绝缘体、210:衬底、214:绝缘体、216:导电体、220:绝缘体、222:绝缘体、224:绝缘体、226:绝缘体、228:导电体、230:导电体、250:绝缘体、300:晶体管、310:衬底、312:元件分离层、313:半导体区域、314a:低电阻区域、314b:低电阻区域、315:绝缘体、316:导电体、317:绝缘体、320:绝缘体、322:绝缘体、324:绝缘体、326:绝缘体、328:导电体、330:导电体、350:绝缘体、351:衬底、352:绝缘体、353:层、354:绝缘体、355:功能层、356:导电体、357:层、359:衬底、360:绝缘体、362:绝缘体、364:绝缘体、366:导电体、370:绝缘体、372:绝缘体、376:导电体、380:绝缘体、400:像素电路、400A:像素电路、400B:像素电路、400C:像素电路、400D:像素电路、400E:像素电路、400F:像素电路、400G:像素电路、400H:像素电路、500:晶体管、500A:晶体管、500B:晶体管、500C:晶体管、500D:晶体管、501:衬底、512:绝缘体、514:绝缘体、576:绝缘体、581:绝缘体、600:电容器、600A:电容器、1000:显示装置、1280:显示模块、1281:显示部、1290:FPC、1282:电路部、1283:像素电路部、1283a:像素电路、1284:像素部、1284a:像素、1285:端子部、1286:布线部、1291:衬底、1292:衬底、1430a:发光器件、1430b:发光器件、1430c:发光器件、4400a:发光单元、4400b:发光单元、4411:发光层、4412:发光层、4413:发光层、4420:层、4420-1:层、4420-2:层、4430:层、4430-1:层、4430-2:层、4440:中间层、5200:便携式游戏机、5201:外壳、5202:显示部、5203:按钮、5300:笔记本式信息终端、5330a:外壳、5330b:外壳、5331:显示部、5350:键盘部、5500:信息终端、5510:外壳、5511:显示部、5701:显示面板、5702:显示面板、5703:显示面板、5704:显示面板、5900:信息终端、5901:外壳、5902:显示部、5903:操作按钮、5904:表冠、5905:表带、6200:数字标牌、6201:墙壁、8000:照相机、8001:外壳、8002:显示部、8003:操作按钮、8004:快门按钮、8006:透镜、8100:取景器、8101:外壳、8102:显示部、8103:按钮、8200:电子设备、8201:穿戴部、8202:透镜、8203:主体、8204:显示部、8205:电缆、8206:电池、8300:电子设备、8301:外壳、8302:显示部、8303:操作按钮、8304:固定工具、8304a:固定工具、8305:透镜、8306:刻度盘、8307:刻度盘、8308:驱动部、8310:使用者、8311:使用者、8750:电子设备、8751:显示装置、8752:外壳、8754:穿戴部、8754A:耳机、8754B:耳机、8756:透镜、8757:输入端子、8758:输出端子、9000:电视装置、9001:显示部、9002:外壳、9003:扬声器、9005:操作键、9006:连接端子、9007:传感器。

Claims (17)

1.一种半导体装置,包括:
第一电路;以及
第二电路,
其中,所述第一电路包括发光器件,
所述第二电路包括受光器件、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管及第一电容器,
所述受光器件包括第一端子及第二端子,
所述发光器件包括第三端子及第四端子,
所述第一晶体管的源极和漏极中的一个与所述第二晶体管的源极和漏极中的一个电连接,
所述第二晶体管的栅极与所述第三晶体管的源极和漏极中的一个及所述第一电容器的一对端子中的一个电连接,
所述第一电容器的一对端子中的另一个与所述第四晶体管的源极和漏极中的一个及所述第五晶体管的源极和漏极中的一个电连接,
所述第五晶体管的源极和漏极中的另一个与所述受光器件的所述第一端子电连接,
所述受光器件的所述第二端子与所述发光器件的所述第三端子电连接,
所述发光器件的所述第四端子与第一布线电连接,
并且,所述第一布线被用作向所述发光器件的所述第四端子供应电位的布线。
2.根据权利要求1所述的半导体装置,
其中所述第三晶体管的栅极与所述第四晶体管的栅极电连接。
3.根据权利要求1或2所述的半导体装置,
其中所述第一电路包括第六晶体管及第七晶体管,
所述第七晶体管的源极和漏极中的一个与所述发光器件的所述第四端子直接电连接,
所述第七晶体管的源极和漏极中的另一个与所述第一布线直接电连接,
并且所述第六晶体管的源极和漏极中的一个与所述第七晶体管的栅极电连接。
4.一种显示装置,包括:
权利要求3的半导体装置;
第一驱动电路;
第二驱动电路;
第二布线;以及
第三布线,
其中,所述第一驱动电路通过所述第二布线与所述第六晶体管的栅极电连接,
所述第二驱动电路通过所述第三布线与所述第七晶体管的源极和漏极中的另一个电连接,
所述第一驱动电路具有向所述第二布线发送选择信号的功能,
并且,所述第二驱动电路具有向所述第三布线发送图像数据信号的功能。
5.一种包括权利要求4的显示装置及外壳的电子设备。
6.一种半导体装置,包括:
第二电路;以及
第三电路,
其中,所述第二电路包括第一受光器件、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第八晶体管以及第一电容器,
所述第三电路包括第二受光器件、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管以及第二电容器,
所述第一受光器件包括第一端子及第二端子,
所述第二受光器件包括第五端子及第六端子,
所述第一晶体管的源极和漏极中的一个与所述第二晶体管的源极和漏极中的一个电连接,
所述第二晶体管的栅极与所述第三晶体管的源极和漏极中的一个及所述第一电容器的一对端子中的一个电连接,
所述第一电容器的一对端子中的另一个与所述第四晶体管的源极和漏极中的一个、所述第五晶体管的源极和漏极中的一个、所述第八晶体管的源极和漏极中的一个及所述第十四晶体管的源极和漏极中的一个电连接,
所述第五晶体管的源极和漏极中的另一个与所述第八晶体管的源极和漏极中的另一个及所述第一受光器件的第一端子电连接,
所述第九晶体管的源极和漏极中的一个与所述第十晶体管的源极和漏极中的一个电连接,
所述第十晶体管的栅极与所述第十一晶体管的源极和漏极中的一个及所述第二电容器的一对端子中的一个电连接,
所述第二电容器的一对端子中的另一个与所述第十二晶体管的源极和漏极中的一个及所述第十三晶体管的源极和漏极中的一个电连接,
所述第十三晶体管的源极和漏极中的另一个与所述第十四晶体管的源极和漏极中的另一个及所述第二受光器件的所述第五端子电连接,
并且,所述第一受光器件的所述第二端子与所述第二受光器件的所述第六端子电连接。
7.根据权利要求6所述的半导体装置,
其中所述第三晶体管的栅极与所述第十一晶体管的栅极电连接,
所述第四晶体管的栅极与所述第十二晶体管的栅极电连接,
所述第五晶体管的栅极与所述第十三晶体管的栅极电连接,
并且所述第八晶体管的栅极与所述第十四晶体管的栅极电连接。
8.根据权利要求7所述的半导体装置,
其中所述第一晶体管的源极和漏极中的另一个与所述第九晶体管的源极和漏极中的另一个电连接。
9.根据权利要求8所述的半导体装置,还包括第一电路,
其中所述第一电路包括发光器件,
所述发光器件包括第三端子及第四端子,
所述发光器件的所述第三端子与所述第一受光器件的所述第二端子及所述第二受光器件的所述第六端子电连接,
所述发光器件的所述第四端子与第一布线电连接,
并且所述第一布线被用作向所述发光器件的所述第四端子供应电位的布线。
10.根据权利要求8所述的半导体装置,还包括第一电路,
其中所述第一电路包括发光器件、第六晶体管以及第七晶体管,
所述发光器件包括第三端子及第四端子,
所述发光器件的所述第三端子与所述第一受光器件的所述第二端子及所述第二受光器件的所述第六端子电连接,
所述第七晶体管的源极和漏极中的一个与所述发光器件的所述第四端子电连接,
所述第七晶体管的源极和漏极中的另一个与第一布线电连接,
所述第六晶体管的源极和漏极中的一个与所述第七晶体管的栅极电连接,
并且所述第一布线被用作向所述第七晶体管的源极和漏极中的另一个供应电位的布线。
11.一种半导体装置,包括:
第二电路;以及
第三电路,
其中所述第二电路包括第一受光器件、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第八晶体管、第十五晶体管以及第一电容器,
所述第三电路包括第二受光器件、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管以及第二电容器,
所述第一受光器件包括第一端子及第二端子,
所述第二受光器件包括第五端子及第六端子,
所述第一晶体管的源极和漏极中的一个与所述第二晶体管的源极和漏极中的一个电连接,
所述第二晶体管的栅极与所述第三晶体管的源极和漏极中的一个及所述第一电容器的一对端子中的一个电连接,
所述第一电容器的一对端子中的另一个与所述第四晶体管的源极和漏极中的一个、所述第五晶体管的源极和漏极中的一个、所述第八晶体管的源极和漏极中的一个及所述第十五晶体管的源极和漏极中的一个电连接,
所述第十五晶体管的源极和漏极中的另一个与所述第十四晶体管的源极和漏极中的一个电连接,
所述第十五晶体管的栅极与所述第八晶体管的栅极电连接,
所述第五晶体管的源极和漏极中的另一个与所述第八晶体管的源极和漏极中的另一个及所述第一受光器件的第一端子电连接,
所述第九晶体管的源极和漏极中的一个与所述第十晶体管的源极和漏极中的一个电连接,
所述第十晶体管的栅极与所述第十一晶体管的源极和漏极中的一个及所述第二电容器的一对端子中的一个电连接,
所述第二电容器的一对端子中的另一个与所述第十二晶体管的源极和漏极中的一个及所述第十三晶体管的源极和漏极中的一个电连接,
所述第十三晶体管的源极和漏极中的另一个与所述第十四晶体管的源极和漏极中的另一个及所述第二受光器件的所述第五端子电连接,
并且,所述第一受光器件的所述第二端子与所述第二受光器件的所述第六端子电连接。
12.根据权利要求11所述的半导体装置,
其中所述第三晶体管的栅极与所述第十一晶体管的栅极电连接,
所述第四晶体管的栅极与所述第十二晶体管的栅极电连接,
所述第五晶体管的栅极与所述第十三晶体管的栅极电连接,
并且所述第八晶体管的栅极与所述第十四晶体管的栅极电连接。
13.根据权利要求12所述的半导体装置,
其中所述第一晶体管的源极和漏极中的另一个与所述第九晶体管的源极和漏极中的另一个电连接。
14.根据权利要求13所述的半导体装置,还包括第一电路,
其中所述第一电路包括发光器件,
所述发光器件包括第三端子及第四端子,
所述发光器件的所述第三端子与所述第一受光器件的所述第二端子及所述第二受光器件的所述第六端子电连接,
所述发光器件的所述第六端子与第一布线电连接,
并且所述第一布线被用作向所述发光器件的所述第四端子供应电位的布线。
15.根据权利要求13所述的半导体装置,还包括第一电路,
其中所述第一电路包括发光器件、第六晶体管以及第七晶体管,
所述发光器件包括第三端子及第四端子,
所述发光器件的所述第三端子与所述第一受光器件的所述第二端子及所述第二受光器件的所述第六端子电连接,
所述第七晶体管的源极和漏极中的一个与所述发光器件的所述第四端子电连接,
所述第七晶体管的源极和漏极中的另一个与第一布线电连接,
所述第六晶体管的源极和漏极中的一个与所述第七晶体管的栅极电连接,
并且所述第一布线被用作向所述第七晶体管的源极和漏极中的另一个供应电位的布线。
16.一种显示装置,包括:
权利要求10或15的半导体装置;
第一驱动电路;
第二驱动电路;
第二布线;以及
第三布线,
其中,所述第一驱动电路通过所述第二布线与所述第六晶体管的栅极电连接,
所述第二驱动电路通过所述第三布线与所述第六晶体管的源极和漏极中的另一个电连接,
所述第一驱动电路具有向所述第二布线发送选择信号的功能,
并且,所述第二驱动电路具有向所述第三布线发送图像数据信号的功能。
17.一种包括权利要求16的显示装置及外壳的电子设备。
CN202280035771.7A 2021-05-27 2022-05-17 半导体装置、显示装置及电子设备 Pending CN117337455A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021-089483 2021-05-27
JP2021100794 2021-06-17
JP2021-100794 2021-06-17
PCT/IB2022/054557 WO2022248972A1 (ja) 2021-05-27 2022-05-17 半導体装置、表示装置、及び電子機器

Publications (1)

Publication Number Publication Date
CN117337455A true CN117337455A (zh) 2024-01-02

Family

ID=89277876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280035771.7A Pending CN117337455A (zh) 2021-05-27 2022-05-17 半导体装置、显示装置及电子设备

Country Status (1)

Country Link
CN (1) CN117337455A (zh)

Similar Documents

Publication Publication Date Title
US11699391B2 (en) Semiconductor device, display apparatus, and electronic device
US20220293049A1 (en) Semiconductor device, display apparatus, electronic device, and operation method of semiconductor device
US20230197004A1 (en) Display apparatus and electronic device
US11921919B2 (en) Electronic device
WO2022248972A1 (ja) 半導体装置、表示装置、及び電子機器
CN117337455A (zh) 半导体装置、显示装置及电子设备
KR20230116807A (ko) 표시 장치의 제작 방법
WO2022229789A1 (ja) 半導体装置、表示装置、及び電子機器
WO2023052914A1 (ja) 表示装置、電子機器、及び発光装置の動作方法
WO2023012566A1 (ja) 電子機器、及び電子機器の動作方法
WO2023057854A1 (ja) 電子装置
WO2022185151A1 (ja) 電子機器
WO2023285908A1 (ja) 電子装置
WO2023105338A1 (ja) 電子装置
US11815689B2 (en) Electronic device
WO2022248971A1 (ja) 表示装置、及び表示装置の作製方法
WO2022214905A1 (ja) 電子機器
WO2023073479A1 (ja) 表示装置、及び電子機器
US20240134605A1 (en) Semiconductor device and electronic device
US20240172488A1 (en) Display apparatus, display module, electronic device, and method for manufacturing display apparatus
WO2023084354A1 (ja) 電子装置
US20240172487A1 (en) Display apparatus and manufacturing method of the display apparatus
US20240179987A1 (en) Display Apparatus, Electronic Device, and Method of Manufacturing Semiconductor Device
CN118076993A (zh) 电子设备
CN118160027A (zh) 显示装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination