CN117316244A - 闪存数据传输方法、装置、设备及介质 - Google Patents

Abstract

本申请公开了一种闪存数据传输方法、装置、设备及介质，涉及计算机技术领域，包括：在当前位宽模式下读取目标存储芯片的预设寄存器中预先保存的目标数值，以得到第一读取值；从预设位宽模式集中筛选出当前待校验位宽模式；预设位宽模式集中包含与若干位宽分别对应的预设位宽模式，预设位宽模式集中存在多个预设位宽模式均对应于同一个位宽，多个所述预设位宽模式对应不同的数据线组合；重新得到当前第二读取值；若第一读取值和当前第二读取值一致，将当前待校验位宽模式确定为用于与目标存储芯片进行闪存数据传输的工作位宽模式；若否，重新跳转至从预设位宽模式集中筛选出当前待校验位宽模式的步骤。提高闪存数据传输的成功率。

Description

闪存数据传输方法、装置、设备及介质

技术领域

本发明涉及计算机技术领域，特别涉及闪存数据传输方法、装置、设备及介质。

背景技术

在产品使用或测试过程中，存储芯片不可避免的会发生一些异常，例如嵌入式多媒体卡(embedded Multi Media Card，即eMMC)异常发生时，软件会通过重传、复位等操作来保证存储芯片重新工作在正常状态。若复位不能解决异常，软件还会尝试重新上下电对存储芯片进行初始化。存储芯片在初始化流程中，首先通过命令线与控制器进行能力及各种信息的交互，然后控制器会根据协商好的信息，默认从最大能力(如最高频率且最高位宽)模式下尝试进行数据传输，例如图1所示的一种具体的位宽切换示意图，若信息传输成功则保存该模式，后续工作默认使用该模式进行数据传输；若最大能力模式下数据传输失败，则控制器尝试降低位宽(如位宽降低至4比特或者1比特)和频率等方式进行数据传输。

在现有协议及实现方式下，传输位宽由8比特降为4比特时，只会使用低4位的数据线，即第0位数据线至第3位数据线；同样由4比特降为1比特时，只会使用最低位的数据线，即第0位数据线。当由于震动、芯片老化、静电击穿等各种原因造成存储芯片芯片的第1位数据线至第3位数据线出现接触不良或断开时，现有的重传、复位等操作方式无法解决问题，重新初始化后存储芯片也只能工作在1比特位宽模式。特别的，当存储芯片的第0位数据线出现问题时，则存储芯片内容完全无法访问，造成用户存储内容丢失或设备无法使用。

综上可见，如何提高闪存数据传输的成功率是本领域有待解决的问题。

发明内容

有鉴于此，本发明的目的在于提供一种闪存数据传输方法、装置、设备及介质，能够提高闪存数据传输的成功率。其具体方案如下：

第一方面，本申请公开了一种闪存数据传输方法，应用于通过数据线与目标存储芯片连接的控制器，所述目标存储芯片中设有预设寄存器；所述方法，包括：

在当前位宽模式下读取所述目标存储芯片的所述预设寄存器中预先保存的目标数值，以得到第一读取值；

从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式；所述预设位宽模式集中包含与若干位宽分别对应的所述预设位宽模式，并且，所述预设位宽模式集中存在多个所述预设位宽模式均对应于同一个位宽，多个所述预设位宽模式对应不同的数据线组合；

在所述当前待校验位宽模式下重新读取所述预设寄存器中预先保存的目标数值，以得到当前第二读取值；

若所述第一读取值和当前所述第二读取值一致，则将所述当前待校验位宽模式确定为用于与所述目标存储芯片进行闪存数据传输的工作位宽模式；

若所述第一读取值和当前所述第二读取值不一致，则重新跳转至所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式的步骤。

可选的，所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式之前，还包括：

从所述若干位宽中确定第一类位宽和第二类位宽；

为每个所述第一类位宽分别配置多个位宽模式，以及为所述第二类位宽配置一个位宽模式，以得到所述预设位宽模式集。

可选的，所述目标存储芯片包括嵌入式多媒体卡、存储卡、安全数字输入输出卡中的任意一种的存储芯片；

相应的，所述第一类位宽包括1比特位宽；相应的，为所述1比特位宽配置的位宽模式包括位宽均为1比特并且与所述目标存储芯片中的第0位数据线至第7位数据线分别对应的八个位宽模式。

可选的，所述第一类位宽包括4比特位宽；

相应的，为所述4比特位宽配置的位宽模式包括位宽均为4比特并且与预设低位数据线组合和预设高位数据线组合分别对应的两个位宽模式；所述预设低位数据线组合包括所述目标存储芯片中的第0位数据线至第3位数据线；所述预设高位数据线组合包括所述目标存储芯片中的第4位数据线至第7位数据线。

可选的，所述闪存数据传输方法，还包括：

从所述预设寄存器的所有字节中确定目标字节；

利用所述目标字节保存所述预设位宽模式集中的各个所述预设位宽模式与相应的数据线之间的映射关系。

可选的，所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式，包括：

基于预设位宽模式切换顺序或者基于随机筛选方式，从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式。

可选的，所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式之前，还包括：

为所述预设位宽模式集中的各个所述预设位宽模式分配相应的模式码；

相应的，所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式，包括：

基于上一待校验位宽模式的模式码确定下一模式码；

根据所述下一模式码从所述预设位宽模式集中筛选相应的所述预设位宽模式作为当前待校验位宽模式。

可选的，所述闪存数据传输方法，还包括：

若在所述预设位宽模式集中的所有所述预设位宽模式下获取的当前所述第二读取值均与所述第一读取值不一致，则判定所述目标存储芯片不可用，并生成对应的预警信息。

第二方面，本申请公开了一种闪存数据传输装置，应用于通过数据线与目标存储芯片连接的控制器，所述目标存储芯片中设有预设寄存器；所述装置，包括：

第一读取模块，用于在当前位宽模式下读取所述目标存储芯片的所述预设寄存器中预先保存的目标数值，以得到第一读取值；

位宽筛选模块，用于从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式；所述预设位宽模式集中包含与若干位宽分别对应的所述预设位宽模式，并且，所述预设位宽模式集中存在多个所述预设位宽模式均对应于同一个位宽，多个所述预设位宽模式对应不同的数据线组合；

第二读取模块，用于在所述当前待校验位宽模式下重新读取所述预设寄存器中预先保存的目标数值，以得到当前第二读取值；

位宽确定模块，用于若所述第一读取值和当前所述第二读取值一致，则将所述当前待校验位宽模式确定为用于与所述目标存储芯片进行闪存数据传输的工作位宽模式；

重新跳转模块，用于若所述第一读取值和当前所述第二读取值不一致，则重新跳转至所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式的步骤。

第三方面，本申请公开了一种电子设备，包括：

存储器，用于保存计算机程序；

处理器，用于执行所述计算机程序，以实现前述公开的闪存数据传输方法的步骤。

第四方面，本申请公开了一种计算机可读存储介质，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现前述公开的闪存数据传输方法的步骤。

本申请有益效果为：本申请应用于通过数据线与目标存储芯片连接的控制器，所述目标存储芯片中设有预设寄存器；在当前位宽模式下读取所述目标存储芯片的所述预设寄存器中预先保存的目标数值，以得到第一读取值；从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式；所述预设位宽模式集中包含与若干位宽分别对应的所述预设位宽模式，并且，所述预设位宽模式集中存在多个所述预设位宽模式均对应于同一个位宽，多个所述预设位宽模式对应不同的数据线组合；在所述当前待校验位宽模式下重新读取所述预设寄存器中预先保存的目标数值，以得到当前第二读取值；若所述第一读取值和当前所述第二读取值一致，则将所述当前待校验位宽模式确定为用于与所述目标存储芯片进行闪存数据传输的工作位宽模式；若所述第一读取值和当前所述第二读取值不一致，则重新跳转至所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式的步骤。由此可见，本申请预设位宽模式集中存在多个预设位宽模式均对应于同一个位宽，也就是说，同一个位宽可能对应多个预设位宽模式，相比于现有技术中在同一个位宽下只能选择一个位宽模式，本申请在同一个位宽下可以选择的预设位宽模式更多，如此一来，可以多次尝试重新读取预设寄存器中预先保存的目标数值，提高闪存数据传输的成功率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请公开的一种具体的位宽切换示意图；

图2为本申请公开的一种闪存数据传输方法流程图；

图3为本申请公开的一种具体的传统比特位宽示意图；

图4为本申请公开的一种具体的位宽模式示意图；

图5为本申请公开的一种具体的闪存数据传输方法流程图；

图6为本申请公开的另一种具体的闪存数据传输方法流程图；

图7为本申请公开的一种具体的位宽切换流程示意图；

图8为本申请公开的一种闪存数据传输装置结构示意图；

图9为本申请公开的一种电子设备结构图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在现有协议及实现方式下，传输位宽由8比特降为4比特时，只会使用低4位的数据线，即第0位数据线至第3位数据线；同样由4比特降为1比特时，只会使用最低位的数据线，即第0位数据线。当由于震动、芯片老化、静电击穿等各种原因造成存储芯片芯片的第1位数据线至第3位数据线出现接触不良或断开时，现有的重传、复位等操作方式无法解决问题，重新初始化后存储芯片也只能工作在1比特位宽模式。特别的，当存储芯片的第0位数据线出现问题时，则存储芯片内容完全无法访问，造成用户存储内容丢失或设备无法使用。

为此本申请相应的提供了一种闪存数据传输方案，能够提高闪存数据传输的成功率。

参见图2所示，本申请实施例公开了一种闪存数据传输方法，应用于通过数据线与目标存储芯片连接的控制器，所述目标存储芯片中设有预设寄存器；所述方法，包括：

步骤S11：在当前位宽模式下读取所述目标存储芯片的所述预设寄存器中预先保存的目标数值，以得到第一读取值。

存储芯片在初始化时默认使用第0位数据线(DAT0)对应的位宽模式进行数据传输，即当前位宽模式为第0位数据线(DAT0)对应的位宽模式；在当前位宽模式下读取目标存储芯片的预设寄存器中预先保存的目标数值，以得到第一读取值，也就是说，会先发送一次CMD(command line/bus command)8命令读取目标存储芯片的Extended(扩展)CSD(CardSpecific Data即特定数据)寄存器，将返回的Extended CSD寄存器值作为第一读取值(golden)存放；其中，这个目标数值具体可以是寄存器中保存的有关目标存储芯片的芯片属性值，例如是目标存储芯片的工作电压、工作模式等。

步骤S12：从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式；所述预设位宽模式集中包含与若干位宽分别对应的所述预设位宽模式，并且，所述预设位宽模式集中存在多个所述预设位宽模式均对应于同一个位宽，多个所述预设位宽模式对应不同的数据线组合。

例如图3所示的一种具体的传统比特位宽示意图，在现有技术中，8比特位宽模式利用从第0位至第7位的数据线，4比特位宽模式只利用从第0位至第3位的数据线，4比特位宽模式下的数据长度是8比特位宽模式下的数据长度的2倍，1比特位宽模式只利用第0位数据线，1比特位宽模式下的数据长度是8比特位宽模式下的数据长度的8倍。

预设位宽模式集中存在第一类位宽和第二类位宽，预先为第一类位宽配置多个位宽模式，也就是说，第一类位宽分别为1比特位宽和4比特位宽，为第二类位宽配置一个位宽模式，也就是说，第二类位宽为8比特位宽，可以理解的是，1比特位宽对应的位宽模式均为1比特、4比特位宽对应的位宽模式均为4比特、8比特位宽对应的位宽模式为8比特，例如图4所示的一种具体的位宽模式示意图，1比特位宽对应的位宽模式包括与目标存储芯片中的第0位数据线至第7位数据线分别对应的八个位宽模式，4比特位宽的位宽模式包括与预设低位数据线组合和预设高位数据线组合分别对应的两个位宽模式，8比特位宽的位宽模式则只有从第0位数据线至第7位数据线对应的一个位宽模式，如此一来，预设位宽模式集中一共有11个预设位宽模式。

本实施例中，所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式之前，还包括：为所述预设位宽模式集中的各个所述预设位宽模式分配相应的模式码。为预设位宽模式集中的11个预设位宽模式分别分配相应的模式码(config-N)，其中，N的取值范围是从0到10，如表一所示的是一种具体的模式码分配方式：

表一

数据线	位宽模式	模式码
			第0位数据线	1比特位宽的第一预设位宽模式	config-0
第1位数据线	1比特位宽的第二预设位宽模式	config-1
			第2位数据线	1比特位宽的第三预设位宽模式	config-2
第3位数据线	1比特位宽的第四预设位宽模式	config-3
			第4位数据线	1比特位宽的第五预设位宽模式	config-4
第5位数据线	1比特位宽的第六预设位宽模式	config-5
			第6位数据线	1比特位宽的第七预设位宽模式	config-6
第7位数据线	1比特位宽的第八预设位宽模式	config-7
			第0位数据线至第3位数据线	4比特位宽的第一预设位宽模式	config-8
第4位数据线至第7位数据线	4比特位宽的第二预设位宽模式	config-9
			第0位数据线至第7位数据线	8比特位宽的预设位宽模式	config-10

为各个预设位宽模式分配模式码后，当基于上一待校验位宽模式的模式码确定出下一模式码，就可以根据下一模式码确定出当前待校验位宽模式以及目标存储芯片中用于接下来的数据传输的数据线，例如，确定的下一模式码为3，那么当前待校验位宽模式就是1比特位宽的第四预设位宽模式，对应的数据线为第3位数据线。

通过表一可知，预设位宽模式集中包含1比特位宽对应的八个预设位宽模式、4比特位宽模式对应的两个预设位宽模式以及8比特位宽的预设位宽模式，并且预设位宽模式集中存在多个预设位宽模式均对应于同一个位宽。

步骤S13：在所述当前待校验位宽模式下重新读取所述预设寄存器中预先保存的目标数值，以得到当前第二读取值。

例如确定出的当前待校验位宽模式为4比特位宽的第一预设位宽模式，则通过第0位数据线至第3位数据线将重新读取的预设寄存器中预先保存的目标数值传输至控制器，以得到当前第二读取值。

步骤S14：若所述第一读取值和当前所述第二读取值一致，则将所述当前待校验位宽模式确定为用于与所述目标存储芯片进行闪存数据传输的工作位宽模式。

可以理解的是，因为不能确定当前待校验位宽模式对应的数据线是否存在异常，所以需要先判断第一读取值和当前第二读取值是否相一致，只有第一读取值和当前第二读取值一致，才能说明当前待校验位宽模式通过检验，那么就可以将当前待校验位宽模式确定为用于与目标存储芯片进行数据传输的工作位宽模式。

步骤S15：若所述第一读取值和当前所述第二读取值不一致，则重新跳转至所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式的步骤。

若第一读取值和当前第二读取值不一致，说明当前待校验位宽模式没有通过检验，需要继续从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式，直至得到通过校验的预设位宽模式。需要注意的是，若在所述预设位宽模式集中的所有所述预设位宽模式下获取的当前所述第二读取值均与所述第一读取值不一致，则判定所述目标存储芯片不可用，并生成对应的预警信息，也就是说，目标存储芯片的数据线均异常，使得对应的预设位宽模式无法通过校验，因此判定目标存储芯片不可用，生成对应的预警信息，提示用户进行相应的消除障碍操作。

本申请有益效果为：本申请应用于通过数据线与目标存储芯片连接的控制器，所述目标存储芯片中设有预设寄存器；在当前位宽模式下读取所述目标存储芯片的所述预设寄存器中预先保存的目标数值，以得到第一读取值；从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式；所述预设位宽模式集中包含与若干位宽分别对应的所述预设位宽模式，并且，所述预设位宽模式集中存在多个所述预设位宽模式均对应于同一个位宽，多个所述预设位宽模式对应不同的数据线组合；在所述当前待校验位宽模式下重新读取所述预设寄存器中预先保存的目标数值，以得到当前第二读取值；若所述第一读取值和当前所述第二读取值一致，则将所述当前待校验位宽模式确定为用于与所述目标存储芯片进行闪存数据传输的工作位宽模式；若所述第一读取值和当前所述第二读取值不一致，则重新跳转至所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式的步骤。由此可见，本申请预设位宽模式集中存在多个预设位宽模式均对应于同一个位宽，也就是说，同一个位宽可能对应多个预设位宽模式，相比于现有技术中在同一个位宽下只能选择一个位宽模式，本申请在同一个位宽下可以选择的预设位宽模式更多，如此一来，可以多次尝试重新读取预设寄存器中预先保存的目标数值，提高闪存数据传输的成功率。

参见图5所示，本申请实施例公开了一种具体的闪存数据传输方法，应用于通过数据线与目标存储芯片连接的控制器，所述目标存储芯片中设有预设寄存器；所述方法，包括：

步骤S21：从所述若干位宽中确定第一类位宽和第二类位宽；为每个所述第一类位宽分别配置多个位宽模式，以及为所述第二类位宽配置一个位宽模式，以得到预设位宽模式集。

本实施例中，将1比特位宽、4比特位宽确定为第一类位宽，将8比特位宽确定为第二类位宽，相应的，为所述1比特位宽配置的位宽模式包括位宽均为1比特并且与所述目标存储芯片中的第0位数据线至第7位数据线分别对应的八个位宽模式；为所述4比特位宽配置的位宽模式包括位宽均为4比特并且与预设低位数据线组合和预设高位数据线组合分别对应的两个位宽模式；所述预设低位数据线组合包括所述目标存储芯片中的第0位数据线至第3位数据线；所述预设高位数据线组合包括所述目标存储芯片中的第4位数据线至第7位数据线；为8比特位宽配置的位宽模式为8比特并且与目标存储芯片中从第0位数据线至第7位数据线对应的一个位宽模式，进而得到包含11个预设位宽模式的预设位宽模式集。

步骤S22：在当前位宽模式下读取所述目标存储芯片的所述预设寄存器中预先保存的目标数值，以得到第一读取值。

本实施例中，所述目标存储芯片包括嵌入式多媒体卡、存储卡(Secure DigitalCard，即SD卡)、安全数字输入输出(Secure Digital Input and Output，即SDIO)卡中的任意一种的存储芯片。

步骤S23：从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式；所述预设位宽模式集中包含与若干位宽分别对应的所述预设位宽模式，并且，所述预设位宽模式集中存在多个所述预设位宽模式均对应于同一个位宽，多个所述预设位宽模式对应不同的数据线组合。

本实施例中，还包括：从所述预设寄存器的所有字节中确定目标字节；利用所述目标字节保存所述预设位宽模式集中的各个所述预设位宽模式与相应的数据线之间的映射关系。现有技术中数据管脚映射方式如表二所示：

表二

可以理解的是，现有技术中总共有三个位宽模式，每一个位宽只有一个位宽模式，因为本实施例新增了八个位宽模式，也即数据管脚方式，因此为支持新增的数据管脚映射方式，需要将目标存储芯片的预设寄存器第184字节进行重新定义，具体定义如表三所示：

表三

本实施例中，所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式，包括：基于预设位宽模式切换顺序或者基于随机筛选方式，从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式。从预设位宽模式集中筛选出当前待校验位宽模式时，可以根据预设位宽模式切换顺序进行筛选，也就是说，预先设置位宽切换顺序，如此一来，当需要进行筛选时，就可以从预设位宽模式集中筛选出一个预设位宽模式作为当前待校验位宽模式；可以理解的是，本实施例在筛选当前待校验位宽模式时，还可以随机筛选出一个预设位宽模式作为当前待校验位宽模式。

步骤S24：在所述当前待校验位宽模式下重新读取所述预设寄存器中预先保存的目标数值，以得到当前第二读取值。

步骤S25：若所述第一读取值和当前所述第二读取值一致，则将所述当前待校验位宽模式确定为用于与所述目标存储芯片进行闪存数据传输的工作位宽模式。

步骤S26：若所述第一读取值和当前所述第二读取值不一致，则重新跳转至所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式的步骤。

由此可见，本申请的位宽模式对应的数据线并不局限于低位数据线，充分利用各个数据线以尽量完成数据传输，也就是说，当目标存储芯片的高位数据线正常，而低位数据线异常时，本申请不会因此将目标存储芯片判定为不可用，依然可以利用高位数据线进行数据传输，进而提高数据传输的成功率，对目标存储芯片的判定也更加准确。

参见图6所示，本申请实施例公开了另一种具体的闪存数据传输方法，应用于通过数据线与目标存储芯片连接的控制器，所述目标存储芯片中设有预设寄存器；所述方法，包括：

步骤S31：在当前位宽模式下读取所述目标存储芯片的所述预设寄存器中预先保存的目标数值，以得到第一读取值。

步骤S32：基于上一待校验位宽模式的模式码确定下一模式码。

本实施例中默认当前位宽模式为与第0位数据线对应的1比特位宽的第一预设位宽模式，也即上一待校验位宽模式的模式码中N为0，如果在当前位宽模式下成功读取到目标存储芯片的预设寄存器中预先保存的目标数值，则说明第0为数据线是正常的，例如图7所示的一种具体的位宽切换流程示意图，可以将下一模式码中N确定为10，也即下一模式码为config-10；如果在当前位宽模式下没有成功读取到目标存储芯片的预设寄存器中预先保存的目标数值，则说明第0为数据线是异常的，那么可以将下一模式码中N确定为1，也即下一模式码为config-1。

步骤S33：根据所述下一模式码从所述预设位宽模式集中筛选相应的所述预设位宽模式作为当前待校验位宽模式；所述预设位宽模式集中包含与若干位宽分别对应的所述预设位宽模式，并且，所述预设位宽模式集中存在多个所述预设位宽模式均对应于同一个位宽，多个所述预设位宽模式对应不同的数据线组合。

如图7所示，例如下一模式码为config-10，那么应将8比特位宽的预设位宽模式确定为当前待校验位宽模式，也即配置控制器为config-10模式，发送位宽切换指令(CMD6)至目标存储芯片，以便控制目标存储芯片切换到与config-10对应的位宽模式，即切换为8比特位宽的预设位宽模式，CMD6响应后，说明位宽切换成功。

步骤S34：在所述当前待校验位宽模式下重新读取所述预设寄存器中预先保存的目标数值，以得到当前第二读取值。

在当前待校验位宽模式下发送CMD8至目标存储芯片，以重新读取所述预设寄存器中预先保存的目标数值，得到当前第二读取值。

步骤S35：若所述第一读取值和当前所述第二读取值一致，则将所述当前待校验位宽模式确定为用于与所述目标存储芯片进行闪存数据传输的工作位宽模式。

步骤S36：若所述第一读取值和当前所述第二读取值不一致，则重新跳转至所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式的步骤。

例如图7所示，默认当前位宽模式为与第0位数据线对应的1比特位宽的第一预设位宽模式，如果在当前位宽模式下成功读取到目标存储芯片的预设寄存器中预先保存的目标数值后，在8比特位宽的预设位宽模式没有通过校验的情况下，首先校验4比特位宽的两个预设位宽模式，若4比特位宽的两个预设位宽模式均没有通过校验，接下来的重新筛选当前待校验位宽模式方式可以有两种：

在第一种重新筛选当前待校验位宽模式方式中，可以例如图7所示，依次校验1比特位宽的八个预设位宽模式，直至得到通过校验的预设位宽模式；

在第二种重新筛选当前待校验位宽模式方式中，可以直接将1比特位宽的第一预设位宽模式确定为工作位宽模式，因为在1比特位宽的第一预设位宽模式下成功读取到目标存储芯片的预设寄存器中预先保存的目标数值，则说明第0位数据线是正常的，那么就可以直接利用该数据线进行后续的数据传输，也即将1比特位宽的第一预设位宽模式确定为工作位宽模式，无需再进行接下来的位宽模式筛选，提高数据传输的效率，减少冗余步骤。

由此可见，本申请同一个位宽可能对应多个预设位宽模式，也即本申请并不限制数据线的使用，充分利用目标存储芯片的数据线，可以提高提高数据传输的成功率，也避免在低位数据线异常而高位数据线正常的情况下判定目标存储芯片不可用，提高准确率。

参见图8所示，本申请实施例公开了一种闪存数据传输装置，应用于通过数据线与目标存储芯片连接的控制器，所述目标存储芯片中设有预设寄存器；所述装置，包括：

第一读取模块11，用于在当前位宽模式下读取所述目标存储芯片的所述预设寄存器中预先保存的目标数值，以得到第一读取值；

位宽筛选模块12，用于从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式；所述预设位宽模式集中包含与若干位宽分别对应的所述预设位宽模式，并且，所述预设位宽模式集中存在多个所述预设位宽模式均对应于同一个位宽，多个所述预设位宽模式对应不同的数据线组合；

第二读取模块13，用于在所述当前待校验位宽模式下重新读取所述预设寄存器中预先保存的目标数值，以得到当前第二读取值；

位宽确定模块14，用于若所述第一读取值和当前所述第二读取值一致，则将所述当前待校验位宽模式确定为用于与所述目标存储芯片进行闪存数据传输的工作位宽模式；

重新跳转模块15，用于若所述第一读取值和当前所述第二读取值不一致，则重新跳转至所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式的步骤。

本申请有益效果为：本申请应用于通过数据线与目标存储芯片连接的控制器，所述目标存储芯片中设有预设寄存器；在当前位宽模式下读取所述目标存储芯片的所述预设寄存器中预先保存的目标数值，以得到第一读取值；从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式；所述预设位宽模式集中包含与若干位宽分别对应的所述预设位宽模式，并且，所述预设位宽模式集中存在多个所述预设位宽模式均对应于同一个位宽，多个所述预设位宽模式对应不同的数据线组合；在所述当前待校验位宽模式下重新读取所述预设寄存器中预先保存的目标数值，以得到当前第二读取值；若所述第一读取值和当前所述第二读取值一致，则将所述当前待校验位宽模式确定为用于与所述目标存储芯片进行闪存数据传输的工作位宽模式；若所述第一读取值和当前所述第二读取值不一致，则重新跳转至所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式的步骤。由此可见，本申请预设位宽模式集中存在多个预设位宽模式均对应于同一个位宽，也就是说，同一个位宽可能对应多个预设位宽模式，相比于现有技术中在同一个位宽下只能选择一个位宽模式，本申请在同一个位宽下可以选择的预设位宽模式更多，如此一来，可以多次尝试重新读取预设寄存器中预先保存的目标数值，提高闪存数据传输的成功率。

在一些具体实施例中，所述闪存数据传输装置，具体用于：

预设位宽模式集获取单元，用于从所述若干位宽中确定第一类位宽和第二类位宽；为每个所述第一类位宽分别配置多个位宽模式，以及为所述第二类位宽配置一个位宽模式，以得到所述预设位宽模式集。

在一些具体实施例中，所述闪存数据传输装置，包括：

所述目标存储芯片包括嵌入式多媒体卡、存储卡、安全数字输入输出卡中的任意一种的存储芯片；

所述第一类位宽包括1比特位宽；相应的，为所述1比特位宽配置的位宽模式包括位宽均为1比特并且与所述目标存储芯片中的第0位数据线至第7位数据线分别对应的八个位宽模式。

在一些具体实施例中，所述闪存数据传输装置，包括：

所述第一类位宽包括4比特位宽；

为所述4比特位宽配置的位宽模式包括位宽均为4比特并且与预设低位数据线组合和预设高位数据线组合分别对应的两个位宽模式；所述预设低位数据线组合包括所述目标存储芯片中的第0位数据线至第3位数据线；所述预设高位数据线组合包括所述目标存储芯片中的第4位数据线至第7位数据线。

在一些具体实施例中，所述闪存数据传输装置，具体用于：

目标字节确定单元，用于从所述预设寄存器的所有字节中确定目标字节；

映射关系保存单元，用于利用所述目标字节保存所述预设位宽模式集中的各个所述预设位宽模式与相应的数据线之间的映射关系。

在一些具体实施例中，所述闪存数据传输装置，具体用于：

模式码分配单元，用于为所述预设位宽模式集中的各个所述预设位宽模式分配相应的模式码；

在一些具体实施例中，所述位宽筛选模块12，具体用于：

模式码确定单元，用于基于上一待校验位宽模式的模式码确定下一模式码；

位宽模式筛选单元，用于根据所述下一模式码从所述预设位宽模式集中筛选相应的所述预设位宽模式作为当前待校验位宽模式。

在一些具体实施例中，所述闪存数据传输装置，具体用于：

预警信息生成单元，用于若在所述预设位宽模式集中的所有所述预设位宽模式下获取的当前所述第二读取值均与所述第一读取值不一致，则判定所述目标存储芯片不可用，并生成对应的预警信息。

在一些具体实施例中，所述位宽筛选模块12，具体用于：

待校验位宽模式筛选单元，用于基于预设位宽模式切换顺序或者基于随机筛选方式，从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式。

进一步的，本申请实施例还提供了一种电子设备。图9是根据一示例性实施例示出的电子设备20结构图，图中的内容不能认为是对本申请的使用范围的任何限制。

图9为本申请实施例提供的一种电子设备的结构示意图。具体可以包括：至少一个处理器21、至少一个存储器22、电源23、通信接口24、输入输出接口25和通信总线26。其中，所述存储器22用于存储计算机程序，所述计算机程序由所述处理器21加载并执行，以实现以下步骤：

当接收到位宽切换指令，则在当前位宽模式下读取目标存储芯片的预设寄存器中预先保存的目标数值，以得到第一读取值；

从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式；所述预设位宽模式集中包含与若干位宽分别对应的所述预设位宽模式，并且，所述预设位宽模式集中存在多个所述预设位宽模式均对应于同一个位宽，多个所述预设位宽模式对应不同的数据线组合；

在所述当前待校验位宽模式下重新读取所述预设寄存器中预先保存的目标数值，以得到当前第二读取值；

若所述第一读取值和当前所述第二读取值一致，则将所述当前待校验位宽模式确定为用于与所述目标存储芯片进行闪存数据传输的工作位宽模式；

若所述第一读取值和当前所述第二读取值不一致，则重新跳转至所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式的步骤。

在一些具体实施方式中，所述处理器通过执行所述存储器中保存的计算机程序，具体可以实现以下步骤：

从所述若干位宽中确定第一类位宽和第二类位宽；

为每个所述第一类位宽分别配置多个位宽模式，以及为所述第二类位宽配置一个位宽模式，以得到所述预设位宽模式集。

在一些具体实施方式中，所述处理器通过执行所述存储器中保存的计算机程序，所述目标存储芯片具体包括嵌入式多媒体卡、存储卡、安全数字输入输出卡中的任意一种的存储芯片；

所述第一类位宽具体包括1比特位宽；相应的，为所述1比特位宽配置的位宽模式包括位宽均为1比特并且与所述目标存储芯片中的第0位数据线至第7位数据线分别对应的八个位宽模式。

在一些具体实施方式中，所述处理器通过执行所述存储器中保存的计算机程序，所述第一类位宽具体包括4比特位宽；

为所述4比特位宽配置的位宽模式具体包括位宽均为4比特并且与预设低位数据线组合和预设高位数据线组合分别对应的两个位宽模式；所述预设低位数据线组合包括所述目标存储芯片中的第0位数据线至第3位数据线；所述预设高位数据线组合包括所述目标存储芯片中的第4位数据线至第7位数据线。

在一些具体实施方式中，所述处理器通过执行所述存储器中保存的计算机程序，具体可以实现以下步骤：

从所述预设寄存器的所有字节中确定目标字节；

利用所述目标字节保存所述预设位宽模式集中的各个所述预设位宽模式与相应的数据线之间的映射关系。

在一些具体实施方式中，所述处理器通过执行所述存储器中保存的计算机程序，具体可以实现以下步骤：

基于预设位宽模式切换顺序或者基于随机筛选方式，从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式

在一些具体实施方式中，所述处理器通过执行所述存储器中保存的计算机程序，具体可以实现以下步骤：

为所述预设位宽模式集中的各个所述预设位宽模式分配相应的模式码；

相应的，所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式，包括：

基于上一待校验位宽模式的模式码确定下一模式码；

根据所述下一模式码从所述预设位宽模式集中筛选相应的所述预设位宽模式作为当前待校验位宽模式。

在一些具体实施方式中，所述处理器通过执行所述存储器中保存的计算机程序，还可以进一步包括以下步骤：

若在所述预设位宽模式集中的所有所述预设位宽模式下获取的当前所述第二读取值均与所述第一读取值不一致，则判定所述目标存储芯片不可用，并生成对应的预警信息。

本实施例中，电源23用于为电子设备上的各硬件设备提供工作电压；通信接口24能够为电子设备创建与外界设备之间的数据传输通道，其所遵循的通信协议是能够适用于本申请技术方案的任意通信协议，在此不对其进行具体限定；输入输出接口25，用于获取外界输入数据或向外界输出数据，其具体的接口类型可以根据具体应用需要进行选取，在此不进行具体限定。

其中，处理器21可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器21可以采用DSP(Digital Signal Processing，数字信号处理)、FPGA(Field－Programmable Gate Array，现场可编程门阵列)、PLA(Programmable Logic Array，可编程逻辑阵列)中的至少一种硬件形式来实现。处理器21也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU(Central ProcessingUnit，中央处理器)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器21可以在集成有GPU(Graphics Processing Unit，图像处理器)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器21还可以包括AI(Artificial Intelligence，人工智能)处理器，该AI处理器用于处理有关机器学习的计算操作。

另外，存储器22作为资源存储的载体，可以是只读存储器、随机存储器、磁盘或者光盘等，其上所存储的资源包括操作系统221、计算机程序222及数据223等，存储方式可以是短暂存储或者永久存储。

其中，操作系统221用于管理与控制电子设备上的各硬件设备以及计算机程序222，以实现处理器21对存储器22中海量数据223的运算与处理，其可以是Windows、Unix、Linux等。计算机程序222除了包括能够用于完成前述任一实施例公开的由电子设备执行的数据传输方法的计算机程序之外，还可以进一步包括能够用于完成其他特定工作的计算机程序。数据223除了可以包括电子设备接收到的由外部设备传输进来的数据，也可以包括由自身输入输出接口25采集到的数据等。

进一步的，本申请还公开了一种计算机可读存储介质，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现前述公开的闪存数据传输方法。关于该方法的具体步骤可以参考前述实施例中公开的相应内容，在此不再进行赘述。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(Random Access Memory，即RAM)、内存、只读存储器(Read-Only Memory，即ROM)、电可编程EPROM(Erasable Programmable Read Only Memory)、电可擦除可编程EEPROM(Electrically Erasable Programmable read only memory)、寄存器、硬盘、可移动磁盘、CD-ROM(CoMP23025830act Disc Read-Only Memory，即紧凑型光盘只读储存器)、或技术领域内所公知的任意其它形式的存储介质中。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种闪存数据传输方法、装置、设备及介质进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (11)

1.一种闪存数据传输方法，其特征在于，应用于通过数据线与目标存储芯片连接的控制器，所述目标存储芯片中设有预设寄存器；所述方法，包括：

在当前位宽模式下读取所述目标存储芯片的所述预设寄存器中预先保存的目标数值，以得到第一读取值；

从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式；所述预设位宽模式集中包含与若干位宽分别对应的所述预设位宽模式，并且，所述预设位宽模式集中存在多个所述预设位宽模式均对应于同一个位宽，多个所述预设位宽模式对应不同的数据线组合；

在所述当前待校验位宽模式下重新读取所述预设寄存器中预先保存的目标数值，以得到当前第二读取值；

若所述第一读取值和当前所述第二读取值一致，则将所述当前待校验位宽模式确定为用于与所述目标存储芯片进行闪存数据传输的工作位宽模式；

若所述第一读取值和当前所述第二读取值不一致，则重新跳转至所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式的步骤。

2.根据权利要求1所述的闪存数据传输方法，其特征在于，所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式之前，还包括：

从所述若干位宽中确定第一类位宽和第二类位宽；

为每个所述第一类位宽分别配置多个位宽模式，以及为所述第二类位宽配置一个位宽模式，以得到所述预设位宽模式集。

3.根据权利要求2所述的闪存数据传输方法，其特征在于，所述目标存储芯片包括嵌入式多媒体卡、存储卡、安全数字输入输出卡中的任意一种的存储芯片；

相应的，所述第一类位宽包括1比特位宽；相应的，为所述1比特位宽配置的位宽模式包括位宽均为1比特并且与所述目标存储芯片中的第0位数据线至第7位数据线分别对应的八个位宽模式。

4.根据权利要求3所述的闪存数据传输方法，其特征在于，所述第一类位宽包括4比特位宽；

相应的，为所述4比特位宽配置的位宽模式包括位宽均为4比特并且与预设低位数据线组合和预设高位数据线组合分别对应的两个位宽模式；所述预设低位数据线组合包括所述目标存储芯片中的第0位数据线至第3位数据线；所述预设高位数据线组合包括所述目标存储芯片中的第4位数据线至第7位数据线。

5.根据权利要求4所述的闪存数据传输方法，其特征在于，还包括：

从所述预设寄存器的所有字节中确定目标字节；

利用所述目标字节保存所述预设位宽模式集中的各个所述预设位宽模式与相应的数据线之间的映射关系。

6.根据权利要求1所述的闪存数据传输方法，其特征在于，所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式，包括：

基于预设位宽模式切换顺序或者基于随机筛选方式，从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式。

7.根据权利要求1所述的闪存数据传输方法，其特征在于，所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式之前，还包括：

为所述预设位宽模式集中的各个所述预设位宽模式分配相应的模式码；

相应的，所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式，包括：

基于上一待校验位宽模式的模式码确定下一模式码；

根据所述下一模式码从所述预设位宽模式集中筛选相应的所述预设位宽模式作为当前待校验位宽模式。

8.根据权利要求1至7任一项所述的闪存数据传输方法，其特征在于，还包括：

若在所述预设位宽模式集中的所有所述预设位宽模式下获取的当前所述第二读取值均与所述第一读取值不一致，则判定所述目标存储芯片不可用，并生成对应的预警信息。

9.一种闪存数据传输装置，其特征在于，应用于通过数据线与目标存储芯片连接的控制器，所述目标存储芯片中设有预设寄存器；所述装置，包括：

第一读取模块，用于在当前位宽模式下读取所述目标存储芯片的所述预设寄存器中预先保存的目标数值，以得到第一读取值；

位宽筛选模块，用于从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式；所述预设位宽模式集中包含与若干位宽分别对应的所述预设位宽模式，并且，所述预设位宽模式集中存在多个所述预设位宽模式均对应于同一个位宽，多个所述预设位宽模式对应不同的数据线组合；

第二读取模块，用于在所述当前待校验位宽模式下重新读取所述预设寄存器中预先保存的目标数值，以得到当前第二读取值；

位宽确定模块，用于若所述第一读取值和当前所述第二读取值一致，则将所述当前待校验位宽模式确定为用于与所述目标存储芯片进行闪存数据传输的工作位宽模式；

重新跳转模块，用于若所述第一读取值和当前所述第二读取值不一致，则重新跳转至所述从预设位宽模式集中筛选一个预设位宽模式作为当前待校验位宽模式的步骤。

10.一种电子设备，其特征在于，包括：

存储器，用于保存计算机程序；

处理器，用于执行所述计算机程序，以实现如权利要求1至8任一项所述的闪存数据传输方法的步骤。

11.一种计算机可读存储介质，其特征在于，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现如权利要求1至8任一项所述的闪存数据传输方法的步骤。