CN112764673A - 存储速率优化方法、装置、计算机设备和存储介质 - Google Patents

存储速率优化方法、装置、计算机设备和存储介质 Download PDF

Info

Publication number
CN112764673A
CN112764673A CN202011581051.XA CN202011581051A CN112764673A CN 112764673 A CN112764673 A CN 112764673A CN 202011581051 A CN202011581051 A CN 202011581051A CN 112764673 A CN112764673 A CN 112764673A
Authority
CN
China
Prior art keywords
data
transmitted
preset
storage medium
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011581051.XA
Other languages
English (en)
Other versions
CN112764673B (zh
Inventor
许璐
刘正军
陈一铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chinese Academy of Surveying and Mapping
Original Assignee
Chinese Academy of Surveying and Mapping
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chinese Academy of Surveying and Mapping filed Critical Chinese Academy of Surveying and Mapping
Priority to CN202011581051.XA priority Critical patent/CN112764673B/zh
Publication of CN112764673A publication Critical patent/CN112764673A/zh
Application granted granted Critical
Publication of CN112764673B publication Critical patent/CN112764673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本申请涉及一种存储速率优化方法、装置、计算机设备和存储介质。所述方法包括：当检测到待传输数据时，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列；将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间；由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质；当接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤，直到待传输数据被全部传输。采用本方法能够大幅提高数据传输速率，从而优化目标存储介质的数据存储速率。

Description

存储速率优化方法、装置、计算机设备和存储介质
技术领域
本申请涉及计算机技术领域，特别是涉及一种存储速率优化方法、装置、计算机设备和存储介质。
背景技术
随着计算机技术的发展，出现了数据存储技术，数据存储技术常利用的存储介质为SD(Secure Digital，安全数字)存储卡，SD存储卡具有存储容量大、内置加密技术、可以实现热插拔、数据传送速率快等优点。
传统技术中，在利用SD存储卡进行数据存储时，常采用的方式为基于嵌入式系统实现数据存储，如通过ARM(Advanced RISC Machines)、单片机等微处理器实现对SD存储卡的读写操作，进一步的，由于单片机本身的性能和资源的影响，通常在对高光谱数据等大数量数据进行存储时，主要还是通过ARM实现对SD存储卡的读写操作。
然而，传统技术中，基于ARM实现SD存储卡的数据存储的方式，由于其内部自带系统，数据的存储速率很大程度会受到系统文件的影响，存在数据存储速率慢的问题。
发明内容
基于此，有必要针对上述技术问题，提供一种能够对存储介质的数据存储速率进行优化的存储速率优化方法、装置、计算机设备和存储介质。
一种存储速率优化方法，所述方法包括：
当检测到待传输数据时，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列；
将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间；
由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质；
当接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤，直到待传输数据被全部传输。
在一个实施例中，当检测到待传输数据时，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列之前，还包括：
获取预设寄存空间的状态位标识；
当状态位标识中的空标志位为空时，确定存在待传输数据，并传输写入请求至目标存储介质，写入请求用于指示目标存储介质反馈允许写入消息。
在一个实施例中，还包括：
当接收到数据获取提示时，获取高光谱线阵数据；
对高光谱线阵数据进行拆分，将拆分后高光谱线阵数据实时写入至预设寄存空间，以在预设寄存空间内形成有序的线阵数据队列，线阵数据队列包括多条待传输数据。
在一个实施例中，对高光谱线阵数据进行拆分，将拆分后高光谱线阵数据实时写入至预设寄存空间，以在预设寄存空间内形成有序的线阵数据队列包括：
对高光谱线阵数据进行拆分，得到对应的高位数据、中位数据以及低位数据；
分别将高位数据、中位数据以及低位数据写入至预设存储空间；
按照预设数据读取规则依次从预设存储空间读取数据，得到待传输数据；
将待传输数据实时写入至预设寄存空间，以在预设寄存空间内形成有序的线阵数据队列。
在一个实施例中，当检测到待传输数据时，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列包括：
当检测到待传输数据时，从预设寄存空间的线阵数据队列中依次读取待传输数据，并实时计算与待传输数据对应的校验位；
将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列。
在一个实施例中，由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质之后，还包括：
当接收到目标存储介质反馈的校验不通过提示时，返回至由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质的步骤；
直到接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤。
在一个实施例中，还包括：
当监测到目标存储介质接入时，对目标存储介质进行初始化。
一种存储速率优化装置，所述装置包括：
第一写入模块，用于当检测到待传输数据时，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列；
第二写入模块，用于将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间；
传输模块，用于由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质；
处理模块，用于当接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤，直到待传输数据被全部传输。
一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现以下步骤：
当检测到待传输数据时，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列；
将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间；
由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质；
当接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤，直到待传输数据被全部传输。
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现以下步骤：
当检测到待传输数据时，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列；
将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间；
由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质；
当接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤，直到待传输数据被全部传输。
上述存储速率优化方法、装置、计算机设备和存储介质，通过当检测到待传输数据时，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列，能够实现对待传输数据和校验位的同步传输，相比较传统的需要先写入待传输数据再写入校验位的方式，能够缩短数据传输间隔，通过将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间，由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质，能够利用并行写入提高数据传输速率，进一步的，由于将待传输数据以及对应校验位写入至预设第一缓存空间与将第一缓存空间中的待传输数据以及对应校验位写入至预设第二缓存空间是同步进行的，也能够大幅提高数据传输速率，从而可以优化目标存储介质的数据存储速率。
附图说明
图1为一个实施例中存储速率优化方法的流程示意图；
图2为一个实施例中存储速率优化方法的示意图；
图3为另一个实施例中存储速率优化方法的流程示意图；
图4为又一个实施例中存储速率优化方法的流程示意图；
图5为再一个实施例中存储速率优化方法的流程示意图；
图6为一个实施例中存储速率优化装置的结构框图；
图7为一个实施例中计算机设备的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在一个实施例中，如图1所示，提供了一种存储速率优化方法，本实施例以该方法应用于终端进行举例说明，可以理解的是，该方法也可以应用于服务器，还可以应用于包括终端和服务器的系统，并通过终端和服务器的交互实现。本实施例中，该方法包括以下步骤：
步骤102，当检测到待传输数据时，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列。
其中，待传输数据是指需要传输至目标存储介质的、与目标存储介质的数据线路格式相对应的数据。比如，当目标存储介质为SD卡时，其只有4路数据线，每一个时钟只能驱动4bit(binary digit，比特)数据的读写操作，则此处的待传输数据为4bit数据。举例说明，待传输数据具体可以是指转换后的高光谱线阵数据。校验位是指用于对待传输数据是否正确传输进行校验的数据。比如，校验位具体可以是指CRC(Cyclic Redundancy Check，循环冗余校验)校验位，便于目标存储介质对待传输数据是否正确进行验证。预设第一缓存空间是指预先设置的用于缓存待传输数据以及对应的校验位的缓存空间。有序的数据组队列是指按照待传输数据以及对应的校验位写入预设第一缓存空间的顺序所形成的队列，在数据组队列中数据组的形式为“待传输数据段+校验位”。
具体的，待传输数据是存储在预设寄存空间中的，当检测到待传输数据时，终端会从预设寄存空间中读取待传输数据，并实时计算与待传输数据对应的校验位，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列。这里需要说明的是，待传输数据在预设寄存空间中，是以线阵数据队列的形式存储的，即根据待传输数据写入预设寄存空间的顺序，会在预设寄存空间形成有序的线阵数据队列，当终端需要读取待传输数据时，会按照顺序依次读取。
步骤104，将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间。
其中，首位数据组是指在数据组队列中排在最前面的数据组，即最先被写入预设第一缓存空间的数据组，在数据组中包括待传输数据段以及对应的校验位。并行写入是指在一个时钟内将数据组内的待传输数据段以及对应的校验位并行写入至预设第二缓存空间，此处因为预设第一缓存空间和预设第二缓存空间皆为终端内部资源，因此可以直接实现暴力赋值写入，能够提高写入速率。预设第二缓存空间是指预先设置的用于写入数据组，并将写入的数据组传输至目标存储介质的缓存空间，预设第二缓存空间与目标存储介质连接。
具体的，第一缓存空间内形成有序的数据组队列之后，终端会将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间。
步骤106，由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质。
其中，目标存储介质是指预先选择的且已连接在终端上用于存储待传输数据的存储介质。比如，目标存储介质具体可以是指预先选择的且已连接在终端上用于存储待传输数据的SD卡。
具体的，在检测到待传输数据时，终端会传输写入请求至目标存储介质，以使得可以对目标存储介质进行数据写入，在待传输数据段以及对应的校验位并行写入至预设第二缓存空间后，终端会输出数据传输指令至第二缓存空间，以使得第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质。
步骤108，当接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤，直到待传输数据被全部传输。
其中，校验通过提示是指目标存储介质对接收到的待传输数据段进行校验且校验通过后反馈的提示，目标存储介质在接收到待传输数据段以及对应的校验位后，会计算所接收到的待传输数据段的校验码，比对校验码和校验位，当校验码和校验位一致时，认为接收到的待传输数据段是正确的，反馈校验通过提示，当校验码与校验位不一致时，目标存储介质会认为接收到的待传输数据段是不正确的，会反馈校验不通过提示。
具体的，当接收到目标存储介质反馈的校验通过提示时，表示当前传输的待传输数据段已正确传输，终端会更新数据组队列，将当前首位数据组从数据组队列中删除，则与当前首位数据组对应的下一位数据组会被作为新的首位数据组，返回至数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤，继续将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间，并由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质，直到待传输数据被全部传输，传输退出当前状态指令至目标存储介质，以使得目标存储介质退出当前的数据写入状态。
上述存储速率优化方法，通过当检测到待传输数据时，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列，能够实现对待传输数据和校验位的同步传输，相比较传统的需要先写入待传输数据再写入校验位的方式，能够缩短数据传输间隔，通过将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间，由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质，能够利用并行写入提高数据传输速率，进一步的，由于将待传输数据以及对应校验位写入至预设第一缓存空间与将第一缓存空间中的待传输数据以及对应校验位写入至预设第二缓存空间是同步进行的，也能够大幅提高数据传输速率，从而可以优化目标存储介质的数据存储速率。
在一个实施例中，当检测到待传输数据时，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列之前，还包括：
获取预设寄存空间的状态位标识；
当状态位标识中的空标志位为空时，确定存在待传输数据，并传输写入请求至目标存储介质，写入请求用于指示目标存储介质反馈允许写入消息。
其中，预设寄存空间是指预先设置的用于进行数据寄存的空间。比如，预设寄存空间可以是预先设置的用于进行数据寄存的FIFO(First Input First Output，先进先出)寄存空间。状态位标识是指用于表示预设寄存空间的读写和系统状态控制的标志位的标识，标志位包括写控制位、读控制位、空标志位和满标志位，其中的写控制位用于控制数据写入，读控制位用于控制数据读取，空标志位用于确定是否存在待传输数据可写入下一层，满标志位用于负责上级预设存储空间的写出控制，即“满了不写，空了不读”。写入请求是指向目标存储介质请求进行数据写入的请求，写入请求中携带数据写入起始地址和数据写入模式，目标存储介质在接收到写入请求时，会按照写入请求进行设置，在设置成功后会反馈允许写入消息至终端。
具体的，终端会获取预设寄存空间的状态位标识，从状态位标识中获取空标志位的状态，当空标志位为空时，表示存在待传输数据可传输，终端会传输写入请求至目标存储介质，以使得目标存储介质根据写入请求中携带的写入起始地址和数据写入模式进行设置，并在设置成功后反馈允许写入消息至终端。其中，数据写入模式包括单字节写入和数据块写入等。
本实施例中，通过获取预设寄存空间的状态位标识，当状态位标识中的空标志位为空时，确定存在待传输数据，并传输写入请求至目标存储介质，能够实现对是否存在待传输数据的检测，并在确定存在待传输数据后传输写入请求至目标存储介质，以便进行数据写入。
在一个实施例中，还包括：
当接收到数据获取提示时，获取高光谱线阵数据；
对高光谱线阵数据进行拆分，将拆分后高光谱线阵数据实时写入至预设寄存空间，以在预设寄存空间内形成有序的线阵数据队列，线阵数据队列包括多条待传输数据。
其中，数据获取提示是指采集设备在采集到高光谱线阵数据后，发送至终端提示终端进行数据获取的提示。比如，采集设备具体可以是指相机。高光谱线阵数据是指通过采集设备所采集到的频谱数据，由于在采集时的扫描速度快且频谱资源丰富所以数据量大，主要为24bit模式，对数据的存储要求高。待传输数据是指对高光谱线阵数据进行格式转换后，所得到的单次可传输的高光谱线阵数据。比如，当目标存储介质为SD卡时，其只有4路数据线，每一个时钟只能驱动4bit数据的读写操作，所以在将高光谱线阵数据存储至SD卡时，需要将24bit高光谱线阵数据转换为4bit的待传输数据，保证中途数据没有混叠丢包，进而实现对数据的正确读写操作。
具体的，当采集设备采集到高光谱线阵数据后，会发送数据获取提示至终端，终端接收到数据获取提示时，会从采集设备获取高光谱线阵数据，对高光谱线阵数据进行拆分，将拆分后高光谱线阵数据实时写入至预设寄存空间，以在预设寄存空间内形成有序的线阵数据队列，线阵数据队列包括多条待传输数据。
本实施例中，通过当接收到数据获取提示时，获取高光谱线阵数据，对高光谱线阵数据进行拆分，将拆分后高光谱线阵数据实时写入至预设寄存空间，能够在预设寄存空间内形成包括多条待传输数据的线阵数据队列。
在一个实施例中，对高光谱线阵数据进行拆分，将拆分后高光谱线阵数据实时写入至预设寄存空间，以在预设寄存空间内形成有序的线阵数据队列包括：
对高光谱线阵数据进行拆分，得到对应的高位数据、中位数据以及低位数据；
分别将高位数据、中位数据以及低位数据写入至预设存储空间；
按照预设数据读取规则依次从预设存储空间读取数据，得到待传输数据；
将待传输数据实时写入至预设寄存空间，以在预设寄存空间内形成有序的线阵数据队列。
其中，高光谱线阵数据为24bit数据，高位数据为24bit中最高8bit组成的数据，中位数据为最中间8bit组成的数据，低位数据为最低8bit组成的数据。预设存储空间是指预先设置的存储空间，在预设存储空间中，高位数据、中位数据以及低位数据是分开存储的，比如，预设存储空间具体可以为预设的RAM(Random Access Memory，随机存取存储器)1、RAM2以及RAM3，分别存储高位数据、中位数据以及低位数据。预设数据读取规则是指预先设置的从预设存储空间中读取数据的规则，用于对高位数据、中位数据以及低位数据进行读取。比如，预设数据读取规则具体可以是按照高位数据-中位数据-低位数据的顺序，每个RAM每次读出两组数，三个RAM循环读取，在这种数据读取方式中，待传输数据即为每次读取到的两组数。线阵数据队列是指根据数据读取顺序得到的多条待传输数据组成的队列。
具体的，终端会对高光谱线阵数据进行拆分，得到对应的高位数据、中位数据以及低位数据，分别将高位数据、中位数据以及低位数据写入至预设存储空间，按照预设数据读取规则依次从预设存储空间读取数据，得到多条待传输数据，将待传输数据实时写入预设寄存空间，以在预设寄存空间内形成由多条待传输数据组成的线阵数据队列。
本实施例中，通过对高光谱线阵数据进行拆分，将拆分后的数据写入至预设存储空间，按照预设数据读取规则依次从预设存储空间读取数据，得到待传输数据，将待传输数据实时写入至预设寄存空间，以在预设寄存空间内形成有序的线阵数据队列，能够在预设寄存空间内形成包括多条待传输数据的线阵数据队列。
在一个实施例中，当检测到待传输数据时，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列包括：
当检测到待传输数据时，从预设寄存空间的线阵数据队列中依次读取待传输数据，并实时计算与待传输数据对应的校验位；
将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列。
具体的，当检测到待传输数据时，终端会从预设寄存空间的线阵数据队列中依次读取待传输数据，并实时计算与待传输数据对应的校验位，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列。这里需要说明的是，在线阵数据队列中包括多条待传输数据，终端在将待传输数据以及对应的校验位实时写入预设第一缓存空间时，是逐次写入的，即当将线阵数据队列中的首位待传输数据以及对应的校验位写入预设第一缓存空间后，会将与首位待传输数据对应的下一位待传输数据以及对应的校验位继续写入预设第一缓存空间中，直到将线阵数据队列中所有的待传输数据以及对应的校验位写入至预设第一缓存空间。进一步的，在本实施例中，可以通过预先设置计数器来判断待传输数据以及对应的校验位是否写入预设第一缓存空间中，以便进行下一次数据写入。
本实施例中，通过当检测到待传输数据时，从预设寄存空间的线阵数据队列中依次读取待传输数据，并实时计算与待传输数据对应的校验位，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，能够在第一缓存空间内形成有序的数据组队列。
在一个实施例中，由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质之后，还包括：
当接收到目标存储介质反馈的校验不通过提示时，返回至由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质的步骤；
直到接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤。
具体的，当接收到目标存储介质反馈的校验不通过提示时，表示所传输的待传输数据段是不正确的，终端会返回至由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质的步骤，再次对该待传输数据段以及对应的校验位进行传输，若再次接受到目标存储介质反馈的校验不通过提示时，继续对该待传输数据段以及对应的校验位进行传输，直到接收到目标存储介质反馈的校验通过提示，表示该待传输数据段已正确传输时，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤，再次传输新的待传输数据段以及对应的校验位。
本实施例中，通过当接收到目标存储介质反馈的校验不通过提示时，返回至由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质的步骤，能够实现对待传输数据的再次传输，直到接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤，能够继续进行下一轮数据传输。
在一个实施例中，还包括：
当监测到目标存储介质接入时，对目标存储介质进行初始化。
具体的，终端会对目标存储介质的接入进行实时监测，当检测到目标存储介质接入时，对目标存储介质进行初始化。这里的初始化包括询问存储介质参数、进行电压切换、选中存储介质等操作。以SD卡为例进行说明，进行初始化的过程可以如图2所示，通过发送多次指令进行初始化。在图2中，CMD(command，命令提示符)0表示SD卡复位命令，不管SD卡当前所处何种状态，立即进行初始化，CMD8用来分析SD卡接口条件，如果SD卡可以运行当前给定电压，返回响应值，ACMD41用来询问SD卡参数状态，CCS信号表示卡容量信息，CCS＝1表示是SDHC(Secure Digital High Capacity，高容量SD存储卡)(2.0)或SDXC(SD ExtendedCapacity容量扩大化的安全存储卡)(3.0)卡，S18R信号表示询问卡是否支持切换到1.8V电压，S18A＝1表示支持，为0表示不支持电压切换，CMD11命令表示电压切换命令，相应之后开始准备切换电压，CMD3询问SD卡RCA寄存器值，CMD7选中或取消选中SD卡，ACMD6命令设置SD卡为4bit模式，CMD6指令设置SD卡UHS-I(3.0)模式，并且设置最大电压、电流等参数，CMD19进行时钟调制。需要说明的是，在对SD卡进行控制时，还包括CMD25和CMD12，其中的CMD25为写入请求，表示连续数据块写入，CMD12为退出当前状态指令，用于使SD卡退出当前状态。
本实施例中，通过当监测到目标存储介质接入时，对目标存储介质进行初始化，能够实现对目标存储介质的初始化。
在一个实施例中，由于在目标存储介质协议发送数据时，不仅有数据位和CRC校验位，还包括一些辅助位，例如，需要发送2位的高阻位进行双向总线的方向转换，需要若干bit的高电平(根据协议规定一般为2-64位)隔离几个发送步骤，需要两次发送数据之间用若干位高电平进行隔离等。我们将这些可变的位数压缩到协议规定最小值，使其不影响正常的发送效果，又不占用过多有效时钟，能够进一步提升数据写入速率。
本申请还提供一种应用场景，该应用场景应用上述的存储速率优化方法。具体地，该存储速率优化方法在该应用场景的应用如下：
当监测到SD卡(即目标存储介质)接入时，FPGA(Field Programmable GateArray，现场可编程逻辑门阵列)(即终端)对SD卡进行初始化，当接收到采集设备发送的数据获取提示时，如图3所示，FPGA从采集设备获取到24路高光谱线阵数据，对高光谱线阵数据进行拆分，得到对应的高8位数据、中8位数据以及低8位数据，分别将高8位数据、中8位数据以及低8位数据写入至对应的RAM1、RAM2、RAM3(即预设存储空间)中，此处的RAM是直接调用FPGA自带的RAM资源，通过预先选择位宽以及合适的存储深度，就会自动生成相应宽度的地址位，通过对地址位的调用即可操作RAM当中数据的读入以及读出，本实施例中的RAM均为8位进4位出RAM，即可实现每个RAM每次读出两组数。在分别将高8位数据、中8位数据以及低8位数据写入至对应的RAM1、RAM2、RAM3后，FPGA会按照先调用RAM1输出的高4路、再调用RAM2输出的中4路，最后调用RAM3输出的低4路的数据读取规则依次从RAM1、RAM2、RAM3中读取数据，得到待传输数据，将待传输数据实时写入FIFO(即预设寄存空间)中，以在FIFO内形成有序的线阵数据队列，实现将24bit的高光谱线阵数据转换为一组4bit*6的线阵数据队列，需要说明的是，图3中的缓存模块即为图4中的一级缓存以及二级缓存。
在将待传输数据实时写入FIFO后，FPGA会获取FIFO的状态位标识，当状态位标识中的空标志位为空时，确定存在待传输数据，并传输写入请求至SD卡，写入请求用于指示SD卡反馈允许写入消息，如图4所示，FPGA会从FIFO的线阵数据队列中依次读取待传输数据，并实时计算与待传输数据对应的CRC16校验位，将待传输数据以及对应的校验位实时写入至一级缓存(即预设第一缓存空间)，以在一级缓存内形成有序的数据组队列(即data0[1023:0]+CRC16_0[15:0]、data1[1023:0]+CRC16_1[15:0]……)，将数据组队列中首位数据组包含的待传输数据段以及对应的校验位(即data0[1023:0]+CRC16_0[15:0])并行写入至二级缓存(即预设第二缓存空间)，由二级缓存将待传输数据段以及对应的校验位传输至SD卡，当接收到SD卡反馈的校验通过提示时，更新数据组队列，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至二级缓存，直到待传输数据被全部传输，当接收到SD卡反馈的校验不通过提示时，返回至由二级缓存将待传输数据段以及对应的校验位传输至SD卡，直到接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至二级缓存。
在一个实施例中，如图5所示，通过一个流程示意图来说明本申请的存储速率优化方法，该存储速率优化方法具体包括以下步骤：
步骤502，当监测到目标存储介质接入时，对目标存储介质进行初始化；
步骤504，当接收到数据获取提示时，获取高光谱线阵数据；
步骤506，对高光谱线阵数据进行拆分，得到对应的高位数据、中位数据以及低位数据；
步骤508，分别将高位数据、中位数据以及低位数据写入至预设存储空间；
步骤510，按照预设数据读取规则依次从预设存储空间读取数据，得到待传输数据；
步骤512，将待传输数据实时写入至预设寄存空间，以在预设寄存空间内形成有序的线阵数据队列；
步骤514，获取预设寄存空间的状态位标识；
步骤516，当状态位标识中的空标志位为空时，确定存在待传输数据，并传输写入请求至目标存储介质，写入请求用于指示目标存储介质反馈允许写入消息；
步骤518，从预设寄存空间的线阵数据队列中依次读取待传输数据，并实时计算与待传输数据对应的校验位；
步骤520，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列；
步骤522，将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间；
步骤524，由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质；
步骤526，当接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至步骤522，直到待传输数据被全部传输；
步骤528，当接收到目标存储介质反馈的校验不通过提示时，返回至步骤524；
步骤530，直到接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至步骤522。
最后，对本申请的存储速率优化方法的有益效果进行说明，本申请的存储速率优化方法的主要技术构思为在保证系统时钟速率达到最高的前提下让数据的有效位数在整个发送位数中的比例不断提高，并且让数据尽可能连贯的发送。以数据发送过程中的任意一条数据线来分析数据位效率，数据位1024位，起始位终止位各一位，CRC16校验位16位，高阻位三位，SD卡返回数据“00101”5位，SD卡编程状态返回低电平“0”16位，本次发送结束与下次数据发送间隔主机发送高电平“1”给SD卡19位，然后循环上述步骤。由此可得到发送数据的发送效率估计为：1024/(1024+2+3+5+16+19)*100％＝94.4％，则可以得到采用本申请中的存储速率优化方法的发送速率约为104MB/s(兆比特每秒)*94.4％＝98.15MB/s，需要说明的是，这里计算的发送速率是采用基于FPGA芯片与SD3.0协议的二级缓存循环校验处理办法的理论值，实际的速率还要受到系统时钟、芯片性能、SD卡性能、电路工艺等影响。
应该理解的是，虽然上述实施例涉及的各流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，上述实施例涉及的各流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，如图6所示，提供了一种存储速率优化装置，包括：第一写入模块602、第二写入模块604、传输模块606和处理模块608，其中：
第一写入模块602，用于当检测到待传输数据时，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列；
第二写入模块604，用于将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间；
传输模块606，用于由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质；
处理模块608，用于当接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤，直到待传输数据被全部传输。
上述存储速率优化装置，通过当检测到待传输数据时，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列，能够实现对待传输数据和校验位的同步传输，相比较传统的需要先写入待传输数据再写入校验位的方式，能够缩短数据传输间隔，通过将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间，由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质，能够利用并行写入提高数据传输速率，进一步的，由于将待传输数据以及对应校验位写入至预设第一缓存空间与将第一缓存空间中的待传输数据以及对应校验位写入至预设第二缓存空间是同步进行的，也能够大幅提高数据传输速率，从而可以优化目标存储介质的数据存储速率。
在一个实施例中，存储速率优化装置还包括获取模块，获取模块用于获取预设寄存空间的状态位标识，当状态位标识中的空标志位为空时，确定存在待传输数据，并传输写入请求至目标存储介质，写入请求用于指示目标存储介质反馈允许写入消息。
在一个实施例中，存储速率优化装置还包括数据转换模块，数据转换模块用于当接收到数据获取提示时，获取高光谱线阵数据，对高光谱线阵数据进行拆分，将拆分后高光谱线阵数据实时写入至预设寄存空间，以在预设寄存空间内形成有序的线阵数据队列，线阵数据队列包括多条待传输数据。
在一个实施例中，数据转换模块还用于对高光谱线阵数据进行拆分，得到对应的高位数据、中位数据以及低位数据，分别将高位数据、中位数据以及低位数据写入至预设存储空间，按照预设数据读取规则依次从预设存储空间读取数据，得到待传输数据，将待传输数据实时写入至预设寄存空间，以在预设寄存空间内形成有序的线阵数据队列。
在一个实施例中，第一写入模块还用于当检测到待传输数据时，从预设寄存空间的线阵数据队列中依次读取待传输数据，并实时计算与待传输数据对应的校验位，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列。
在一个实施例中，传输模块还用于当接收到目标存储介质反馈的校验不通过提示时，返回至由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质的步骤，直到接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤。
在一个实施例中，存储速率优化装置还包括介质初始化模块，介质初始化模块当监测到目标存储介质接入时，对目标存储介质进行初始化。
关于存储速率优化装置的具体限定可以参见上文中对于存储速率优化方法的限定，在此不再赘述。上述存储速率优化装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图7所示。该计算机设备包括通过系统总线连接的处理器、存储器、通信接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过WIFI、运营商网络、NFC(近场通信)或其他技术实现。该计算机程序被处理器执行时以实现一种存储速率优化方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解，图7中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：
当检测到待传输数据时，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列；
将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间；
由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质；
当接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤，直到待传输数据被全部传输。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：获取预设寄存空间的状态位标识，当状态位标识中的空标志位为空时，确定存在待传输数据，并传输写入请求至目标存储介质，写入请求用于指示目标存储介质反馈允许写入消息。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：当接收到数据获取提示时，获取高光谱线阵数据，对高光谱线阵数据进行拆分，将拆分后高光谱线阵数据实时写入至预设寄存空间，以在预设寄存空间内形成有序的线阵数据队列，线阵数据队列包括多条待传输数据。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：对高光谱线阵数据进行拆分，得到对应的高位数据、中位数据以及低位数据，分别将高位数据、中位数据以及低位数据写入至预设存储空间，按照预设数据读取规则依次从预设存储空间读取数据，得到待传输数据，将待传输数据实时写入至预设寄存空间，以在预设寄存空间内形成有序的线阵数据队列。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：当检测到待传输数据时，从预设寄存空间的线阵数据队列中依次读取待传输数据，并实时计算与待传输数据对应的校验位，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：当接收到目标存储介质反馈的校验不通过提示时，返回至由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质的步骤，直到接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：当监测到目标存储介质接入时，对目标存储介质进行初始化。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：
当检测到待传输数据时，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列；
将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间；
由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质；
当接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤，直到待传输数据被全部传输。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：获取预设寄存空间的状态位标识，当状态位标识中的空标志位为空时，确定存在待传输数据，并传输写入请求至目标存储介质，写入请求用于指示目标存储介质反馈允许写入消息。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：当接收到数据获取提示时，获取高光谱线阵数据，对高光谱线阵数据进行拆分，将拆分后高光谱线阵数据实时写入至预设寄存空间，以在预设寄存空间内形成有序的线阵数据队列，线阵数据队列包括多条待传输数据。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：对高光谱线阵数据进行拆分，得到对应的高位数据、中位数据以及低位数据，分别将高位数据、中位数据以及低位数据写入至预设存储空间，按照预设数据读取规则依次从预设存储空间读取数据，得到待传输数据，将待传输数据实时写入至预设寄存空间，以在预设寄存空间内形成有序的线阵数据队列。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：当检测到待传输数据时，从预设寄存空间的线阵数据队列中依次读取待传输数据，并实时计算与待传输数据对应的校验位，将待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在第一缓存空间内形成有序的数据组队列。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：当接收到目标存储介质反馈的校验不通过提示时，返回至由第二缓存空间将待传输数据段以及对应的校验位传输至目标存储介质的步骤，直到接收到目标存储介质反馈的校验通过提示时，更新数据组队列，返回至将数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：当监测到目标存储介质接入时，对目标存储介质进行初始化。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-Only Memory，ROM)、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SRAM)或动态随机存取存储器(Dynamic Random Access Memory，DRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种存储速率优化方法，其特征在于，所述方法包括：
当检测到待传输数据时，将所述待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在所述第一缓存空间内形成有序的数据组队列；
将所述数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间；
由所述第二缓存空间将所述待传输数据段以及对应的校验位传输至目标存储介质；
当接收到所述目标存储介质反馈的校验通过提示时，更新所述数据组队列，返回至所述将所述数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤，直到所述待传输数据被全部传输。
2.根据权利要求1所述的方法，其特征在于，所述当检测到待传输数据时，将所述待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在所述第一缓存空间内形成有序的数据组队列之前，还包括：
获取预设寄存空间的状态位标识；
当所述状态位标识中的空标志位为空时，确定存在待传输数据，并传输写入请求至所述目标存储介质，所述写入请求用于指示所述目标存储介质反馈允许写入消息。
3.根据权利要求1所述的方法，其特征在于，还包括：
当接收到数据获取提示时，获取高光谱线阵数据；
对所述高光谱线阵数据进行拆分，将拆分后高光谱线阵数据实时写入至预设寄存空间，以在所述预设寄存空间内形成有序的线阵数据队列，所述线阵数据队列包括多条待传输数据。
4.根据权利要求3所述的方法，其特征在于，所述对所述高光谱线阵数据进行拆分，将拆分后高光谱线阵数据实时写入至预设寄存空间，以在所述预设寄存空间内形成有序的线阵数据队列包括：
对所述高光谱线阵数据进行拆分，得到对应的高位数据、中位数据以及低位数据；
分别将所述高位数据、所述中位数据以及所述低位数据写入至预设存储空间；
按照预设数据读取规则依次从所述预设存储空间读取数据，得到待传输数据；
将所述待传输数据实时写入至预设寄存空间，以在所述预设寄存空间内形成有序的线阵数据队列。
5.根据权利要求1所述的方法，其特征在于，所述当检测到待传输数据时，将所述待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在所述第一缓存空间内形成有序的数据组队列包括：
当检测到待传输数据时，从预设寄存空间的线阵数据队列中依次读取待传输数据，并实时计算与所述待传输数据对应的校验位；
将所述待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在所述第一缓存空间内形成有序的数据组队列。
6.根据权利要求1所述的方法，其特征在于，所述由所述第二缓存空间将所述待传输数据段以及对应的校验位传输至目标存储介质之后，还包括：
当接收到所述目标存储介质反馈的校验不通过提示时，返回至所述由所述第二缓存空间将所述待传输数据段以及对应的校验位传输至目标存储介质的步骤；
直到接收到所述目标存储介质反馈的校验通过提示时，更新所述数据组队列，返回至所述将所述数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤。
7.根据权利要求1所述的方法，其特征在于，还包括：
当监测到目标存储介质接入时，对所述目标存储介质进行初始化。
8.一种存储速率优化装置，其特征在于，所述装置包括：
第一写入模块，用于当检测到待传输数据时，将所述待传输数据以及对应的校验位实时写入至预设第一缓存空间，以在所述第一缓存空间内形成有序的数据组队列；
第二写入模块，用于将所述数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间；
传输模块，用于由所述第二缓存空间将所述待传输数据段以及对应的校验位传输至目标存储介质；
处理模块，用于当接收到所述目标存储介质反馈的校验通过提示时，更新所述数据组队列，返回至所述将所述数据组队列中首位数据组包含的待传输数据段以及对应的校验位并行写入至预设第二缓存空间的步骤，直到所述待传输数据被全部传输。
9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至7中任一项所述的方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至7中任一项所述的方法的步骤。
CN202011581051.XA 2020-12-28 2020-12-28 高光谱线阵数据存储速率优化方法、装置和存储介质 Active CN112764673B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011581051.XA CN112764673B (zh) 2020-12-28 2020-12-28 高光谱线阵数据存储速率优化方法、装置和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011581051.XA CN112764673B (zh) 2020-12-28 2020-12-28 高光谱线阵数据存储速率优化方法、装置和存储介质

Publications (2)

Publication Number Publication Date
CN112764673A true CN112764673A (zh) 2021-05-07
CN112764673B CN112764673B (zh) 2024-03-15

Family

ID=75696447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011581051.XA Active CN112764673B (zh) 2020-12-28 2020-12-28 高光谱线阵数据存储速率优化方法、装置和存储介质

Country Status (1)

Country Link
CN (1) CN112764673B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022267790A1 (zh) * 2021-06-21 2022-12-29 中兴通讯股份有限公司 数据编码方法、电子设备、存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339641A (zh) * 2010-07-23 2012-02-01 北京兆易创新科技有限公司 检错/纠错校验模块及该模块读写数据的方法
CN102902867A (zh) * 2011-07-25 2013-01-30 武剑辉 一种基于usb3.0的彩超射频数字信号采集系统
CN104008078A (zh) * 2014-05-27 2014-08-27 安徽中兴继远信息技术股份有限公司 一种基于fpga的数据传输板之间进行高速传输的方法
CN105072659A (zh) * 2015-08-18 2015-11-18 高尚 一种高传输率多跳无线传感器网络
CN108170758A (zh) * 2017-12-22 2018-06-15 福建天泉教育科技有限公司 高并发数据存储方法及计算机可读存储介质
US20180260276A1 (en) * 2016-12-24 2018-09-13 Huawei Technologies Co., Ltd. Storage Controller, Data Processing Chip, and Data Processing Method
CN111290973A (zh) * 2020-05-11 2020-06-16 深圳市科信通信技术股份有限公司 数据写入方法、装置、计算机设备及存储介质

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339641A (zh) * 2010-07-23 2012-02-01 北京兆易创新科技有限公司 检错/纠错校验模块及该模块读写数据的方法
CN102902867A (zh) * 2011-07-25 2013-01-30 武剑辉 一种基于usb3.0的彩超射频数字信号采集系统
CN104008078A (zh) * 2014-05-27 2014-08-27 安徽中兴继远信息技术股份有限公司 一种基于fpga的数据传输板之间进行高速传输的方法
CN105072659A (zh) * 2015-08-18 2015-11-18 高尚 一种高传输率多跳无线传感器网络
US20180260276A1 (en) * 2016-12-24 2018-09-13 Huawei Technologies Co., Ltd. Storage Controller, Data Processing Chip, and Data Processing Method
CN108170758A (zh) * 2017-12-22 2018-06-15 福建天泉教育科技有限公司 高并发数据存储方法及计算机可读存储介质
CN111290973A (zh) * 2020-05-11 2020-06-16 深圳市科信通信技术股份有限公司 数据写入方法、装置、计算机设备及存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022267790A1 (zh) * 2021-06-21 2022-12-29 中兴通讯股份有限公司 数据编码方法、电子设备、存储介质

Also Published As

Publication number Publication date
CN112764673B (zh) 2024-03-15

Similar Documents

Publication Publication Date Title
US11023167B2 (en) Methods and apparatuses for executing a plurality of queued tasks in a memory
US9824004B2 (en) Methods and apparatuses for requesting ready status information from a memory
US8868852B2 (en) Interface management control systems and methods for non-volatile semiconductor memory
US20140108714A1 (en) Apparatus and method for generating descriptors to transfer data to and from non-volatile semiconductor memory of a storage drive
KR102655347B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102558947B1 (ko) 데이터 저장 장치
KR102331926B1 (ko) 저장 장치를 포함하는 호스트 시스템의 동작 방법 및 저장 장치 제어기의 동작 방법
US10346052B2 (en) Memory system with priority processing and operating method thereof
CN111147586B (zh) 设备端控制方法、装置和会议系统
CN104317716B (zh) 分布式节点间的数据传输方法及分布式节点设备
US6732249B1 (en) Host computer virtual memory within a network interface adapter
CN111803917B (zh) 资源的处理方法和装置
CN112395187A (zh) 测试方法、系统、计算机设备及存储介质
WO2024183587A1 (zh) 消息的传输方法及装置、非易失性可读存储介质及电子装置
CN112764673A (zh) 存储速率优化方法、装置、计算机设备和存储介质
CN104331330A (zh) 资源池生成方法以及装置
CN112463067A (zh) 一种NVMe-oF场景下的数据保护方法及设备
KR102523967B1 (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
CN111371799B (zh) Mctp控制器收发数据的控制方法、装置及设备
CN110493339B (zh) 一种分布式远程存储管理方法、系统和装置
CN109491870A (zh) 一种传感器的接入状态的检测方法及装置
KR20180082134A (ko) 메모리 모듈, 메모리 시스템 및 메모리 시스템의 동작 방법
US20220308920A1 (en) Task scheduling method, and computing device and application processor using the same
CN111370052B (zh) 一种非易失存储器验证系统及方法
CN110740099B (zh) 一种数据流控方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant