CN117312232A - 数据处理单元、装置、方法、电子设备和存储介质 - Google Patents

数据处理单元、装置、方法、电子设备和存储介质 Download PDF

Info

Publication number
CN117312232A
CN117312232A CN202311287131.8A CN202311287131A CN117312232A CN 117312232 A CN117312232 A CN 117312232A CN 202311287131 A CN202311287131 A CN 202311287131A CN 117312232 A CN117312232 A CN 117312232A
Authority
CN
China
Prior art keywords
data
target
external
storage
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311287131.8A
Other languages
English (en)
Inventor
杨宇
牟崧友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunlun Core Beijing Technology Co ltd
Original Assignee
Kunlun Core Beijing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunlun Core Beijing Technology Co ltd filed Critical Kunlun Core Beijing Technology Co ltd
Priority to CN202311287131.8A priority Critical patent/CN117312232A/zh
Publication of CN117312232A publication Critical patent/CN117312232A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/95—Retrieval from the web
    • G06F16/953—Querying, e.g. by the use of web search engines
    • G06F16/9535—Search customisation based on user profiles and personalisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本公开提供了一种数据处理单元，涉及人工智能技术领域，尤其涉及芯片技术领域和存储技术领域，可应用于信息推荐场景下。该数据处理单元包括：转换模块，配置为将目标加载指令转换为与外部存储装置对应的第一操作数据，其中，目标加载指令对应的存储空间位于外部存储装置；发送模块，配置为将第一操作数据发送至外部存储装置；存储模块，配置为接收与第一操作数据对应的第一目标外部数据；缓存处理模块，配置为：从第一目标外部数据中确定与目标加载指令对应的目标返回数据，以及将目标返回数据发送至与目标加载指令对应的处理器核。本公开还提供了一种数据处理装置、方法、电子设备和存储介质。

Description

数据处理单元、装置、方法、电子设备和存储介质
技术领域
本公开涉及人工智能技术领域，尤其涉及芯片技术领域和存储技术领域，可应用于信息推荐场景下。更具体地，本公开提供了一种数据处理单元、装置、方法、电子设备和存储介质。
背景技术
随着人工智能技术的发展，可以使用固态硬盘(Solid State Drive，SSD)来存储大规模的数据。
发明内容
本公开提供了一种数据处理单元、装置、方法、设备以及存储介质。
根据本公开的一方面，提供了一种数据处理单元，该数据处理单元包括：转换模块，配置为将目标加载指令转换为与外部存储装置对应的第一操作数据，其中，目标加载指令对应的存储空间位于外部存储装置；发送模块，配置为将第一操作数据发送至外部存储装置；存储模块，配置为接收与第一操作数据对应的第一目标外部数据；缓存处理模块，配置为：从第一目标外部数据中确定与目标加载指令对应的目标返回数据，以及将目标返回数据发送至与目标加载指令对应的处理器核。
根据本公开的另一方面，提供了一种数据处理单元，该数据处理单元包括：存储模块，配置为存储与外部存储装置相关的多个外部数据；缓存处理模块，配置为从多个外部数据中确定存储至外部存储装置的第二目标外部数据；转换模块，配置为根据第二目标外部数据，确定与外部存储装置对应的第二操作数据；以及发送模块，配置为将第二操作数据发送至外部存储装置。
根据本公开的另一方面，提供了一种数据处理装置，该装置包括：至少一个处理器核；本公开提供的数据处理单元；总线接口，用于连接外部存储装置；片上网络，配置为连接总线接口、数据处理单元和至少一个处理器核。
根据本公开的另一方面，提供了一种电子设备，包括本公开提供的数据处理装置。
根据本公开的一方面，提供了一种数据处理方法，该方法包括：将目标加载指令转换为与外部存储装置对应的第一操作数据，其中，目标加载指令对应的存储空间位于外部存储装置；将第一操作数据发送至外部存储装置；接收与第一操作数据对应的第一目标外部数据；从第一目标外部数据中确定与目标加载指令对应的目标返回数据；以及将目标返回数据发送至与目标加载指令对应的处理器核。
根据本公开的一方面，提供了一种数据处理方法，该方法包括：从存储模块的多个外部数据中确定存储至外部存储装置的第二目标外部数据，其中，多个外部数据与外部存储装置相关；根据第二目标外部数据，确定与外部存储装置对应的第二操作数据；以及将第二操作数据发送至外部存储装置。
根据本公开的另一方面，提供了一种电子设备，包括：至少一个处理器；以及与至少一个处理器通信连接的存储器；其中，存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够执行根据本公开提供的方法。
根据本公开的另一方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，该计算机指令用于使计算机执行根据本公开提供的方法。
根据本公开的另一方面，提供了一种计算机程序产品，包括计算机程序，计算机程序在被处理器执行时实现根据本公开提供的方法。
应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
附图用于更好地理解本方案，不构成对本公开的限定。其中：
图1是根据本公开的一个实施例的数据处理单元的示意框图；
图2是根据本公开的一个实施例的数据处理单元的示意图；
图3是根据本公开的一个实施例的数据处理单元的示意框图；
图4是根据本公开的一个实施例的数据处理单元的示意图；
图5是根据本公开的一个实施例的数据处理装置的示意框图；
图6是根据本公开的一个实施例的数据处理装置的示意图；
图7是根据本公开的一个实施例的电子设备的示意图；
图8是根据本公开的一个实施例的数据处理方法的流程图；
图9是根据本公开的一个实施例的数据处理方法的流程图；以及
图10是根据本公开的一个实施例的可以应用数据处理方法的电子设备的框图。
具体实施方式
以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
例如在搜索推荐场景中，人工智能芯片可以利用固态硬盘中的数据进行数据处理。人工智能芯片可以包括图形处理器(Graphics Processing Unit，GPU)、神经网络处理器(Neural Network Processing Unit，NPU)和昆仑芯(XPU)等各种处理器。人工智能芯片可以部署于板卡。部署了人工智能芯片的板卡可以被称为人工智能加速卡。
在一些实施例中，固态硬盘中的数据可以被存储至中央处理器(CentralProcessing Unit，CPU)的内存。接下来，人工智能加速器可以从内存中获取数据。即，可以通过中央处理器的内存，实现固态硬盘和人工智能加速器之间的数据传输。然而，通过中央处理器的内存进行数据传输，所需的资源开销较大，相关的软件代码也较为复杂。
在一些实施例中，人工智能芯片可以生成访存(Load and Store)指令。人工智能芯片的访存粒度可以与缓存行(cache line)对齐，数据量可以为64字节(byte)。固态硬盘的最小访问单元可以为块容量(block size)，数据量可以为4096字节(4k byte)。
人工智能芯片的访存粒度的数据量和固态硬盘的最小访问单元的数据量之间存在较大的差异。由此，在一些实施例中，可以将访存指令与其他指令组合，使得人工智能芯片可以直接访问固态硬盘的队列和直接内存访问(Direct Memory Access，DMA)接口，以便提高人工智能芯片和固态硬盘之间的数据交互效率。然而，将访存指令与其他指令组合的效率较低，难以支撑企业级应用，也需要对相关应用进行改造以使相关指令可以访问固态硬盘。
在另一些实施例中，可以调整固态硬盘的控制器，使得控制器可以支持计算快速链路(Compute Express Link，CXL)接口，以便支持快速链路接口的人工智能芯片可以直接用访存指令访问固态硬盘。然而，计算快速链路接口的应用较少，需要对固态硬盘和人工智能芯片进行硬件结构上的调整，成本较高。
由此，为了提高人工智能芯片的访存效率，本公开提供了一种数据处理单元，下面将结合访存指令中的加载(load)指令进行说明。
图1是根据本公开的一个实施例的数据处理单元的示意框图。
如图1所示，数据处理单元10可以包括转换模块11、发送模块12、存储模块13和缓存处理模块14。
转换模块11，可以配置为将目标加载指令转换为与外部存储装置对应的第一操作数据。
在本公开实施例中，目标加载指令对应的存储空间位于外部存储装置。例如，目标加载指令可以指向外部存储装置中的数据。在外部存储装置为固态硬盘的情况下，目标加载指令可以对应一个偏移值(offset)。
在本公开实施例中，外部存储装置可以为固态硬盘。例如，固态硬盘可以为具有非易失性内存主机控制器接口(NVME)的固态硬盘。
在本公开实施例中，转换模块可以支持与外部存储装置相应的接口或协议。例如，对于具有非易失性内存主机控制器接口的固态硬盘，转换模块也可以支持与非易失性内存主机控制器接口相关的协议。例如，转换模块可以将目标加载指令转换为非易失性内存主机控制器接口的操作序列，作为第一操作数据。接下来，转换模块11可以将第一操作数据下发给发送模块12。
发送模块12，可以配置为将第一操作数据发送至外部存储装置。
在本公开实施例中，发送模块12可以将第一操作数据发送至固态硬盘。固态硬盘中存储的数据可以为外部数据。在接收到第一操作数据之后，固态硬盘可以向数据处理单元发送与第一操作数据对应的第一目标外部数据。
存储模块13，可以配置为接收与第一操作数据对应的第一目标外部数据。
在本公开实施例中，存储模块13可以为动态随机存储器(Dynamic Random AccessMemory，DRAM)。存储模块13可以作为数据处理单元10的缓存。
在本公开实施例中，以外部存储装置是固态硬盘为例，第一目标外部数据的数据量可以为4096字节。
缓存处理模块14，可以配置为从第一目标外部数据中确定与目标加载指令对应的目标返回数据。
在本公开实施例中，加载指令对应的返回数据的数据量可以为64字节。以外部存储装置是固态硬盘为例，可以从4096字节的第一目标外部数据中确定与目标加载指令对应的64字节的目标返回数据。
缓存处理模块14，还可以配置为将目标返回数据发送至与目标加载指令对应的处理器核。
在本公开实施例中，目标加载指令可以是人工智能芯片的处理器核发送至数据处理单元的。缓存处理模块14可以目标返回数据发送给至处理器核。
通过本公开实施例，利用数据处理单元10，可以实现人工智能芯片直接访问外部存储装置(例如固态硬盘)，可以直接从外部存储装置加载数据，可以大幅提高人工智能芯片的访存效率。此外，数据处理单元可以部署于各种型号的人工智能芯片或人工智能加速卡，可以高效地拓展人工智能芯片直接访问外部存储装置的应用场景，无需对外部存储装置进行软件或硬件上的大幅调整，有助于降低相关成本。
通过本公开实施例，例如在搜索推荐场景中，可以在保持相关应用产品的软件设计不变的情况下，提升嵌入(Embedding)向量的加载效率，有助于提高召回率。
可以理解，上文对本公开的数据处理单元进行了说明，下面将结合图2对本公开的数据处理单元进行进一步说明。
图2是根据本公开的一个实施例的数据处理单元的示意图。
如图2所示，处理单元20可以包括转换模块21、发送模块22、存储模块23和缓存处理模块24。
在一些实施例中，缓存处理模块还可以配置为接收来自处理器核的目标加载指令。例如，缓存处理模块24还可以接收来自处理器核的目标加载指令。又例如，处理器核发出的加载指令还可以包括第一加载指令和第二加载指令。第一加载指令对应的存储空间可以位于一级缓存(L1 cache)。第二加载指令对应的存储空间可以位于二级缓存(L2cache)。
在一些实施例中，缓存处理模块还可以配置为响应于接收到来自处理器核目标加载指令，确定目标加载指令是否命中存储模块中的外部数据。
在本公开实施例中，缓存处理模块还可以配置为响应于确定目标加载指令命中存储模块中的第一外部数据，从第一外部数据中确定与目标加载指令对应的第一返回数据。将第一返回数据发送至与目标加载指令对应的处理器核。例如，存储模块23中可以存储有多个外部数据。每个外部数据可以对应一个偏移值。目标加载指令也可以对应一个偏移值。若存储模块23中的一个外部数据的偏移值与目标加载指令的偏移值一致，可以确定目标加载指令命中该外部数据，该外部数据可以作为第一外部数据。可以从该第一外部数据中确定第一返回数据。通过本公开实施例，存储模块可以存储多个外部数据，有助于减少人工智能芯片与外部存储装置之间的数据交互，节约存储开销，提高访存效率。
可以理解，上文以目标加载指令命中存储模块中的外部数据为示例，对本公开进行了说明。但本公开不限于此，下面将以目标加载指令未命中存储模块中的外部数据为例，对本公开进行进一步说明。
在本公开实施例中，缓存处理模块还可以配置为响应于确定目标加载指令未命中存储模块中的任一外部数据，将目标加载指令发送给转换模块。例如，目标加载指令可以直接发送给转换模块21，也可以经由其他模块发送给转换模块21。
在一些实施例中，转换模块可以配置为将目标加载指令转换为与外部存储装置对应的第一操作数据。例如，第一操作数据可以与固态硬盘中的提交队列(SubmissionQueue，SQ)中的数据相同或类似。转换模块21可以将第一操作数据发送给发送模块。
在一些实施例中，发送模块可以配置为将第一操作数据发送至外部存储装置。例如，发送模块22内可以设置有操作数据队列，以便按顺序下发操作数据至外部存储装置。外部存储装置可以是固态硬盘。外部存储装置可以将第一操作数据写入提交队列。在执行完与第一操作数据相关的操作之后，可以向数据处理单元20发送与第一操作数据对应的第一目标外部数据。
在一些实施例中，存储模块还可以配置为接收与第一操作数据对应的第一目标外部数据。例如，存储模块23可以将接收到的第一目标外部数据添加到多个外部数据中。若存储模块23的存储空间被全部占用，可以基于预设规则，删除一个外部数据后，再接收第一目标外部数据。预设规则例如可以包括先进先出(First In First Out，FIFO)、最近最少使用(Least Recently Used，LRU)等各种规则。
在一些实施例中，缓存处理模块还可以配置为：从第一目标外部数据中确定与目标加载指令对应的目标返回数据，并将目标返回数据发送至与目标加载指令对应的处理器核。
可以理解，上文以缓存处理模块直接将目标加载指令发送给转换模块为例，对本公开进行了说明。但本公开不限于此，数据处理单元还可以包括访存合并模块，缓存处理模块可以将目标加载指令发送给访存合并模块25，以便由访存合并模块25确定是否将目标加载指令发送给转换模块21。
在一些实施例中，访存合并模块可以配置为：确定目标加载指令对应的存储空间是否与在前加载指令对应的存储空间一致。
例如，若目标加载指令的存储空间与在前加载指令的存储空间一致，可以阻塞目标加载指令。在存储模块23接收到与在前加载指令对应的外部数据之后，缓存处理模块24可以从该外部数据确定在前加载指令对应的在前返回数据，也可以从该外部数据中确定目标加载指令对应的目标返回数据。
又例如，若目标加载指令的存储空间与在前加载指令的存储空间不一致，可以将目标加载指令发送给转换模块21，以便转换模块21执行相关操作。
可以理解，上文结合目标加载指令的在前加载指令对本公开的访存合并模块25进行了说明，下面将结合目标加载指令的在后加载指令对本公开进行说明。
在一些实施例中，缓存管理模块还可以配置为：接收目标加载指令的在后加载指令。响应于确定在后加载指令未命中存储模块中任一外部数据，将在后加载指令发送至访存合并模块。
在一些实施例中，访存合并模块还可以配置为：确定在后加载指令对应的存储空间是否与目标加载指令对应的存储空间一致。
在本公开实施例中，访存合并模块还可以配置为响应于确定目标加载指令对应的存储空间与目标加载指令的在后加载指令对应的存储空间一致，阻塞在后加载指令。
在本公开实施例中，缓存处理模块还可以配置为：从第一目标外部数据中确定与在后加载指令对应的在后返回数据。例如，在存储模块23接收到与目标加载指令对应的第一目标外部数据之后，缓存处理模块24可以从第一目标外部数据确定在后加载指令对应的在后返回数据。
在本公开实施例中，访存合并模块还可以配置为响应于确定目标存储空间与目标加载指令的在后加载指令对应的存储空间不一致，将在后加载指令发送给转换模块，以便转换模块执行相关操作。
可以理解，上文对本公开的访存合并模块进行了说明。在本公开实施例中，数据处理单元20还可以包括预取模块26，下面将进行说明。
在本公开实施例中，预取模块可以配置为将目标连续存储空间中的至少一个外部数据加载至存储模块。目标连续存储空间与目标加载指令对应的存储空间相邻。例如，可以将将与第一目标外部数据相邻的至少一个外部数据加载至存储模块23。
可以理解，上文对本公开的预取模块进行了说明。此外，上文以目标加载指令对应的偏移值与外部数据对应偏移值是否一致来确定目标加载指令是否命中外部数据。但本公开不限于此，下面将对确定访存指令是否命中外部数据的一些方式进行进一步说明。
在本公开实施例中，外部数据对应的偏移值可以是外部数据的首偏移值。根据该首偏移值和外部数据的数据量(4096字节)，可以确定一个偏移值区间。访存指令(例如加载指令)包括一个地址。可以预设地址与固态硬盘中偏移值之间的映射关系。若基于该映射关系，可以确定地址对应的偏移值。该访存指令可以作为一个目标访存指令。该目标访存指令对应偏移值若落入了上述的偏移值区间，可以确定目标访存指令命中该外部数据。可以理解，目标访存指令的偏移值可以与命中的外部数据的首偏移值不同。
在本公开实施例中，根据目标加载指令对应的偏移值，可以从第一目标外部数据中确定目标返回数据。例如，根据目标加载指令对应的偏移值和相应的数据量(例如64字节)以及第一目标外部数据的首偏移值，可以确定目标返回数据。
可以理解，在确定目标加载指令的存储空间是否与在后加载指令的存储空间是否一致时，可以确定目标加载指令对应的偏移值和在后加载指令对应的偏移值是否落入同一个偏移值区间，若两个偏移值落入同一偏移值区间，可以确定目标加载指令的存储空间与在后加载指令的存储空间一致。
可以理解，上文结合目标加载指令对本公开的数据处理单元进行了说明。但本公开不限于此，访存指令可以包括存储(store)指令，下面将结合目标存储指令对本公开的数据处理单元进行说明。
图3是根据本公开的一个实施例的数据处理单元的示意框图。
如图3所示，数据处理装置30可以包括转换模块31、发送模块32、存储模块33和缓存处理模块34。
存储模块33，配置为存储与外部存储装置相关的多个外部数据。
在本公开实施例中，存储模块33可以为动态随机存储器。存储模块33可以作为数据处理单元30的缓存。
在本公开实施例中，以外部存储装置是固态硬盘为例，外部数据的数据量可以为4096字节。
缓存处理模块34，配置为从多个外部数据中确定存储至外部存储装置的第二目标外部数据。
例如，基于上述的预设规则，缓存处理模块34可以从多个外部数据中确定将要存储至外部存储装置的第二目标外部数据。
转换模块31，配置为根据第二目标外部数据，确定与外部存储装置对应的第二操作数据。
在本公开实施例中，转换模块31可以支持与外部存储装置相应的接口或协议。例如，对于具有非易失性内存主机控制器接口的固态硬盘，转换模块也可以支持与非易失性内存主机控制器接口相关的协议。例如，转换模块可以根据第二目标外部数据，确定与非易失性内存主机控制器接口相关的操作序列，作为第二操作数据。接下来，转换模块31可以将第二操作数据下发给发送模块32。
发送模块32，配置为将第二操作数据发送至外部存储装置。
在本公开实施例中，发送模块32可以将第二操作数据发送至固态硬盘。第二目标外部数据可以对应外部存储装置中的一个偏移值。在接收到第二操作数据之后，固态硬盘可以将第二目标外部数据写入该偏移值对应的存储空间。
通过本公开实施例，利用数据处理单元30，可以实现人工智能芯片直接访问外部存储装置(例如固态硬盘)，可以直接向外部存储装置存储数据，可以大幅提高人工智能芯片的访存效率。此外，数据处理单元可以部署于各种型号的人工智能芯片或人工智能加速卡，可以高效地拓展人工智能芯片直接访问外部存储装置的应用场景，无需对外部存储装置进行软件或硬件上的大幅调整，有助于降低相关成本。
可以理解，上文对本公开的数据处理单元进行了说明，下面将结合图4对本公开的数据处理进行进一步说明。
图4是根据本公开的一个实施例的数据处理单元的示意图。
如图4所示，处理单元40可以包括转换模块41、发送模块42、存储模块43和缓存处理模块44。可以理解，上文关于转换模块21、发送模块22、存储模块23和缓存处理模块24的说明同样适用于本公开的转换模块41、发送模块42、存储模块43和缓存处理模块44，本公开在此不再赘述。
在一些实施例中，缓存处理模块还可以配置为接收来自处理器核的目标存储指令。例如，缓存处理模块44还可以接收来自处理器核的目标存储指令。目标存储指令对应的存储空间位于外部存储装置。在外部存储装置为固态硬盘的情况下，目标存储指令可以对应一个偏移值。又例如，处理器核发出的存储指令还可以包括第一存储指令和第二存储指令。第一存储指令对应的存储空间可以位于一级缓存。第二存储指令对应的存储空间可以位于二级缓存。
在一些实施例中，缓存处理模块还可以配置为响应于接收到来自处理器核的目标存储指令，确定目标存储指令是否命中存储模块中的外部数据。
在本公开实施例中，缓存处理模块还可以配置为响应于确定目标存储指令命中存储模块中的第二外部数据，利用目标存储指令对应的待存储数据更新第二外部数据中的第一子数据，得到更新后的第二外部数据。例如，存储模块43中可以存储有多个外部数据。每个外部数据可以对应一个偏移值。目标存储指令也可以对应一个偏移值。若目标存储指令对应的偏移值落入存储模块43中的一个外部数据的偏移值区间，可以确定目标存储指令命中该外部数据，该外部数据可以作为第二外部数据。第二外部数据的数据量例如可以为4096字节。与目标存储指令对应的待存储数据可以为几十字节或几百字节。以目标存储指令对应的待存储数据是64字节为例，根据目标存储指令对应的偏移值，可以利用该64字节的待存储数据替换第二外部数据中64字节的第一子数据，得到更新后的第二外部数据。第一子数据对应的偏移值可以与目标存储指令对应的偏移值一致。通过本公开实施例，待存储数据可以先存储进存储模块，有助于减少人工智能芯片与外部存储装置之间的数据交互，节约存储开销，提高访存效率。
在本公开实施例中，缓存处理模块还可以配置为：响应于确定目标存储指令的在后存储指令命中更新后的第二外部数据，利用在后存储指令对应的待存储数据更新更新后的第二外部数据中的第二子数据。例如，在后存储指令可以对应一个偏移值。第二外部数据对应的偏移值和更新后的第二外部数据对应的偏移值可以一致。若在后存储指令对应的偏移值落入更新后的第二外部数据对应的偏移值区间，可以确定在后存储指令命中更新后的第二外部数据。与在后存储指令对应的待存储数据可以为几十字节或几百字节。以在后存储指令对应的待存储数据是128字节为例，可以利用该128字节的待存储数据替换更新后的第二外部数据中一128字节的第二子数据，得到再次更新后的第二外部数据。可以理解，第二子数据的首偏移值与上述第一子数据的首偏移值不同。
可以理解，上文以目标存储指令命中存储模块中的外部数据为示例，对本公开进行了说明。但本公开不限于此，下面将以目标存储指令未命中存储模块中的外部数据为例，对本公开进行进一步说明。
在本公开实施例中，缓存处理模块还可以配置为响应于确定目标存储指令未命中存储模块中的任一外部数据，将目标存储指令对应的待存储数据写入存储模块的第一空闲存储空间。例如，若目标存储指令对应的偏移值未落入任一外部数据对应的偏移值区间，在存储模块43中存在空闲存储空间的情况下，可以将待存储数据写入空闲存储空间。可以理解，空闲存储空间可以为空闲的缓存行。
可以理解，上文以存储模块中存在空闲存储空间为例，对本公开进行了说明。但本公开不限于此，在存储模块已满的情况下，可以从多个外部数据确定出第二目标外部数据，以便将第二目标外部数据从存储模块中移出，下面将进行说明。
在本公开实施例中，缓存处理模块还可以配置为执行以下操作以从多个外部数据中确定存储至外部存储装置的第二目标外部数据：响应于确定目标存储指令未命中存储模块中的任一外部数据，利用预设规则从多个外部数据中确定第二目标外部数据。例如，若目标存储指令对应的偏移值与任一外部数据对应的偏移值均不一致，可以利用上述的最近最少使用规则从多个外部数据确定第二目标外部数据。
在本公开实施例中，缓存处理模块还可以配置为执行以下操作以从多个外部数据中确定存储至外部存储装置的第二目标外部数据：将第二目标外部数据发送至转换模块，得到第二空闲存储空间。例如，缓存管理模块44可以将第二目标外部数据发送至转换模块41。由此，存储模块42中与第二目标外部数据对应的存储空间可以作为第二空闲存储空间。
在本公开实施例中，缓存处理模块还可以配置为：将目标存储指令对应的待存储数据写入第二空闲存储空间。例如，可以将待存储数据写入第二空闲存储空间。
可以理解，上文以目标存储指令对应的偏移值与外部数据对应偏移值是否一致来确定目标加载指令是否命中外部数据。但本公开不限于此，下面将对确定访存指令是否命中外部数据的一些方式进行进一步说明。
在本公开实施例中，外部数据对应的偏移值可以是外部数据的首偏移值。根据该首偏移值和外部数据的数据量(4096字节)，可以确定一个偏移值区间。访存指令(例如加载指令)包括一个地址。可以预设地址与固态硬盘中偏移值之间的映射关系。若基于该映射关系，可以确定地址对应的偏移值。该访存指令可以作为一个目标访存指令。该目标访存指令对应偏移值若落入了上述的偏移值区间，可以确定目标访存指令命中该外部数据。可以理解，目标访存指令的偏移值可以与命中的外部数据的首偏移值不同。目标访存指令可以包括上述的目标存储指令。
可以理解，上文分别对利用数据处理单元从外部存储装置加载数据和存储数据的方式进行了说明，下面将对包含数据处理单元的装置进行说明。
图5是根据本公开的一个实施例的数据处理装置的示意框图。
如图5所示，装置500可以包括数据处理单元50、至少一个处理器核510、总线接口520和片上网络(Network on Chip，NOC)530。
数据处理单元50可以为上述的数据处理单元10和上述的数据处理单元30中的至少之一。
至少一个处理器核510。处理器核可以为人工智能芯片的处理器核。
总线接口520，可以连接外部存储装置。总线接口520可以为快捷外设互联(Peripheral Component Interconnect Express，PCIE)总线的接口。
片上网络530，可以配置为连接总线接口520、数据处理单元50和至少一个处理器核510。可以理解，至少一个处理器核510可以经由数据处理单元50、片上网络530和总线接口520从外部存储装置(例如固态硬盘)加载数据。至少一个处理器核510也可以经由数据处理单元50、片上网络530和总线接口520向外部存储装置(例如固态硬盘)存储数据。
通过本公开实施例，数据处理单元可以高效地部署于各种人工智能芯片，以实现处理器核与外部存储装置之间的直接访问，有助于提高人工智能芯片的访存效率。
可以理解，上文对本公开的数据处理装置进行了说明，下面将结合图6对本公开的数据处理装置进行进一步说明。
图6是根据本公开的一个实施例的数据处理装置的示意图。
如图6所示，装置600可以包括数据处理单元60、至少一个处理器核610、总线接口620和片上网络630。数据处理单元60可以包括转换模块61、发送模块62、存储模块63、缓存处理模块64、访存合并模块65和预取模块66。可以理解，上述关于数据处理单元20中转换模块21、发送模块22、存储模块23、缓存处理模块24、访存合并模块25和预取模块26的说明，同样适用于数据处理单元60的相应模块，本公开在此不再赘述。此外，上述关于数据处理单元40中转换模块41、发送模块42、存储模块43、缓存处理模块44的说明，同样适用于数据处理单元60的相应模块，本公开在此不再赘述。
如图6所示，总线接口630可以连接外部存储装置601。至少一个处理核610经由数据处理单元60、片上网络630和总线接口620可以从外部存储装置601加载数据。至少一个处理核610经由数据处理单元60、片上网络630和总线接口620可以向外部存储装置601存储数据。
可以理解，上文对本公开的数据处理装置进行了说明，下面将对包括该装置的电子设备进行说明。
图7是根据本公开的一个实施例的电子设备的示意图。
如图7所示，设备7000可以包括数据处理装置700。
在本公开实施例中，数据处理装置700可以为上述的装置500。
可以理解，上文以外部存储装置是固态硬盘为示例，对本公开进行了说明。但本公开不限于此，外部存储装置也可以是机械硬盘。
可以理解，上文对本公开的电子设备进行了说明，下面将对本公开的数据处理方法进行说明。
图8是根据本公开的一个实施例的数据处理方法的流程图。
如图8所示，该方法800可以包括操作S810至操作S850。
在操作S810，将目标加载指令转换为与外部存储装置对应的第一操作数据。
在本公开实施例中，目标加载指令对应的存储空间位于外部存储装置。
在操作S820，将第一操作数据发送至外部存储装置。
在操作S830，接收与第一操作数据对应的第一目标外部数据。
在操作S840，从第一目标外部数据中确定与目标加载指令对应的目标返回数据。
在操作S850，将目标返回数据发送至与目标加载指令对应的处理器核。
可以理解，方法800例如可以由上述的数据处理单元10实现。
在一些实施例中，方法800还可以包括：接收来自处理器核的目标加载指令。响应于确定目标加载指令未命中暂存的任一外部数据，执行将目标加载指令转换为与外部存储装置对应的第一操作数据的操作。
在一些实施例中，方法800还可以包括：响应于确定目标加载指令命中暂存的第一外部数据，从第一外部数据中确定与目标加载指令对应的第一返回数据。将第一返回数据发送至与目标加载指令对应的处理器核。
在一些实施例中，目标外部数据的数据量大于或等于目标返回数据的数据量。
在一些实施例中，方法800还可以包括：响应于确定目标加载指令对应的存储空间和目标加载指令的在后加载指令对应的存储空间一致，阻塞在后加载指令。
在一些实施例中，方法800还可以包括：从第一目标外部数据中确定与在后加载指令对应的在后返回数据。
在一些实施例中，方法800还可以包括：将目标连续存储空间中的至少一个外部数据加载至存储模块。例如，目标连续存储空间与目标加载指令对应的存储空间相邻。
可以理解，上文结合目标加载指令对本公开的方法进行了说明。但本公开不限于此，下面将结合目标存储指令对本公开的方法进行说明。
图9是根据本公开的一个实施例的数据处理方法的流程图。
如图9所示，该方法900可以包括操作S910至操作S930。
在操作S910，从存储模块的多个外部数据中确定存储至外部存储装置的第二目标外部数据。
在本公开实施例中，多个外部数据与外部存储装置相关。
在操作S920，根据第二目标外部数据，确定与外部存储装置对应的第二操作数据。
在操作S930，将第二操作数据发送至外部存储装置。
可以理解，方法900例如可以由上述的数据处理单元30实现。
在一些实施例中，方法900还可以包括：接收来自处理器核的目标存储指令。目标存储指令对应的存储空间位于外部存储装置。响应于确定目标存储指令未命中存储模块中的任一外部数据，将目标存储指令对应的待存储数据写入存储模块的第一空闲存储空间。
在一些实施例中，方法900还可以包括：响应于确定目标存储指令命中存储模块中的第二外部数据，利用目标存储指令对应的待存储数据更新第二外部数据中的第一子数据，得到更新后的第二外部数据。
在一些实施例中，方法900还可以包括：响应于确定目标存储指令的在后存储指令命中更新后的第二外部数据，利用在后存储指令对应的待存储数据更新更新后的第二外部数据中的第二子数据。
在一些实施例中，从存储模块的多个外部数据中确定存储至外部存储装置的第二目标外部数据可以包括：响应于确定目标存储指令未命中存储模块中的任一外部数据，利用预设规则从多个外部数据中确定第二目标外部数据。将第二目标外部数据发送至转换模块，得到第二空闲存储空间。
在一些实施例中，方法900还可以包括：将目标存储指令对应的待存储数据写入第二空闲存储空间。
本公开的技术方案中，所涉及的用户个人信息的收集、存储、使用、加工、传输、提供和公开等处理，均符合相关法律法规的规定，且不违背公序良俗。
根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。
图10示出了可以用来实施本公开的实施例的示例电子设备1000的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。
如图10所示，设备1000包括计算单元1001，其可以根据存储在只读存储器(ROM)1002中的计算机程序或者从存储单元1008加载到随机访问存储器(RAM)1003中的计算机程序，来执行各种适当的动作和处理。在RAM 1003中，还可存储设备1000操作所需的各种程序和数据。计算单元1001、ROM 1002以及RAM 1003通过总线1004彼此相连。输入/输出(I/O)接口1005也连接至总线1004。
设备1000中的多个部件连接至I/O接口1005，包括：输入单元1006，例如键盘、鼠标等；输出单元1007，例如各种类型的显示器、扬声器等；存储单元1008，例如磁盘、光盘等；以及通信单元1009，例如网卡、调制解调器、无线通信收发机等。通信单元1009允许设备1000通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元1001可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元1001的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元1001执行上文所描述的各个方法和处理，例如数据处理方法。例如，在一些实施例中，数据处理方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元1008。在一些实施例中，计算机程序的部分或者全部可以经由ROM 1002和/或通信单元1009而被载入和/或安装到设备1000上。当计算机程序加载到RAM 1003并由计算单元1001执行时，可以执行上文描述的数据处理方法的一个或多个步骤。备选地，在其他实施例中，计算单元1001可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行数据处理方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、复杂可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)显示器或者LCD(液晶显示器))；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。

Claims (31)

1.一种数据处理单元，包括：
转换模块，配置为将目标加载指令转换为与外部存储装置对应的第一操作数据，其中，所述目标加载指令对应的存储空间位于所述外部存储装置；
发送模块，配置为将所述第一操作数据发送至所述外部存储装置；
存储模块，配置为接收与所述第一操作数据对应的第一目标外部数据；
缓存处理模块，配置为：从所述第一目标外部数据中确定与所述目标加载指令对应的目标返回数据，以及将所述目标返回数据发送至与所述目标加载指令对应的处理器核。
2.根据权利要求1所述的数据处理单元，其中，所述缓存处理模块还配置为：
接收来自所述处理器核的目标加载指令；
响应于确定所述目标加载指令未命中所述存储模块中的任一外部数据，将所述目标加载指令发送给所述转换模块。
3.根据权利要求2所述的数据处理单元，其中，所述缓存处理模块还配置为：
响应于确定所述目标加载指令命中所述存储模块中的第一外部数据，从所述第一外部数据中确定与所述目标加载指令对应的第一返回数据；以及
将所述第一返回数据发送至与所述目标加载指令对应的处理器核。
4.根据权利要求1所述的数据处理单元，其中，所述第一目标外部数据的数据量大于或等于所述目标返回数据的数据量。
5.根据权利要求1所述的数据处理单元，还包括：
访存合并模块，配置为：
响应于确定所述目标加载指令对应的存储空间与所述目标加载指令的在后加载指令对应的存储空间一致，阻塞所述在后加载指令。
6.根据权利要求5所述的数据处理单元，其中，所述缓存处理模块还配置为：
从所述第一目标外部数据中确定与所述在后加载指令对应的在后返回数据。
7.根据权利要求1所述数据处理单元，还包括：
预取模块，配置为将目标连续存储空间中的至少一个外部数据加载至所述存储模块，其中，所述目标连续存储空间与所述目标加载指令对应的存储空间相邻。
8.一种数据处理单元，包括：
存储模块，配置为存储与外部存储装置相关的多个外部数据；
缓存处理模块，配置为从多个所述外部数据中确定存储至所述外部存储装置的第二目标外部数据；
转换模块，配置为根据所述第二目标外部数据，确定与所述外部存储装置对应的第二操作数据；以及
发送模块，配置为将所述第二操作数据发送至所述外部存储装置。
9.根据权利要求8所述的数据处理单元，其中，所述缓存处理模块还配置为：
接收来自处理器核的目标存储指令，其中，所述目标存储指令对应的存储空间位于所述外部存储装置；
响应于确定所述目标存储指令未命中所述存储模块中的任一外部数据，将所述目标存储指令对应的待存储数据写入所述存储模块的第一空闲存储空间。
10.根据权利要求9所述的数据处理单元，其中，所述缓存处理模块还配置为：
响应于确定所述目标存储指令命中所述存储模块中的第二外部数据，利用所述目标存储指令对应的待存储数据更新所述第二外部数据中的第一子数据，得到更新后的第二外部数据。
11.根据权利要求10所述的数据处理单元，其中，所述缓存处理模块还配置为：
响应于确定所述目标存储指令的在后存储指令命中所述更新后的第二外部数据，利用所述在后存储指令对应的待存储数据更新所述更新后的第二外部数据中的第二子数据。
12.根据权利要求9所述的数据处理单元，其中，所述缓存处理模块还配置为执行以下操作以从多个所述外部数据中确定存储至所述外部存储装置的第二目标外部数据：
响应于确定所述目标存储指令未命中所述存储模块中的任一外部数据，利用预设规则从多个所述外部数据中确定所述第二目标外部数据；以及
将所述第二目标外部数据发送至所述转换模块，得到第二空闲存储空间。
13.根据权利要求12所述的数据处理单元，其中，所述缓存处理模块还配置为：
将所述目标存储指令对应的待存储数据写入所述第二空闲存储空间。
14.一种数据处理装置，包括：
至少一个处理器核；
如权利要求1至13任一项所述的数据处理单元；
总线接口，用于连接外部存储装置；
片上网络，配置为连接所述总线接口、所述数据处理单元和所述至少一个处理器核。
15.一种电子设备，包括如权利要求14所述的装置。
16.一种数据处理方法，包括：
将目标加载指令转换为与外部存储装置对应的第一操作数据，其中，所述目标加载指令对应的存储空间位于所述外部存储装置；
将所述第一操作数据发送至所述外部存储装置；
接收与所述第一操作数据对应的第一目标外部数据；
从所述第一目标外部数据中确定与所述目标加载指令对应的目标返回数据；以及
将所述目标返回数据发送至与所述目标加载指令对应的处理器核。
17.根据权利要求16所述的方法，还包括：
接收来自所述处理器核的目标加载指令；
响应于确定所述目标加载指令未命中暂存的任一外部数据，执行将所述目标加载指令转换为与外部存储装置对应的第一操作数据的操作。
18.根据权利要求17所述的方法，还包括：
响应于确定所述目标加载指令命中暂存的第一外部数据，从所述第一外部数据中确定与所述目标加载指令对应的第一返回数据；以及
将所述第一返回数据发送至与所述目标加载指令对应的处理器核。
19.根据权利要求16所述的方法，其中，所述目标外部数据的数据量大于或等于所述目标返回数据的数据量。
20.根据权利要求16所述的方法，还包括：
响应于确定所述目标加载指令对应的存储空间和所述目标加载指令的在后加载指令对应的存储空间一致，阻塞所述在后加载指令。
21.根据权利要求20所述的方法，还包括：
从所述第一目标外部数据中确定与所述在后加载指令对应的在后返回数据。
22.根据权利要求16所述的方法，还包括：
将目标连续存储空间中的至少一个外部数据加载至所述存储模块，其中，所述目标连续存储空间与所述目标加载指令对应的存储空间相邻。
23.一种数据处理方法，包括：
从存储模块的多个外部数据中确定存储至外部存储装置的第二目标外部数据，其中，多个所述外部数据与所述外部存储装置相关；
根据所述第二目标外部数据，确定与所述外部存储装置对应的第二操作数据；以及
将所述第二操作数据发送至所述外部存储装置。
24.根据权利要求23所述的方法，还包括：
接收来自处理器核的目标存储指令，其中，所述目标存储指令对应的存储空间位于所述外部存储装置；
响应于确定所述目标存储指令未命中所述存储模块中的任一外部数据，将所述目标存储指令对应的待存储数据写入所述存储模块的第一空闲存储空间。
25.根据权利要求24所述的方法，还包括：
响应于确定所述目标存储指令命中所述存储模块中的第二外部数据，利用所述目标存储指令对应的待存储数据更新所述第二外部数据中的第一子数据，得到更新后的第二外部数据。
26.根据权利要求25所述的方法，还包括：
响应于确定所述目标存储指令的在后存储指令命中所述更新后的第二外部数据，利用所述在后存储指令对应的待存储数据更新所述更新后的第二外部数据中的第二子数据。
27.根据权利要求24所述的方法，其中，所述从存储模块的多个外部数据中确定存储至外部存储装置的第二目标外部数据包括：
响应于确定所述目标存储指令未命中所述存储模块中的任一外部数据，利用预设规则从多个所述外部数据中确定所述第二目标外部数据；
将所述第二目标外部数据发送至所述转换模块，得到第二空闲存储空间。
28.根据权利要求27所述的方法，还包括：
将所述目标存储指令对应的待存储数据写入所述第二空闲存储空间。
29.一种电子设备，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求16至28中任一项所述的方法。
30.一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使所述计算机执行根据权利要求16至28中任一项所述的方法。
31.一种计算机程序产品，包括计算机程序，所述计算机程序在被处理器执行时实现根据权利要求16至28中任一项所述的方法。
CN202311287131.8A 2023-10-07 2023-10-07 数据处理单元、装置、方法、电子设备和存储介质 Pending CN117312232A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311287131.8A CN117312232A (zh) 2023-10-07 2023-10-07 数据处理单元、装置、方法、电子设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311287131.8A CN117312232A (zh) 2023-10-07 2023-10-07 数据处理单元、装置、方法、电子设备和存储介质

Publications (1)

Publication Number Publication Date
CN117312232A true CN117312232A (zh) 2023-12-29

Family

ID=89254928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311287131.8A Pending CN117312232A (zh) 2023-10-07 2023-10-07 数据处理单元、装置、方法、电子设备和存储介质

Country Status (1)

Country Link
CN (1) CN117312232A (zh)

Similar Documents

Publication Publication Date Title
CN110275841B (zh) 访问请求处理方法、装置、计算机设备和存储介质
US8850125B2 (en) System and method to provide non-coherent access to a coherent memory system
JP6599898B2 (ja) 中央処理装置（ｃｐｕ）搭載システム内の圧縮メモリコントローラ（ｃｍｃ）を使用したメモリ帯域圧縮の提供
WO2021036370A1 (zh) 预读取文件页的方法、装置和终端设备
US20150143045A1 (en) Cache control apparatus and method
US9063860B2 (en) Method and system for optimizing prefetching of cache memory lines
CN113656330B (zh) 确定访问地址的方法和装置
CN113900966B (zh) 一种基于Cache的访存方法及装置
CN115905046B (zh) 网卡驱动数据包处理方法、装置、电子设备及存储介质
CN113127382A (zh) 用于追加写的数据读取方法、装置、设备和介质
CN114925001A (zh) 处理器、页表预取方法、电子设备
CN113010535B (zh) 缓存数据的更新方法、装置、设备和存储介质
CN112883041B (zh) 一种数据更新方法、装置、电子设备及存储介质
US10169272B2 (en) Data processing apparatus and method
WO2024109068A1 (zh) 程序监控方法、装置、电子设备和存储介质
CN111949648B (zh) 内存缓存数据系统和数据索引方法
CN117312232A (zh) 数据处理单元、装置、方法、电子设备和存储介质
CN115794677A (zh) 缓存数据验证方法、装置、电子设备和存储介质
CN115904240A (zh) 数据处理方法、装置、电子设备和存储介质
CN113656331A (zh) 基于高低位的确定访问地址的方法和装置
CN115145748A (zh) 跨进程通信方法、装置、设备以及存储介质
CN117242763A (zh) 用于缓存文件系统内部结构的网络接口卡
CN115297169B (zh) 数据处理方法、装置、电子设备及介质
CN116225979A (zh) 数据处理单元、数据处理方法以及电子设备
CN116737600A (zh) 数据处理装置、数据存储装置、方法、设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination