CN117311457B - 一种显卡超频电路 - Google Patents

Abstract

本发明涉及显卡领域，公开了一种显卡超频电路，包括主控模块、调节模块、GPU，主控模块和调节模块、GPU连接，调节模块和GPU连接，调节模块用于调节GPU的工作电压及工作频率，GPU反馈运行状态到主控模块，主控模块基于GPU反馈对调节模块的工作模式进行调整，主控模块包括第一电阻、第二电阻、第三电阻、第六电阻、第七电阻、第九电阻、第二二极管、第一连接端子、第一三级管、第二三级管、第四MOS管、第一电容，本发明可以对显卡进行降压保频以保证显卡在最低工作电压能够稳定运行时在对其进行升压超频以使显卡进入到超频后的最佳工作性能，可以通过设置每次调节的升/降幅值以使显卡达到极限超频的状态。

Description

一种显卡超频电路

技术领域

本发明涉及显卡领域，特别涉及一种显卡超频电路。

背景技术

现阶段大多部分的显卡都具备超频条件，显卡超频可以有效提高显卡的工作性能，满足使用者的需求，公告号；CN203773425U公开了一种显卡超频电路，该电路可以对显卡进行升压超频，并通过监测显卡温度调整风扇转数提高显卡整体工作性能，其无法在保证显卡能够稳定运行的同时最大程度的降低工作电压，并以显卡能够稳定运行的最低工作电压基础上进行升压超频以使显卡进入到超频后的最佳工作性能，无法设置每次调整的升/降幅值使显卡达到极限超频状态。

发明内容

针对上述技术问题，本发明的目的是提供一种显卡超频电路，包括主控模块、调节模块、GPU，所述主控模块和调节模块、GPU连接，调节模块和GPU连接，调节模块用于调节GPU的工作电压及工作频率，GPU反馈运行状态到主控模块，主控模块基于GPU反馈对调节模块的工作模式进行调整，所述主控模块包括第一电阻R1、第二电阻R2、第三电阻R3、第六电阻R6、第七电阻R7、第九电阻R9、第二二极管D2、第一连接端子P1、第一三极管Q1、第二三极管Q2、第四MOS管Q4、第一电容C1，所述第一电阻R1一端和电源连接，第二电阻R2一端和第一电阻R1另一端连接，第一三极管Q1集电极和第二电阻R2另一端连接，第二电阻R2和第一三极管Q1集电极间设置有第一连接端子P1，第二三极管Q2发射极连接在第一电阻R1和第二电阻R2之间，第三电阻R3一端连接在第一电阻R1、第二电阻R2、第二三极管Q2发射极之间，第二三极管Q2集电极和第一三极管Q1基极连接，第二三极管Q2基极连接在第二电阻R2和第一三极管Q1集电极之间，第六电阻R6一端和电源连接，第七电阻R7一端和第六电阻R6另一端连接，第四MOS管Q4源极连接在第六电阻R6和第七电阻R7之间，第九电阻R9一端连接在第二三极管Q2集电极和第一三极管Q1基极之间，第一电容C1一端和第四MOS管Q4漏极连接，第一三极管Q1发射极、第三电阻R3另一端、第七电阻R7另一端、第一电容C1另一端和接地端连接。

进一步的，所述主控模块还包括第四电阻R4、第五电阻R5、第八电阻R8、第十电阻R10、第十一电阻R11、第二三电阻R23、第三MOS管Q3、第五MOS管Q5、第一发光二极管D1、第一运算放大器U1、第二运算放大器U2、第五连接端子P5、所述第四电阻R4一端和电源连接，第五电阻R5一端和第四电阻R4另一端连接，第一运算放大器U1同相端连接在第一电阻R1、第二电阻R2之间，第一运算放大器U1反相端连接在第四电阻R4和第五电阻R5之间，第三MOS管Q3栅极和第一运算放大器U1输出端连接，第八电阻R8一端和第三MOS管Q3源极连接，第三MOS管Q3漏极连接在第四MOS管Q4漏极和第一电容C1之间，第十电阻R10一端和电源连接，第十一电阻R11一端和第十电阻R10另一端连接，第二运算放大器U2输出端和第九电阻R9另一端连接，第二运算放大器U2同相端连接在第四电阻R4和第五电阻R5之间，第二运算放大器U2反相端连接在第三MOS管Q3源极和第八电阻R8之间，第五MOS管Q5栅极和第一运算放大器U1输出端连接，第五MOS管Q5源极连接在第十电阻R10和第十一电阻R11之间，第二三电阻R23一端和第五MOS管Q5漏极连接，第二三电阻R23和第五MOS管Q5漏极间设置有第五连接端子P5，第一发光二极管D1一端和第二三电阻R23另一端连接，第一发光二极管D1另一端、第五电阻R5另一端、第八电阻R8另一端、第十一电阻R11另一端和接地端连接。

进一步的，所述主控模块还包括第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第三运算放大器U3、第二二极管D2、第六MOS管Q6、第七三极管Q7、第八三极管Q8，第二连接端子P2，所述第六MOS管Q6漏极连接在第一运算放大器U1输出端和第三MOS管Q3栅极之间，第六MOS管Q6源极和第二二极管D2阳极连接，第十五电阻R15一端和第六MOS管Q6栅极连接，第十五电阻R15和第六MOS管Q6栅极之间设置有第二连接端子P2，第十二电阻R12一端和电源连接，第十四电阻R14一端和第十二电阻R12另一端连接，第十三电阻R13一端连接在第十二电阻R12和第十四电阻R14之间，第七三极管Q7集电极和第十三电阻R13另一端连接，第二二极管D2阴极连接在第十三电阻R13和第七三极管Q7集电极之间，第七三极管Q7基极和第八三极管Q8集电极连接，第八三极管Q8基极连接在第十三电阻R13、第七三极管Q7集电极、第二二极管D2阴极之间，第八三极管Q8发射极连接在第十三电阻R13和第十四电阻R14之间，第三运算放大器U3同相端和第八三极管Q8发射极连接，第三运算放大器U3反相端连接在第四电阻R4和第五电阻R5之间，第十四电阻R14另一端、第十五电阻R15另一端、第七三极管Q7发射极和接地端连接。

进一步的，所述主控模块还包括第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第九三极管Q9、第十MOS管Q10、第三发光二极管D3、第四发光二极管D4、第五二极管D5、第三连接端子P3、第四连接端子P4，所述第十六电阻R16一端和电源连接，第十七电阻R17一端和第十六电阻R16另一端连接，第九三极管Q9基极和第三运算放大器U3输出端连接，第九三极管Q9基极和第三运算放大器U3输出端之间设置有第四连接端子P4，第九三极管Q9集电极连接在第十六电阻R16和第十七电阻R17之间，第十六电阻R16、第十七电阻R17和第十八电阻R18之间设置有第三连接端子P3，第四发光二极管D4一端和第九三极管Q9发射极连接，第十八电阻R18一端连接在第十六电阻R16和第十七电阻R17之间，第三发光二极管D3一端和第十八电阻R18另一端连接，第十MOS管Q10漏极连接在第九三极管Q9基极和第三运算放大器U3输出端之间，第五二极管D5阳极和第十MOS管Q10源极连接，第十MOS管Q10栅极连接在第三MOS管Q3源极和第八电阻R8之间，第十九电阻R19一端和第五二极管D5阴极连接，第十九电阻R19另一端连接在第八三极管Q8集电极和第七三极管Q7基极之间，第十七电阻R17另一端、第十八电阻R18另一端、第四发光二极管D4另一端和接地端连接。

进一步的，所述主控模块还包括第二十电阻R20，所述第二十电阻R20一端和第四MOS管Q4栅极连接，第二十电阻R20另一端和接地端连接。

进一步的，所述主控模块还包括第二一电阻R21，所述第二一电阻R21一端和第五MOS管Q5栅极连接，第二一电阻R21另一端和接地端连接。

进一步的，所述主控模块还包括第二二电阻R22，所述第二二电阻R22一端和第十MOS管Q10栅极连接，第二二电阻R22另一端和接地端连接。

本发明与现有技术相比的有益效果是：

本发明可以对显卡进行降压保频以保证显卡在最低工作电压能够稳定运行时在对其进行升压超频以使显卡进入到超频后的最佳工作性能，可以通过设置每次调节的升/降幅值以使显卡达到极限超频的状态。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的整体结构示意图；

图2为主控模块结构示意图。

具体实施方式

为了使本发明的目的及优点更加清楚明白，以下结合实施例对本发明进行具体说明，应当理解，以下文字仅仅用以描述本发明的一种或几种具体的实施方式，并不对本发明具体请求的保护范围进行严格限定。

参阅图1-图2，考虑到相同型号相同批次的每张显卡稳定运行的最低电压幅值会略有差异，厂商在显卡生产时为提高产能会将相同批次的所有相同型号的显卡的工作电压幅值的设置高于稳定运行的最低工作电压幅值，以此保证每张显卡都能够稳定运行，考虑到其工作电压具有一定下拉幅值，在保证显卡能够稳定运行的基础上降低工作电压幅值可以降低显卡温度提高工作效率，调节模块发送降压信号到GPU，GPU下调工作电压，同时调节模块将降压信号通过第一连接端子P1反馈到第二三极管Q2基极并使第二三极管Q2基极和第二三极管Q2发射极产生反向偏置，第二三极管Q2截至，第三电阻R3为下拉电阻，第一电阻R1和第二电阻R2间信号反馈到第一运算放大器U1同相端，第四电阻R4和第五电阻R5间信号反馈到第一运算放大器U1反相端，第六电阻R6和第七电阻R7间信号经第四MOS管Q4源极、第四MOS管Q4漏极后反馈到第三MOS管Q3漏极，同时第一电容C1电位上升，第一运算放大器U1输出端信号反馈到第四MOS管Q4栅极并使第四MOS管Q4栅极和第四MOS管Q4源极达不到导通电压，同时信号反馈到第三MOS管Q3栅极并使第三MOS管Q3栅极和第三MOS管Q3源极达到导通压差，第二十电阻R20用于泄放第三MOS管Q3栅极、第四MOS管Q4栅极的寄生电容，第四MOS管Q4截至，第三MOS管Q3导通，第一电容C1释放信号，信号经第三MOS管Q3漏极、第三MOS管Q3源极、第八电阻R8到接地端回路，第三MOS管Q3源极和第八电阻R8之间信号反馈到第二运算放大器U2反相端，第四电阻R4和第五电阻R5间信号反馈到第二运算放大器U2输出端，第二运算放大器U2输出端输出信号经第九电阻R9后反馈到第一三极管Q1基极并使第一三极管Q1基极和第一三极管Q1发射极产生正向偏置，第一三极管Q1导通，第二电阻R2和第二三极管Q2基极间信号经第一三极管Q1集电极、第一三极管Q1发射极到接地端回路，第一电容C1电位下降，第一运算放大器U1、第二运算放大器U2截至，第一运算放大器U1输出端反馈到第五MOS管Q5栅极并使第五MOS管Q5栅极和第五MOS管Q5源极达不到导通压差，第二一电阻R21用于泄放第五MOS管Q5栅极寄生电容，第五MOS管Q5截至，第一发光二极管D1截至，第十电阻R10和第十一电阻R11间信号经第五MOS管Q5源极、第五MOS管Q5漏极、第二三电阻R23、第一发光二极管D1到接地端回路，第一发光二极管D1导通，第一发光二极管D1导通表为允许调节的指示信号，在调节模块调节GPU电压后让其进行一定时间的运行测试，第五MOS管Q5漏极和第二三电阻R23间信号通过第五连接端子P5反馈到调节模块，通过调整第一电容C1可调整GPU运行测试的时间，防止连续降压导致显卡运行报错，当调节模块通过第五连接端子P5获得反馈信号时，调节模块可对GPU进行二次降压调节，第十六电阻R16和第十七电阻R17间信号经第十八电阻R18、第三发光二极管D3到接地端回路，第三发光二极管D3导通，第三发光二极管D3导通表为调节模块为降压锁频、升压超频的工作状态指示信号，当第N次调节后导致GPU运行不稳定时，GPU通过第二连接端子P2反馈信号到第六MOS管Q6栅极并使第六MOS管Q6栅极和第六MOS管Q6源极达到导通压差，第一运算放大器U1输出端信号经第六MOS管Q6漏极、第六MOS管Q6源极、第二二极管D2反馈到第八三极管Q8基极，并使第八三极管Q8基极和第八三极管Q8发射极产生反向偏置，第八三极管Q8截至，第十四电阻R14为下拉电阻，第十二电阻R12和第十三电阻R13间信号反馈到第三运算放大器U3同相端，第四电阻R4和第五电阻R5间信号反馈到第一运算放大器U1反相端，第三运算放大器U3输出端信号反馈到第九三极管Q9基极并使第九三极管Q9基极和第九三极管Q9发射极产生正向偏置，第十六电阻R16和第十七电阻R17间信号经第九三极管Q9集电极、第九三极管Q9发射极、第四发光二极管D4到接地端回路，第三发光二极管D3截至，第四发光二极管D4导通，第四发光二极管D4导通表为调节模块为升压锁频、降压降频的工作状态指示信号，调节模块通过第三连接端子P3、第四连接端子P4获得反馈信号，第三连接端子P3和第四连接端子P4信号为调节模块在对GPU工作电压进行升/降调节时GPU工作频率是否同步上调/下降的两种工作模式，而后调节模块对GPU发送升压信号，当调节模块通过第一连接端子P1反馈升压信号到第二三极管Q2基极时，第一电容C1释放信号，第三MOS管Q3源极和第八电阻R8之间的信号反馈到第十MOS管Q10栅极并使第十MOS管Q10栅极和第十MOS管Q10源极达到导通压差，第二二电阻R22用于泄放第十MOS管Q10栅极寄生电容，第三运算放大器U3输出端信号经第五二极管D5、第十九电阻R19反馈到第七三极管Q7基极，并使第七三极管Q7基极和第七三极管Q7发射极产生正向偏置，第七三极管Q7导通，第十三电阻R13和第八三极管Q8基极间信号经第七三极管Q7集电极、第七三极管Q7发射极到接地端回路，第三运算放大器U3截至，此时GPU以达到稳定运行的最低电压幅值，有效降低相同工作频率的显卡温度，当调节模块再次对GPU进行升压调节，此时调节模块的工作状态为降压锁频、升压超频的工作状态，当第N次调节后导致GPU运行不稳定时，第四发光二极管D4导通，调节模块对GPU进行一次降压调节，此时GPU可达到超频后的最佳工作性能，设定调节模块每次调节的升/降幅值可以使显卡达到极限超频的状态，每次调节的升/降幅值越小则越接近极限超频状态。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何标记视为限制所涉及的权利要求。

Claims (1)

1.一种显卡超频电路，其特征在于，包括主控模块、调节模块、GPU，所述主控模块和调节模块、GPU连接，调节模块和GPU连接，调节模块用于调节GPU的工作电压及工作频率，GPU反馈运行状态到主控模块，主控模块基于GPU反馈对调节模块的工作模式进行调整，所述主控模块包括第一电阻、第二电阻、第三电阻、第六电阻、第七电阻、第九电阻、第二二极管、第一连接端子、第一三极管、第二三极管、第四MOS管、第一电容，所述第一电阻一端和电源连接，第二电阻一端和第一电阻另一端连接，第一三极管集电极和第二电阻另一端连接，第二电阻和第一三极管集电极间设置有第一连接端子，第二三极管发射极连接在第一电阻和第二电阻之间，第三电阻一端连接在第一电阻、第二电阻、第二三极管发射极之间，第二三极管集电极和第一三极管基极连接，第二三极管基极连接在第二电阻和第一三极管集电极之间，第六电阻一端和电源连接，第七电阻一端和第六电阻另一端连接，第四MOS管源极连接在第六电阻和第七电阻之间，第九电阻一端连接在第二三极管集电极和第一三极管基极之间，第一电容一端和第四MOS管漏极连接，第一三极管发射极、第三电阻另一端、第七电阻另一端、第一电容另一端和接地端连接，主控模块还包括第四电阻、第五电阻、第八电阻、第十电阻、第十一电阻、第二三电阻、第三MOS管、第五MOS管、第一发光二极管、第一运算放大器、第二运算放大器、第五连接端子、所述第四电阻一端和电源连接，第五电阻一端和第四电阻另一端连接，第一运算放大器同相端连接在第一电阻、第二电阻之间，第一运算放大器反相端连接在第四电阻和第五电阻之间，第三MOS管栅极和第一运算放大器输出端连接，第八电阻一端和第三MOS管源极连接，第三MOS管漏极连接在第四MOS管漏极和第一电容之间，第十电阻一端和电源连接，第十一电阻一端和第十电阻另一端连接，第二运算放大器输出端和第九电阻另一端连接，第二运算放大器同相端连接在第四电阻和第五电阻之间，第二运算放大器反相端连接在第三MOS管源极和第八电阻之间，第五MOS管栅极和第一运算放大器输出端连接，第五MOS管源极连接在第十电阻和第十一电阻之间，第二三电阻一端和第五MOS管漏极连接，第二三电阻和第五MOS管漏极间设置有第五连接端子，第一发光二极管一端和第二三电阻另一端连接，第一发光二极管另一端、第五电阻另一端、第八电阻另一端、第十一电阻另一端和接地端连接，主控模块还包括第十二电阻、第十三电阻、第十四电阻、第十五电阻、第三运算放大器、第二二极管、第六MOS管、第七三极管、第八三极管，第二连接端子，所述第六MOS管漏极连接在第一运算放大器输出端和第三MOS管栅极之间，第六MOS管源极和第二二极管阳极连接，第十五电阻一端和第六MOS管栅极连接，第十五电阻和第六MOS管栅极之间设置有第二连接端子，第十二电阻一端和电源连接，第十四电阻一端和第十二电阻另一端连接，第十三电阻一端连接在第十二电阻和第十四电阻之间，第七三极管集电极和第十三电阻另一端连接，第二二极管阴极连接在第十三电阻和第七三极管集电极之间，第七三极管基极和第八三极管集电极连接，第八三极管基极连接在第十三电阻、第七三极管集电极、第二二极管阴极之间，第八三极管发射极连接在第十三电阻和第十四电阻之间，第三运算放大器同相端和第八三极管发射极连接，第三运算放大器反相端连接在第四电阻和第五电阻之间，第十四电阻另一端、第十五电阻另一端、第七三极管发射极和接地端连接，主控模块还包括第十六电阻、第十七电阻、第十八电阻、第十九电阻、第九三极管、第十MOS管、第三发光二极管、第四发光二极管、第五二极管、第三连接端子、第四连接端子，所述第十六电阻一端和电源连接，第十七电阻一端和第十六电阻另一端连接，第九三极管基极和第三运算放大器输出端连接，第九三极管基极和第三运算放大器输出端之间设置有第四连接端子，第九三极管集电极连接在第十六电阻和第十七电阻之间，第十六电阻、第十七电阻和第十八电阻之间设置有第三连接端子，第四发光二极管一端和第九三极管发射极连接，第十八电阻一端连接在第十六电阻和第十七电阻之间，第三发光二极管一端和第十八电阻另一端连接，第十MOS管漏极连接在第九三极管基极和第三运算放大器输出端之间，第五二极管阳极和第十MOS管源极连接，第十MOS管栅极连接在第三MOS管源极和第八电阻之间，第十九电阻一端和第五二极管阴极连接，第十九电阻另一端连接在第八三极管集电极和第七三极管基极之间，第十七电阻另一端、第十八电阻另一端、第四发光二极管另一端和接地端连接，主控模块还包括第二十电阻，所述第二十电阻一端和第四MOS管栅极连接，第二十电阻另一端和接地端连接，主控模块还包括第二一电阻，所述第二一电阻一端和第五MOS管栅极连接，第二一电阻另一端和接地端连接，主控模块还包括第二二电阻，所述第二二电阻一端和第十MOS管栅极连接，第二二电阻另一端和接地端连接。