CN117294122B - 一种anpc三电平电路的驱动系统及方法 - Google Patents
一种anpc三电平电路的驱动系统及方法 Download PDFInfo
- Publication number
- CN117294122B CN117294122B CN202311584944.3A CN202311584944A CN117294122B CN 117294122 B CN117294122 B CN 117294122B CN 202311584944 A CN202311584944 A CN 202311584944A CN 117294122 B CN117294122 B CN 117294122B
- Authority
- CN
- China
- Prior art keywords
- delay unit
- signal input
- output
- input
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000006243 chemical reaction Methods 0.000 claims description 48
- 239000003990 capacitor Substances 0.000 claims description 36
- 230000000630 rising effect Effects 0.000 claims description 22
- 230000003111 delayed effect Effects 0.000 claims description 18
- 230000000295 complement effect Effects 0.000 claims description 8
- 230000001276 controlling effect Effects 0.000 abstract description 28
- 230000002596 correlated effect Effects 0.000 abstract description 3
- 230000000875 corresponding effect Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 8
- 101150012716 CDK1 gene Proteins 0.000 description 5
- 230000008859 change Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/487—Neutral point clamped inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
本发明提供了一种ANPC三电平电路的驱动系统及方法，涉及电力系统技术领域，所述系统包括两个信号输入组、互锁延迟模块、第一与门、第二与门、第三与门、第三延迟单元和第四延迟单元；两个所述信号输入组为高频信号输入组和低频信号输入组。输出的六路控制信号中，两个低频输入信号互锁关联之后，输出两路控制信号用于控制每相两个桥臂模块中一个内管的通断，实现两个桥臂模块交替工作；两路低频输入信号和两路高频输入信号相互关联之后，输出四路控制信号，分别用于控制两个桥臂模块中两个外管的通断，实现每个桥臂模块中的两个外管交替工作。输入信号发生错误，电路不会导通，ANPC三电平电路所在电力系统也不会发生安全故障问题。
Description
技术领域
本发明涉及电力系统技术领域，具体而言，涉及一种ANPC三电平电路的驱动系统及方法。
背景技术
ANPC（Active Neutral Point Clamped，有源中性点钳位型）三电平电路是一种用于电力变换和控制的电路拓扑结构，可以在光伏、储能等电力系统中实现高效的能量转换和控制。
ANPC三电平电路由多个功率开关和电容器组成，可以实现多个电平的输出电压。它的特点是具有较低的电压谐波和较高的功率因数，可以提高电力系统的效率和稳定性。
现有对ANPC三电平电路的控制方法主要是分别控制电路中多个功率开关的通断，从而实现多电平的输出，但是有时多个功率开关的控制信号错乱，控制信号的电平不是预期的电平，导致多个功率开关通断发生错乱，从而使得ANPC三电平电路所在电力系统发生用电安全问题。
发明内容
本发明所要解决的问题是ANPC三电平电路中的多个功率开关的控制有时不准确，功率开关通断错乱，可能会导致ANPC三电平电路所在电力系统发生用电安全问题。
为解决上述问题，一方面，本发明提供了一种ANPC三电平电路的驱动系统，所述ANPC三电平电路每一相包括上下两个桥臂模块，每个所述桥臂模块包括三个功率开关，每个所述桥臂模块中的三个所述功率开关分别为两个外管和一个内管；所述ANPC三电平电路的驱动系统，包括两个信号输入组、互锁延迟模块、第一与门、第二与门、第三与门、第二延迟单元和第三延迟单元；每个所述信号输入组包括两个信号输入端，每个所述信号输入端和一个所述互锁延迟模块对应连接，每个所述信号输入组中的一个所述信号输入端对应的所述互锁延迟模块的输出端和同一个所述信号输入组中的另一个所述信号输入端共同与所述第一与门的输入端相连，所述第一与门的输出端输出一个变换信号；两个所述信号输入组分别为高频信号输入组和低频信号输入组；所述低频信号输入组对应的一个所述变换信号分别与所述第二延迟单元、所述第三延迟单元和所述第三与门相连，所述第二延迟单元的输出端和所述高频信号输入组对应的一个所述变换信号共同与所述第二与门相连，所述高频信号输入组对应的另一个所述变换信号与所述第三与门输入端相连，所述第二与门、所述第三延迟单元和所述第三与门分别输出一个控制信号；在所述低频信号输入组中一个所述信号输入端对应的三个所述控制信号中，所述第二与门输出的所述控制信号用于控制一个所述桥臂模块中的一个所述外管；所述第三延迟单元输出的所述控制信号用于控制同一个所述桥臂模块中的所述内管；所述第三与门输出的所述控制信号用于控制同一个所述桥臂模块中的另一个所述外管。
可选地，所述互锁延迟模块包括非门和第一延迟单元，每个所述信号输入端与所述非门的输入端相连，所述非门的输出端与所述第一延迟单元的输入端相连，每个所述信号输入组中的一个所述信号输入端对应的所述第一延迟单元的输出端和同一个所述信号输入组中的另一个所述信号输入端共同与所述第一与门的输入端相连。
可选地，所述第一延迟单元用于使输入所述第一延迟单元的输入信号的上升沿延迟，下降沿无延迟。
可选地，所述第二延迟单元用于使输入所述第二延迟单元的输入信号的上升沿延迟，下降沿无延迟；所述第三延迟单元用于使输入所述第三延迟单元的输入信号的下降沿延迟，上升沿无延迟。
可选地，所述第一延迟单元和所述第二延迟单元均包括第一二极管、第一电阻和第一电容，所述第一二极管的负极与所述第一延迟单元的输入端正极或所述第二延迟单元的输入端正极相连，所述第一二极管的负极还与所述第一电阻的一端相连，所述第一二极管的正极与所述第一延迟单元的输出端的正极或所述第二延迟单元的输出端的正极相连，所述第一二极管的正极还与所述第一电阻的另一端相连，所述第一电容的正极与所述第一延迟单元的输出端的正极或所述第二延迟单元的输出端的正极相连，所述第一电容的负极与所述第一延迟单元的所述输入端的负极和所述第一延迟单元的所述输出端的负极相连，或者与所述第二延迟单元的所述输入端的负极和所述第二延迟单元的所述输出端的负极相连。
可选地，所述第三延迟单元包括第二二极管、第二电阻和第二电容，所述第二二极管的正极与所述第三延迟单元的输入端正极和所述第二电阻的一端相连，所述第二二极管的负极与所述第三延迟单元的输出端的正极和所述第二电阻的另一端相连，所述第二电容的正极与所述第三延迟单元的所述输出端的正极相连，所述第二电容的负极与所述第三延迟单元的所述输入端的负极和所述第三延迟单元的所述输出端的负极相连。
可选地，所述高频信号输入组中两个所述信号输入端输入的高频信号互补。
可选地，所述低频信号输入组中两个所述信号输入端输入的低频信号互补。
可选地，所述高频信号输入组中的两个所述信号输入端和所述低频信号输入组中的两个所述信号输入端用于与控制器的信号输出端相连。
另外一方面，本发明还提供了一种ANPC三电平电路的驱动方法，包括：
将两路高频信号输入至上述ANPC三电平电路的驱动系统内高频信号输入组中的两个信号输入端，将两路低频信号输入至所述ANPC三电平电路的驱动系统内低频信号输入组中的两个信号输入端；
将所述低频信号输入组中两个所述信号输入端对应的三个控制信号分别对应输送给ANPC三电平电路每一相上两个桥臂模块中的三个功率开关，其中，将一个所述信号输入端对应的第二与门输出的所述控制信号输送给一个所述桥臂模块中的一个外管；将同一所述信号输入端对应的第三延迟单元输出的所述控制信号输送给同一所述桥臂模块中的内管；将同一所述信号输入端对应的第三与门输出的所述控制信号输送给同一所述桥臂模块中的另一个所述外管。
与现有技术相比，本发明具有如下有益效果：
本发明提供的一种ANPC三电平电路的驱动系统及方法，每个输入信号经过互锁延迟模块和第一与门之后，使得同组两个信号输入端的输入信号相互关联，输出两个高频变换信号和两个低频变换信号。每个低频变换信号分成三路输出，这三路信号中的第一路经过第三延迟单元输出控制信号，仅与该低频变换信号相关，即第一路输出的控制信号与低频信号输入组中的两个低频输入信号相关，用于控制每个桥臂模块中内管的通断，控制每一相两个桥臂模块的通断；第二路经过第二延迟单元和第一个高频变换信号通过第二与门输出控制信号，用于控制每个桥臂模块中一个外管的通断；第三路和第二个高频变换信号通过第三与门输出控制信号，用于控制每个桥臂模块中另一个外管的通断；第二路和第三路与两个高频变换信号相关，即另外两路输出的控制信号均与高频信号输入组中的两个高频输入信号和低频信号输入组中的两个低频输入信号相关。因此输出的六路控制信号中，两个低频输入信号互锁关联之后，输出两路控制信号用于控制每相两个桥臂模块中一个内管的通断，实现两个桥臂模块交替工作；两路低频输入信号和两路高频输入信号相互关联之后，输出四路控制信号，分别用于控制两个桥臂模块中两个外管的通断，实现每个桥臂模块中的两个外管交替工作。只有在四路输入信号全部输入正确的情况下，才能实现两个桥臂模块交替工作以及两个桥臂模块中的两个外管交替工作，一旦四路输入信号输入错误，那么每个桥臂模块中的内管或者两个外管的控制信号会处于低电平，即桥臂模块会处于断路状态，电路不会导通，所以即使输入信号发生错误，ANPC三电平电路所在电力系统也不会因为输入信号混乱发生安全故障问题。
附图说明
图1示出了本发明实施例中一种ANPC三电平电路图；
图2示出了本发明实施例中一种ANPC三电平电路的驱动系统的结构示意图；
图3示出了本发明实施例中参考值为正值时输出的信号图；
图4示出了本发明实施例中参考值为负值时输出的信号图；
图5示出了本发明实施例中一种延时单元的电路图；
图6示出了本发明实施例中一种延时单元的电路图。
附图标记说明：
1、互锁延迟模块；10、非门；11、第一延迟单元；2、第一与门；3、第二延迟单元；4、第三延迟单元；5、第二与门；6、第三与门。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
在本说明书的描述中，参考术语“实施例”、“一个实施例”和“一个实施方式”等的描述意指结合该实施例或实施方式描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或实施方式中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或实施方式。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或实施方式以合适的方式结合。
图1示出了本发明实施例中一种ANPC三电平电路图，所述ANPC三电平电路包括第一电容Cdc1、第二电容Cdc2、十八个功率开关，其中每相各六个功率开关，每相包括一个全桥，即两个桥臂模块，每个桥臂模块包括三个功率开关，分别为两个外管和一个内管，所述第一电容Cdc1的正极与输入端的一个引脚相连，所述第一电容Cdc1的负极与第二电容Cdc2的正极相连，所述第二电容Cdc2的负极与输入端的另一引脚相连，例如A相电路上，第一功率开关Ta1的一端与第一电容Cdc1的正极相连，第一功率开关Ta1的另一端与第二功率开关Ta2的一端相连，第二功率开关Ta2的另一端与第三功率开关Ta3的一端相连，第三功率开关Ta3的另一端与第四功率开关Ta4的一端相连，第四功率开关Ta4的另一端与第二电容Cdc2的负极相连，第五功率开关Ta5的一端与第一功率开关Ta1的另一端和第二功率开关Ta2的一端相连，第五功率开关Ta5的另一端与第六功率开关Ta6的一端相连，第六功率开关Ta6的另一端与第四功率开关Ta4的一端和第三功率开关Ta3的另一端相连，第五功率开关Ta5的另一端与第一电容Cdc1的负极和第二电容Cdc2的正极相连，从第二功率开关Ta2的另一端（即第三功率开关Ta3的一端）引出A相输出端；每个功率开关包括一个IGBT管和一个二极管，所述IGBT管与二极管反向并联，所述IGBT管的集电极为功率开关的一端，所述IGBT管的发射极为功率开关的另一端，在A相电路中，每个桥臂模块包括三个功率开关，两个外管分别为第一功率开关Ta1和第五功率开关Ta5，或者第四功率开关Ta4和第六功率开关Ta6，一个内管为第二功率开关Ta2或第三功率开关Ta3；B相和C相中六个功率开关的连接方式与A相上六个功率开关的连接方式相同，通过控制三相上功率开关的通断，能够控制输出电压的大小，每个功率开关中IGBT管的门极与ANPC三电平电路的驱动系统的控制信号输出端相连。
图2示出了本发明实施例中一种ANPC三电平电路的驱动系统的结构示意图，所述ANPC三电平电路每一相包括上下两个桥臂模块，每个所述桥臂模块包括三个功率开关，每个所述桥臂模块中的三个所述功率开关分别为两个外管和一个内管；所述ANPC三电平电路的驱动系统，包括两个信号输入组、互锁延迟模块1、第一与门2、第二与门5、第三与门6、第二延迟单元3和第三延迟单元4；每个所述信号输入组包括两个信号输入端，每个所述信号输入端和一个所述互锁延迟模块1对应连接，每个所述信号输入组中的一个所述信号输入端对应的所述互锁延迟模块1的输出端和同一个所述信号输入组中的另一个所述信号输入端共同与所述第一与门2的输入端相连，所述第一与门2的输出端输出一个变换信号；两个所述信号输入组分别为高频信号输入组和低频信号输入组；所述低频信号输入组对应的一个所述变换信号分别与所述第二延迟单元3、所述第三延迟单元4和所述第三与门6相连，所述第二延迟单元3的输出端和所述高频信号输入组对应的一个所述变换信号共同与所述第二与门5相连，所述高频信号输入组对应的另一个所述变换信号与所述第三与门6输入端相连，所述第二与门5、所述第三延迟单元4和所述第三与门6分别输出一个控制信号；在所述低频信号输入组中一个所述信号输入端对应的三个所述控制信号中，所述第二与门5输出的所述控制信号用于控制一个所述桥臂模块中的一个所述外管；所述第三延迟单元4输出的所述控制信号用于控制同一个所述桥臂模块中的所述内管；所述第三与门6输出的所述控制信号用于控制同一个所述桥臂模块中的另一个所述外管。
在本实施例中，如图2所示，高频信号输入组中的两个所述信号输入端输入的信号分别为SPWM-1A和SPWM-1B，低频信号输入组中的两个所述信号输入端输入的信号分别为SPWM-2A和SPWM-2B；高频信号SPWM-1B经过一个互锁延迟模块1之后与高频信号SPWM-1A共同输入至一个第一与门2，输出高频变换信号SPWM-1A’，高频信号SPWM-1A经过一个互锁延迟模块1之后与高频信号SPWM-1B共同输入至一个第一与门2，输出高频变换信号SPWM-1B’，低频信号SPWM-2B经过一个互锁延迟模块1之后与低频信号SPWM-2A共同输入至一个第一与门2，输出低频变换信号SPWM-2A’，低频信号SPWM-2A经过一个互锁延迟模块1之后与低频信号SPWM-2B共同输入至一个第一与门2，输出低频变换信号SPWM-2B’，互锁延迟模块使得高频信号输入组中的两个输入信号互锁或者低频信号输入组中的两个输入信号互锁，再将一个信号输入端对应的互锁延迟模块输出的信号与同组另一个信号输入端输入的信号一起输入第一与门2，使得同组两个信号输入端输入的信号相互关联，确保第一与门2仅在两个第一与门2输入信号均为高电平的情况下才能输出高电平的高频变换信号或者低频变换信号，经过互锁延迟模块1和第一与门2使得同组两个信号输入端的输入信号相互关联；然后每个低频变换信号分成三路，例如低频变换信号SPWM-2A’的一路经过第三延迟单元4直接输出，输出的控制信号Sa2用于控制每一相中的第二功率开关；低频变换信号SPWM-2A’的另一路经过第二延迟单元3与高频变换信号SPWM-1A’一起输入至第二与门5，经由第二与门5输出，输出的控制信号Sa1用于控制每一相中的第一功率开关；低频变换信号SPWM-2A’的最后一路与高频变换信号SPWM-1B’一起输入至第三与门6，经由第三与门6输出，输出的控制信号Sa5用于控制每一相中的第五功率开关。低频变换信号SPWM-2B’的一路经过第三延迟单元4直接输出，输出的控制信号Sa3用于控制每一相中的第三功率开关；低频变换信号SPWM-2B’的另一路经过第二延迟单元3与高频变换信号SPWM-1A’一起输入至第二与门5，经由第二与门5输出，输出的控制信号Sa4用于控制每一相中的第四功率开关；低频变换信号SPWM-2B’的最后一路与高频变换信号SPWM-1B’一起输入至第三与门6，经由第三与门6输出，输出的控制信号Sa6用于控制每一相中的第六功率开关。
在本实施例中，每个输入信号经过互锁延迟模块1和第一与门2之后，使得同组两个信号输入端的输入信号相互关联，输出两个高频变换信号和两个低频变换信号。每个低频变换信号分成三路输出，这三路信号中的第一路经过第三延迟单元4输出控制信号，仅与该低频变换信号相关，即第一路输出的控制信号与低频信号输入组中的两个低频输入信号相关，用于控制每个桥臂模块中内管的通断，控制每一相两个桥臂模块的通断；第二路经过第二延迟单元3和第一个高频变换信号通过第二与门5输出控制信号，用于控制每个桥臂模块中一个外管的通断；第三路和第二个高频变换信号通过第三与门6输出控制信号，用于控制每个桥臂模块中另一个外管的通断；第二路和第三路与两个高频变换信号相关，即另外两路输出的控制信号均与高频信号输入组中的两个高频输入信号和低频信号输入组中的两个低频输入信号相关。因此输出的六路控制信号中，两个低频输入信号互锁关联之后，输出两路控制信号用于控制每相两个桥臂模块中一个内管的通断，实现两个桥臂模块交替工作；两路低频输入信号和两路高频输入信号相互关联之后，输出四路控制信号，分别用于控制两个桥臂模块中两个外管的通断，实现每个桥臂模块中的两个外管交替工作。只有在四路输入信号全部输入正确的情况下，才能实现两个桥臂模块交替工作以及两个桥臂模块中的两个外管交替工作，一旦四路输入信号输入错误，那么每个桥臂模块中的内管或者两个外管的控制信号会处于低电平，即桥臂模块会处于断路状态，电路不会导通，所以即使输入信号发生错误，ANPC三电平电路所在电力系统也不会因为输入信号混乱发生安全故障问题。
在本发明的一种实施例中，所述互锁延迟模块1包括非门10和第一延迟单元11，每个所述信号输入端与所述非门10的输入端相连，所述非门10的输出端与所述第一延迟单元11的输入端相连，每个所述信号输入组中的一个所述信号输入端对应的所述第一延迟单元11的输出端和同一个所述信号输入组中的另一个所述信号输入端共同与所述第一与门2的输入端相连。
在本实施例中，如图2所示，高频信号SPWM-1B经过一个非门10之后，高频信号SPWM-1B做了反向处理，处理后的信号再输入第一延迟单元11，对反向高频信号SPWM-1B进行一定延迟处理，处理后的信号形成一个死区时间；同样的高频信号SPWM-1A经过一个非门10之后，高频信号SPWM-1A做了反向处理，处理后的信号再输入第一延迟单元11，对反向高频信号SPWM-1A进行一定延迟处理，处理后的信号形成一个死区时间；经过处理后的高频信号SPWM-1A与高频信号SPWM-1B共同输入至第一与门2，经过处理后的高频信号SPWM-1B与高频信号SPWM-1A共同输入至第一与门2，最终使得两个高频信号互锁，避免高频信号SPWM-1B和高频信号SPWM-1A出现同时为高的问题，使得变换信号SPWM-1A’和变换信号SPWM-1B’不同时为高电平，实现控制信号Sa1和控制信号Sa5不同时为高电平，或者控制信号Sa4和控制信号Sa6不同时为高电平，实现桥臂模块中两个外管不同时打开，避免电路中出现母线短路的情况。同样的，低频信号SPWM-2A和低频信号SPWM-2B经过互锁延迟模块之后，再输入第一与门2中，让两个低频信号互锁，避免低频信号SPWM-2A和低频信号SPWM-2B出现同时为高的问题，使得变换信号SPWM-2A’和变换信号SPWM-2B’不同时为高电平，实现控制信号Sa2和控制信号Sa3不同时为高电平，实现两个桥臂模块不同时打开，即两个桥臂模块交替打开。
在本发明的一种实施例中，所述第一延迟单元11用于使输入所述第一延迟单元11的输入信号的上升沿延迟，下降沿无延迟。
在本实施例中，如图3和图4所示，例如将高频信号SPWM-1B经过非门10之后输入至第一延迟单元，高频信号SPWM-1B的高低电平反向，并且反向的高频信号SPWM-1B的上升沿延迟，下降沿无延迟，再与高频信号SPWM-1A共同输入第一与门2中，只有两个输入信号同时为高电平时，输出才为高电平，由于反向的高频信号SPWM-1B的上升沿延迟，因此输出的变换信号SPWM-1A’的上升沿相对于原有的高频信号SPWM-1A出现延迟；同样的变换信号SPWM-1B’的上升沿相对于原有的高频信号SPWM-1B也会出现延迟，从而使得控制信号Sa1和控制信号Sa5之间在上升沿处均存在一定时间延迟，或者控制信号Sa4和控制信号Sa6之间在上升沿处均存在一定时间延迟，这一时间延迟称为死区时间，即两个控制信号控制的两个功率开关在交替打开的过程中，存在一个死区时间段是两个功率开关均处于关闭状态；同样的，经过第一延迟单元11处理之后，变换信号SPWM-2A’的上升沿相对于原有的高频信号SPWM-2A也会出现延迟，变换信号SPWM-2B’的上升沿相对于原有的高频信号SPWM-2B也会出现延迟，从而控制信号Sa2和控制信号Sa3之间在上升沿处均存在一定时间延迟，此时控制信号Sa2和控制信号Sa3控制的两个功率开关在交替打开的过程中存在一个同时关闭的死区时段作为过渡时间段。
在本发明的一种实施例中，所述第二延迟单元3用于使输入所述第二延迟单元3的输入信号的上升沿延迟，下降沿无延迟；所述第三延迟单元4用于使输入所述第三延迟单元4的输入信号的下降沿延迟，上升沿无延迟。
在本实施例中，如图2，进一步增设第二延迟单元3，对变换信号SPWM-2A’和变换信号SPWM-2B’的上升沿进一步延迟，如图3和图4，扩大两个桥臂模块交替工作的那一时刻的死区时间段，使在两个桥臂模块交替工作那一时刻，让桥臂模块中任意一个打开外管中的电流有足够时间归零。第三延迟单元4对变换信号SPWM-2A’和变换信号SPWM-2B’的下降沿进一步延迟，扩大两个桥臂模块交替工作的那一时刻的死区时间段，让两个桥臂模块中内管的电流有足够时间归零。并且第二延迟单元3控制上升沿延迟和第三延迟单元4控制下降沿延迟，两个延迟单元的延迟时间点不同，是为了在关断时，保证桥臂模块中的任意一个外管都能够先于内管关断，而在导通时，保证桥臂模块中的内管能够先于任意一个外管导通。所以在一个桥臂模块中外管相对于内管滞后导通、超前关断，因此内管和外管可以采用不同的功率开关，外管可以采用快速开关的功率器件，例如SiC-MOS管，内管可以采用低导通损耗的功率器件，成本较低，例如Si-IGBT管，实现降低电路中开关的损耗，提升开关频率，控制成本的目的。上述多个延迟单元构建死区时间，在多个功率开关同时导通或关断时，如果没有死区时间，可能会导致短路故障。通过设置适当的死区时间，可以避免这种情况发生，确保在一个开关关闭后，另一个开关才开始导通，从而避免电流短路，能够有效防止开关交叉导通。在切换功率开关时，如果没有死区时间，可能会导致瞬态过程中同时导通，这会产生大电流冲击和功率损耗。通过设置适当的死区时间，可以减少开关导通和关断交替时的功率损耗，延长功率开关的寿命。
在本发明的一种实施例中，如图5，所述第一延迟单元11和所述第二延迟单元3均包括第一二极管D1、第一电阻R1和第一电容C1，所述第一二极管D1的负极与所述第一延迟单元11的输入端正极或所述第二延迟单元3的输入端正极相连，所述第一二极管D1的负极还与所述第一电阻R1的一端相连，所述第一二极管D1的正极与所述第一延迟单元11的输出端的正极或所述第二延迟单元3的输出端的正极相连，所述第一二极管D1的正极还与所述第一电阻R1的另一端相连，所述第一电容C1的正极与所述第一延迟单元11的输出端的正极或所述第二延迟单元3的输出端的正极相连，所述第一电容C1的负极与所述第一延迟单元11的所述输入端的负极和所述第一延迟单元11的所述输出端的负极相连，或者所述第一电容C1的负极与所述第二延迟单元3的所述输入端的负极和所述第二延迟单元3的所述输出端的负极相连。
在本实施例中，当输入信号为高电平时（正向电流），此时电流不能直接通过第一二极管D1，需要通过第一电阻R1和第一电容C1，此时电流会出现阻碍，需要第一电容C1充能完毕之后，输出端才有信号输出，此时相对于输入电流，输出电流会延迟一段时间；而当输入信号为低电平（负向电流）时，此时电流能够通过第一二极管D1，没有阻碍，直接输出信号，因此能够实现输入信号的上升沿延迟和下降沿无延迟。除此之外，第一延迟单元11和第二延迟单元3的电路结构还有多种变化，例如第一电阻R1替换成多个电阻串联或者并联，或者将第一电阻R1和第一电容C1串联之后再与第一二极管D1并联等。
在本发明的一种实施例中，如图6，所述第三延迟单元4包括第二二极管D2、第二电阻R2和第二电容C2，所述第二二极管D2的正极与所述第三延迟单元4的输入端正极和所述第二电阻R2的一端相连，所述第二二极管D2的负极与所述第三延迟单元4的输出端的正极和所述第二电阻R2的另一端相连，所述第二电容C2的正极与所述第三延迟单元4的所述输出端的正极相连，所述第二电容C2的负极与所述第三延迟单元4的所述输入端的负极和所述第三延迟单元4的所述输出端的负极相连。
在本实施例中，当输入信号为高电平时（正向电流），此时电流直接通过第二二极管D2，没有阻碍，直接输出信号；而当输入信号为低电平（负向电流）时，此时电流不能通过第二二极管D2，需要通过第二电阻R2和第二电容C2，此时电流会出现阻碍，需要第二电容C2充能完毕之后，输出端才有信号输出，此时相对于输入电流，输出电流会延迟一段时间，实现输入信号的上升沿无延迟和下降沿延迟。除此之外，第三延迟单元4的电路结构还有多种变化，例如第二电阻R2替换成多个电阻串联或者并联，或者将第二电阻R2和第二电容C2串联之后再与第二二极管D2并联等。
在本发明的一种实施例中，所述高频信号输入组中两个所述信号输入端输入的高频信号互补，即两个高频信号不同时为高电平也不同时为低电平，一个为高电平时，另一个就是低电平。如果两个高频信号不互补，那么其对应的变换信号将一直处于低电平，外管对应的控制信号也一直处于低电平，外管处于关闭状态，那么电路处于断开状态，不会发生电路安全事故。
在本发明的一种实施例中，所述低频信号输入组中两个所述信号输入端输入的低频信号互补，即两个低频信号不同时为高电平也不同时为低电平。如果两个低频信号不互补，那么其对应的变换信号将一直处于低电平，内管对应的控制信号也一直处于低电平，内管处于关闭状态，那么电路处于断开状态，不会发生电路安全事故。
在本发明的一种实施例中，所述高频信号输入组中的两个所述信号输入端和所述低频信号输入组中的两个所述信号输入端用于与控制器的信号输出端相连。控制器可以是DSP处理器（数字信号处理器），控制器输出四路PWM信号，其中高频信号SPWM-1A和高频信号SPWM-1B保持不变，低频信号SPWM-2A和低频信号SPWM-2B是由参考信号和三角载波进行交截而形成，当参考值为正时，低频信号SPWM-2A为高电平和低频信号SPWM-2B为低电平，如图3；当参考值为负时，低频信号SPWM-2A为低电平和低频信号SPWM-2B为高电平，当参考值为负时，需要将参考值进行反相，由负值变为正值，如图4。由于低频信号的高低电平发生变化，相应输出的控制信号也会随之改变，如图3和图4所示，在低频信号SPWM-2A为高电平时，能够输出控制信号Sa1、控制信号Sa2和控制信号Sa5；在低频信号SPWM-2B为高电平时，能够输出控制信号Sa3、控制信号Sa4和控制信号Sa5；从而实现两个桥臂模块交替工作，并且每个桥臂模块中的两个外管交替工作。
在本发明的一种实施例中，ANPC三电平电路的驱动方法包括：
将两路高频信号输入至ANPC三电平电路的驱动系统内高频信号输入组中的两个信号输入端，将两路低频信号输入至所述ANPC三电平电路的驱动系统内低频信号输入组中的两个信号输入端。
将所述低频信号输入组中两个所述信号输入端对应的三个控制信号分别对应输送给ANPC三电平电路每一相上两个桥臂模块中的三个功率开关，其中，将一个所述信号输入端对应的第二与门5输出的所述控制信号输送给一个所述桥臂模块中的一个外管；将同一所述信号输入端对应的第三延迟单元4输出的所述控制信号输送给同一所述桥臂模块中的内管；将同一所述信号输入端对应的第三与门6输出的所述控制信号输送给同一所述桥臂模块中的另一个所述外管。
在本实施例中，输出的六路控制信号中，经过ANPC三电平电路的驱动系统，两个低频输入信号互锁关联，输出两路控制信号用于控制每相两个桥臂模块中一个内管的通断，实现两个桥臂模块交替工作；两路低频输入信号和两路高频输入信号相互关联，输出四路控制信号，分别用于控制两个桥臂模块中两个外管的通断，实现每个桥臂模块中的两个外管交替工作。只有在四路输入信号全部输入正确的情况下，才能实现两个桥臂模块交替工作以及两个桥臂模块中的两个外管交替工作，一旦四路输入信号输入错误，那么每个桥臂模块中的内管或者两个外管的控制信号会处于低电平，即桥臂模块会处于断路状态，电路不会导通，所以即使输入信号发生错误，ANPC三电平电路所在电力系统也不会因为输入信号混乱发生安全故障问题。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种ANPC三电平电路的驱动系统，其特征在于，所述ANPC三电平电路每一相包括上下两个桥臂模块，每个所述桥臂模块包括三个功率开关，每个所述桥臂模块中的三个所述功率开关分别为两个外管和一个内管；所述ANPC三电平电路的驱动系统包括两个信号输入组、互锁延迟模块（1）、第一与门（2）、第二与门（5）、第三与门（6）、第二延迟单元（3）、第三延迟单元（4）；每个所述信号输入组包括两个信号输入端，每个所述信号输入端和一个所述互锁延迟模块（1）对应连接，每个所述信号输入组中的一个所述信号输入端对应的所述互锁延迟模块（1）的输出端和同一个所述信号输入组中的另一个所述信号输入端共同与所述第一与门（2）的输入端相连，所述第一与门（2）的输出端输出一个变换信号；两个所述信号输入组分别为高频信号输入组和低频信号输入组；所述低频信号输入组对应的一个所述变换信号分别与所述第二延迟单元（3）、所述第三延迟单元（4）和所述第三与门（6）相连，所述第二延迟单元（3）的输出端和所述高频信号输入组对应的一个所述变换信号共同与所述第二与门（5）相连，所述高频信号输入组对应的另一个所述变换信号与所述第三与门（6）输入端相连，所述第二与门（5）、所述第三延迟单元（4）和所述第三与门（6）分别输出一个控制信号；在所述低频信号输入组中一个所述信号输入端对应的三个所述控制信号中，所述第二与门（5）输出的所述控制信号用于控制一个所述桥臂模块中的一个所述外管，所述第三延迟单元（4）输出的所述控制信号用于控制同一个所述桥臂模块中的所述内管，所述第三与门（6）输出的所述控制信号用于控制同一个所述桥臂模块中的另一个所述外管。
2.根据权利要求1所述的ANPC三电平电路的驱动系统，其特征在于，所述互锁延迟模块（1）包括非门（10）和第一延迟单元（11），每个所述信号输入端与所述非门（10）的输入端相连，所述非门（10）的输出端与所述第一延迟单元（11）的输入端相连，每个所述信号输入组中的一个所述信号输入端对应的所述第一延迟单元（11）的输出端和同一个所述信号输入组中的另一个所述信号输入端共同与所述第一与门（2）的输入端相连。
3.根据权利要求2所述的ANPC三电平电路的驱动系统，其特征在于，所述第一延迟单元（11）用于使输入所述第一延迟单元（11）的输入信号的上升沿延迟，下降沿无延迟。
4.根据权利要求1所述的ANPC三电平电路的驱动系统，其特征在于，所述第二延迟单元（3）用于使输入所述第二延迟单元（3）的输入信号的上升沿延迟，下降沿无延迟；所述第三延迟单元（4）用于使输入所述第三延迟单元（4）的输入信号的下降沿延迟，上升沿无延迟。
5.根据权利要求3所述的ANPC三电平电路的驱动系统，其特征在于，所述第一延迟单元（11）和所述第二延迟单元（3）均包括第一二极管、第一电阻和第一电容，所述第一二极管的负极与所述第一延迟单元（11）的输入端正极或所述第二延迟单元（3）的输入端正极相连，所述第一二极管的负极还与所述第一电阻的一端相连，所述第一二极管的正极与所述第一延迟单元（11）的输出端的正极或所述第二延迟单元（3）的输出端的正极相连，所述第一二极管的正极还与所述第一电阻的另一端相连，所述第一电容的正极与所述第一延迟单元（11）的输出端的正极或所述第二延迟单元（3）的输出端的正极相连，所述第一电容的负极与所述第一延迟单元（11）的所述输入端的负极和所述第一延迟单元（11）的所述输出端的负极相连，或者与所述第二延迟单元（3）的所述输入端的负极和所述第二延迟单元（3）的所述输出端的负极相连。
6.根据权利要求4所述的ANPC三电平电路的驱动系统，其特征在于，所述第三延迟单元（4）包括第二二极管、第二电阻和第二电容，所述第二二极管的正极与所述第三延迟单元（4）的输入端正极和所述第二电阻的一端相连，所述第二二极管的负极与所述第三延迟单元（4）的输出端的正极和所述第二电阻的另一端相连，所述第二电容的正极与所述第三延迟单元（4）的所述输出端的正极相连，所述第二电容的负极与所述第三延迟单元（4）的所述输入端的负极和所述第三延迟单元（4）的所述输出端的负极相连。
7.根据权利要求1所述的ANPC三电平电路的驱动系统，其特征在于，所述高频信号输入组中两个所述信号输入端输入的高频信号互补。
8.根据权利要求1所述的ANPC三电平电路的驱动系统，其特征在于，所述低频信号输入组中两个所述信号输入端输入的低频信号互补。
9.根据权利要求1所述的ANPC三电平电路的驱动系统，其特征在于，所述高频信号输入组中的两个所述信号输入端和所述低频信号输入组中的两个所述信号输入端用于与控制器的信号输出端相连。
10.一种ANPC三电平电路的驱动方法，其特征在于，包括：
将两路高频信号输入至如权利要求1-9任一所述的ANPC三电平电路的驱动系统内高频信号输入组中的两个信号输入端，将两路低频信号输入至所述ANPC三电平电路的驱动系统内低频信号输入组中的两个信号输入端；
将所述低频信号输入组中两个所述信号输入端对应的三个控制信号分别对应输送给ANPC三电平电路每一相上两个桥臂模块中的三个功率开关，其中，将一个所述信号输入端对应的第二与门（5）输出的所述控制信号输送给一个所述桥臂模块中的一个外管；将同一所述信号输入端对应的第三延迟单元（4）输出的所述控制信号输送给同一所述桥臂模块中的内管；将同一所述信号输入端对应的第三与门（6）输出的所述控制信号输送给同一所述桥臂模块中的另一个所述外管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311584944.3A CN117294122B (zh) | 2023-11-27 | 2023-11-27 | 一种anpc三电平电路的驱动系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311584944.3A CN117294122B (zh) | 2023-11-27 | 2023-11-27 | 一种anpc三电平电路的驱动系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117294122A CN117294122A (zh) | 2023-12-26 |
| CN117294122B true CN117294122B (zh) | 2024-04-23 |
Family
ID=89258965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311584944.3A Active CN117294122B (zh) | 2023-11-27 | 2023-11-27 | 一种anpc三电平电路的驱动系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117294122B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002165462A (ja) * | 2000-11-20 | 2002-06-07 | Toshiba Corp | 半導体電力変換装置 |
| CN1585251A (zh) * | 2004-05-26 | 2005-02-23 | 上海磁浮交通工程技术研究中心 | Pwm三电平逆变器触发信号的译码电路和其死区补偿的控制方法 |
| CN111525786A (zh) * | 2020-04-16 | 2020-08-11 | 东风航盛（武汉）汽车控制系统有限公司 | 具有igbt退饱和保护功能的驱动信号互锁电路 |
| CN113328647A (zh) * | 2020-02-28 | 2021-08-31 | 北京金风科创风电设备有限公司 | Npc型三电平变流器的控制电路及npc型三电平变流器 |
| CN214674870U (zh) * | 2020-12-30 | 2021-11-09 | 维谛技术有限公司 | 逆变器的驱动电路和逆变器 |
| CN217607717U (zh) * | 2022-05-25 | 2022-10-18 | 江苏天合储能有限公司 | 驱动电路及其应用的anpc型三电平逆变器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2520090B (en) * | 2013-11-12 | 2016-01-27 | Control Tech Ltd | Multi-level converter control |
-
2023
- 2023-11-27 CN CN202311584944.3A patent/CN117294122B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002165462A (ja) * | 2000-11-20 | 2002-06-07 | Toshiba Corp | 半導体電力変換装置 |
| CN1585251A (zh) * | 2004-05-26 | 2005-02-23 | 上海磁浮交通工程技术研究中心 | Pwm三电平逆变器触发信号的译码电路和其死区补偿的控制方法 |
| CN113328647A (zh) * | 2020-02-28 | 2021-08-31 | 北京金风科创风电设备有限公司 | Npc型三电平变流器的控制电路及npc型三电平变流器 |
| CN111525786A (zh) * | 2020-04-16 | 2020-08-11 | 东风航盛（武汉）汽车控制系统有限公司 | 具有igbt退饱和保护功能的驱动信号互锁电路 |
| CN214674870U (zh) * | 2020-12-30 | 2021-11-09 | 维谛技术有限公司 | 逆变器的驱动电路和逆变器 |
| CN217607717U (zh) * | 2022-05-25 | 2022-10-18 | 江苏天合储能有限公司 | 驱动电路及其应用的anpc型三电平逆变器 |
Non-Patent Citations (1)
| Title |
|---|
| 基于集成门极换流晶闸管的中压三电平逆变器的驱动脉冲优化设计及复杂可编程逻辑器件实现;崔志良等;中国电机工程学报;20060615;第51-56页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117294122A (zh) | 2023-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9641098B2 (en) | Multi-level inverter apparatus and method | |
| EP3171476B1 (en) | Mmc-hvdc system, and direct-current side isolation device and isolation method therefor | |
| US10063162B2 (en) | Multi level inverter | |
| KR20190086564A (ko) | 서브모듈 기반 하이브리드 컨버터의 충전 방법 | |
| CN108471250B (zh) | 一种用于电力变换系统的五电平拓扑结构 | |
| CN112271746A (zh) | 一种高频链互联的无电解电容mmc拓扑结构及控制策略 | |
| CN110572063B (zh) | 不对称输入多电平变流装置及控制方法 | |
| CN110572064B (zh) | 一种复合多电平功率变换电路及方法 | |
| CN111371336A (zh) | 一种基于能量自平衡电路的混合型模块化多电平变换器 | |
| CN102710133A (zh) | 一种七电平电路、并网逆变器及其调制方法和装置 | |
| CN113285626B (zh) | 一种容错控制下模块化多电平换流器损耗优化控制方法 | |
| CN113410829A (zh) | 一种真双极直流微网母线电压平衡装置及其控制方法 | |
| CN117294122B (zh) | 一种anpc三电平电路的驱动系统及方法 | |
| CN116404895A (zh) | 一种分裂电感式非对称双输出多电平变换器拓扑电路 | |
| CN102710162A (zh) | 一种七电平电路、并网逆变器及其调制方法和装置 | |
| CN115473265A (zh) | 电池储能电路及系统 | |
| CN115133777A (zh) | 一种隔离型直流变换器及控制方法 | |
| CN110768557B (zh) | 一种h桥五电平有源中点钳位型逆变器及其调制策略 | |
| CN110098755B (zh) | 一种五电平混合π型变换器 | |
| CN113258804A (zh) | 一种减少开关管数量的五电平光伏逆变器及其调制方法 | |
| CN106887965A (zh) | 多电平逆变器的控制方法、控制装置以及逆变器 | |
| CN113489359A (zh) | 一种具备直流故障清除能力的子模块拓扑 | |
| CN104883072A (zh) | 一种无变压器交直交级联多电平变换器 | |
| KR101729146B1 (ko) | 데드타임을 갖지 않는 npc 타입의 멀티 레벨 인버터 | |
| CN114553038B (zh) | 一种空间型dc/ac变换器及其容错运行方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |