CN117290635A - 一种基于dram的用于求解组合优化问题的退火系统 - Google Patents

一种基于dram的用于求解组合优化问题的退火系统 Download PDF

Info

Publication number
CN117290635A
CN117290635A CN202311272979.3A CN202311272979A CN117290635A CN 117290635 A CN117290635 A CN 117290635A CN 202311272979 A CN202311272979 A CN 202311272979A CN 117290635 A CN117290635 A CN 117290635A
Authority
CN
China
Prior art keywords
unit
spin
dram
row
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311272979.3A
Other languages
English (en)
Inventor
郭阳
邓文雅
汪志
张见
吴振宇
王耀华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN202311272979.3A priority Critical patent/CN117290635A/zh
Publication of CN117290635A publication Critical patent/CN117290635A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Algebra (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种基于DRAM的用于求解组合优化问题的退火系统，其包括：IO逻辑单元、移位逻辑电路、随机逻辑电路及存储单元；所述存储单元的子阵列包括自旋行单元、保留行单元、计算行单元、控制组单元、随机行单元、移动行单元及按位分组单元；所述自旋行单元用来存储关于自旋节点的信息；所述保留行单元用于保存在计算过程中需要再次使用的中间结果；所述计算行单元是批量按位加法的计算行；所述随机行单元占用一行，用于存储生成的随机数；所述移动行单元也占据一行，用于临时存储左自旋值和右自旋值；所述控制组单元和按位分组单元是批量按位运算的基本结构。本发明具有成本低且速度较快，能够应用求解多自旋问题等优点。

Description

一种基于DRAM的用于求解组合优化问题的退火系统
技术领域
本发明主要涉及到伊辛计算系统技术领域，特指一种基于DRAM的用于求解组合优化问题的退火系统。
背景技术
随着摩尔定律接近其不可避免的终结，传统冯诺依曼微处理器的性能改进变得越来越具有挑战性。为了进一步提高数据处理性能，有从业者提出了一些特定领域的专用计算体系结构，以满足日益增长的计算需求。在特殊的计算领域，比如组合优化问题，冯诺依曼微处理器的性能很难满足计算需求。近年来，伊辛模型作为解决组合优化问题的一种有前途的方法，引起了人们的新兴趣。基于伊辛模型也诞生了伊辛芯片和伊辛架构计算系统，其中所述是基于伊辛模型的已经设计好版图的芯片；所述伊辛架构计算系统是基于伊辛模型的一个求解组合优化问题的计算系统。
伊辛模型最初用于描述磁性自旋的行为。其中，每个旋转都连接到相邻的旋转。是自旋态(+1或-1)，/>是/>和/>之间的相互作用系数，/>表示外磁场系数。在CMOS伊辛系统中，自旋存储在存储单元中。存储单元的值为“0”表示自旋状态向上，而存储单元的值为“1”表示自旋状态向下。CMOS伊辛系统包含多个自旋节点，并且在相互连接的自旋节点之间存在数据路径，用于相互传输自旋值。每个自旋节点中的存储单元存储其自旋值/>、自旋和连接的自旋节点之间的相互作用系数/>以及外部磁场系数/>。自旋节点还包括一个更新电路，用于计算自旋之间的关系，并确定自旋的下一个状态。在求解组合优化问题时，相互作用系数/>和外磁场系数/>由问题决定。伊辛模型的能量过程由自旋之间的自旋相互作用产生的能量和每个自旋从外部磁场获得的能量组成。为了搜索基态，一系列的状态搜索程序在每次自旋时并行运行。基态是系统能量最低时的自旋态。 通过获得最终自旋状态可以找到问题的解决方案。状态搜索操作包括局部搜索和可能翻转。为了避免在基态搜索过程中陷入局部最优解，概率翻转接受带概率的局部搜索的状态更新。DAS 采用双随机源方法引用生成概率翻转，这是一种低硬件开销的概率翻转方法。自旋的下一个状态可以由局部搜索项/>和概率翻转项/>之和来确定。 当和为正时，自旋的下一个状态为“+1”，否则为“-1”。
现代的DRAM芯片由多个DRAM存储体组成，一个DRAM存储体包含一个全局解码器、一个全局行缓冲组和多个子阵列。子阵列包含连接到读出放大器的DRAM单元。子阵列的一组放大器构成局部行缓冲器。由于读出放大器的面积是存储单元的100倍，所以在现代DRAM设计中，一行读出放大器由两个子阵列共享，以减小读出放大器的面积 因此，每个子阵列具有两行感测放大器，一行在子阵列的上方，一行在子阵列的下方。
目前，有从业者通过设计低延迟芯片接口实现了伊辛芯片的扩展，但它只实现了2个芯片扩展，且是构建于SRAM，因此对于大规模问题仍然不实用且成本较高。并且，其依然采用加法树计算局部搜索项，加法树占用了伊辛芯片的主要开销。因此，使用加法树进行局部搜索计算比较难对伊辛架构计算系统进行扩展。也就是说，目前的实现方式仍然存在一些技术不足：
1、结构的基态搜索主要通过自旋更新来实现，自旋更新计算包括局部搜索和概率翻转，局部搜索电路一般通过加法树来实现。局部搜索是伊辛芯片的主要非存储开销，对于宽比特宽度的伊辛体系结构计算系统，加法树占用了伊辛芯片的主要开销。因此，使用加法树进行局部搜索计算比较难对伊辛架构计算系统进行扩展。
2、大多数 CMOS 伊辛架构计算系统都是在 SRAM 中构建的。但是SRAM成本高，面积相对更大，集成度没那么高。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种成本低且速度较快，能够应用求解多自旋问题的基于DRAM的用于求解组合优化问题的退火系统。
为解决上述技术问题，本发明采用以下技术方案：
一种基于DRAM的用于求解组合优化问题的退火系统，其包括：IO逻辑单元、移位逻辑电路、随机逻辑电路及存储单元；所述存储单元的子阵列包括自旋行单元、保留行单元、计算行单元、控制组单元、随机行单元、移动行单元及按位分组单元；所述自旋行单元用来存储关于自旋节点的信息；所述保留行单元用于保存在计算过程中需要再次使用的中间结果； 所述计算行单元是批量按位加法的计算行；所述随机行单元占用一行，用于存储生成的随机数；所述移动行单元也占据一行，用于临时存储左自旋值和右自旋值；所述控制组单元和按位分组单元是批量按位运算的基本结构。
作为本发明系统的进一步改进：所述控制组单元包括C0和C1 (C组)分别存储0和1，用于控制两个选定行是否执行AND或OR运算。
作为本发明系统的进一步改进：所述按位分组单元由执行批量按位XOR、AND和OR运算所需的指定行组成。
作为本发明系统的进一步改进：所述自旋行单元中当相邻系数宽度为8位时，一列在512×512子阵列中包含10个自旋。
作为本发明系统的进一步改进：所述计算行单元包含9行，数据在计算行单元中的排列顺序由内存控制器控制。
作为本发明系统的进一步改进：将自旋节点存储在与它们在问题中的原始相对位置相对应的存储单元中，使得左、右相邻自旋位于同一行存储单元上。
作为本发明系统的进一步改进：对奇数列和偶数列进行分时更新，一个子阵列的自旋更新一次只更新半行。
作为本发明系统的进一步改进：还包括子阵列间链接，用来提供DRAM中快速子阵列间数据移动的能力。
作为本发明系统的进一步改进：还包括隔离晶体管，所述隔离晶体管是连接上方和下方两个相邻子阵列的缓冲器的晶体管。
作为本发明系统的进一步改进：所述子阵列中包括一个移动行来读取和临时存储相邻位线的信息，隔离晶体管将源极单元的存储单元连接到目标单元的位线，SHF-L控制向左的移动，SHF-R控制向右的移动；预充电之后，位线将稳定在VDD/2，当接收到SHF命令时，SHF晶体管将导通，然后源极单元的值将被传送到目标位线；目标位线将根据值上升或下降，直到达到VDD或0，然后目标单元字线将被打开，位线的值将被写入目标SHF单元。
与现有技术相比，本发明的优点就在于：
1、本发明的基于DRAM的用于求解组合优化问题的退火系统，成本低且速度较快的技术，能够应用求解多自旋问题，本发明基于DRAM构造了伊辛退火系统，能够很大程度上减少成本。本发明的左右移位单元和随机单元行电路的硬件消耗少，可以应用在DRAM上。
2、本发明的基于DRAM的用于求解组合优化问题的退火系统，该体系结构在DRAM存储阵列中执行退火计算，降低了数据从存储器到计算单元的移动成本。并且退火计算可以在 DRAM 位线中并行执行，这可以提高解决组合优化问题的速度。此外，DRAM 具有比 SRAM更高的集成度和更低的成本，这也使得该技术更容易实现大规模退火系统。
附图说明
图1是本发明在具体应用实例中DAS的整体结构原理示意图。
图2是本发明在具体应用实例中存储单元的子阵列的结构原理示意图。
图3是本发明在具体应用实例中更新自旋节点的流程示意图。
图4是本发明在具体应用实例中自旋节点的示意图。
图5是本发明在具体应用实例中子阵列间链接的原理示意图。
图6是本发明在具体应用实例中一位XOR的命令序列的原理示意图。
图7是本发明在具体应用实例中使用动态随机存取存储器中的批量按位相加来计算局部搜索项的最低位的示意图。
图8是本发明在具体应用实例中局部搜索项的分步计算的流程示意图。
图9是本发明在具体应用实例中行列随机脉冲发生器基于线性反馈移位寄存器实现的原理示意图。
具体实施方式
以下将结合说明书附图和具体实施例对本发明做进一步详细说明。
如图1和图2所示，本发明的基于DRAM的用于求解组合优化问题的退火系统（DAS），包括IO逻辑单元、移位逻辑电路、随机逻辑电路及存储单元；所述存储单元的子阵列包括自旋行单元、保留行单元、计算行单元、控制组单元(C组)、随机行单元、移动行单元及按位分组单元(B组)；其中：
所述自旋行单元用来存储关于自旋节点的信息，并且当相邻系数宽度为8位时，一列能够在512×512子阵列中包含10个自旋。这是因为在计算局部搜索项L(i)的过程中，需要读取相邻自旋的自旋位和变化位来计算，因此需要额外的单元来存储这些值。
所述保留行单元用于保存在计算过程中需要再次使用的中间结果。
所述计算行单元包含9行，是批量按位加法的计算行。数据在计算行单元中的排列顺序由内存控制器控制。
所述随机行单元占用一行，用于存储生成的随机数。
所述移动行单元也占据一行，用于临时存储左自旋值和右自旋值。
所述控制组单元和按位分组单元是Ambit提出的结构，是Xor、AND、OR批量按位运算的基本结构。
在具体应用实例中，所述控制组单元(C组)包括C0和C1 (C组)分别存储0和1，用于控制两个选定行是否执行AND或OR运算。
在具体应用实例中，所述按位分组单元(B组)由执行批量按位XOR、AND和OR运算所需的指定行组成。
本发明可以用来解决组合优化问题，而解决组合优化问题的第一步是将问题映射到伊辛模型。在映射问题时，本发明的DAS将自旋节点存储在与它们在问题中的原始相对位置相对应的存储单元中，使得左、右相邻自旋位于同一行存储单元上。进一步，自旋更新依赖于相邻自旋的自旋值，因此在伊辛架构计算系统中，互连自旋不能同时更新它们的状态。由于相邻自旋不能同时更新，本发明进一步提出对奇数列和偶数列进行分时更新。此设计与目前DRAM的缓冲区容量相匹配，也就是一个子阵列的自旋更新一次只更新半行。
参见图3，在本发明的系统（DAS）中可以通过以下步骤更新自旋节点的状态：
步骤S1：读取相邻自旋节点的自旋位和改变位；
基于它们计算局部搜索项L(i)；改变位标记自旋节点是否参与自旋更新计算，如果改变位为“1”，则需要重新计算该方向的局部搜索项；
步骤S2：如果随机数则另一个随机数/>加L(i)；否则，转到步骤S3；
步骤S3：自旋的新状态由结果的符号位决定；
在有限的步骤中，伊辛架构计算系统按照上述步骤不断迭代，最终读取最终自旋状态作为问题的解。
自旋节点之间的自旋传播，需要计算所有相邻自旋的用于自旋状态更新计算。为了计算/>需要在自旋更新计算之前读取相邻自旋值，然后将相邻自旋值/>乘以相应的相互作用系数/>并逐一相加，得到局部搜索项L(i)。
参见图4，自旋节点包含45位，可分为三个部分:
1)自旋状态。
的值“0”表示自旋状态为“+1”，而/>的值“1”表示自旋状态为“-1”。
2)相邻相互作用系数。
，/>,/>和/>是4个相邻自旋在不同方向的相互作用系数。 它由问题本身决定，在计算过程中不会改变。 每个相互作用系数在DAS中占8位。
3)局部搜索项。
在初始状态下，每个旋转节点计算各自的局部搜索项，并将其存储在局部搜索单元中。交互系数以换位的方式存储，使其不同位共享同一位线，便于计算。根据公式，五个8位带符号二进制数的和的最大值为11位，因此它包含11位。
自旋保留行包含图中所示的11行，并用于临时存储相邻自旋的自旋状态和改变位/>，以及/>。
作为优选实施例，本实例中本发明的子阵列仅存储少量自旋，系统中的自旋存储在不同的子阵列中，因此需要在不同的子阵列之间传递自旋值。那么，当读取它们的向上自旋时，子阵列第一行中的自旋需要读取上面子阵列的最后一行。同样，子阵列最后一行中的自旋需要链接相邻的子阵列，以读取它们的向下自旋。
本发明采用了低成本的子阵列间链接(LISA)，用来提供DRAM中快速子阵列间数据移动的能力。其中，本发明进一步采用隔离晶体管，所述隔离晶体管是连接上方和下方两个相邻子阵列的缓冲器的晶体管。 当读取不同子阵列上相邻自旋的值时，将执行以下操作:
1) AP操作。
将所需值读入其子阵列缓冲器。
2) 打开隔离晶体管。
3) RBM命令。
将数据从“源”缓冲行(半行数据)移动到同一存储体中的“目标”缓冲行。
4) 然后将相应的值从缓冲区读取到保留单元。
对于上自旋和下自旋都存储在同一个子阵列中的旋转，只需使用AAP（Activate-Activate -precharge）操作读出相应的值。
进一步，为了读取左右自旋值，有必要在两条相邻的位线之间建立一条路径来传输自旋状态。 本发明在子阵列中设计了一个移动行来读取和临时存储图中所示的相邻位线的信息，参见图5。 其中，SHF晶体管将源极单元的存储单元连接到目标单元的位线，SHF-L控制向左的移动，SHF-R控制向右的移动。预充电之后，位线将稳定在VDD/2，当接收到SHF命令时，SHF晶体管将导通，然后源极单元的值将被传送到目标位线。目标位线将根据值上升或下降，直到达到VDD或0，然后目标单元字线将被打开，位线的值将被写入目标SHF单元。
本发明传递左右自旋状态的过程分为以下步骤:
1)执行AAP操作，将半行自旋值读入SHF行。
如果读取左自旋值，则打开SHF-R晶体管，并将左自旋值连接到右单元的位线。同样，读取正确的自旋需要打开SHF-L晶体管。
2)在位线电压达到稳定状态后，接通字线并将位线的值写入SHF单元。
3)然后使用AAP运算将自旋值存储在保留单元中。
本发明进行自旋能量计算，其中的可能值是/>或/>。相互作用系数以补码形式存储，因此可以转换为以下公式:
是将1位/>扩展到n位的表示，n是交互作用系数/>的位宽。因此，自旋更新的计算主要涉及变换后的异或和加法计算。
在计算局部搜索项之前，相邻自旋的自旋状态和变化位被读取并存储在相关的计算保留单元中，这些单元与当前自旋节点共享同一位线。根据公式，计算初始局部搜索项的步骤是:
1)逐位计算。
2)将计算结果存储到如图所示的预留单元Xor中。
3)被写入计算行中的进位单元，作为最低位相加的/>。
4) 计算。
5) 将(4)的结果写入自旋行中的局部搜索项。
经过以上五个步骤，得到，然后通过重复上述步骤，将其添加到另一个方向的/>中，直到得到初始的局部搜索项。
其中，的值是通过在DRAM中按位异或来计算的，而/>的加法运算是通过在DRAM中相加来计算的。
在本发明中，通过控制B组和C组来计算XOR。一位异或运算仅消耗5次AAP运算和2次AP运算。ADD是通过内存中的按位大容量加法实现的。相互作用系数需要与相应的自旋值/>进行异或运算。
图6显示了一位XOR的命令序列，其中B和C代表B组和C组操作， n表示第n位。
参见图7，显示了一个使用动态随机存取存储器中的批量按位相加来计算局部搜索项的最低位的示例。在计算局部搜索项之前，的结果存储在适当的保留单元格中。 图中以灰色标记的行首先被激活用于复制或多行激活操作，然后读出放大器被使能。而以黑色标记的行被激活以执行相应的操作。
使用动态随机存取存储器中的按位大容量加法进行最低位的局部搜索项计算。(a)初始状态；(b)将复制到/>；(C)将/>复制到label A；(d)将/>复制到label B；(f)计算并存储总计结果至/>。
在具体应用实例中，第0位(LS0)的局部搜索项的分步计算，如图8所示：
1)将复制到计算行的进位位置/>以参与第0位的计算。
2)将局部搜索项最低位的制到计算行的前两行(标签A)。
3)同样，将的结果/>的第0位复制到计算行(标签B)的相加行。
4)和/>是同时激活相应行的A、B和$C_{in}$获得的。
5)通过同时激活五行红色标记来计算和结果，然后在启用读出放大器后存储局部搜索项的第0位(/>)。
局部搜索项的下一位添加将执行相同的操作，使用先前计算的作为下一位加法的进位/>。
更新自旋状态的计算包括两个步骤:局部搜索和概率翻转。概率翻转在局部搜索后进行，以避免系统状态陷入局部最优。概率翻转以一定的概率接受局部搜索的状态更新，这可能会导致局部能量增加。概率翻转后自旋的下一个状态不一定会降低局部能量，从而使系统能够逃离局部最小能量。
在伊辛体系结构计算系统中，本发明是采用双随机源方法作为概率翻转方法。在得到局部搜索项之后，加入一个概率翻转项 R (i)，并根据求和结果确定下一个自旋态。为了节省硬件开销，同一bank的所有子阵共享相同的列随机脉冲，bank之间相同行的所有子阵列共享相同的随机脉冲，如图9所示。行列随机脉冲发生器是基于线性反馈移位寄存器的实现方法。
每个subarray中的随机行暂存随机脉冲的值并使之参与自旋状态更新计算。为了得到下一个自旋态，需要计算 L (i)+ R (i)。L (i) + R (i)是通过在 DRAM 的位线上逐位加法来实现的。R (i)由随机源产生，其中包括行随机脉冲发生器 RH 和列随机脉冲发生器 RC。R (i)包含8位，上4位由行随机脉冲 RC 确定，下4位由列随机脉冲 RH 确定。在执行n 位位加法后(n 是相互作用系数的位宽)，得到 L (i) + R (i)的和。求和结果的最高位是符号位，它作为自旋的更新值并存储到自旋值单元中。
以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (10)

1. 一种基于DRAM的用于求解组合优化问题的退火系统，其特征在于，包括：IO逻辑单元、移位逻辑电路、随机逻辑电路及存储单元；所述存储单元的子阵列包括自旋行单元、保留行单元、计算行单元、控制组单元、随机行单元、移动行单元及按位分组单元；所述自旋行单元用来存储关于自旋节点的信息；所述保留行单元用于保存在计算过程中需要再次使用的中间结果； 所述计算行单元是批量按位加法的计算行；所述随机行单元占用一行，用于存储生成的随机数；所述移动行单元也占据一行，用于临时存储左自旋值和右自旋值；所述控制组单元和按位分组单元是批量按位运算的基本结构。
2.根据权利要求1所述的基于DRAM的用于求解组合优化问题的退火系统，其特征在于，所述控制组单元包括C0和C1分别存储0和1，用于控制两个选定行是否执行AND或OR运算。
3.根据权利要求1所述的基于DRAM的用于求解组合优化问题的退火系统，其特征在于，所述按位分组单元由执行批量按位XOR、AND和OR运算所需的指定行组成。
4.根据权利要求1所述的基于DRAM的用于求解组合优化问题的退火系统，其特征在于，所述自旋行单元中当相邻系数宽度为8位时，一列在512×512子阵列中包含10个自旋。
5.根据权利要求1所述的基于DRAM的用于求解组合优化问题的退火系统，其特征在于，所述计算行单元包含9行，数据在计算行单元中的排列顺序由内存控制器控制。
6.根据权利要求1-5中任意一项所述的基于DRAM的用于求解组合优化问题的退火系统，其特征在于，将自旋节点存储在与它们在问题中的原始相对位置相对应的存储单元中，使得左、右相邻自旋位于同一行存储单元上。
7.根据权利要求6所述的基于DRAM的用于求解组合优化问题的退火系统，其特征在于，对奇数列和偶数列进行分时更新，一个子阵列的自旋更新一次只更新半行。
8.根据权利要求1-5中任意一项所述的基于DRAM的用于求解组合优化问题的退火系统，其特征在于，还包括子阵列间链接，用来提供DRAM中快速子阵列间数据移动的能力。
9.根据权利要求1-5中任意一项所述的基于DRAM的用于求解组合优化问题的退火系统，其特征在于，还包括隔离晶体管，所述隔离晶体管是连接上方和下方两个相邻子阵列的缓冲器的晶体管。
10.根据权利要求9所述的基于DRAM的用于求解组合优化问题的退火系统，其特征在于，所述子阵列中包括一个移动行来读取和临时存储相邻位线的信息，隔离晶体管将源极单元的存储单元连接到目标单元的位线，SHF-L控制向左的移动，SHF-R控制向右的移动；预充电之后，位线将稳定在VDD/2，当接收到SHF命令时，SHF晶体管将导通，然后源极单元的值将被传送到目标位线；目标位线将根据值上升或下降，直到达到VDD或0，然后目标单元字线将被打开，位线的值将被写入目标SHF单元。
CN202311272979.3A 2023-09-28 2023-09-28 一种基于dram的用于求解组合优化问题的退火系统 Pending CN117290635A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311272979.3A CN117290635A (zh) 2023-09-28 2023-09-28 一种基于dram的用于求解组合优化问题的退火系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311272979.3A CN117290635A (zh) 2023-09-28 2023-09-28 一种基于dram的用于求解组合优化问题的退火系统

Publications (1)

Publication Number Publication Date
CN117290635A true CN117290635A (zh) 2023-12-26

Family

ID=89238625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311272979.3A Pending CN117290635A (zh) 2023-09-28 2023-09-28 一种基于dram的用于求解组合优化问题的退火系统

Country Status (1)

Country Link
CN (1) CN117290635A (zh)

Similar Documents

Publication Publication Date Title
US11568223B2 (en) Neural network circuit
US11151439B2 (en) Computing in-memory system and method based on skyrmion racetrack memory
US10839044B2 (en) Information processing apparatus that controls a semiconductor device that calculates an interaction model as an accelerator
CN109979503B (zh) 一种在内存中实现汉明距离计算的静态随机存储器电路结构
US11669302B2 (en) In-memory bit-serial addition system
US11966714B2 (en) Ternary in-memory accelerator
US6538952B2 (en) Random access memory with divided memory banks and data read/write architecture therefor
CN114341981B (zh) 具有人工智能模式的存储器
US20220269483A1 (en) Compute in memory accumulator
CN115148234A (zh) 存储器中计算(cim)存储阵列
CN114341983A (zh) 用于人工智能操作的激活函数
CN112447249A (zh) 人工智能操作的调试操作
CN117234720A (zh) 动态可配置的存算融合数据缓存结构、处理器及电子设备
CN117290635A (zh) 一种基于dram的用于求解组合优化问题的退火系统
US20230267979A1 (en) Memory device and operating method for computing-in-memory
CN114723031B (zh) 一种计算装置
Zhang et al. Xbm: A crossbar column-wise binary mask learning method for efficient multiple task adaption
CN115238876A (zh) 一种基于异构存储的存内神经网络计算的装置及方法
KR102216625B1 (ko) 전치 읽기를 지원하는 sram 셀 및 그를 이용한 sram
KR102154834B1 (ko) 저전력 및 고속 연산을 위한 ｄｒａｍ용 비트와이즈 컨볼루션 회로
Koo et al. Area-efficient transposable crossbar synapse memory using 6T SRAM bit cell for fast online learning of neuromorphic processors
CN111883192B (zh) 基于9t sram单元在内存实现汉明距离计算的电路及9t sram单元
CN116151171B (zh) 一种基于并行回火的全连接伊辛模型退火处理电路
US12032959B2 (en) Non-volatile memory die with latch-based multiply-accumulate components
US11935586B2 (en) Memory device and method for computing-in-memory (CIM)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination