CN117290265B - 一种自适应调节同异步接口装置、方法和芯片 - Google Patents

一种自适应调节同异步接口装置、方法和芯片 Download PDF

Info

Publication number
CN117290265B
CN117290265B CN202311575785.0A CN202311575785A CN117290265B CN 117290265 B CN117290265 B CN 117290265B CN 202311575785 A CN202311575785 A CN 202311575785A CN 117290265 B CN117290265 B CN 117290265B
Authority
CN
China
Prior art keywords
frequency
chip
signal
synchronous
time width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311575785.0A
Other languages
English (en)
Other versions
CN117290265A (zh
Inventor
朱敏
闫东亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Muchuang Integrated Circuit Design Co ltd
Original Assignee
Wuxi Muchuang Integrated Circuit Design Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Muchuang Integrated Circuit Design Co ltd filed Critical Wuxi Muchuang Integrated Circuit Design Co ltd
Priority to CN202311575785.0A priority Critical patent/CN117290265B/zh
Publication of CN117290265A publication Critical patent/CN117290265A/zh
Application granted granted Critical
Publication of CN117290265B publication Critical patent/CN117290265B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种自适应调节同异步接口装置、方法和芯片。所述装置设置在芯片内，包括：频率计算单元用于在以芯片的基准时钟为基准的预设的计时时间宽度内，采用频率测量法对被测信号进行周期性计数得到计数结果，并根据所述计数结果和所述计时时间宽度计算所述被测信号的频率；所述被测信号包括输入芯片的时钟信号和控制信号；模式控制单元用于接收所述频率计算单元输出的所述被测信号的频率，并根据所述被测信号的频率自适应选择将芯片配置为同步传输模式或者异步传输模式。本发明根据芯片接口信号的频率变化实现同步和异步的自适应调节。

Description

一种自适应调节同异步接口装置、方法和芯片
技术领域
本发明涉及数字电路技术领域，尤其涉及一种自适应调节同异步接口装置、方法和芯片。
背景技术
同步接口电路存在功耗高，对时钟精度要求高等缺点，以及实现简单、数据准确等优点。异步电路存在功耗低、速度快和易于移植等优点。现有的同步、异步接口选择方案包括以下两种。
方案一，采用同步接口和异步接口分开配置的方式，但这种方式由于同步接口模块和异步接口模块独立设置，且为了实现对同步接口和异步接口进行选择配置，因此不仅会增加芯片的面积，还会增加设计流程时间，并且在使用中需要用户进行复杂的配置。
方案二，如图1所示，在同一块芯片CHIP内设计同步接口模块和异步接口模块，芯片引脚采用两组接口与外设连接或者使用复用引脚设计，然后通过CPU来配置选择对应模块。这样的方案是由用户来决定使能同步接口传输或者异步接口传输，在硬件上只能通过CPU进行配置，或者固定使用同步的接口，或者固定使用异步的接口。另外通过CPU进行配置，还需要编写另外的程序，需要占用CPU时间来完成同步或者异步配置。
发明内容
为解决现有方案中同步、异步模块独立配置的技术问题，本发明提出了一种自适应调节同异步接口装置、方法和芯片。
第一方面，本发明实施例提供一种自适应调节同异步接口装置，集成在SOC芯片内部，所述装置包括：
频率计算单元，用于在以芯片的基准时钟为基准的预设的计时时间宽度内，采用频率测量法对被测信号进行周期性计数，并根据计数结果和所述计时时间宽度计算所述被测信号的频率；所述被测信号包括输入芯片的时钟信号和控制信号；
模式控制单元，用于接收所述频率计算单元输出的所述被测信号的频率，并根据所述被测信号的频率自适应选择配置同步传输模式或者异步传输模式；
所述频率计算单元包括：
定时配置寄存器，用于配置计时时间宽度；
定时计数器，用于按照所述计时时间宽度对芯片的基准时钟进行计数，在对基准时钟的计数操作结束时产生控制中断；
脉冲计数器，用于对被测信号的脉冲进行计数，当接收到所述定时计数器产生的控制中断时，输出计数结果；
脉冲寄存器，用于缓存所述脉冲计数器输出的所述计数结果；
频率计算电路，用于从所述脉冲寄存器处读取所述计数结果，根据所述计数结果和所述计时时间宽度计算得到被测信号的频率，并将计算得到的被测信号的频率输出给所述模式控制单元。
在一些实现方式中，所述频率测量法包括：在以芯片的基准时钟为基准的预设的计时时间宽度内，对被测信号的脉冲进行计数，得到所述计数结果。
在一些实现方式中，所述模式控制单元用于在所述被测信号的频率大于或者等于预设的频率阈值的情况下将芯片配置为同步传输模式；在所述被测信号的频率小于预设的频率阈值的情况下将芯片配置为异步传输模式。
在一些实现方式中，所述预设的频率阈值为10MHz。
在一些实现方式中，所述被测信号的频率采用的计算式如下：
；
式中，fx为被测信号的频率，N为计数结果的值，TS为预设的计时时间宽度。
第二方面，本发明实施例提供一种自适应调节同异步接口方法，包括：
在以芯片的基准时钟为参考的预设的计时时间宽度内，采用频率测量法对被测信号进行周期性计数得到计数结果，所述被测信号包括输入芯片的时钟信号和控制信号；
根据所述计数结果和所述计时时间宽度计算所述被测信号的频率；
根据所述被测信号的频率自适应选择将芯片配置为同步传输模式或者异步传输模式；
所述在以基准时钟为参考的预设的计时时间宽度内，采用频率测量法对被测信号进行周期性计数得到计数结果，包括：
对定时配置寄存器配置计时时间宽度；
定时计数器按照定时配置寄存器内配置的计时时间宽度对芯片的基准时钟进行计数，同时脉冲计数器对被测信号的脉冲进行计数；
定时计数器在对基准时钟的计数操作结束时产生控制中断；
脉冲计数器在接收到所述定时计数器产生的控制中断时，输出计数结果给脉冲寄存器进行缓存。
第三方面，本发明实施例提供一种芯片，包括第一方面所述的自适应调节同异步接口装置。
本发明的一个或多个实施例至少带来如下有益效果：
本发明通过自适应电路的设计，根据芯片接口信号的频率变化实现同步和异步的自适应调节，相比手工配置，具有更高的精度和快速的反应时间，减少了手工配置复杂度；并且相比通过CPU配置，传统需要通过编写另外的程序，占用CPU的时间来完成同步或异步配置。这里电路本身自带自适应配置，不需要占用CPU资源。本发明使用一套电路模块，即可完成同步或者异步的配置，节省了硬件成本，减少了设计流程时间和芯片面积。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定。
图1为现有的CPU、芯片和接口示意图；
图2为本申请实施例提供的频率计算单元示意图；
图3为本申请实施例提供的一种自适应调节同异步接口方法流程图；
图4为本申请实施例提供的一种芯片示意图；
图5为本申请实施例提供的芯片的对外接口示意图；
图6为本申请实施例提供的同步模式下读写时序示意图；
图7为本申请实施例提供的异步模式下读写时序示意图；
图8为本申请实施例提供的一种典型应用电路结构图。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本实施例提供一种自适应调节同异步接口装置。所述装置集成在SOC（System onChip，系统级芯片）芯片内部，例如微控制单元(Microcontroller Unit，MCU)等SOC芯片。本装置也可兼容多种外设，例如SRAM（Static Random-Access Memory，静态随机存取存储器）、FLASH（flash memory，闪存存储器）等。具体地，所述装置包括频率计算单元和模式控制单元。
所述频率计算单元用于在以芯片的基准时钟为基准的预设的计时时间宽度内，采用频率测量法对被测信号进行周期性计数得到计数结果，并根据所述计数结果和所述计时时间宽度计算所述被测信号的频率。所述被测信号包括输入芯片的时钟信号和控制信号。
在本实施例中，所述被测信号的频率采用以下计算式进行计算：
；
式中，fx为被测信号的频率，N为计数结果的值，TS为预设的计时时间宽度。
所述模式控制单元用于根据所述被测信号的频率自适应选择将芯片配置为同步传输模式或者异步传输模式。
可选的，所述频率测量法包括：在以芯片的基准时钟为基准的预设的计时时间宽度内，对被测信号的脉冲进行计数，得到所述计数结果。具体地，在以芯片的基准时钟为基准的预设的计时时间宽度内，对被测信号的上升沿或者下降沿进行计数，得到所述计数结果。
可选的，所述模式控制单元用于在所述被测信号的频率大于或者等于预设的频率阈值的情况下将芯片配置为同步传输模式；在所述被测信号的频率小于预设的频率阈值的情况下将芯片配置为异步传输模式。优选地，所述频率阈值为10MHz。即高于10MHz频率的被测信号被识别为时钟信号，在数据传输过程中被配置为同步传输模式，此时数据发送端和数据接收端将以外部输入时钟作为基准。低于10MHz频率的被测信号被识别为控制信号，用于对异步传输进行控制，此时数据发送端和数据接收端将匹配异步时序要求。
可选的，所述频率计算单元至少包括两个计数器、一个计算电路和两个寄存器。具体地，如图2所示，所述频率计算单元包括：
定时配置寄存器，用于配置所述计时时间宽度。
定时计数器，用于按照所述计时时间宽度对基准时钟进行计数，在对基准时钟的计数操作结束时产生控制中断。
脉冲计数器，用于对被测信号的脉冲进行计数，当接收到所述定时计数器产生的控制中断时，输出所述计数结果。具体地，所述脉冲计数器对被测信号的上升沿或者下降沿进行计数。
脉冲寄存器，用于缓存所述脉冲计数器输出的所述计数结果。
频率计算电路，用于从所述脉冲寄存器处读取所述计数结果，根据所述计数结果和所述计时时间宽度计算得到被测信号的频率，并将计算得到的被测信号的频率输出给所述模式控制单元。
本装置通过计算输入芯片的时钟信号和控制信号的频率，然后根据计算得到的时钟信号和控制信号的频率，选择将芯片配置为同步传输模式或者异步传输模式，以此实现同步接口和异步接口的自适应调节功能。相比现有方案通过主机选择，以切换使用同步传输或者异步传输的方式而言，本方案在操作上，更加灵活、简便并且拥有更高自由度。并且本方案在硬件上根据芯片接口信号的频率变化实现同步和异步的自适应调节的目的，在精度上可以满足较高频率外部输入时钟时序的要求。
实施例二
本实施例提供一种自适应调节同异步接口方法，如图3所示，包括：
步骤S100，在以芯片的基准时钟为参考的预设的计时时间宽度内，采用频率测量法对被测信号进行周期性计数得到计数结果，所述被测信号包括输入芯片的时钟信号和控制信号。
优选地，所述频率测量法包括：在以芯片的基准时钟为基准的预设的计时时间宽度内，对被测信号的脉冲进行计数，得到所述计数结果。具体地，在以芯片的基准时钟为基准的预设的计时时间宽度内，对被测信号的上升沿或者下降沿进行计数，得到所述计数结果。
具体地，步骤S100包括以下步骤：
步骤S110，对定时配置寄存器配置计时时间宽度；
步骤S120，定时计数器按照定时配置寄存器内配置的计时时间宽度对芯片的基准时钟进行计数，同时脉冲计数器对被测信号的脉冲进行计数；
步骤S130，定时计数器在对基准时钟的计数操作结束时产生控制中断；
步骤S140，脉冲计数器在接收到所述定时计数器产生的控制中断时，输出计数结果给脉冲寄存器进行缓存。
步骤S200，根据所述计数结果和所述计时时间宽度，计算所述被测信号的频率。具体地，频率计算电路从所述脉冲寄存器处读取所述计数结果，根据所述计数结果和所述计数时间宽度计算得到所述被测信号的频率。所述被测信号的频率采用的计算式如下：
；
式中，fx为被测信号的频率，N为计数结果的值，TS为预设的计时时间宽度。
步骤S300，根据所述被测信号的频率自适应选择将芯片配置为同步传输模式或者异步传输模式。
优选地，所述根据所述被测信号的频率自适应选择将芯片配置为同步传输模式或者异步传输模式，包括：若所述被测信号的频率大于或者等于预设的频率阈值，则将芯片配置为同步传输模式；若所述被测信号的频率小于预设的频率阈值，则将芯片配置为异步传输模式。优选地，所述频率阈值为10MHz。即高于10MHz频率的被测信号被识别为时钟信号，在数据传输过程中被配置为同步传输模式，此时数据发送端和数据接收端将以外部输入时钟作为基准。低于10MHz频率的被测信号被识别为控制信号，用于对异步传输进行控制，此时数据发送端和数据接收端将匹配异步时序要求。
本方法通过计算输入芯片的时钟信号和控制信号的频率，然后根据计算得到的时钟信号和控制信号的频率，选择配置同步传输模式或者异步传输模式，以此实现同步接口和异步接口的自适应调节功能。相比现有方案通过主机选择，以切换使用同步传输或者异步传输的方式而言，本方案在操作上，更加灵活、简便并且拥有更高自由度。并且本方法根据芯片接口信号的频率变化实现同步和异步的自适应调节的目的，在精度上可以满足较高频率外部输入时钟时序的要求。
实施例三
本实施例提供一种芯片，所述芯片包括如实施例一所述的装置。如图4所示，所述芯片具体包括片内总线、总线读写寄存器配置单元、数据存储单元、传输控制单元、接口管理单元、频率计算单元和模式控制单元。
所述总线读写寄存器配置单元通过AMBA总线与所述片内总线连接，所述总线读写寄存器配置单元用于对模式控制单元进行配置。
所述数据存储单元通过数据通路与所述总线读写寄存器配置单元和所述传输控制单元进行数据传输。本实施例中，所述数据存储单元采用FIFO(First Input FirstOutput，先入先出)存储器。
所述传输控制单元用于对所述接口管理单元进行接口控制和数据控制。
所述接口管理单元，如图5所示，包括控制总线、地址总线和数据总线。各总线具体介绍如下：
控制总线：CPU在对外部器件进行控制时通过控制总线进行。所述控制总线是一些不同控制线的集合。本实施例中，所述控制总线包括复用片选控制信号CS和时钟信号CLK的接口。具体工作场景为：当芯片以外部时钟输入的工作模式时，引脚作为外部时钟源输入；当芯片工作在同步master模式时，引脚将从芯片输出时钟；当芯片工作在异步模式时，引脚将作为片选控制信号CS输入，用于控制使能外设或者作为从机被控制使能。所述控制总线还包括读控制信号RD和写控制信号WR的接口，这些信号用于控制或者接收外设指令。为适应其他场景需求，也可以增加控制引脚，例如增加控制引脚P0,...,Pn，Pn表示增加的第n+1条控制引脚，以接收用户定制控制信号。
地址总线：CPU通过地址总线来指定存储单元。所述地址总线由8位地址信号A0,...A7组成，即地址总线的宽度为8，其寻址范围为256个存储单元。
数据总线：CPU与内存或者其他器件之间的数据传输是通过数据总线进行的。数据总线的宽度决定了CPU与外设的数据传输速度。本实施例中，所述数据总线包括32根数据总线D0,...D31，即一次可以传输32位（4字节）的二进制数。
所述频率计算单元用于在以芯片的基准时钟为基准的预设的计时时间宽度内，采用频率测量法对被测信号进行周期性计数，并根据计数结果和所述计时时间宽度计算所述被测信号的频率，并将计算得到的被测信号的频率输出给所述模式控制单元。所述被测信号包括输入芯片的时钟信号或者控制信号。
可选的，所述频率测量法包括：在以基准时钟为参考的预设的计时时间宽度内，对被测信号的上升沿或者下降沿进行计数，得到计数结果。
在本实施例中，所述根据计数结果和所述计时时间宽度计算所述被测信号的频率采用以下计算式：
；
式中，fx为被测信号的频率，N为计数结果的值，TS为预设的计时时间宽度。
所述模式控制单元用于根据所述频率计算单元输出的所述被测信号的频率选择将芯片配置为同步传输模式或者异步传输模式。
可选的，所述模式控制单元用于若所述被测信号的频率大于或等于预设的频率阈值，则配置为同步传输模式；若所述被测信号的频率小于预设的频率阈值，则配置为异步传输模式。优选地，所述频率阈值为10MHz。即高于10MHz频率的被测信号被识别为时钟信号，在数据传输过程中被配置为同步传输模式，此时数据发送端和数据接收端将以外部输入时钟作为基准。低于10MHz频率的被测信号被识别为控制信号，用于对异步传输进行控制，此时数据发送端和数据接收端将匹配异步时序要求。
本实施例中，同步模式下的读、写时序如图6所示，其中时钟频率需要大于10MHz。异步模式下的读、写时序如图7所示。关于信号脉冲宽度：片选控制信号CS的脉冲宽度tcs应大于10ns；读控制信号RD的脉冲宽度trd和写控制信号WD的脉冲宽度twr应大于50ns；即片选控制信号CS的脉冲宽度小于100ns时会被识别为同步时钟，用于同步模式传输。
可选的，所述频率计算单元至少包括两个计数器、一个计算电路和两个寄存器。具体地，如图2所示，所述频率计算单元包括：
定时配置寄存器，用于配置所述计时时间宽度。
定时计数器，用于按照所述计时时间宽度对基准时钟进行计数，在对基准时钟的计数操作结束时产生控制中断。
脉冲计数器，用于对被测信号的脉冲进行计数，具体为对被测信号的上升沿或者下降沿进行计数；当接收到所述定时计数器产生的控制中断时，输出所述计数结果。
脉冲寄存器，用于缓存所述脉冲计数器输出的计数结果。
频率计算电路，用于从所述脉冲寄存器处读取所述计数结果，根据所述计数结果和所述计时时间宽度计算得到被测信号的频率，并将计算得到的被测信号的频率输出给所述模式控制单元。
本芯片通过计算输入芯片的时钟信号和控制信号的频率，然后根据计算得到的时钟信号和控制信号的频率，选择将芯片配置为同步传输模式或者异步传输模式，以此实现同步接口和异步接口的自适应调节功能。相比现有方案通过主机选择，以切换使用同步传输或者异步传输的方式而言，本方案在操作上，更加灵活、简便并且拥有更高自由度。并且本方案在硬件上根据芯片接口信号的频率变化实现同步和异步的自适应调节的目的，在精度上可以满足较高频率外部输入时钟时序的要求。
进一步，本方案还可以应用于设备之间的传输通信，自适应切换同、异步传输模式，可以搭配多种外设来使用。
具体实例如图8所示的典型应用电路结构图，多个如MCU、FLASH、SRAM等外设共用一个总线，通过芯片选择信号决定与哪个外设进行通信，此方案在一定时钟范围内满足多外设扩展需求，并且有比较灵活的拓扑结构设计。
在本发明实施例所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置和方法实施例仅仅是示意性的。
需要说明的是，在本文中，本申请的说明书和权利要求书及上述附图中的术语“术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (7)

1.一种自适应调节同异步接口装置，其特征在于，集成在SOC芯片内部，所述装置包括：
频率计算单元，用于在以芯片的基准时钟为基准的预设的计时时间宽度内，采用频率测量法对被测信号进行周期性计数得到计数结果，并根据所述计数结果和所述计时时间宽度计算所述被测信号的频率；所述被测信号包括输入芯片的时钟信号和控制信号；
模式控制单元，用于接收所述频率计算单元输出的所述被测信号的频率，并根据所述被测信号的频率自适应选择将芯片配置为同步传输模式或者异步传输模式；
所述频率计算单元包括：
定时配置寄存器，用于配置计时时间宽度；
定时计数器，用于按照所述计时时间宽度对芯片的基准时钟进行计数，在对基准时钟的计数操作结束时产生控制中断；
脉冲计数器，用于对被测信号的脉冲进行计数，当接收到所述定时计数器产生的控制中断时，输出计数结果；
脉冲寄存器，用于缓存所述脉冲计数器输出的所述计数结果；
频率计算电路，用于从所述脉冲寄存器处读取所述计数结果，根据所述计数结果和所述计时时间宽度计算得到被测信号的频率，并将计算得到的被测信号的频率输出给所述模式控制单元；
所述模式控制单元用于在所述被测信号的频率大于或者等于预设的频率阈值的情况下将芯片配置为同步传输模式；在所述被测信号的频率小于预设的频率阈值的情况下将芯片配置为异步传输模式。
2.根据权利要求1所述的自适应调节同异步接口装置，其特征在于，所述频率测量法包括：在以芯片的基准时钟为基准的预设的计时时间宽度内，对被测信号的脉冲进行计数，得到所述计数结果。
3.根据权利要求1所述的自适应调节同异步接口装置，其特征在于，所述预设的频率阈值为10MHz。
4.根据权利要求1至3任一项所述的自适应调节同异步接口装置，其特征在于，所述被测信号的频率采用的计算式如下：
；
式中，fx为被测信号的频率，N为计数结果的值，TS为预设的计时时间宽度。
5.一种自适应调节同异步接口方法，其特征在于，包括：
在以基准时钟为参考的预设的计时时间宽度内，采用频率测量法对被测信号进行周期性计数得到计数结果，所述被测信号包括输入芯片的时钟信号和控制信号；
根据所述计数结果和所述计时时间宽度，确定所述被测信号的频率；
根据所述被测信号的频率自适应选择同步传输模式或者异步传输模式；
所述在以基准时钟为参考的预设的计时时间宽度内，采用频率测量法对被测信号进行周期性计数得到计数结果，包括：
对定时配置寄存器配置计时时间宽度；
定时计数器按照定时配置寄存器内配置的计时时间宽度对芯片的基准时钟进行计数，同时脉冲计数器对被测信号的脉冲进行计数；
定时计数器在对基准时钟的计数操作结束时产生控制中断；
脉冲计数器在接收到所述定时计数器产生的控制中断时，输出计数结果给脉冲寄存器进行缓存；
所述根据所述被测信号的频率自适应选择同步传输模式或者异步传输模式，包括：
若所述被测信号的频率大于或者等于预设的频率阈值，则将芯片配置为同步传输模式；
若所述被测信号的频率小于预设的频率阈值，则将芯片配置为异步传输模式。
6.根据权利要求5所述的自适应调节同异步接口方法，其特征在于，所述频率测量法包括：在以芯片的基准时钟为基准的预设的计时时间宽度内，对被测信号的上升沿或者下降沿进行计数，得到计数结果。
7.一种芯片，其特征在于，包括权利要求1至4任一项所述的自适应调节同异步接口装置。
CN202311575785.0A 2023-11-24 2023-11-24 一种自适应调节同异步接口装置、方法和芯片 Active CN117290265B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311575785.0A CN117290265B (zh) 2023-11-24 2023-11-24 一种自适应调节同异步接口装置、方法和芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311575785.0A CN117290265B (zh) 2023-11-24 2023-11-24 一种自适应调节同异步接口装置、方法和芯片

Publications (2)

Publication Number Publication Date
CN117290265A CN117290265A (zh) 2023-12-26
CN117290265B true CN117290265B (zh) 2024-02-02

Family

ID=89239360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311575785.0A Active CN117290265B (zh) 2023-11-24 2023-11-24 一种自适应调节同异步接口装置、方法和芯片

Country Status (1)

Country Link
CN (1) CN117290265B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105629061A (zh) * 2016-03-22 2016-06-01 桂林电子科技大学 一种基于高稳定度宽基准脉冲的精密频率测量装置
CN109446132A (zh) * 2018-12-04 2019-03-08 青岛方寸微电子科技有限公司 一种接口总线装置及数据通信协议

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105629061A (zh) * 2016-03-22 2016-06-01 桂林电子科技大学 一种基于高稳定度宽基准脉冲的精密频率测量装置
CN109446132A (zh) * 2018-12-04 2019-03-08 青岛方寸微电子科技有限公司 一种接口总线装置及数据通信协议

Also Published As

Publication number Publication date
CN117290265A (zh) 2023-12-26

Similar Documents

Publication Publication Date Title
CN110471872B (zh) 一种基于zynq芯片实现m-lvds总线数据交互系统和方法
CN105117360B (zh) 基于fpga的接口信号重映射方法
KR100434833B1 (ko) 직렬/병렬 변환 회로, 데이터 전송 제어 장치 및 전자 기기
CN101770443B (zh) 一种内部集成电路总线时序调节方法、相应装置及系统
CN102981776A (zh) 双倍数据率虚拟静态随机存取存储器及其控制器、存取与操作方法、写入与读取方法
CN111930176B (zh) 多路lvds数据处理装置及方法
CN201878182U (zh) 一种基于fpga的总线型通信系统
CN101183347A (zh) 一种自适应速率匹配总线的桥接电路
CN110825344A (zh) 一种异步数据传输方法和结构
CN117290265B (zh) 一种自适应调节同异步接口装置、方法和芯片
EP1478994B1 (en) Transferring data between differently clocked busses
US6629230B2 (en) Host interface circuit
CN117407335A (zh) Qspi控制器、芯片及数据读取方法
US20110314197A1 (en) Data processing system
CN216352286U (zh) 一种i2c总线的检测装置
US11169947B2 (en) Data transmission system capable of transmitting a great amount of data
CN113806277B (zh) 基于srio协议的fpga与dsp的数据传输系统
CN209055942U (zh) 一种多功能复用接口电路
US20060075184A1 (en) Synchronous\asynchronous memory device with single port memory unit
CN202495946U (zh) 一种基于物联网管理控制的fpga的总线型通信系统
CN114003543B (zh) 一种高速串行总线时钟补偿方法及系统
CN117420342B (zh) 多通道采集方法、装置、系统、fpga及采样示波器
CN214375926U (zh) 一种基于异步fifo芯片的处理电路
Li et al. Research on Improvement of Configurable I2C controller IP Core
CN116028403B (zh) 基于异步电路的i2c总线电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant