CN117253953A - 一种倒装红光Mini-LED芯片及其制作方法 - Google Patents

一种倒装红光Mini-LED芯片及其制作方法 Download PDF

Info

Publication number
CN117253953A
CN117253953A CN202311523533.3A CN202311523533A CN117253953A CN 117253953 A CN117253953 A CN 117253953A CN 202311523533 A CN202311523533 A CN 202311523533A CN 117253953 A CN117253953 A CN 117253953A
Authority
CN
China
Prior art keywords
type
layer
electrode
inner electrode
mini
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311523533.3A
Other languages
English (en)
Other versions
CN117253953B (zh
Inventor
陈宝
郑万乐
戴文
王克来
李俊承
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanchang Kaijie Semiconductor Technology Co ltd
Original Assignee
Nanchang Kaijie Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanchang Kaijie Semiconductor Technology Co ltd filed Critical Nanchang Kaijie Semiconductor Technology Co ltd
Priority to CN202311523533.3A priority Critical patent/CN117253953B/zh
Publication of CN117253953A publication Critical patent/CN117253953A/zh
Application granted granted Critical
Publication of CN117253953B publication Critical patent/CN117253953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及LED芯片技术领域,具体涉及一种倒装红光Mini‑LED芯片及其制作方法。该芯片包括电极组、蓝宝石衬底,以及键合设置于所述蓝宝石衬底上表面的ITO透明导电层和外延结构;所述P型内电极嵌入式设置于所述ITO透明导电层上,且所述P型内电极与所述P型窗口层之间具有欧姆接触;所述外延结构具有贯通所述N型电极保护层上表面至所述P型内电极上表面的通孔;所述P型通孔接触电极贯穿设置于四周侧壁具有绝缘保护的通孔中,用于实现所述P型内电极和所述P型外电极的电连接。该结构能够解决现有技术采用台阶状结构导致的焊接接触不良、仰翘和侧翻问题,改善了LED屏幕的暗亮和发花等现象,提升了客户的使用体验。

Description

一种倒装红光Mini-LED芯片及其制作方法
技术领域
本发明涉及LED芯片技术领域,具体涉及一种倒装红光Mini-LED芯片及其制作方法。
背景技术
Mini LED是指尺寸在100μm量级的LED芯片。Mini LED兼具LED和OLED的多种优势,比如高亮度、高对比度、高色域、长寿命等,作为一种新型显示器技术,广泛应用于电脑显示、电视屏幕、手机屏幕等。Mini LED采用直接背光模式,作为普通液晶屏的升级版,实现了更精细、更密集的背光分区。倒装红光Mini LED是在传统的红光LED基础上,将芯片的发光区和电极区不设计在同一平面,由电极区面朝向灯杯底部进行贴装,倒装Mini LED具有较好的散热功能,且兼具低电压、高亮度和较高的饱和电流密度等优点。常规倒装红光MiniLED芯片均采用台阶式结构,此种设计对于小尺寸芯片而言,电极焊接面因P电极和N电极底部结构不同,使得电极焊接面的平整度难以得到保证,芯片两电极在焊接封装时易发生焊接接触不良、仰翘和侧翻,造成屏幕的暗亮和发花等现象。此外,Mini LED芯片的使用环境较为复杂,容易受到水汽或者杂质污染造成芯片漏电。
发明内容
本发明的第一目的是提供一种倒装红光Mini-LED芯片,可以得到无台阶结构的Mini-LED,芯片结构稳定,便于Mini-LED的封装,避免现有技术采用台阶状结构导致的焊接接触不良、仰翘和侧翻问题,改善了LED屏幕的暗亮和发花等现象,提升了客户的使用体验。
本发明的第二目的是提供倒装红光Mini-LED芯片的制作方法,能够得到上述无台阶结构的Mini-LED,且制作方法简单,不影响芯片整体制作流程。
为了解决上述问题,本发明提供的技术方案是:
本发明的第一方面是提供一种倒装红光Mini-LED芯片,包括电极组、蓝宝石衬底,以及键合设置于所述蓝宝石衬底上表面的ITO透明导电层和外延结构;
所述外延结构包括从下至上依次堆叠设置的P型窗口层、P型过渡层、P型限制层、MQW发光层、N型限制层、N型电流扩展层、N型电极保护层和N型欧姆接触层,所述ITO透明导电层紧邻所述P型窗口层设置;
所述电极组包括P型通孔接触电极、P型内电极、P型外电极、N型内电极和N型外电极;所述N型外电极和所述P型外电极分别设置于所述N型电极保护层的上方的左侧和右侧;
所述P型内电极嵌入式设置于所述ITO透明导电层远离蓝宝石衬底一侧的表面,所述P型内电极与所述P型窗口层之间具有欧姆接触;
所述外延结构具有贯通所述N型电极保护层上表面至所述P型内电极上表面的通孔;
所述P型通孔接触电极贯穿设置于四周侧壁具有绝缘保护的通孔中,用于实现所述P型内电极和所述P型外电极之间的电连接。
进一步地,所述通孔设置于所述P型外电极的正下方,所述通孔具有绝缘层的侧壁和没有绝缘层的底部覆盖设置有种子层,所述种子层内填充有导电金属芯。
进一步地,所述芯片还包括第一SiN钝化层和第二SiN钝化层;
所述第一SiN钝化层覆盖设置于所述通孔四周侧壁、外延结构除电极接触之外的裸露表面,以及ITO透明导电层侧壁;
所述第二SiN钝化层覆盖设置于所述第一SiN钝化层除电极接触之外的区域。
进一步地,所述ITO透明导电层的厚度为3000~4000埃。
进一步地,所述P型窗口层的材料为GaP,厚度为2~3μm;
所述P型窗口层紧邻所述ITO透明导电层的一侧具有粗化表面,粗化深度为0.4~0.6μm。
进一步地,所述P型内电极通过依次蒸镀Au、AuZn和Au得到,所述P型内电极厚度为0.4~0.5μm;
所述种子层通过依次蒸镀Ti和Au得到;
所述导电金属芯的材料为Au。
进一步地,所述N型内电极通过依次蒸镀Au、AuGe、Ni、Ti和Pt得到;
所述N型内电极的厚度为0.8~1.2μm。
本发明的第二方面是提供一种上述倒装红光Mini-LED芯片的制作方法,所述制作方法包括:
S1、在GaAs衬底上,利用MOCVD依次生长GaAs缓冲层、腐蚀截止层、N型欧姆接触层、N型电极保护层、N型电流扩展层、N型限制层、MQW发光层、P型限制层、P型过渡层和P型窗口层;
S2、通过负胶套刻技术制作P型内电极图形,通过电极束蒸镀技术蒸镀配合Lift-Off工艺剥离制备得到P型内电极;利用正胶套刻保护P型内电极,利用碘酸粗化溶液对裸露的P型窗口层进行表面粗化;
S3、采用有机清洗,并通过电子束蒸镀技术,在晶片表面蒸镀制备ITO透明导电层;在晶片表面,采用有机清洗方式,利用PECVD沉积SiO2得到第一键合层;
S4、取干净蓝宝石衬底,采用有机清洗方式,利用PECVD在其光滑面沉积SiO2得到第二键合层;
S5、利用CMP方式,将第一键合层和第二键合层进行研磨抛光,并通过活化液进行活化;
S6、将第一键合层与第二键合层对齐,压合在石墨治具中,完成两者的键合;对键合完的晶圆进行反应将GaAs衬底去除,完全露出腐蚀截止层后将腐蚀截止层去除,露出N型欧姆接触层;通过负胶套刻技术制作N型内电极图形,通过电子束蒸镀技术并配合负胶剥离,制作得到N型内电极;
S7、采用湿法溶液方式去除晶圆上表面除N型内电极外的裸露的N型欧姆接触层;通过光刻、ICP蚀刻制作通孔图形及切割道图形,沉积SiN得到第一SiN钝化层,通过ICP蚀刻掉通孔底部的SiN;
S8、采用负胶光刻掩膜技术制作出P型通孔接触电极图形,通过电子束蒸镀技术,蒸镀种子层金属材料得到种子层,利用化学镀的方式将通孔填平,最后通过lift-off工艺剥离,得到P型通孔接触电极;
S9、通过湿法清洗晶圆,使用PECVD沉积SiN得到第二SiN钝化层;
S10、采用正胶光刻掩膜技术制作出P/N接触孔图形,通过ICP蚀刻掉P/N接触孔中的SiN,使用电子束蒸镀方式并配合负胶剥离制备P型外电极和N型外电极;
S11、将蓝宝石衬底减薄,然后进行CMP抛光、激光隐切、劈裂和测试,完成Mini-LED芯片制作。
进一步地,S2中,P型内电极具体的制备方法为,利用负胶套刻技术在P型窗口层上制作P型内电极图形,通过电子束蒸镀技术,依次蒸镀Au、AuZn和Au制作P型内电极材料,厚度为0.4~0.5μm,通过Lift-Off工艺剥离,得到P型内电极。
进一步地,S3中,ITO透明导电层的制备方法为,在P型内电极一侧的表面蒸镀ITO材料制备ITO透明导电层,蒸镀温度为230℃,氧流量为13sccm,膜厚为3000~4000埃。
本发明与现有技术相比,具有的有益效果是:
1. 本申请提供的倒装红光Mini-LED芯片结构,通过直接在P型窗口层表面形成P型内电极,然后在其表面制备一层ITO透明导电层实现P型内电极的内嵌,并采用P型通孔接触电极实现其与P型外电极的电连接,该结构实现了P型电极侧电流的纵向扩展和横向扩展。本申请所得倒装红光Mini-LED芯片为无台阶结构,芯片结构稳定,有效解决了现有技术台阶状Mini-LED芯片中电极焊接面不易平整导致的焊接接触不良、仰翘、侧翻的问题。
2. 本申请提供的倒装红光Mini-LED芯片结构,通过在P型窗口层的表面制备P型内电极,并在P型内电极一侧的表面直接蒸镀ITO导电薄膜,扩大了P型内电极与导电层材料的接触面积,提高了电流的横向扩展能力,故在保证电流扩散能力的同时,P型窗口层可以做的更薄,有利于降低后续通孔和外延片切割道制作的难度。
3. 本申请提供的倒装红光Mini-LED采用第一SiN钝化层和第二SiN钝化层的双钝化层结构设计,该结构不但能够保证通孔中导电金属与外延层的隔离,还能有效阻隔环境中的湿气和杂质造成的Mini-LED芯片漏电问题,并起到减少芯片在使用过程中受到氧化和腐蚀等有害因素的侵蚀,降低了芯片的维护难度,提高芯片的使用寿命。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1为本申请实施例所示Mini-LED芯片的结构示意图;
图2为本申请实施例所示Mini-LED外延结构示意图;
图3为本申请实施例所示Mini-LED外延形成P型内电极的结构示意图;
图4为本申请实施例所示Mini-LED外延形成P型内电极另一视角结构示意图;
图5为本申请实施例所示Mini-LED外延形成第一键合层的结构示意图;
图6为本申请实施例所示Mini-LED外延形成N型内电极的结构示意图;
图7为本申请实施例所示Mini-LED外延形成N型内电极另一视角结构示意图;
图8为本申请实施例所示Mini-LED外延形成通孔和外延片切割道结构示意图;
图9为本申请实施例所示Mini-LED外延形成通孔和外延片切割道另一视角结构示意图;
图10为本申请实施例所示Mini-LED外延形成P型通孔接触电极的结构示意图;
图11为图10中A部位的局部放大图;
图中,1-GaAs衬底、2-GaAs缓冲层、3-腐蚀截止层、4-N型欧姆接触层、5-N型电极保护层、6-N型电流扩展层、7-N型限制层、8-MQW发光层、9-P型限制层、10-P型过渡层、11-P型窗口层、12-P型内电极、13-ITO透明导电层、14-第一键合层、15-蓝宝石衬底、16-第二键合层、17-N型内电极、18-第一SiN钝化层、19-种子层、20-导电金属芯、21-第二SiN钝化层、22-N型外电极、23-P型外电极、24-通孔、25-P型通孔接触电极、26-外延片切割道。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本申请及其应用或使用的任何限制。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。同时,应当明白,为了便于描述,附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
在本申请的描述中,需要理解的是,使用“第一”、“第二”等词语来限定零部件,仅仅是为了便于对相应零部件进行区别,如没有另行声明,上述词语并没有特殊含义,因此不能理解为对本申请保护范围的限制。
在本申请的描述中,需要理解的是,方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,在未作相反说明的情况下,这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作,因此不能理解为对本申请保护范围的限制;方位词“内、外”是指相对于各部件本身的轮廓的内外。
以下结合具体实施例对本申请进行进一步详细说明:
请结合图1,本发明的第一实施例是提供一种倒装红光Mini-LED芯片,包括电极组、蓝宝石衬底15(作为出光面),以及键合设置于所述蓝宝石衬底15上表面的ITO透明导电层13和外延结构;
所述外延结构包括从下至上依次堆叠设置的P型窗口层11、P型过渡层10、P型限制层9、MQW发光层8、N型限制层7、N型电流扩展层6、N型电极保护层5和N型欧姆接触层4,所述ITO透明导电层13紧邻所述P型窗口层11设置;
所述电极组包括P型通孔接触电极25、P型内电极12、P型外电极23、N型内电极17和N型外电极22;所述N型外电极22和所述P型外电极23分别设置于所述N型电极保护层5的上方的左侧和右侧;
所述P型内电极12嵌入式设置于所述ITO透明导电层13远离蓝宝石衬底15一侧的表面,且所述P型内电极12与所述P型窗口层11之间具有欧姆接触;
所述外延结构具有贯通所述N型电极保护层5上表面至所述P型内电极12上表面的通孔24;
所述P型通孔接触电极25贯穿设置于四周侧壁具有绝缘保护的通孔24中,用于实现所述P型内电极12和所述P型外电极23之间的电连接。
需要指出的是,本申请提供的是无台阶倒装红光Mini-LED芯片结构。改进后的芯片中,P电极由P型外电极23、贯穿外延结构通孔24的P型通孔接触电极25和嵌入在ITO透明导电层13中的P型内电极12组成,通过直接在P型窗口层11表面形成P型内电极,并在晶片表面制备一层ITO透明导电层13,芯片具有更好的横向电流扩展能力,故P型窗口层11的厚度可以做的更薄;此外,P型内电极12嵌入式设置ITO透明导电层13的上表面,保证了晶片的平整度且晶片厚度也更薄。如此设计方式,得到的倒装红光Mini-LED芯片无需切割成台阶状,芯片结构稳定,可有效提高电极焊接面的平整度,芯片在焊接封装时不易发生焊接接触不良、仰翘、侧翻的问题。
作为优选地实施例,所述通孔24设置于所述P型外电极23的正下方,通孔24内径设置为10~14μm之间,所述通孔24具有绝缘层的侧壁和没有绝缘层的底部覆盖设置有种子层19,所述种子层19内填充有导电金属芯20。直接在通孔24中蒸镀金属材料容易造成金属断层,填充不严实,本申请在导电金属蒸镀前先采用种子金属在通孔24的底部和侧壁制备一层种子层19,该结构能够起到吸引后续的导电金属沉积,从而起到减少导电金属沉积断层造成的断路和电连接接触不良的问题。
作为优选地实施例,所述芯片还包括第一SiN钝化层18和第二SiN钝化层21;所述第一SiN钝化层18覆盖设置于所述通孔24四周侧壁、外延结构除电极接触之外的裸露表面,以及ITO透明导电层13侧壁;所述第二SiN钝化层21覆盖设置于所述第一SiN钝化层18除电极接触之外的区域。通过在通孔24的侧壁覆盖第一SiN钝化层18,能够对P型通孔接触电极25起到绝缘隔离的作用,保证P型通孔接触电极25只与P型内电极12之间产生电连接;第一SiN钝化层18和第二SiN钝化层21能够共同起到有效防止芯片在使用过程中水汽和杂质污染造成的LED漏电,并减少芯片在使用过程中受到氧化和腐蚀等有害因素的侵蚀,降低芯片的维护难度、提高芯片的使用寿命。
作为优选地实施例,所述ITO透明导电层13的厚度为3000~4000埃。
作为优选地实施例,所述P型窗口层11的材料为GaP,本申请对P型窗口层11的厚度进行了改进,该改进后的P型窗口层11厚度为2~3μm;P型窗口层11与ITO透明导电层13配合,将P型内电极12夹在两者之间,P型内电极12与芯片导电层的接触面积达到了原来的两倍,从而使得电流的横向扩展能力得到了大幅度提升,在保证良好的电流扩展能力的情况下,本申请P型窗口层11厚度可以做到2~3μm,明显低于常规的6~7μm。此外,P型窗口层11的减薄同时降低了通孔24和外延片切割道26的蚀刻深度,便于后续的刻蚀操作和金属填充的进行。
为了减少MQW发光层8发出的光在P型窗口层11界面处的全反射,本申请所述P型窗口层11紧邻所述ITO透明导电层13的一侧具有粗化表面,粗化深度为0.4~0.6μm。
作为优选地实施例,请结合图3和图4,本申请P型内电极12的形状可以采用图4中的类钥匙的形状,以获得与外延片导电面较大的接触面积,从而得到较佳的电流横向扩展能力,所述P型内电极12通过依次蒸镀Au、AuZn和Au得到,所述P型内电极12厚度为0.4~0.5μm;
所述种子层19通过依次蒸镀Ti和Au得到;
所述导电金属芯20的材料为Au。
作为优选地实施例,请结合图6和图7,本申请N型内电极17的形状可以采用图7中的类钥匙的形状,以获得与外延片导电面较大的接触面积,从而得到较佳的电流横向扩展能力,所述N型内电极17通过依次蒸镀Au、AuGe、Ni、Ti和Pt得到;所述N型内电极17的厚度为0.8~1.2μm。
需要说明的是,本申请中对上述N型内电极17和P型内电极12形状和朝向的说明,仅仅作为一种较佳的可行实施例案例,该限制不应理解为对本申请N型内电极17和P型内电极12形状的限制。
本发明的第二实施例在于提供上述Mini-LED芯片的制作方法,所述制作方法包括:
S1、请结合图2,在GaAs衬底1上,利用MOCVD依次生长GaAs缓冲层2、腐蚀截止层3、N型欧姆接触层4、N型电极保护层5、N型电流扩展层6、N型限制层7、MQW发光层8、P型限制层9、P型过渡层10和P型窗口层11;
S2、请结合图3和图4,通过负胶套刻技术制作P型内电极12图形,通过电极束蒸镀技术蒸镀配合Lift-Off工艺剥离制备得到P型内电极12;利用正胶套刻保护P型内电极12,利用碘酸粗化溶液对裸露的P型窗口层11进行表面粗化;
S3、请结合图5,采用有机清洗,并通过电子束蒸镀技术,在晶片表面蒸镀制备ITO透明导电层13;在晶片表面,采用有机清洗方式,利用PECVD沉积SiO2得到第一键合层14;
S4、取干净蓝宝石衬底15,采用有机清洗方式,利用PECVD在其光滑面沉积SiO2得到第二键合层16;
S5、利用CMP方式,将第一键合层14和第二键合层16进行研磨抛光,并通过活化液进行活化;
S6、请结合图6和图7,将第一键合层14与第二键合层16对齐,压合在石墨治具中,完成两者的键合;对键合完的晶圆进行反应将GaAs衬底1去除,完全露出腐蚀截止层3后将腐蚀截止层3去除,露出N型欧姆接触层4;通过负胶套刻技术制作N型内电极17图形,通过电子束蒸镀技术并配合负胶剥离,制作得到N型内电极17;
S7、请结合图8和图9,采用湿法溶液方式去除晶圆上表面的除N型内电极17外的裸露的N型欧姆接触层4;通过光刻、ICP蚀刻制作通孔24图形及外延片切割道26图形,沉积SiN得到第一SiN钝化层18,通过ICP蚀刻掉通孔24底部的SiN;
S8、请结合图10和图11,采用负胶光刻掩膜技术制作出P型通孔接触电极25图形,通过电子束蒸镀技术,蒸镀金属材料得到种子层19,利用化学镀的方式将通孔24填平,最后通过lift-off工艺剥离,得到P型通孔接触电极25;
S9、通过湿法清洗晶圆,使用PECVD沉积SiN得到第二SiN钝化层21;
S10、采用正胶光刻掩膜技术制作出P/N接触孔图形,通过ICP蚀刻掉P/N接触孔中的SiN,使用电子束蒸镀方式并配合负胶剥离制备P型外电极23和N型外电极22;
S11、将蓝宝石衬底15减薄,然后进行CMP抛光、激光隐切、劈裂和测试,完成Mini-LED芯片制作,所得Mini-LED芯片如图1所示。
作为进一步优选地实施例,本申请提供下述一种Mini-LED芯片的制作方法,该制作方法包括如下步骤:
(1)提供一GaAs衬底1,采用MOCVD(金属有机化合物化学气相沉淀)在GaAs衬底1上依次生长GaAs缓冲层2、腐蚀截止层3(GaInP)、N型欧姆接触层4(GaAs)、N型电极保护层5(GaInP)、N型电流扩展层6(AlGaInP)、N型限制层7(AlInP)、MQW发光层8(AlGaInP)、P型限制层9(AlInP)、P型过渡层10(AlGaInP)、P型窗口层11(GaP),得到Mini-LED外延片,其中P型窗口层11的厚度2~3μm;
(2)利用负胶套刻技术在P型窗口层11上制作P型内电极12图形,通过电子束蒸镀技术,依次蒸镀Au、AuZn和Au,厚度为0.4~0.5μm,通过Lift-Off工艺剥离,得到P型内电极12;
(3)利用正胶套刻保护P型内电极12,利用碘酸粗化溶液对P型窗口层11裸露区域的GaP材料进行表面粗化,粗化溶液采用一定比例的碘酸、硫酸和水配制而成,粗化深度约0.5μm;
(4)采用有机清洗并通过电子束蒸镀方式,在P型内电极12一侧的表面蒸镀ITO材料制备ITO透明导电层13,蒸镀温度为230℃,氧流量为13sccm,膜厚为3000~4000埃;
(5)进一步在晶片表面,采用有机清洗方式,在ITO透明导电层13一侧的表面,利用PECVD沉积SiO2制备第一键合层14,沉积温度300℃,沉积膜厚2.5μm;
(6)取干净蓝宝石衬底15,采用有机清洗方式,利用PECVD在其光滑面沉积SiO2制备第二键合层16,沉积温度300℃,沉积膜厚2.5μm;
(7)利用CMP方式,将第一键合层14和第二键合层16进行研磨抛光,移除量0.5μm,并通过活化液进行活化,活化液为浓硫酸、双氧水以及水的混合液,溶液温度50℃,活化时间5min;
(8)将活化完晶片的第一键合层14与第二键合层16对齐,压合在石墨治具中,完成两者的键合,键合温度为320℃,键合压力为15000kg,键合时间60min;
(9)通过使用体积比为1:5:5的NH4OH:H2O2:H2O的冷却循环溶液对键合完的晶圆进行反应,将GaAs衬底1和GaAs缓冲层2去除,完全露出腐蚀截止层3并进行QDR冲水,然后使用体积比为1:2的HCl:H3PO4的室温混合液将腐蚀截止层3去除,露出N型欧姆接触层4;
(10)利用负胶套刻技术在N型欧姆接触层4一侧的表面制作N型内电极17图形,通过电子束蒸镀技术,依次蒸镀Au、AuGe、Ni、Ti、Pt,整体厚度1μm,通过Lift-Off工艺剥离,得到N型内电极17;光阻去除后,采用湿法溶液方式去除台面上表面的除N型内电极17外的裸露N型欧姆接触层4的GaAs材料,去除溶液为磷酸、双氧水和水的混合液。
(11)通过正胶套刻在N型内电极17一侧的表面制作通孔24图形及外延片切割道26图形(便于后续制作双钝化层),利用干法蚀刻制备得到通孔24及外延片切割道26,蚀刻气体可以为Cl2、BCl3、HBr的混合气;
(12)在外延片表面以及通孔24沉积SiN制备第一SiN钝化层18,SiN厚度5000埃,采用正胶光刻掩膜技术制作出SiN通孔图形,通过ICP蚀刻掉通孔24底部的SiN,至通孔24底部露出P型内电极12的上表面,蚀刻气体可以为CF4和BCl3的混合气体;
(13)采用负胶光刻掩膜技术制作出P型通孔接触电极25图形,通过电子束蒸镀技术,依次蒸镀Ti和Au制作种子层19,厚度为1500埃,进一步利用化学镀的方式,以Au为填充金属将通孔填平制作导电金属芯20,最后通过lift-off工艺剥离,得到P型通孔接触电极25;
(14)配置氨水和水的混合溶液,通过湿法清洗晶圆,然后使用PECVD沉积SiN制备第二SiN钝化层21,整体厚度3~4μm;
(15)采用正胶光刻掩膜技术制作出P型外电极23和N型外电极22接触孔图形,通过ICP蚀刻出接触孔中的SiN膜,蚀刻截止到P型通孔接触电极25和N型内电极17的上表面,蚀刻气体可以为CF4和BCl3混合气;利用负胶套刻制作P型外电极23和N型外电极22图形,使用电子束蒸镀方式,蒸镀P型外电极23和N型外电极22,外电极结构采用Ti/Al循环5次,再接着蒸镀Ti、Pt、Ni和Au,电极厚度4μm。
(16)最后将蓝宝石衬底15进行机械研磨减薄至80μm,然后CMP抛光,再进行激光隐切,劈裂,测试。
综上所述,本申请提供的倒装红光Mini-LED芯片结构为无台阶结构,芯片结构稳定,有效解决了现有技术台阶状Mini-LED芯片中电极焊接面不易平整导致的焊接接触不良、仰翘、侧翻的问题。本申请提供的LED芯片结构在保证电流扩散能力的同时,P型窗口层可以做的更薄,有利于降低后续通孔和外延片切割道制作的难度。双钝化层结构设计,该结构不但能够保证通孔中导电金属与外延层的隔离,还能有效阻隔环境中的湿气和杂质造成的Mini-LED芯片漏电问题,并起到减少芯片在使用过程中受到氧化和腐蚀等有害因素的侵蚀,降低了芯片的维护难度,提高芯片的使用寿命。
本实施例中未描述的内容可以参考本申请其余部分的相关描述。
最后应当说明的是:以上实施例仅用以说明本申请的技术方案而非对其限制;尽管参照较佳实施例对本申请进行了详细的说明,所属领域的普通技术人员应当理解:依然可以对本申请的具体实施方式进行修改或者对部分技术特征进行等同替换,其均应涵盖在本申请请求保护的技术方案范围当中。

Claims (10)

1.一种倒装红光Mini-LED芯片,其特征在于,包括电极组、蓝宝石衬底,以及键合设置于所述蓝宝石衬底上表面的ITO透明导电层和外延结构;
所述外延结构包括从下至上依次堆叠设置的P型窗口层、P型过渡层、P型限制层、MQW发光层、N型限制层、N型电流扩展层、N型电极保护层和N型欧姆接触层,所述ITO透明导电层紧邻所述P型窗口层设置;
所述电极组包括P型通孔接触电极、P型内电极、P型外电极、N型内电极和N型外电极;所述N型外电极和所述P型外电极分别设置于所述N型电极保护层的上方的左侧和右侧;
所述P型内电极嵌入式设置于所述ITO透明导电层远离蓝宝石衬底一侧的表面,所述P型内电极与所述P型窗口层之间具有欧姆接触;
所述外延结构具有贯通所述N型电极保护层上表面至所述P型内电极上表面的通孔;
所述P型通孔接触电极贯穿设置于四周侧壁具有绝缘保护的通孔中,用于实现所述P型内电极和所述P型外电极之间的电连接。
2.根据权利要求1所述的Mini-LED芯片,其特征在于,所述通孔设置于所述P型外电极的正下方,所述通孔具有绝缘层的侧壁和没有绝缘层的底部覆盖设置有种子层,所述种子层内填充有导电金属芯。
3.根据权利要求1所述的Mini-LED芯片,其特征在于,所述芯片还包括第一SiN钝化层和第二SiN钝化层;
所述第一SiN钝化层覆盖设置于所述通孔四周侧壁、外延结构除电极接触之外的裸露表面,以及ITO透明导电层侧壁;
所述第二SiN钝化层覆盖设置于所述第一SiN钝化层除电极接触之外的区域。
4.根据权利要求1所述的Mini-LED芯片,其特征在于,所述ITO透明导电层的厚度为3000~4000埃。
5.根据权利要求1所述的Mini-LED芯片,其特征在于,所述P型窗口层的材料为GaP,厚度为2~3μm;
所述P型窗口层紧邻所述ITO透明导电层的一侧具有粗化表面,粗化深度为0.4~0.6μm。
6.根据权利要求2所述的Mini-LED芯片,其特征在于,所述P型内电极通过依次蒸镀Au、AuZn和Au得到,所述P型内电极厚度为0.4~0.5μm;
所述种子层通过依次蒸镀Ti和Au得到;
所述导电金属芯的材料为Au。
7.根据权利要求1所述的Mini-LED芯片,其特征在于,所述N型内电极通过依次蒸镀Au、AuGe、Ni、Ti和Pt得到;
所述N型内电极的厚度为0.8~1.2μm。
8.一种如权利要求1~7任一项所述的倒装红光Mini-LED芯片的制作方法,其特征在于,所述制作方法包括:
S1、在GaAs衬底上,利用MOCVD依次生长GaAs缓冲层、腐蚀截止层、N型欧姆接触层、N型电极保护层、N型电流扩展层、N型限制层、MQW发光层、P型限制层、P型过渡层和P型窗口层;
S2、通过负胶套刻技术制作P型内电极图形,通过电极束蒸镀技术蒸镀配合Lift-Off工艺剥离制备得到P型内电极;利用正胶套刻保护P型内电极,利用碘酸粗化溶液对裸露的P型窗口层进行表面粗化;
S3、采用有机清洗,并通过电子束蒸镀技术,在晶片表面蒸镀ITO制备透明导电层;在晶片表面,采用有机清洗方式,利用PECVD沉积SiO2得到第一键合层;
S4、取干净蓝宝石衬底,采用有机清洗方式,利用PECVD在其光滑面沉积SiO2得到第二键合层;
S5、利用CMP方式,将第一键合层和第二键合层进行研磨抛光,并通过活化液进行活化;
S6、将第一键合层与第二键合层对齐,压合在石墨治具中,完成两者的键合;对键合完的晶圆进行反应将GaAs衬底去除,完全露出腐蚀截止层后将腐蚀截止层去除,露出N型欧姆接触层;通过负胶套刻技术制作N型内电极图形,通过电子束蒸镀技术并配合负胶剥离,制作得到N型内电极;
S7、采用湿法溶液方式去除晶圆上表面的除N型内电极外的裸露的N型欧姆接触层;通过光刻、ICP蚀刻制作通孔图形及切割道图形,沉积SiN得到第一SiN钝化层,通过ICP蚀刻掉通孔底部的SiN;
S8、采用负胶光刻掩膜技术制作出P型通孔接触电极图形,通过电子束蒸镀技术,蒸镀种子层金属材料得到种子层,利用化学镀的方式将通孔填平,最后通过lift-off工艺剥离,得到P型通孔接触电极;
S9、通过湿法清洗晶圆,使用PECVD沉积SiN得到第二SiN钝化层;
S10、采用正胶光刻掩膜技术制作出P/N接触孔图形,通过ICP蚀刻掉P/N接触孔中的SiN,使用电子束蒸镀方式并配合负胶剥离制备P型外电极和N型外电极;
S11、将蓝宝石衬底减薄,然后进行CMP抛光、激光隐切、劈裂和测试,完成Mini-LED芯片制作。
9.根据权利要求8所述的倒装红光Mini-LED芯片的制作方法,其特征在于,S2中,P型内电极具体的制备方法为,利用负胶套刻技术在P型窗口层上制作P型内电极图形,通过电子束蒸镀技术,依次蒸镀Au、AuZn和Au制作P型内电极材料,厚度为0.4~0.5μm,通过Lift-Off工艺剥离,得到P型内电极。
10.根据权利要求8所述的倒装红光Mini-LED芯片的制作方法,其特征在于,S3中,ITO透明导电层的制备方法为,在P型内电极一侧的表面蒸镀ITO材料制备ITO透明导电层,蒸镀温度为230℃,氧流量为13sccm,膜厚为3000~4000埃。
CN202311523533.3A 2023-11-16 2023-11-16 一种倒装红光Mini-LED芯片及其制作方法 Active CN117253953B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311523533.3A CN117253953B (zh) 2023-11-16 2023-11-16 一种倒装红光Mini-LED芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311523533.3A CN117253953B (zh) 2023-11-16 2023-11-16 一种倒装红光Mini-LED芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN117253953A true CN117253953A (zh) 2023-12-19
CN117253953B CN117253953B (zh) 2024-04-05

Family

ID=89129831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311523533.3A Active CN117253953B (zh) 2023-11-16 2023-11-16 一种倒装红光Mini-LED芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN117253953B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW578318B (en) * 2002-12-31 2004-03-01 United Epitaxy Co Ltd Light emitting diode and method of making the same
US20040090179A1 (en) * 2002-11-08 2004-05-13 United Epitaxy Co. Ltd. Light emitting diode and method of making the same
US20110057199A1 (en) * 2009-09-08 2011-03-10 Xiamen Sanan Optoelectronics Technology Co., Ltd. Antistatic Gallium Nitride Based Light Emitting Device and Method for Fabricating the Same
CN102244170A (zh) * 2011-06-15 2011-11-16 江苏晶瑞半导体有限公司 准光子晶体图形蓝宝石衬底及其制造方法、发光二极管及其制备方法
KR20150085404A (ko) * 2014-01-15 2015-07-23 주식회사 세미콘라이트 반도체 발광소자
CN208127232U (zh) * 2018-05-07 2018-11-20 厦门市三安光电科技有限公司 一种发光二极管芯片结构
CN109659414A (zh) * 2018-11-22 2019-04-19 华灿光电(浙江)有限公司 一种倒装led芯片及其制作方法
US20190214373A1 (en) * 2017-12-05 2019-07-11 Seoul Viosys Co., Ltd. Light emitting device with led stack for display and display apparatus having the same
CN110600592A (zh) * 2019-10-11 2019-12-20 佛山市国星半导体技术有限公司 一种倒装led芯片及其制作方法
CN110993756A (zh) * 2019-12-18 2020-04-10 东莞市中晶半导体科技有限公司 Led芯片及其制作方法
CN113257971A (zh) * 2021-06-30 2021-08-13 南昌凯捷半导体科技有限公司 一种红光mini-LED芯片及制作方法
CN113948618A (zh) * 2021-12-22 2022-01-18 南昌凯捷半导体科技有限公司 一种应用大马士革工艺的mini/micro LED芯片及其制作方法
CN115249757A (zh) * 2022-09-20 2022-10-28 南昌凯捷半导体科技有限公司 一种无台阶mini LED芯片及其制作方法
CN116525737A (zh) * 2022-01-21 2023-08-01 山东浪潮华光光电子股份有限公司 一种GaAs基倒装Mini LED芯片及其制备方法
CN116565091A (zh) * 2023-05-18 2023-08-08 扬州乾照光电有限公司 一种led芯片及其制作方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040090179A1 (en) * 2002-11-08 2004-05-13 United Epitaxy Co. Ltd. Light emitting diode and method of making the same
TW578318B (en) * 2002-12-31 2004-03-01 United Epitaxy Co Ltd Light emitting diode and method of making the same
US20110057199A1 (en) * 2009-09-08 2011-03-10 Xiamen Sanan Optoelectronics Technology Co., Ltd. Antistatic Gallium Nitride Based Light Emitting Device and Method for Fabricating the Same
CN102244170A (zh) * 2011-06-15 2011-11-16 江苏晶瑞半导体有限公司 准光子晶体图形蓝宝石衬底及其制造方法、发光二极管及其制备方法
KR20150085404A (ko) * 2014-01-15 2015-07-23 주식회사 세미콘라이트 반도체 발광소자
US20190214373A1 (en) * 2017-12-05 2019-07-11 Seoul Viosys Co., Ltd. Light emitting device with led stack for display and display apparatus having the same
CN208127232U (zh) * 2018-05-07 2018-11-20 厦门市三安光电科技有限公司 一种发光二极管芯片结构
CN109659414A (zh) * 2018-11-22 2019-04-19 华灿光电(浙江)有限公司 一种倒装led芯片及其制作方法
CN110600592A (zh) * 2019-10-11 2019-12-20 佛山市国星半导体技术有限公司 一种倒装led芯片及其制作方法
CN110993756A (zh) * 2019-12-18 2020-04-10 东莞市中晶半导体科技有限公司 Led芯片及其制作方法
CN113257971A (zh) * 2021-06-30 2021-08-13 南昌凯捷半导体科技有限公司 一种红光mini-LED芯片及制作方法
CN113948618A (zh) * 2021-12-22 2022-01-18 南昌凯捷半导体科技有限公司 一种应用大马士革工艺的mini/micro LED芯片及其制作方法
CN116525737A (zh) * 2022-01-21 2023-08-01 山东浪潮华光光电子股份有限公司 一种GaAs基倒装Mini LED芯片及其制备方法
CN115249757A (zh) * 2022-09-20 2022-10-28 南昌凯捷半导体科技有限公司 一种无台阶mini LED芯片及其制作方法
CN116565091A (zh) * 2023-05-18 2023-08-08 扬州乾照光电有限公司 一种led芯片及其制作方法

Also Published As

Publication number Publication date
CN117253953B (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
US9472727B2 (en) Vertical structure LEDs
US20110147704A1 (en) Semiconductor light-emitting device with passivation layer
US20110140081A1 (en) Method for fabricating semiconductor light-emitting device with double-sided passivation
CN109087981B (zh) 一种防漏电led芯片及其制作方法
CN116613626B (zh) 一种AuSn电极背面出光VCSEL芯片及其制备方法
CN114899286B (zh) 一种像素级分立器件及其制作方法
CN117253953B (zh) 一种倒装红光Mini-LED芯片及其制作方法
CN118571998A (zh) 一种基于同侧电极的垂直堆叠式全彩化Micro-LED器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant