CN117251021A - 一种基于RFSoC的波形数字生成及射频发射方法及系统 - Google Patents

一种基于RFSoC的波形数字生成及射频发射方法及系统 Download PDF

Info

Publication number
CN117251021A
CN117251021A CN202311191730.XA CN202311191730A CN117251021A CN 117251021 A CN117251021 A CN 117251021A CN 202311191730 A CN202311191730 A CN 202311191730A CN 117251021 A CN117251021 A CN 117251021A
Authority
CN
China
Prior art keywords
waveform data
waveform
data
configuration
rfsoc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311191730.XA
Other languages
English (en)
Inventor
张月
谢瀚锋
雷伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN202311191730.XA priority Critical patent/CN117251021A/zh
Publication of CN117251021A publication Critical patent/CN117251021A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02Digital function generators
    • G06F1/022Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/28Details of pulse systems
    • G01S7/282Transmitters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本发明公开了一种基于RFSoC的波形数字生成及射频发射方法及系统,方法包括:上位机获取第一波形数据;通过直接内存访问技术将所述第一波形数据发送到目标存储器;对所述第一波形数据进行格式转换,获得第二波形数据;进而将所述第二波形数据存储到所述目标存储器;基于雷达时序,周期性从所述目标存储器中获得第三波形数据;响应于第一配置信号,对所述第三波形数据进行波形配置,获得第四波形数据;响应于第二配置信号,通过雷达发射机将所述第四波形数据进行空域发射。本发明实施例能够完成任意且复杂多变的波形产生,进而高效进行基于RFSoC的波形数字生成及射频发射,可广泛应用于计算机技术领域。

Description

一种基于RFSoC的波形数字生成及射频发射方法及系统
技术领域
本发明涉及计算机技术领域,尤其是一种基于RFSoC的波形数字生成及射频发射方法及系统。
背景技术
任意波形的数字生成与实现技术,在任意波形发生器以及雷达中得到广泛的应用。因为雷达信号波形存在不同的形式,而每种形式对目标参数的检测、抗干扰性能和识别能力都有不同的影响。因此为了雷达可以适应各种不同的工作环境,在特定的环境下实现特定的功能,需要发射不同形式的信号波形。为了满足抗干扰的目的,还要达到波形短时间内快速变化的要求。同时随着通信感知一体化等要求的出现,单种雷达波形需要具备探测目标以及携带信息量的功能,因此对雷达波形的复杂性要求提高了,传统的雷达波形产生技术已经难以满足日益复杂的雷达系统的需要。
发明内容
有鉴于此,本发明实施例提供一种基于RFSoC的波形数字生成及射频发射方法及系统,能够高效进行基于RFSoC的波形数字生成及射频发射。
一方面,本发明的实施例提供了一种基于RFSoC的波形数字生成及射频发射方法,包括:
从上位机获取第一波形数据;
通过直接内存访问技术将第一波形数据发送到目标存储器;
对第一波形数据进行格式转换,获得第二波形数据;进而将第二波形数据存储到目标存储器;
基于雷达时序,周期性从目标存储器中获得第三波形数据;
响应于第一配置信号,对第三波形数据进行波形配置,获得第四波形数据;
响应于第二配置信号,通过雷达发射机将第四波形数据进行空域发射。
可选地,从上位机获取第一波形数据,包括:
基于预设的中断函数以及与上位机建立的tcp连接,从上位机获取网口数据;其中,中断函数基于中断控制器注册;tcp连接基于对上位机的接口结构体进行初始化建立;
对网口数据的数据头的解析提取,根据解析提取的结果从网口数据获得第一波形数据。
可选地,通过直接内存访问技术将第一波形数据发送到目标存储器,包括:
获取波形数据的头标志位和数据字节数量作为参照数据;
基于参照数据,结合预设的中断回调函数对波形数据进行DMA发送,进而发送到目标存储器。
可选地,格式转换包括位宽转换和跨时钟域转换;对第一波形数据进行格式转换,获得第二波形数据,包括:
通过FIFO对第一波形数据进行位宽转换,并通过异步FIFO对位宽转换后的数据进行跨时钟域转换,获得第二波形数据。
可选地,基于雷达时序,周期性从目标存储器中获得第三波形数据,包括:
根据雷达的脉冲重复周期确定雷达时序;进而基于雷达时序,周期性从目标存储器中读取第二波形数据;
通过异步FIFO对第二波形数据进行跨时钟域转换,获得第三波形数据。
可选地,第一配置信号包括时钟频率配置信号和DA配置信号,对第三波形数据进行波形配置,包括以下至少之一:
对第三波形数据进行外围时钟频率的配置;
对第三波形数据进行DA的配置;其中,DA的配置包括上变频频率配置、波形数据结构配置和奈奎斯特区配置。
可选地,第二配置信号包括电平转换配置信号、硬件触发配置信号和发射机属性配置信号,响应于第二配置信号,通过雷达发射机将第四波形数据进行空域发射,包括:
基于雷达发射机的电平规格,响应于电平转换配置信号对第四波形数据进行电平转换;
基于承载第四波形数据的板卡与雷达发射机的时序关系,响应于硬件触发配置信号进行硬件触发信号的设置;
响应于发射机属性配置信号,对雷达发射机进行属性配置;其中,属性配置包括通道配置和脉宽配置;
响应于硬件触发信号,通过完成属性配置的雷达发射机将电平转换后的第四波形数据进行空域发射。
另一方面,本发明的实施例提供了一种基于RFSoC的波形数字生成及射频发射系统,包括:
第一模块,用于从上位机获取第一波形数据;
第二模块,用于通过直接内存访问技术将第一波形数据发送到目标存储器;
第三模块,用于对第一波形数据进行格式转换,获得第二波形数据;进而将第二波形数据存储到目标存储器;
第四模块,用于基于雷达时序,周期性从目标存储器中获得第三波形数据;
第五模块,用于响应于第一配置信号,对第三波形数据进行波形配置,获得第四波形数据;
第六模块,用于响应于第二配置信号,通过雷达发射机将第四波形数据进行空域发射。
另一方面,本发明的实施例提供了一种电子设备,包括处理器以及存储器;
存储器用于存储程序;
处理器执行程序实现如前面的方法。
另一方面,本发明的实施例提供了一种计算机可读存储介质,存储介质存储有程序,程序被处理器执行实现如前面的方法。
本发明实施例还公开了一种计算机程序产品或计算机程序,该计算机程序产品或计算机程序包括计算机指令,该计算机指令存储在计算机可读存储介质中。计算机设备的处理器可以从计算机可读存储介质读取该计算机指令,处理器执行该计算机指令,使得该计算机设备执行前面的方法。
本发明实施例首先从上位机获取第一波形数据;通过直接内存访问技术将第一波形数据发送到目标存储器;对第一波形数据进行格式转换,获得第二波形数据;进而将第二波形数据存储到目标存储器;基于雷达时序,周期性从目标存储器中获得第三波形数据;响应于第一配置信号,对第三波形数据进行波形配置,获得第四波形数据;响应于第二配置信号,通过雷达发射机将第四波形数据进行空域发射。本发明实施例能够完成任意且复杂多变的波形产生,进而高效进行基于RFSoC的波形数字生成及射频发射。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种基于RFSoC的波形数字生成及射频发射方法的流程示意图;
图2为本发明实施例提供的FPGA端DMA数据搬移的流程示意图;
图3为本发明实施例提供的基于DDR的波形数据存储和读取的流程示意图;
图4为本发明实施例提供的数据和雷达发射机的配置流程示意图;
图5为本发明实施例提供的基于RFSoC的波形数字生成及射频发射方法的整体流程示意图;
图6本发明实施例提供的一种基于RFSoC的波形数字生成及射频发射系统的结构示意图;
图7为本发明实施例提供的一种电子设备的框架示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
为便于技术方案的理解,首先对本发明实施例可能出现的专业性名词进行解释说明:
RFSoC:RFSoC是RF System-on-Chip的缩写,Zynq UltraScale+RFSoC是一种异构计算架构,包括完整的Arm处理子系统、FPGA架构,以及RF信号链中的完整模数可编程性,是高度集成的系统芯片。RFSoC的设计旨在满足无线通信、雷达、卫星通信和其他射频应用领域的需求,可以实现射频信号的接收、发送和处理。RFSoC的优势在于集成度高、功耗低、性能强大。由于射频和数字信号处理功能集成在同一芯片上,RFSoC可以大大简化系统设计,减少电路板面积和连接线路,提高系统的可靠性和性能。同时,RFSoC还具有灵活性,可以通过软件配置来适应不同的射频通信标准和应用需求。
ARM核:ARM核是指ARM架构的中央处理单元(CPU)核心。ARM(Advanced RISCMachines)是一种低功耗、高性能的指令集架构,广泛应用于移动设备、嵌入式系统和其他低功耗应用领域。Cortex-M系列核心主要用于低功耗嵌入式系统,如传感器、物联网设备和微控制器。它具有较小的面积和低功耗特性,适合于资源受限的环境。
DDR MIG:DDR MIG是DDR Memory Interface Generator的缩写,它是一种用于生成和配置DDR(Double Data Rate)内存接口的工具。DDR MIG可以自动生成与DDR内存控制器相连的逻辑和物理接口,简化了DDR内存接口的设计和实现过程。DDR MIG工具通常由芯片设计公司提供,并与特定的FPGA(Field-Programmable Gate Array)或ASIC(Application-Specific Integrated Circuit)开发工具集成。它根据用户提供的参数和配置选项,生成所需的逻辑和物理接口代码,以便与DDR内存控制器进行通信。
DDR:DDR是Double Data Rate的缩写,它是一种内存技术,用于存储和读取计算机系统中的数据。DDR内存是目前广泛应用于计算机系统和其他电子设备中的一种主要内存类型。
RF Data Converter:Zynq UltraScale+RFSoC系列所集成实现完整软件定义无线电所需的重要子系统,包括直接RF采样数据转换器,可在高度可编程的单个SoC上实现CPRI和千兆位以太网至RF技术。每个RFSoC均提供多个RF采样模数(RF-ADC)及RF采样数模(RF-DAC)数据转换器。
DMA:DMA是直接内存访问(Direct Memory Access)的缩写。它是一种计算机系统中用于实现高速数据传输的技术。传统上,当需要在系统内存和外部设备之间进行数据传输时,中央处理器(CPU)需要直接参与数据传输过程,这会占用CPU的时间和资源。DMA技术通过引入专门的DMA控制器,使得数据传输可以在CPU的干预下独立进行。DMA控制器负责管理数据传输的过程,从外部设备读取数据并将其直接写入系统内存,或者从内存读取数据并将其直接发送到外部设备,而无需CPU的直接参与。
一方面,如图1所示,本发明的实施例提供了一种基于RFSoC的波形数字生成及射频发射方法,包括:
S100、从上位机获取第一波形数据;
需要说明的是,一些实施例中,步骤S100可以包括:基于预设的中断函数以及与上位机建立的tcp连接,从上位机获取网口数据;其中,中断函数基于中断控制器注册;tcp连接基于对上位机的接口结构体进行初始化建立;对网口数据的数据头的解析提取,根据解析提取的结果从网口数据获得第一波形数据。
一些具体实施例中,上位机的波形数据可以不通过网口传输,具体细化步骤如下:
Step1:开启ARM核的通用中断控制器注册:开启通用中断控制器,从而对其他中断函数进行管理。
Step2:对网络用户接口结构体进行初始化:对网络用户结构体的IP地址、子网掩码和网关进行设置。
Step3:建立tcp连接:创建客户PCB、tcp链接绑定并回传状态信息、设置链接队列上限、设置所有回调函数的参数、设置监听状态下被连接到主机时的回调函数。
Step4:连接完成时,触发接收回调函数:在函数内建立TCP连接,设定心跳包发送间隔等参数,关闭nagle算法并设置发送中断函数、接收中断函数以及错误中断函数。
Step5:接收网口数据后触发接收中断函数:开辟缓存空间,判断上次数据传输执行完毕。对数据头进行判断,对下行数据进行解析并提取,将数据头、协议头去除。若为波形数据:将剩余数据搬移到缓存空间中,待DMA搬移;若为控制数据:将剩余数据存放在指令数据结构体中,直接传输到AXI-lite总线中即可。
Step6:在每个定时器标志位到来时执行对应操作:设置定时器,发送ACK、FIN信号,判断PCB状态。
Step7:等待下一次网口数据的到来,并重新回到Step5,为网口数据进行开辟缓存空间、判断数据头等处理。
S200、通过直接内存访问技术将第一波形数据发送到目标存储器;
需要说明的是,一些实施例中,步骤S200可以包括:获取波形数据的头标志位和数据字节数量作为参照数据;基于参照数据,结合预设的中断回调函数对波形数据进行DMA发送,进而发送到目标存储器。
一些具体实施例中,通过FPGA端DMA数据搬移,如图2所示,具体细化步骤如下:
Step1:DMA IP核设置并对数据流连线:对IP核的流到内存映射接口以及内存映射到流接口进行分配,保证来自网口解析后的数据,可以通过DMA搬移到FPGA端。在vivado IP核设置界面设置所需要的设置,由于波形数据存储的地址为连续的地址,因此不选取分散聚合模式而是选取普通模式。选取普通模式时,DMA搬移的地址是由所提供的首地址和长度开始顺序搬移;而选取分散聚合模式时,DMA搬移的地址是以链表的形式决定的,所搬移的数据不需要在连续的地址内存储。
Step2:DMA中断设置:绑定DMA中断,设置DMA中断在通用中断控制器中的优先级,并使能中断。
Step3:检测数据头:判断网口传输的数据帧数据头是否为波形数据对应的数据头。
Step4:DMA发送波形数据:DMA将头标志位以及数据字节数量发送到PL设备,并进行DMA发送。
Step5:调用中断回调函数:每次DMA发送完成以后,触发发送完成中断,对中断状态进行判断,并对标志位进行覆写,并在中断回调函数结束以后,对标志位再次写入。
Step6:等待新波形数据的发送,回到Step3判断网口数据的数据头,并循环执行Step4~5。
S300、对第一波形数据进行格式转换,获得第二波形数据;进而将第二波形数据存储到目标存储器;
需要说明的是,一些实施例中,格式转换包括位宽转换和跨时钟域转换;对第一波形数据进行格式转换,获得第二波形数据,包括:通过FIFO对第一波形数据进行位宽转换,并通过异步FIFO对位宽转换后的数据进行跨时钟域转换,获得第二波形数据。
S400、基于雷达时序,周期性从目标存储器中获得第三波形数据;
需要说明的是,一些实施例中,步骤S400可以包括:根据雷达的脉冲重复周期确定雷达时序;进而基于雷达时序,周期性从目标存储器中读取第二波形数据;通过异步FIFO对第二波形数据进行跨时钟域转换,获得第三波形数据。
对于步骤S300和S400,一些具体实施例中,可以将波形数据存储到DDR存储器中,并利用状态机控制DDR存储控制器模块,对DDR数据进行存储,进而根据雷达时序进行周期性的读取。此步骤将DDR存储器作为存储波形数据的容器,周期性地读取出来以后根据握手信号以及与对应波形数据长度的使能信号,与后续进行交互,进行波形数据从数字到射频的产生。如图3所示,具体细化步骤如下:
Step1:来自DMA的波形数据进行位宽转换:因为来自DMA的数据接口与进入DDR的数据位宽不一致,因此需要使用FIFO(First Input First Output)对数据的位宽进行转换。
Step2:进行波形数据的跨时钟域转换:来自DMA的数据与DDR的时钟域不一致,需要异步FIFO进行跨时钟域的同步。
Step3:波形数据进入DDR模块的用户接口中:此DDR模块由读FIFO、写FIFO、DDRMIG IP以及对应的读写状态机构成。
Step4:波形数据写入:判断是否为空闲状态,在写FIFO标志位允许写入且允许突发写时,则进入写状态。进入写状态以后,每个时钟下判断DDR MIG的用户写入接口的允许标志位是否为1且准备好写入数据,并对写入的数据进行计数,更新写指针。在剩余空间不足或DDR MIG的用户命令不为写时,转到空闲状态,等待下次命令的到来。
Step5:波形数据周期读出:在读FIFO标志位允许读出且允许突发读时,则进入读状态。进入读状态以后,每个时钟下判断DDR MIG的用户读入接口的允许标志位是否为1且准备好读数据,并对读的数据进行计数,更新读指针。若没有新的波形数据写入时,则在每个雷达时序的到来时,将读指针的值赋值为0,从而达到周期性地读取波形数据的目的。
Step6:波形数据进行跨时钟域转换:DDR的数据时钟域与RF data converter的用户接口时钟域不一致,需要异步FIFO进行跨时钟域的同步。
S500、响应于第一配置信号,对第三波形数据进行波形配置,获得第四波形数据;
需要说明的是,第一配置信号包括时钟频率配置信号和DA配置信号,一些实施例中,对第三波形数据进行波形配置,可以包括以下至少之一:对第三波形数据进行外围时钟频率的配置;对第三波形数据进行DA的配置;其中,DA的配置包括上变频频率配置、波形数据结构配置和奈奎斯特区配置。
一些具体实施例中,对RFSoC的IP RF data converter的时钟进行配置,并将数据送到对应的AXI接口中,在射频接口完成任意波形的发射。如图4所示,具体细化步骤如下:
Step1:配置外围时钟的频率:首先利用时钟配置软件对所需要输出的时钟频率、选取的锁相环模式等进行配置,导出所需要的一组寄存器值。然后将此组寄存器值经过I2C协议写入到对应的时钟芯片寄存器中。
Step2:配置DA的设置:在RF converter中对上变频NCO的频率、波形数据的结构、奈奎斯特区等进行设置。
Step3:来自DDR的数据流与RF data converter的接口进行对接:RF dataconveter的数据接口为AXI接口,来自DDR的数据需要与其进行配合。
Step4:根据雷达时序控制发射:实际工作在硬件系统中时,发射需要按照相应的雷达时序进行,以方便后续的信号处理。
S600、响应于第二配置信号,通过雷达发射机将第四波形数据进行空域发射。
需要说明的是,第二配置信号包括电平转换配置信号、硬件触发配置信号和发射机属性配置信号,一些实施例中,步骤S600可以包括:基于雷达发射机的电平规格,响应于电平转换配置信号对第四波形数据进行电平转换;基于承载第四波形数据的板卡与雷达发射机的时序关系,响应于硬件触发配置信号进行硬件触发信号的设置;响应于发射机属性配置信号,对雷达发射机进行属性配置;其中,属性配置包括通道配置和脉宽配置;响应于硬件触发信号,通过完成属性配置的雷达发射机将电平转换后的第四波形数据进行空域发射。
一些具体实施例中,与实际雷达发射机联合,对波形进行空域的发射。如图4所示,具体细化步骤如下:
Step1:配置外部输入信号的电平转换:实际雷达时序输出信号与板卡输入信号之间电平不一致,需要进行电平转换。
Step2:配置发射的硬件触发信号:需要根据板卡与发射机控制之间的时序关系,进行硬件触发信号的设计。
Step3:配置对应发射机通道的设置:根据所需的通道、脉宽等对发射机的属性进行配置。
Step4:发射到实际环境中。
为详细说明本发明实施例的技术原理,下面结合附图和一些具体实施例对本发明方案作进一步说明,应当理解的是,下述为对本发明的解释,不能看做对本发明的限制。
首先需要说明的是,在现有的任意波形产生技术领域中,主要存在以下问题:主流的方案均为使用DAC与波形产生模块分离的方案,会导致DAC与波形产生模块之间数据交互的开发难度上升;主流的方案尚未存在基于新一代RFSoC平台进行波形产生的方案。
鉴于此,如图5所示,本发明实施例的方法整体步骤如下:
首先通过上位机写入波形数据;然后进行网口初始化,并开辟内存空间初始化DMA,初始化中断控制器;进行网口读中断判断,当网口为读中断状态,进行波形数据的数据头判断,当数据头解析为波形数据,进行后续步骤,否则提取指令数据并送往对应地址空间,然后重新进行网口读中断判断;然后,DMA进行波形数据搬移,进而将波形数据送入DDR缓存模块;然后,进而写入完成判断,写入未完成则持续写入数据,当写入完成,进行PRI(脉冲重复周期)到来判断;当有PRI到来,将波形数据送往RF DATA CONVERTER射频口发送;进而发射机配置对应时序参数及通道等,完成信号发送。
本发明实施例可以基于的射频芯片为RFSoC实现,此芯片能够将高性能的数字信号处理器、灵活的FPGA资源以及射频收发器集成在一个单一的芯片上。这种集成的设计使得RFSoC能够实现在一个芯片上同时处理高速数据采集、数字信号处理和射频信号产生的能力,从而大大减少开发难度以及设备占用空间。
本发明实施例中,任意波形数据的传输方案为利用RFSoC上的ARM端和逻辑端FPGA资源进行联合,利用ARM端的网口传输波形数据;利用FPGA端的DMA,把ARM端的波形数据传输到FPGA端中;然后把波形数据存储到FPGA端挂载的DDR芯片中,最后根据可选的周期,把波形数据发送到RFSoC的data converter中去,在射频输出口进行周期地播放,达到发射任意波形的目的。
综上,本发明基于新一代射频平台且实现更为方便,支持更为复杂的波形产生系统搭建技术。该技术基于新一代射频平台,可以大大缩小器件面积,同时完成任意且复杂多变的波形产生。该技术实现更为方便简易,可提高开发效率。本发明实施例通过基于新一代RFSoC硬件平台,以及搭建其上的代码框架,包括网口、DMA、DDR控制模块以及此板卡的集成工具包RF data converter,达到了在单块芯片上产生任意波形的效果。本发明至少包括如下有益效果:开发效率高:由于芯片本身高度集成且提供高度封装的用户数据接口与配置接口,导致开发难度较低且开发效率高。波形产生灵活:波形数据的产生在全数字域实现,理论上可以达到发射任意波形的效果。基于新一代平台:本专利基于新一代射频SoC平台。在实际雷达系统中进行部署并验证。
另一方面,如图6所示,本发明的实施例提供了一种基于RFSoC的波形数字生成及射频发射系统700,包括:第一模块710,用于从上位机获取第一波形数据;第二模块720,用于通过直接内存访问技术将第一波形数据发送到目标存储器;第三模块730,用于对第一波形数据进行格式转换,获得第二波形数据;进而将第二波形数据存储到目标存储器;第四模块740,用于基于雷达时序,周期性从目标存储器中获得第三波形数据;第五模块750,用于响应于第一配置信号,对第三波形数据进行波形配置,获得第四波形数据;第六模块760,用于响应于第二配置信号,通过雷达发射机将第四波形数据进行空域发射。
本发明方法实施例的内容均适用于本系统实施例,本系统实施例所具体实现的功能与上述方法实施例相同,并且达到的有益效果与上述方法达到的有益效果也相同。
如图7所示,本发明实施例的另一方面还提供了一种电子设备800,包括处理器810以及存储器820;
存储器820用于存储程序;
处理器810执行程序实现如前面的方法。
本发明方法实施例的内容均适用于本电子设备实施例,本电子设备实施例所具体实现的功能与上述方法实施例相同,并且达到的有益效果与上述方法达到的有益效果也相同。
本发明实施例的另一方面还提供了一种计算机可读存储介质,存储介质存储有程序,程序被处理器执行实现如前面的方法。
本发明方法实施例的内容均适用于本计算机可读存储介质实施例,本计算机可读存储介质实施例所具体实现的功能与上述方法实施例相同,并且达到的有益效果与上述方法达到的有益效果也相同。
本发明实施例还公开了一种计算机程序产品或计算机程序,该计算机程序产品或计算机程序包括计算机指令,该计算机指令存储在计算机可读存储介质中。计算机设备的处理器可以从计算机可读存储介质读取该计算机指令,处理器执行该计算机指令,使得该计算机设备执行前面的方法。
在一些可选择的实施例中,在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如,取决于所涉及的功能/操作,连续示出的两个方框实际上可以被大体上同时地执行或方框有时能以相反顺序被执行。此外,在本发明的流程图中所呈现和描述的实施例以示例的方式被提供,目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的,其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
此外,虽然在功能性模块的背景下描述了本发明,但应当理解的是,除非另有相反说明,的功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中,或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是,有关每个模块的实际实现的详细讨论对于理解本发明是不必要的。更确切地说,考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下,在工程师的常规技术内将会了解该模块的实际实现。因此,本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本发明。还可以理解的是,所公开的特定概念仅仅是说明性的,并不意在限制本发明的范围,本发明的范围由所附权利要求书及其等同方案的全部范围来决定。
功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行指令的定序列表,可以具体实现在任何计算机可读介质中,以供指令执行装置、装置或设备(如基于计算机的装置、包括处理器的装置或其他可以从指令执行装置、装置或设备取指令并执行指令的装置)使用,或结合这些指令执行装置、装置或设备而使用。就本说明书而言,“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行装置、装置或设备或结合这些指令执行装置、装置或设备而使用的装置。
计算机可读介质的更具体的示例(非穷尽性列表)包括以下:具有一个或多个布线的电连接部(电子装置),便携式计算机盘盒(磁装置),随机存取存储器(RAM),只读存储器(ROM),可擦除可编辑只读存储器(EPROM或闪速存储器),光纤装置,以及便携式光盘只读存储器(CDROM)。另外,计算机可读介质甚至可以是可在其上打印程序的纸或其他合适的介质,因为可以例如通过对纸或其他介质进行光学扫描,接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得程序,然后将其存储在计算机存储器中。
应当理解,本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行装置执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。
以上是对本发明的较佳实施进行了具体说明,但本发明并不限于实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换,这些等同的变形或替换均包含在本发明权利要求所限定的范围内。

Claims (10)

1.一种基于RFSoC的波形数字生成及射频发射方法,其特征在于,包括:
从上位机获取第一波形数据;
通过直接内存访问技术将所述第一波形数据发送到目标存储器;
对所述第一波形数据进行格式转换,获得第二波形数据;进而将所述第二波形数据存储到所述目标存储器;
基于雷达时序,周期性从所述目标存储器中获得第三波形数据;
响应于第一配置信号,对所述第三波形数据进行波形配置,获得第四波形数据;
响应于第二配置信号,通过雷达发射机将所述第四波形数据进行空域发射。
2.根据权利要求1所述的一种基于RFSoC的波形数字生成及射频发射方法,其特征在于,所述从上位机获取第一波形数据,包括:
基于预设的中断函数以及与上位机建立的tcp连接,从所述上位机获取网口数据;其中,所述中断函数基于中断控制器注册;所述tcp连接基于对上位机的接口结构体进行初始化建立;
对所述网口数据的数据头的解析提取,根据所述解析提取的结果从所述网口数据获得第一波形数据。
3.根据权利要求1所述的一种基于RFSoC的波形数字生成及射频发射方法,其特征在于,所述通过直接内存访问技术将所述第一波形数据发送到目标存储器,包括:
获取所述波形数据的头标志位和数据字节数量作为参照数据;
基于所述参照数据,结合预设的中断回调函数对所述波形数据进行DMA发送,进而发送到目标存储器。
4.根据权利要求1所述的一种基于RFSoC的波形数字生成及射频发射方法,其特征在于,所述格式转换包括位宽转换和跨时钟域转换;所述对所述第一波形数据进行格式转换,获得第二波形数据,包括:
通过FIFO对所述第一波形数据进行位宽转换,并通过异步FIFO对所述位宽转换后的数据进行跨时钟域转换,获得第二波形数据。
5.根据权利要求1所述的一种基于RFSoC的波形数字生成及射频发射方法,其特征在于,所述基于雷达时序,周期性从所述目标存储器中获得第三波形数据,包括:
根据雷达的脉冲重复周期确定雷达时序;进而基于所述雷达时序,周期性从所述目标存储器中读取所述第二波形数据;
通过异步FIFO对所述第二波形数据进行跨时钟域转换,获得第三波形数据。
6.根据权利要求1所述的一种基于RFSoC的波形数字生成及射频发射方法,其特征在于,所述第一配置信号包括时钟频率配置信号和DA配置信号,所述对所述第三波形数据进行波形配置,包括以下至少之一:
对所述第三波形数据进行外围时钟频率的配置;
对所述第三波形数据进行DA的配置;其中,所述DA的配置包括上变频频率配置、波形数据结构配置和奈奎斯特区配置。
7.根据权利要求1所述的一种基于RFSoC的波形数字生成及射频发射方法,其特征在于,所述第二配置信号包括电平转换配置信号、硬件触发配置信号和发射机属性配置信号,所述响应于第二配置信号,通过雷达发射机将所述第四波形数据进行空域发射,包括:
基于所述雷达发射机的电平规格,响应于所述电平转换配置信号对所述第四波形数据进行电平转换;
基于承载所述第四波形数据的板卡与所述雷达发射机的时序关系,响应于所述硬件触发配置信号进行硬件触发信号的设置;
响应于所述发射机属性配置信号,对所述雷达发射机进行属性配置;其中,所述属性配置包括通道配置和脉宽配置;
响应于所述硬件触发信号,通过完成所述属性配置的所述雷达发射机将所述电平转换后的第四波形数据进行空域发射。
8.一种基于RFSoC的波形数字生成及射频发射系统,其特征在于,包括:
第一模块,用于从上位机获取第一波形数据;
第二模块,用于通过直接内存访问技术将所述第一波形数据发送到目标存储器;
第三模块,用于对所述第一波形数据进行格式转换,获得第二波形数据;进而将所述第二波形数据存储到所述目标存储器;
第四模块,用于基于雷达时序,周期性从所述目标存储器中获得第三波形数据;
第五模块,用于响应于第一配置信号,对所述第三波形数据进行波形配置,获得第四波形数据;
第六模块,用于响应于第二配置信号,通过雷达发射机将所述第四波形数据进行空域发射。
9.一种电子设备,其特征在于,包括处理器以及存储器;
所述存储器用于存储程序;
所述处理器执行所述程序实现如权利要求1至7中任一项所述的方法。
10.一种计算机可读存储介质,其特征在于,所述存储介质存储有程序,所述程序被处理器执行实现如权利要求1至7中任一项所述的方法。
CN202311191730.XA 2023-09-14 2023-09-14 一种基于RFSoC的波形数字生成及射频发射方法及系统 Pending CN117251021A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311191730.XA CN117251021A (zh) 2023-09-14 2023-09-14 一种基于RFSoC的波形数字生成及射频发射方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311191730.XA CN117251021A (zh) 2023-09-14 2023-09-14 一种基于RFSoC的波形数字生成及射频发射方法及系统

Publications (1)

Publication Number Publication Date
CN117251021A true CN117251021A (zh) 2023-12-19

Family

ID=89134301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311191730.XA Pending CN117251021A (zh) 2023-09-14 2023-09-14 一种基于RFSoC的波形数字生成及射频发射方法及系统

Country Status (1)

Country Link
CN (1) CN117251021A (zh)

Similar Documents

Publication Publication Date Title
CN106951388B (zh) 一种基于PCIe的DMA数据传输方法及系统
CN110471872B (zh) 一种基于zynq芯片实现m-lvds总线数据交互系统和方法
CN112540952B (zh) 具有片内并行接口的片上系统
CN109165178B (zh) 一种基于RapidIO的弹上系统SoC芯片间高速通信方法
CN101317364A (zh) 一种实现业务板和主控板通信的装置和方法
CN112463700B (zh) 一种控制axi总线带宽的方法和装置
CN110908942A (zh) 基于fpga的多种编码器协议自由转换ip核及方法
CN117194289A (zh) 一种基于fmql的多通道可重构数据传输装置
CN114860640B (zh) 用于FPGA与ARM通信的FlexSPI接口驱动方法及系统
CN102567272A (zh) 一种提高spi接口电路工作频率的方法
KR100579203B1 (ko) 능률화된 ata 장치 초기화 방법 및 장치
CN112398877B (zh) 控制信号转换电路、知识产权核以及系统级芯片
CN111026691B (zh) 基于apb总线的owi通讯设备
US20180329838A1 (en) Bus communication enhancement based on identification capture during bus arbitration
CN107066419B (zh) 可扩展的自适应n×n通道数据通信系统
CN117251021A (zh) 一种基于RFSoC的波形数字生成及射频发射方法及系统
CN115632903B (zh) 一种虚拟外设通信总线控制方法、装置及计算机设备
Lanxu et al. Design of pcie-gigabit ethernet high-speed data interaction system based on fpga
CN110572174A (zh) 支持蓝牙ble协议的射频收发器及其控制方法
CN114567445B (zh) 一种验签数据传输方法、装置、设备及介质
CN115563049A (zh) Spi发送模式赋值结构的实现方法
CN109889226B (zh) 基于rtx的双向通信软件无线电实现装置及方法
CN112835834B (zh) 数据传输系统
US9367495B1 (en) High speed integrated circuit interface
US20090271555A1 (en) Accessing data

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination