CN117242521A - 多位磁阻随机存取存储器单元 - Google Patents

多位磁阻随机存取存储器单元 Download PDF

Info

Publication number
CN117242521A
CN117242521A CN202280030792.XA CN202280030792A CN117242521A CN 117242521 A CN117242521 A CN 117242521A CN 202280030792 A CN202280030792 A CN 202280030792A CN 117242521 A CN117242521 A CN 117242521A
Authority
CN
China
Prior art keywords
free layer
magnetic moment
layer
free
tunnel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280030792.XA
Other languages
English (en)
Inventor
李夏
杨斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN117242521A publication Critical patent/CN117242521A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

公开了多位磁阻随机存取存储器(MRAM)单元的示例。多位MRAM单元可以包括固定层、交替堆叠的N个隧道势垒和N个自由层、以及隧道帽。可以表示MRAM单元的位数的N可以大于或等于2。固定层的磁矩可以固定在一个垂直方向上。在施加切换电流时，自由层的磁矩可以从一个垂直方向可切换到其他垂直方向。切换电流对于不同层可以不同。当切换电流被单独施加时，自由层的磁矩可以单独地或以其他方式独立于其他自由层进行切换。

Description

多位磁阻随机存取存储器单元
技术领域
本公开总体上涉及存储器，并且更具体地但不排他地涉及一个晶体管一个磁隧道结(1T1J)多位磁阻随机存取存储器(MRAM)单元。
背景技术
MRAM是一种磁性存储数据的存储器。这与将数据存储为电荷的半导体存储器不同。MRAM通常使用磁隧道结(MTJ)来进行数据存储。MTJ由固定或参考磁性层(或简称“固定层”或“参考层”)、薄隧道势垒(通常是氧化物)和自由磁性层(简称“自由层”)组成。MTJ器件的状态通过测量电阻来感测。当自由层的磁矩与固定层的磁矩平行时，MTJ具有低电阻，而当自由层的磁矩与固定层的磁矩反平行时，MTJ具有高电阻。
发明内容
以下是与本文中公开的装置和方法相关联的一个或多个方面和/或示例的简化概述。因此，以下概述不应当被视为与所有预期方面和/或示例相关的广泛概述，以下概述也不应当被认为标识与所有预期方面和/或示例相关的关键或基本元素或者界定与任何特定方面和/或示例相关联的范围。因此，以下概述的唯一目的是以简化的形式呈现与一个或多个方面相关的某些概念和/或与本文中公开的装置和方法相关的示例，以在下面呈现的详细描述之前呈现。
公开了一种示例性多位磁阻随机存取存储器(MRAM)单元。多位MRAM单元可以包括固定层。多位MRAM单元还可以包括形成在固定层上的N个隧道势垒和N个自由层。N可以是大于或等于2的整数。N个隧道势垒和N个自由层可以以第一隧道势垒堆叠在固定层上开始而交替堆叠在固定层上。多位MRAM单元还可以包括形成在第N自由层上的隧道帽。固定层可以包括磁矩固定到第一垂直方向和第二垂直方向之一的磁体。第一垂直方向和第二垂直方向可以分别是垂直于由固定层的上表面限定的平面的第一方向和第二方向。每个自由层可以包括在施加该自由层的切换电流时磁矩在第一垂直方向与第二垂直方向之间可切换的磁体。每个自由层的切换电流可以不同于所有其他自由层的切换电流。
公开了一种示例性存储器单元。存储器单元可以包括布置成R行和C列的多个多位磁阻随机存取存储器(MRAM)单元。每个多位MRAM单元可以包括固定层。每个多位MRAM单元还可以包括形成在固定层上的N个隧道势垒和N个自由层。N可以是大于或等于2的整数。N个隧道势垒和N个自由层可以以第一隧道势垒堆叠在固定层上开始而交替堆叠在固定层上。每个多位MRAM单元还可以包括形成在第N自由层上的隧道帽。存储器单元还可以包括多个晶体管，多个晶体管对应地布置成R行和C列，使得针对每个晶体管，该晶体管的第一连接可以电耦合到对应多位MRAM单元的固定层。第一连接可以是晶体管的源极或漏极中的一项。存储器单元还可以包括多个写入线(WL)，多个WL与R行相对应，使得针对每一行，该行r的写入线WL电耦合到该行的所有晶体管的栅极。存储器单元还可以包括多个位线(BL)，多个BL与C列相对应，使得针对每一列，该列的位线BL电耦合到该列的所有多位MRAM单元的隧道帽。存储器单元还可以包括多个源极线(SL)，多个SL与C列相对应，使得针对每一列，该列的源极线SL电耦合到该列的所有晶体管的第二连接。第二连接可以是晶体管的源极或漏极中的另一项。针对每个多位MRAM单元，固定层可以包括磁矩固定到第一垂直方向和第二垂直方向之一的磁体。第一垂直方向和第二垂直方向可以分别是垂直于由固定层的上表面限定的平面的第一方向和第二方向。同样针对每个多位MRAM单元，每个自由层可以包括在施加该自由层的切换电流时磁矩在第一垂直方向与第二垂直方向之间可切换的磁体。此外，针对每个多位MRAM单元，每个自由层的切换电流可以不同于所有其他自由层的切换电流。
公开了一种制造多位磁阻随机存取存储器(MRAM)单元的示例方法。该方法可以包括形成固定层。该方法还可以包括在固定层上形成N个隧道势垒和N个自由层。N可以是大于或等于2的整数。N个隧道势垒和N个自由层可以以第一隧道势垒堆叠在固定层上开始而交替堆叠在固定层上。该方法还可以包括在第N自由层上形成隧道帽。固定层可以包括磁矩固定到第一垂直方向和第二垂直方向之一的磁体。第一垂直方向和第二垂直方向可以分别是垂直于由固定层的上表面限定的平面的第一方向和第二方向。每个自由层可以包括在施加该自由层的切换电流时磁矩在第一垂直方向与第二垂直方向之间可切换的磁体。每个自由层的切换电流可以不同于所有其他自由层的切换电流。
基于附图和详细描述，与本文中公开的装置和方法相关联的其他特征和优点对本领域技术人员来说将是很清楚的。
附图说明
当结合附图进行考虑时，通过参考以下详细描述，将容易获取对本公开的各方面及其很多附带优点的更完整的理解，这些附图仅用于说明而非限制本公开。
图1示出了常规MRAM单元的示例。
图2A和图2B示出了常规MRAM单元的电阻状态。
图3A和图3B示出了根据本公开的一个或多个方面的两位MRAM单元和对应电阻状态的示例。
图4A和图4B示出了根据本公开的一个或多个方面的三位MRAM单元和对应电阻状态的示例。
图5A-图5D示出了根据本公开的一个或多个方面的在多位MRAM单元中施加用于写入数据的电流的示例方式。
图6示出了根据本公开的一个或多个方面的在多位MRAM单元中施加用于读取数据的电流的示例方式。
图7示出了根据本公开的一个或多个方面的多位MRAM单元的示例。
图8示出了根据本公开的一个或多个方面的多位MRAM单元的示例存储器单元阵列。
图9示出了根据本公开的一个或多个方面的制造多位MRAM单元的示例方法的流程图。
图10示出了可以利用本公开的一个或多个方面的各种电子设备。
基于附图和详细描述，与本文中公开的方面相关联的其他目的和优点对本领域技术人员来说将是很清楚的。根据一般惯例，附图所示的特征可以不会按比例绘制。因此，为了清楚起见，所描绘的特征的尺寸可以任意地扩大或减小。根据一般惯例，为了清楚起见，对一些附图进行了简化。因此，附图可能没有描绘特定装置或方法的所有组件。此外，在整个说明书和附图中，相同的附图标记表示相同的特征。
具体实施方式
本公开的各方面在针对特定实施例的以下描述和相关附图中进行说明。在不脱离本文中的教导的范围的情况下，可以设计替代方面或实施例。此外，本文中的说明性实施例的公知元素可以不被详细描述或者可以被省略，从而不混淆本公开中的教导的相关细节。
在某些描述的示例实现中，标识了如下情况：其中各种组件结构和操作的部分可以取自已知的常规技术，然后根据一个或多个示例性实施例进行布置。在这种情况下，可以省略已知的常规组件结构和/或操作的部分的内部细节，以帮助避免对本文中公开的说明性实施例中所示的概念的潜在混淆。
本文中使用的术语仅用于描述特定实施例，而非旨在限制。如本文中使用的，除非上下文另有明确指示，否则单数形式“一个”、“一个”和“该”也旨在包括复数形式。应进一步理解，术语“包括”、“包含”、“具有”和/或其变型在本文中使用时指定所述特征、整体、步骤、操作、元素和/或组件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或其组的存在或添加。
根据本文中的各个方面，提出了解决与常规MRAM单元相关的问题。为了上下文，图1中示出了常规MRAM单元100的示例。如图所示，常规MRAM单元100包括固定层110、第一隧道势垒120-1和第二隧道势垒120-2(共同地或单独地称为120)、第一自由层130-1和第二自由层130-2(共同地或单独地称为130)、以及隧道帽140，它们全部堆叠在一起。如本文中使用的，术语“固定层”可以与“参考层”互换使用。
位于堆叠底部的固定层110是铁磁体层，该铁磁体层的磁矩垂直于由固定层110的上表面限定的平面被定向。在这种情况下，固定层110的磁矩被示出为向上定向。顾名思义，固定层110的磁矩是固定的。
第一自由层130-1和第二自由层130-2也是磁矩也垂直定向的磁性层，如虚线箭头所示。但与固定层110不同的是，在施加流过MRAM单元100的切换电流时，自由层130的磁矩可以从向上定向切换到向下定向，反之亦然。
第一隧道势垒120-1和第二隧道势垒120-2(共同地或单独地称为120)分别放置在固定层110与第一自由层130-1之间以及第一自由层131-1与第二自由层130-2之间。隧道势垒120通常被形成为薄氧化物。形成在第二自由层130-2上的隧道帽140也是氧化物层。
常规MRAM单元100也称为四MTJ单元，因为有四个磁体势垒界面125-1、125-2、125-3、125-4(共同地或单独地称为125)。顺便提及，相对于所谓的双MTJ单元(未示出)，四MTJ单元具有更好的热稳定性，使得即使在非常小的尺寸(例如，小到16nm的圆直径(CD))下，也可以保持10年。此外，四MTJ单元实现了急剧的切换时间。
MRAM单元100的电阻状态对应于MRAM单元100中存储的数据。图2A和图2B示出了MRAM单元100的电阻状态。在这些图中，省略了组件标签以减少混乱。当自由层130的磁矩与固定层110的磁矩匹配时，如图2A所示，MRAM单元100处于低电阻状态RL。另一方面，当自由层130的磁矩与固定层110的磁矩相反时，如图2B所示，MRAM单元100处于高电阻状态RH。通过施加流过MRAM单元100的切换电流(足以切换自由层130的磁矩的电流)，可以将MRAM单元置于RL或RH状态。
然而，注意，MRAM单元100仅存储一位数据。例如，RL可以被解释为逻辑“0”，并且RL可以被解释为逻辑“1”。当涉及到存储密度时，这可能会受到限制。
为了解决常规MRAM单元的这个和/或其他问题，提出了一种能够存储多个(例如，两个或更多个)位的多位MRAM单元。为了实现这一点，总体上提出制造或以其他方式形成具有多个(例如，两个或更多个)自由层的MRAM单元，其中一些或所有自由层的磁矩是个体地可切换的。例如，当电流被施加流过所提出的MRAM单元时，一个自由层的磁矩可以切换，但另一自由层的磁矩可以不切换。
如果自由层的磁矩可以单独切换，这表示，可以存在磁矩沿着第一垂直方向(例如，向上)定向的自由层和磁矩沿着第二垂直方向(例如，向下)定向的自由层的不同组合。由于自由层的电阻可以取决于该层的磁矩取向，因此所提出的MRAM单元的电阻状态的数目可以相应地增加，例如可以等于不同磁矩组合的数目。
为了能够个体地切换自由层的磁矩，对于不同自由层，切换电流可以设置为不同。例如，在所提出的MRAM单元中，假定第一自由层和第二自由层分别设置有彼此不同的第一切换电流和第二切换电流。例如，第二切换电流可以大于(即，强于)第一切换电流。在这种情况下，当等于第一切换电流的电流流过MRAM单元时，第一自由层的磁矩可以切换(从向上到向下，或反之亦然)。然而，当第一切换电流流过MRAM单元时，第二自由层的磁矩不切换。
图3A和图3B示出了根据本公开的一个或多个方面的两位MRAM单元300和对应电阻状态的示例。如图所示，MRAM单元300可以包括固定层310、第一隧道势垒320-1和第二隧道势垒320-2(共同地或单独地称为320)、第一自由层330-1和第二自由层330-2(共同地或单独地称为330)、以及隧道帽340，它们全部堆叠在一起。隧道势垒320和自由层330可以以第一隧道势垒320-1堆叠在固定层310上开始而交替堆叠在固定层310上。隧道帽340可以堆叠在第二自由层330-2上。
在图3A中，示出了晶体管350。晶体管350的栅极可以耦合到字线(WL)。晶体管350的第一连接(例如，源极或漏极中的一项)可以耦合到固定层310，并且晶体管350的第二连接(例如，源极或源极中的另一项)可以耦合到源极线(SL)。此外，位线(BL)可以耦合到隧道帽340。当晶体管350导通时(例如，当使能信号被施加到WL时)，则电流可以通过MRAM单元300在BL与SL之间流动。
注意，固定层310、交替的隧道势垒320和自由层330、以及隧道帽340可以按顺序形成串联连接。这表示，当电流流过BL与SL之间的MRAM单元300时，相同的电流流过第一自由层330-1和第二自由层330-2两者。
固定层310可以是铁磁体层，该铁磁体层的磁矩垂直于由固定层310的上表面限定的平面被定向。在这种情况下，固定层310的磁矩被示出为向上定向。然而，磁矩也可以向下定向。顾名思义，固定层310的磁矩是固定的。也就是说，固定层310的磁矩可以向上或向下固定。
作为概括，固定层310可以包括磁矩固定到第一垂直方向(例如，向上)和第二垂直方向(例如，向下)之一的磁体(例如，钴(Co)、铁(Fe)、钯(Pd)、铂(Pt)、钆(Gd)、铽(Tb)、镍(Ni)、硼(B)等)。第一垂直方向和第二垂直方向可以分别是垂直于由固定层310的上表面限定的平面的第一垂直方向和第二垂直方向。
第一自由层330-1和第二自由层330-2中的每个可以包括磁体(例如，CoFeB、CoFe磁体)，在施加该自由层330的切换电流时，该磁体的磁矩可以在第一垂直方向与第二垂直方向之间切换。通常，自由层330的切换电流可以被定义为流过自由层330的足以将自由层330的磁矩从第一垂直方向切换到第二垂直方向(或反之亦然)的电流。
每个自由层330的切换电流可以不同于其他自由层330的切换电流。在图3A的上下文中，第一切换电流IFL1(即，第一自由层330-1的切换电流)可以不同于第二切换电流IFL2(即，第二自由层330-2的切换电流)。例如，第一切换电流可以大于或弱于第二切换电流(即，IFL1>IFL2或IFL1<IFL2)。然后，通过分别施加第一切换电流IFL1和第二切换电流IFL2，可以分别设置第一自由层330-1和第二自由层330-2的磁矩。这表示，不同磁矩组合以及因此不同电阻状态对于MRAM单元300是可能的。
图3B示出了第一自由层330-1和第二自由层330-2的可能磁矩取向组合以及对应电阻状态R0-R3的表。注意，每个自由层330的电阻可以取决于或以其他方式基于该自由层330的磁矩。为了便于参考，术语“第一”、“第二”、“固定”可以被预先附加到组成MRAM单元300的组件的特性。也就是说，固定磁矩、第一磁矩和第二磁矩可以分别是指固定层310、第一自由层330-1和第二自由层330-2的磁矩。类似地，第一电阻和第二电阻可以分别是指第一自由层330-1和第二自由层330-2的电阻。
为了说明目的，返回图3B的表，假定固定磁矩沿着第一垂直方向(例如，向上)定向。如本文中使用的，术语“固定磁矩”可以与“参考磁矩”互换。然后，当第一磁矩沿着第一(第二)垂直方向定向时，第一电阻可以为低(高)。此外，当第二磁矩沿着第一(第二)垂直方向定向时，第二电阻可以为低(高)。这表明，MRAM单元300的电阻状态可以基于第一磁矩和第二磁矩的组合，即，基于第一自由层330-1和第二自由层330-2的磁矩的组合。
当第一磁矩和第二磁矩都沿着第一垂直方向(例如，向上)定向时，可以出现电阻状态R0或简称为状态R0。在这种情况下，R0可以表示具有最低电阻的状态，因为第一磁矩和第二磁矩都沿着与固定磁矩相同的方向定向。
在图3B的表中的电阻状态中前进，当第一磁矩沿着第二垂直方向(例如，向下)定向并且第二磁矩保持沿着第一垂直方向定向时，可以出现电阻状态R1。在这种状态下，第一电阻可以为高(相对于为低的第一电阻)。R1可以表示电阻大于R0的状态。
当第一磁矩沿着第一垂直方向定向并且第二磁矩沿着第二垂直方向定向时，可以出现电阻状态R2。在这种状态下，第二电阻可以为高(相对于为低的第二电阻)。R2也可以表示电阻大于R0的状态。此外，R2的电阻可以不同于R1，例如，R2>R1或R2<R1。
最后，当第一磁矩和第二磁矩都沿着第二垂直方向定向时，可以出现电阻状态R3。在这种情况下，R3可以表示具有最高电阻的状态，因为第一磁矩和第二磁矩都沿着与固定磁矩相对的方向定向。
应当注意以下几点。为低的第一电阻(当第一磁矩和固定磁矩沿着相同方向定向时的第一电阻)可以不同于为低的第二电阻(当第二磁矩和固定磁矩沿着相同方向定向时的第二电阻)。替代地，或者除此之外，为高的第一电阻(当第一磁矩和固定磁矩沿着相反方向定向时的第一电阻)可以不同于为高的第二电阻(当第二磁矩和固定磁矩沿着相反方向定向时的第二电阻)。以这种方式，状态R1和R2可以彼此不同。
自由层330的诸如电阻和切换电流等特性可以通过隧道势垒320、以及可选地通过隧道帽340来设置、控制或以其他方式确定。如图3A所示，第一磁体势垒界面325-1、第二磁体势垒界面325-2、第三磁体势垒界面325-3和第四磁体势垒界面325-4(共同地或单独地称为325)指示隧道势垒320与自由层330界面结合的位置。用于设置切换电流(第一切换电流和/或第二切换电流)和/或电阻(例如，第一电阻和/或第二电阻)的一种方式(可以有几种)是形成隧道势垒320，使得在磁体势垒界面325中的一个或多个处满足不同的垂直磁各向异性(PMA)条件。换言之，隧道势垒320可以被形成为满足磁体势垒界面325处的PMA条件，从而将每个自由层330的切换电流和/或电阻设置为彼此不同。
在一个方面，隧道势垒320和隧道帽340可以由晶体氧化物形成，诸如氧化镁(MgO)和氧化铝(AlO)。晶体氧化物的晶格取向在PMA条件下可以具有显著的影响。在该方面，可以形成隧道势垒320，其中晶体氧化物的晶格被定向为使得满足对应磁体势垒界面325的PMA条件。例如，第一隧道势垒320-1的晶格取向可以不同于第二隧道势垒320-2的晶格取向和/或不同于隧道帽340的晶格取向。
隧道势垒320的厚度也会影响磁体势垒界面325处的PMA条件。因此，替代或除了控制隧道势垒320的晶格取向，隧道势垒320的厚度也可以被控制以使适当PMA条件满足。换言之，隧道势垒320可以被形成为具有使得满足对应磁体势垒界面325的PMA条件的厚度。例如，第一隧道势垒320-1的厚度可以不同于第二隧道势垒320-2的厚度和/或不同于隧道帽340的厚度。
用于影响自由层330的特性的另一种方式是通过自由层330本身。例如，回想一下，自由层330可以被形成为CoFeB或CoFe层。在一个方面，不同自由层330的Co、Fe和B的相对组成可以不同。作为示例，一个自由层330可以具有20％的Co，而另一自由层330可以具有30％的Co。
如图4A和图4B所示，本文中描述的概念可以扩展到两位以上，图4A和图4B示出了根据本公开的一个或多个方面的三位MRAM单元400和对应电阻状态的示例。如图所示，MRAM单元400可以包括固定层410、第一隧道势垒420-1、第二隧道势垒420-2和第三隧道势垒420-3(共同地或单独地称为420)、第一自由层430-1、第二自由层430-2和第三自由层430-3(共同地或单独地称为430)、以及隧道帽440，它们全部堆叠在一起。隧道势垒420和自由层430可以以第一隧道势垒420-1堆叠在固定层410上开始而交替堆叠在固定层410上。隧道帽440可以堆叠在第三自由层430-3上。
在图4A中，示出了晶体管450。晶体管450的栅极可以耦合到字线(WL)。晶体管450的第一连接(例如，源极或漏极中的一项)可以耦合到固定层410，并且晶体管450的第二连接(例如，源极或源极中的另一项)可以耦合到源极线(SL)。此外，位线(BL)可以耦合到隧道帽440。当晶体管450导通时(例如，当使能信号被施加到WL时)，则电流可以通过MRAM单元400在BL与SL之间流动。
同样，固定层410、交替的隧道势垒420和自由层430、以及隧道帽440可以按顺序形成串联连接。这表示，当电流在BL与SL之间或在相反方向上流过MRAM单元400时，相同的电流流过所有三个自由层430-1、430-2、430-3。固定层410和自由层430的构成可以类似于图3的固定层310和自由层330。因此，将不再重复这些细节，不同之处在于，注意到，自由层430的组成可以改变，例如，以满足磁体势垒界面425-1、425-2、425-3、425-4、425-5、425-6(共同地或单独地称为425)处的PMA条件。隧道势垒420的构成可以类似于图3的隧道势垒320，因此这里将不再重复细节，不同之处在于，隧道势垒的晶格和/或厚度可以被形成为满足磁体势垒界面425处的PMA条件以设置自由层430的电阻和/或切换电流。
PMA条件可以被设置为使得第一切换电流IFL1、第二切换电流IFL2和第三切换电流IFL3(分别为第一自由层430-1、第二自由层430-2和第三自由层430-3的切换电流)彼此不同。例如，切换电流可以按自由层430的顺序增加或减少，即，IFL1>IFL2>IFL3或IFL1<IFL2<IFL3是可能的。当然，也可以考虑其他可能性，例如，IFL1>IFL3>IFL2或IFL1<IFL3<IFL2或IFL3>IFL1>IFL2或IFL3<IFL1<IFL3也是可能的。
图4B示出了第一自由层430-1、第二自由层430-2和第三自由层430-3的可能磁矩定向组合以及对应电阻状态R0-R7的表。同样，每个自由层430的电阻可以取决于或以其他方式基于该自由层430的磁矩。再次假定固定磁矩(固定层的磁矩沿着第一垂直方向(例如，向上)定向)，则R0可以表示具有最低电阻的状态，每个连续状态表示增加的电阻，使得R7表示具有最高电阻的状态。
同样，每个自由层430的低电阻(当该自由层430的磁矩沿着第一垂直方向定向时的电阻)可以不同于其他自由层430的低电阻。替代地，或者除此之外，每个自由层430的高电阻(当该自由层430的磁矩沿着第二垂直方向定向时的电阻)可以不同于其他自由层430的高电阻。这使得所有状态R0-R7具有可区分的电阻。
如上所述，在施加至少一个自由层330、430的切换电流时，至少一个自由层330、430的磁矩可以独立于其他自由层330、430的磁矩而可设置。然后，通过单独施加切换电流，可以在MRAM单元300、400中存储多个位。
图5A至图5D示出了可以将多位数据写入多位MRAM单元的过程。在这些图中，图3的两位MRAM单元300将用于演示。为了减少混乱，这些图中省略了组件标签。此外，假定第一切换电流IFL1小于第二切换电流IFL2，即IFL1<IFL2。
图5A示出了使得大于或等于第二自由层的切换电流的写入电流流过MRAM单元的场景。例如，可以通过字线(WL)将使能信号施加到晶体管的栅极。为了简单起见，这可以被描述为施加流过MRAM单元的第二切换电流IFL2。由于第二切换电流IFL2是两个切换电流中较大的一个，所以它被表示为粗线。
注意第二切换电流IFL2的方向。在这种情况下，第二切换电流IFL2被示出为通过MRAM单元从源极线(SL)流到位线(BL)。假定，如果写入电流的大小处于或大于自由层的切换电流，则从SL流到BL、或者更具体地从固定层流到隧道帽的写入电流将自由层的磁矩从第一垂直方向(例如，向上)切换到第二垂直方向(例如，向下)。相反，如果写入电流的大小处于或大于自由层的切换电流，则从BL流到SL、或者更具体地从隧道帽流到固定层的写入电流将自由层的磁矩从第二垂直方向切换到第一垂直方向。
在图5A中，在使第二切换电流IFL2流过第二自由层之后，第二磁矩可以沿着第二垂直方向定向。由于IFL2>IFL1，所以第一磁矩也可以沿着第二垂直方向定向。因此，MRAM单元可以被置于R3(11)电阻状态(参见图3B)。
图5B示出了使小于第二自由层的切换电流但大于或等于第一自由层的切换电流的写入电流流过MRAM单元的场景。为了简单起见，这可以被描述为施加流过MRAM单元的第一切换电流IFL1。由于第一切换电流IFL1是两个切换电流中较小的一个，所以它被表示为较细的线。
这一次，第一切换电流IFL1被示出为从BL流向SL。因此，第一自由层的磁矩可以切换到第一垂直方向。然而，由于IFL1<IFL2，第二自由层的磁矩保持沿着第二垂直方向定向。因此，MRAM单元可以从R3(11)电阻状态进入R2(10)电阻状态(参见图3B)。
图5C示出了大于或等于第二自由层的切换电流的写入电流流过MRAM单元的场景，但这次是从BL到SL。也就是说，第二切换电流IFL2被施加为从隧道帽到固定层流过MRAM单元。因此，第二自由层的磁矩可以从第二垂直方向切换到第一垂直方向。第一自由层的磁矩保持在第一垂直方向上。因此，MRAM单元可以从R2(10)电阻状态进入R0(00)电阻状态(参见图3B)。
图5D示出了使小于第二自由层的切换电流但大于或等于第一自由层的切换电流的写入电流流动的场景，这一次是通过MRAM单元从SL到BL。也就是说，第一切换电流IFL1被施加为从隧道帽到固定层流过MRAM单元。因此，第一自由层的磁矩可以从第一垂直方向切换到第二垂直方向。第二自由层的磁矩保持在第二垂直方向上。因此，MRAM单元可以从R0(00)电阻状态进入R1(01)电阻状态(参见图3B)。
图6示出了根据本公开的一个或多个方面的在多位MRAM单元中施加用于读取数据的电流的示例方式。再次，图3的两位MRAM单元300将被用于演示。同样，为了减少混乱，省略了组件标签。如图所示，可以施加比最小切换电流更小(优选地小得多)的读取电流Iread，即，可以施加Iread<<IFL1，以感测MRAM单元的电阻状态。由于读取电流Iread很小，所以磁矩都不会被切换。也就是说，读数可以是非破坏性的。
回想一下，本文中描述的概念可以扩展到两位以上，如图所示。事实上，这些概念可以推广到任何数目的位。各种设计考虑可以确定MRAM单元可以如何存储位。图7示出了根据本公开的一个或多个方面的通用多位MRAM单元700的示例。通用MRAM单元700可以包括固定层710、N个隧道势垒720、N个自由层730和隧道帽740，它们全部堆叠在一起。N可以是大于或等于2的整数。晶体管可以电耦合到固定层710。
N个隧道势垒720和N个自由层730可以以第一隧道势垒720-1堆叠在固定层710上开始而交替堆叠在固定层710上。隧道帽740可以堆叠在第N自由层730-n上。在一个方面，固定层710、交替的N个隧道势垒720和N个自由层730、以及隧道帽740按顺序可以形成串联连接。
固定层710可以包括磁矩固定到第一垂直方向和第二垂直方向之一的磁体(例如，CoFeB、CoFe、Co/Pd或Co/Pt或Co/Fe多层)。第一垂直方向和第二垂直方向可以分别是垂直于由固定层710的上表面限定的平面的第一垂直方向和第二垂直方向。
每个自由层730-n(n＝1……N)可以包括磁体，在施加该自由层730-n的切换电流时，该磁体的磁矩可以在第一垂直方向与第二垂直方向之间切换。通常，自由层730的切换电流可以被视为流过自由层730的足以将自由层730磁矩从第一垂直方向切换到第二垂直方向(或反之亦然)的电流。每个自由层730-n的切换电流可以不同于所有其他自由层730的切换电流。在施加流过MRAM单元700的至少一个自由层730的切换电流时，可以独立于其他自由层730的磁矩来设置至少一个自由层730的磁矩。
每个自由层730-n的电阻可以基于该自由层730-n的磁矩。因此，多位MRAM单元700的电阻状态可以基于N个自由层730的磁矩的组合或以其他方式来确定。MRAM单元700可以被配置为处于2N个电阻状态中的任何一个电阻状态。每个电阻状态的电阻可以不同于所有其他电阻状态的电阻。
MRAM单元700可以包括多个磁体势垒界面725。每个磁体势垒界面725-i(i＝1……2N-1)可以被定义为自由层730之一与隧道势垒720之一界面结合的位置。自由层730-N与隧道帽740的界面结合的位置也可以认为是磁体势垒界面725-2N。
N个隧道势垒720可以被形成为满足多个磁体势垒界面725处的PMA条件，从而将每个自由层730的切换电流设置为彼此不同。例如，如果任何隧道势垒720由晶体氧化物(例如，MgO)形成，则隧道势垒720的晶格可以被定向为满足对应磁体势垒界面725的PMA条件。因此，在一个方面，两个或更多个隧道势垒720的晶格取向可以彼此不同。
替代地，或者除此之外，一个或多个隧道势垒720的厚度可以被形成为具有使得满足对应磁体势垒界面725的PMA条件的厚度。因此，在一个方面，两个或更多个隧道势垒720的厚度可以彼此不同。
图8示出了根据本公开的一个或多个方面的多位MRAM单元的示例存储器单元阵列800。存储器单元800可以包括布置成R行和C列的多个MRAM单元805。每个MRAM单元可以是图3A、图4A和图7所示的MRAM单元300、400、700中的任何一个。
存储器单元800还可以包括多个晶体管850、多个字线(WL)、多个位线(BL)和多个源极线(SL)。多个晶体管也可以布置成与多个MRAM单元805相对应的R行和C列，使得对于每个晶体管(r，c)850(r＝0……R-1，c＝0……C-1)，晶体管(r，c)的第一连接可以电耦合到对应多位MRAM单元(r，c)的固定层310、410、710。第一连接可以是晶体管(r，c)850的源极或漏极中的一项。
多个字线可以对应于R行，使得对于每一行r＝rk，该行r＝rk的字线WL(r＝rk)可以电耦合到该行r＝rk的所有晶体管(r＝rk，c)的栅极。多个位线可以对应于C列，使得对于每一列c＝cj，该列c＝cj的位线BL(c＝cj)可以电耦合到该列c＝cj的所有MRAM单元(r，c＝cj)850的隧道帽340、440、740。多个源极线(SL)可以对应于C列，使得对于每一列c＝cj，该列c＝cj的源极线SL(c＝cj)可以电耦合到该列c＝cj的所有晶体管(r，c＝cj)850的第二连接。第二连接可以是晶体管(r，c)850的源极或漏极中的另一项。
存储器单元800还可以包括多路复用器(MUX)880和感测放大器(SA)890。MUX 880可以被配置为选择多个源极线中的一个。SA 890可以被配置为感测由MUX 880选择的源极线上的电阻状态。
图9示出了制造诸如MRAM单元300、400、700中的任何一个等MRAM单元的示例方法900的流程图。在框910中，可以形成固定层(例如，固定层310、410、710中的任何一个)。
在框920中，可以在固定层上形成N个隧道势垒(例如，隧道势垒320、420、720中的任何一个)和N个自由层(例如，自由层330、430、730中的任何一个)。N可以是大于或等于2的整数。N个隧道势垒和N个自由层可以以第一隧道势垒(例如，隧道势垒320-1、420-1、720-1中的任何一个)堆叠在固定层上开始，而交替堆叠在固定层上。
在框930中，可以在第N自由层(例如，自由层330-2、430-3、730-N中的任何一个)上形成隧道帽(例如，隧道帽340、440、740中的任何一个)。
上面已经详细讨论了固定层、隧道势垒、自由层和隧道帽。因此，为了简洁起见，这里不重复它们。
图10示出了根据本公开的各个方面的可以集成有前述MRAM单元和MRAM单元阵列300、400、700、800中的任何一个的各种电子设备。例如，移动电话设备1002、笔记本电脑设备1004和固定位置终端设备1006通常均可以被认为是用户设备(UE)，并且可以包括并入本文中描述的MRAM单元和阵列300、400、700、800的装置1000。图10所示的设备1002、1004、1006仅仅是示例性的。其他电子设备也可以包括MRAM单元和阵列300、400、700、800，包括但不限于包括以下项的设备(例如，电子设备)的组：移动设备、手持个人通信系统(PCS)单元、诸如个人数字助理等便携式数据单元、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器，娱乐单元、固定位置数据单元(诸如抄表设备)、通信设备、智能电话、平板计算机、计算机、可穿戴设备、服务器、路由器、在机动交通工具、物联网(IoT)设备中实现的电子设备、或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。
上述公开的设备和功能可以被设计和配置为存储在计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)。一些或所有这样的文件可以被提供给基于这样的文件来制造器件的制造处理者。所得到产品可以包括半导体晶片，该半导体晶片然后被切割成半导体管芯并且封装，如本文所述。
在以下编号条款中描述了实现示例：
条款1：一种多位磁阻随机存取存储器(MRAM)单元，包括：固定层；形成在所述固定层上的N个隧道势垒和N个自由层，N是大于或等于2的整数，所述N个隧道势垒和所述N个自由层以第一隧道势垒堆叠在所述固定层上开始而交替堆叠在所述固定层上；以及形成在第N自由层上的隧道帽，其中所述固定层包括磁矩固定到第一垂直方向和第二垂直方向之一的磁体，所述第一垂直方向和所述第二垂直方向分别是垂直于由所述固定层的上表面限定的平面的第一方向和第二方向，其中每个自由层包括在施加所述自由层的切换电流时磁矩在所述第一垂直方向与所述第二垂直方向之间可切换的磁体，并且其中每个自由层的切换电流不同于所有其他自由层的切换电流。
条款2.根据条款1所述的多位MRAM单元，其中所述固定层、交替的所述N个隧道势垒和所述N个自由层、以及所述隧道帽按顺序形成串联连接。
条款3.根据条款1至2中任一项所述的多位MRAM单元，其中所述多位MRAM单元被配置为处于2N个电阻状态中的任何一个电阻状态，每个电阻状态的电阻不同于所有其他电阻状态的电阻。
条款4.根据条款3所述的多位MRAM单元，其中每个自由层的电阻基于所述自由层的磁矩，使得所述多位MRAM单元的电阻状态基于所述N个自由层的磁矩的组合。
条款5.根据条款1至4中任一项所述的多位MRAM单元，其中所述多位MRAM单元包括多个磁体势垒界面，每个磁体势垒界面被定义为所述N个自由层之一与所述N个隧道势垒之一界面结合的位置，并且其中所述N个隧道势垒被形成为满足所述多个磁体势垒界面处的垂直磁各向异性(PMA)条件，以将每个自由层的切换电流设置为彼此不同。
条款6.根据条款5所述的多位MRAM单元，其中至少一个隧道势垒由晶体氧化物形成，其中所述晶体氧化物的晶格被定向为使得满足对应磁体势垒界面的所述PMA条件。
条款7.根据条款6所述的多位MRAM单元，其中所述至少一个隧道势垒由氧化镁(MgO)形成。
条款8.根据条款5所述的多位MRAM单元，其中至少一个隧道势垒被形成为使得满足对应磁体势垒界面的所述PMA条件的厚度。
条款9.根据条款8所述的多位MRAM单元，其中至少两个隧道势垒的厚度不同。
条款10.根据条款1至9中任一项所述的多位MRAM单元，其中至少一个自由层是由以下项中的至少一项形成的铁磁体：钴(Co)、铁(Fe)、钯(Pd)、铂(Pt)、钆(Gd)、铽(Tb)、镍(Ni)和硼(B)。
条款11.根据条款10所述的多位MRAM单元，其中针对由CoFeB形成的至少两个自由层，Co、Fe和B的相对组成不同。
条款12.根据条款1至11中任一项所述的多位MRAM单元，其中针对至少一个自由层，在施加所述至少一个自由层的所述切换电流时，所述至少一个自由层的磁矩可独立于其他自由层的磁矩而设置。
条款13.根据条款1至12中任一项所述的多位MRAM单元，其中N＝2，使得所述N个隧道势垒包括第一隧道势垒和第二隧道势垒，并且所述N个自由层包括第一自由层和第二自由层，其中所述第一隧道势垒形成在所述固定层上，所述第一自由层形成在所述第一隧道势垒上，所述第二隧道势垒形成在所述第一自由层上，所述第二自由层形成在所述第二隧道势垒上，并且所述隧道帽形成在所述第二自由层上。
条款14.根据条款13所述的多位MRAM单元，其中第一切换电流和第二切换电流分别是所述第一自由层和所述第二自由层的切换电流，并且第一磁矩和第二磁矩是所述第一自由层和所述第二自由层的磁矩，并且其中所述多位MRAM单元被配置为使得：在施加第一切换电流时所述第一磁矩独立于所述第二磁矩地切换，或者在施加第二切换电流时所述第二磁矩独立于所述第一磁矩地切换，或者在施加所述第一切换电流时所述第一磁矩独立于所述第二磁矩地切换、并且在施加所述第二切换电流时所述第二磁矩独立于所述第一磁矩地切换。
条款15.根据条款13至14中任一项所述的多位MRAM单元，其中所述第一自由层和所述第二自由层由晶体氧化镁形成，使得所述第一自由层和所述第二自由层的晶格不同，或者所述第一自由层和所述第二自由层的厚度不同，或者所述第一自由层和所述第二自由层的晶格不同、并且所述第一自由层和所述第二自由层的厚度不同。
条款16.根据条款1至12中任一项所述的多位MRAM单元，其中N＝3，使得所述N个隧道势垒包括第一隧道势垒、第二隧道势垒和第三隧道势垒，并且所述N个自由层包括第一自由层、第二自由层和第三自由层，其中所述第一隧道势垒形成在所述固定层上，所述第一自由层形成在所述第一隧道势垒上，所述第二隧道势垒形成在所述第一自由层上，所述第二自由层形成在所述第二隧道势垒上，所述第三隧道势垒形成在所述第二自由层上，所述第三自由层形成在所述第三隧道势垒上，并且所述隧道帽形成在所述第三自由层上。
条款17.根据条款16所述的多位MRAM单元，其中第一切换电流、第二切换电流和第三切换电流分别是所述第一自由层、所述第二自由层和所述第三自由层的切换电流，并且第一磁矩、第二磁矩和第三磁矩是所述第一自由层、所述第二自由层和所述第三自由层的磁矩，并且其中所述多位MRAM单元被配置为使得进行以下项或以下项的任何组合：在施加所述第一切换电流时所述第一磁矩独立于所述第二磁矩和所述第三磁矩地切换，或者施加在所述第二切换电流时所述第二磁矩独立于所述第一磁矩和所述第三磁矩地切换，或者在施加所述第三切换电流时所述第三磁矩独立于所述第一磁矩和所述第二磁矩地切换。
条款18.根据条款16至17中任一项所述的多位MRAM单元，其中所述第一自由层、所述第二自由层和所述第三自由层由晶体氧化镁(MgO)形成，使得所述第一自由层、所述第二自由层和所述第三自由层的晶格不同，或者所述第一自由层、所述第二自由层和所述第三自由层的厚度不同，或者所述第一自由层、所述第二自由层和所述第三自由层的晶格不同并且所述第一自由层、所述第二自由层和所述第三自由层的厚度不同
条款19.根据条款1至18中任一项所述的多位MRAM单元，其中所述多位MRAM单元被并入到从由以下项组成的组中选择的装置中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、物联网(IoT)设备、膝上型计算机、服务器、以及机动交通工具中的设备。
条款20.一种存储器单元阵列，包括：布置成R行和C列的多个多位磁阻随机存取存储器(MRAM)单元，每个多位MRAM单元包括：固定层；形成在所述固定层上的N个隧道势垒和N个自由层，N是大于或等于2的整数，所述N个隧道势垒和所述N个自由层以第一隧道势垒堆叠在所述固定层上开始而交替堆叠在所述固定层上；以及形成在第N自由层上的隧道帽；多个晶体管，对应地布置成R行和C列，使得针对每个晶体管，所述晶体管的第一连接电耦合到对应多位MRAM单元的所述固定层，所述第一连接是所述晶体管的源极或漏极中的一项；多个字线(WL)，与R行相对应，使得针对每一行，所述行的所述字线WL电耦合到所述行的所有晶体管的栅极；多个位线(BL)，与C列相对应，使得针对每一列，所述列的所述位线BL电耦合到所述列的所有多位MRAM单元的所述隧道帽；以及多个源极线，与C列相对应，使得针对每一列，所述列的所述源极线SL电耦合到所述列的所有晶体管的第二连接，所述第二连接是所述晶体管的所述源极或所述漏极中的另一项，其中针对每个多位MRAM单元，所述固定层包括磁矩固定到第一垂直方向和第二垂直方向之一的磁体，所述第一垂直方向和所述第二垂直方向分别是垂直于由所述固定层的上表面限定的平面的第一方向和第二方向，每个自由层包括在施加所述自由层的切换电流时磁矩在所述第一垂直方向与所述第二垂直方向之间可切换的磁体，并且每个自由层的切换电流不同于所有其他自由层的切换电流。
条款21.根据条款20所述的存储器单元阵列，其中每个多位MRAM单元被配置为使得在施加所述多位MRAM单元的至少一个自由层的所述切换电流时，所述至少一个自由层的磁矩可独立于所述其他自由层的磁矩而设置。
条款22.根据条款20至21中任一项所述的方法，还包括：多路复用器(MUX)，被配置为选择所述多个源极线中的一个源极线；以及感测放大器(SA)，被配置为感测由所述MUX选择的所述源极线的电阻状态。
条款23.一种制造多位磁阻随机存取存储器(MRAM)单元的方法，所述方法包括：形成固定层；在所述固定层上形成N个隧道势垒和N个自由层，N是大于或等于2的整数，所述N个隧道势垒和所述N个自由层以第一隧道势垒堆叠在所述固定层上开始而交替堆叠在所述固定层上；以及在第N自由层上形成隧道帽，其中所述固定层包括磁矩固定到第一垂直方向和第二垂直方向之一的磁体，所述第一垂直方向和所述第二垂直方向分别是垂直于由所述固定层的上表面限定的平面的第一方向和第二方向，其中每个自由层包括在施加所述自由层的切换电流时磁矩在所述第一垂直方向与所述第二垂直方向之间可切换的磁体，并且其中每个自由层的切换电流不同于所有其他自由层的切换电流。
条款24.根据条款23所述的方法，其中所述多位MRAM单元被制造为使得所述固定层、交替的所述N个隧道势垒和所述N个自由层、以及所述隧道帽按顺序形成串联连接。
条款25.根据条款23至24中任一项所述的方法，其中所述多位MRAM单元包括多个磁体势垒界面，每个磁体势垒界面被定义为所述N个自由层之一与所述N个隧道势垒之一界面结合的位置，并且其中所述N个隧道势垒被形成为满足所述多个磁体势垒界面处的垂直磁各向异性(PMA)条件，以将每个自由层的所述切换电流设置为彼此不同。
条款26.根据条款25所述的方法，其中至少一个隧道势垒由晶体氧化物形成，其中所述晶体氧化物的晶格被定向为使得满足对应磁体势垒界面的所述PMA条件。
条款27.根据条款25所述的方法，其中至少一个隧道势垒被形成为具有使得满足对应磁体势垒界面的所述PMA条件的厚度。
条款28.根据条款23至27中任一项所述的方法，其中至少一个自由层被形成为使得在施加所述至少一个自由层的切换电流时，所述至少一个自由层的磁矩可独立于其他自由层的磁矩而设置。
“示例性”一词在本文中用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何细节都不应当被解释为优于其他示例。同样，术语“示例”并不表示所有示例都包括所讨论的特征、优势或操作模式。此外，特定特征和/或结构可以与一个或多个其他特征和/或结构组合。此外，本文中描述的装置的至少一部分可以被配置为执行本文中描述的方法的至少一个部分。
应当注意，术语“连接”、“耦合”或其任何变体是指元件之间的任何直接或间接的连接或耦合，并且可以包括经由中间元件“连接”或“耦合”在一起的两个元件之间中间元件的存在，除非该连接被明确公开为直接连接。
本文中使用诸如“第一”、“第二”等名称对元素的任何引用都不限制这些元素的数目和/或顺序。相反，这些名称被用作区分两个或更多个元素和/或元素实例的方便方法。此外，除非另有说明，否则一组元素可以包括一个或多个元素。
本领域技术人员将理解，信息和信号可以使用各种不同技术和技术中的任何一种来表示。例如，可以在整个以上描述中引用的数据、指令、命令、信息、信号、位、符号和芯片可以通过电压、电流、电磁波、磁场或粒子、光场或粒子、或其任何组合来表示。
本申请中描述或描绘的任何内容均不旨在将任何组成部分、动作、特征、益处、优点或等同物奉献给公众，无论权利要求中是否陈述了该组成部分、动作、特征、益处、优点或等同物。
在上面的详细描述中，可以看出，不同特征在示例中被分组在一起。这种公开方式不应当被理解为要求保护的示例具有比相应权利要求中明确提及的更多特征的意图。相反，本公开可以包括少于所公开的个体示例的所有特征。因此，以下权利要求应当被视为被并入说明书中，其中每个权利要求本身可以作为单独的示例。尽管每个权利要求本身可以作为单独的示例，应当注意，尽管从属权利要求可以在权利要求中引用与一个或一个或多个权利要求的特定组合，但是其他示例也可以涵盖或包括所述从属权利要求与任何其他从属权利要求的主题的组合、或者任何特征与其他从属和独立权利要求的组合。除非明确表示不打算使用特定组合，否则本文中提出这样的组合。此外，权利要求的特征也可以被包括在任何其他独立权利要求中，即使所述权利要求不直接依赖于该独立权利要求。
还应当注意，说明书或权利要求中公开的方法、系统和装置可以通过包括用于执行所公开的方法的相应动作和/或功能的部件的设备来实现。
此外，在一些示例中，个体动作可以细分为一个或多个子动作或者包含一个或多个子动作。这样的子动作可以被包含在个体动作的公开中，并且是个体动作的公开的一部分。
虽然上述公开示出了本公开的说明性示例，但应当注意，在不脱离所附权利要求所限定的本公开的范围的情况下，本文可以进行各种改变和修改。根据本文中描述的公开的示例的方法权利要求的功能和/或动作不需要以任何特定顺序来执行。此外，将不详细描述或可以省略公知的元件，以免混淆本文中公开的方面和示例的相关细节。此外，尽管本公开的元素可以以单数形式描述或要求保护，但除非明确规定对单数形式的限制，否则可以考虑复数形式。

Claims (28)

1.一种多位磁阻随机存取存储器(MRAM)单元，包括：
固定层；
N个隧道势垒和N个自由层，形成在所述固定层上，N是大于或等于2的整数，所述N个隧道势垒和所述N个自由层以第一隧道势垒堆叠在所述固定层上开始被交替地堆叠在所述固定层上；以及
隧道帽，形成在第N自由层上，
其中所述固定层包括其磁矩被固定到第一垂直方向和第二垂直方向之一的磁体，所述第一垂直方向和所述第二垂直方向分别是垂直于由所述固定层的上表面限定的平面的第一方向和第二方向，
其中每个自由层包括在施加该自由层的切换电流时其磁矩能够在所述第一垂直方向与所述第二垂直方向之间切换的磁体，并且
其中每个自由层的所述切换电流不同于所有其他自由层的所述切换电流。
2.根据权利要求1所述的多位MRAM单元，其中所述固定层、交替的所述N个隧道势垒和所述N个自由层、以及所述隧道帽按顺序形成串联连接。
3.根据权利要求1所述的多位MRAM单元，其中所述多位MRAM单元被配置为处于2N个电阻状态中的任何一个电阻状态，每个电阻状态的电阻不同于所有其他电阻状态的电阻。
4.根据权利要求3所述的多位MRAM单元，其中每个自由层的电阻基于该自由层的磁矩，使得所述多位MRAM单元的电阻状态基于所述N个自由层的磁矩的组合。
5.根据权利要求1所述的多位MRAM单元，
其中所述多位MRAM单元包括多个磁体势垒界面，每个磁体势垒界面被定义为所述N个自由层之一与所述N个隧道势垒之一对接的位置，并且
其中所述N个隧道势垒被形成为满足所述多个磁体势垒界面处的垂直磁各向异性(PMA)条件，以将每个自由层的切换电流设置为彼此不同。
6.根据权利要求5所述的多位MRAM单元，其中至少一个隧道势垒由晶体氧化物形成，其中所述晶体氧化物的晶格被定向为使得满足对应磁体势垒界面的所述PMA条件。
7.根据权利要求6所述的多位MRAM单元，其中所述至少一个隧道势垒由氧化镁(MgO)形成。
8.根据权利要求5所述的多位MRAM单元，其中至少一个隧道势垒被形成为具有使得满足对应磁体势垒界面的所述PMA条件的厚度。
9.根据权利要求8所述的多位MRAM单元，其中至少两个隧道势垒的厚度不同。
10.根据权利要求1所述的多位MRAM单元，其中至少一个自由层是由以下项中的至少一项形成的铁磁体：钴(Co)、铁(Fe)、钯(Pd)、铂(Pt)、钆(Gd)、铽(Tb)、镍(Ni)和硼(B)。
11.根据权利要求10所述的多位MRAM单元，其中针对由CoFeB形成的至少两个自由层，Co、Fe和B的相对组成不同。
12.根据权利要求1所述的多位MRAM单元，其中针对至少一个自由层，在施加所述至少一个自由层的所述切换电流时，所述至少一个自由层的所述磁矩能够独立于其他自由层的磁矩被设置。
13.根据权利要求1所述的多位MRAM单元，其中N＝2，使得所述N个隧道势垒包括第一隧道势垒和第二隧道势垒，并且所述N个自由层包括第一自由层和第二自由层，其中
所述第一隧道势垒形成在所述固定层上，
所述第一自由层形成在所述第一隧道势垒上，
所述第二隧道势垒形成在所述第一自由层上，
所述第二自由层形成在所述第二隧道势垒上，并且
所述隧道帽形成在所述第二自由层上。
14.根据权利要求13所述的多位MRAM单元，
其中第一切换电流和第二切换电流分别是所述第一自由层和所述第二自由层的切换电流，并且第一磁矩和第二磁矩是所述第一自由层和所述第二自由层的磁矩，并且
其中所述多位MRAM单元被配置为使得：在施加所述第一切换电流时所述第一磁矩独立于所述第二磁矩切换，或者在施加所述第二切换电流时所述第二磁矩独立于所述第一磁矩切换，或者在施加所述第一切换电流时所述第一磁矩独立于所述第二磁矩切换、并且在施加所述第二切换电流时所述第二磁矩独立于所述第一磁矩切换。
15.根据权利要求13所述的多位MRAM单元，其中所述第一自由层和所述第二自由层由晶体氧化镁(MgO)形成，使得
所述第一自由层和所述第二自由层的晶格不同，或者
所述第一自由层和所述第二自由层的厚度不同，或者
所述第一自由层和所述第二自由层的晶格不同、并且所述第一自由层和所述第二自由层的厚度不同。
16.根据权利要求1所述的多位MRAM单元，其中N＝3，使得所述N个隧道势垒包括第一隧道势垒、第二隧道势垒和第三隧道势垒，并且所述N个自由层包括第一自由层、第二自由层和第三自由层，其中
所述第一隧道势垒形成在所述固定层上，
所述第一自由层形成在所述第一隧道势垒上，
所述第二隧道势垒形成在所述第一自由层上，
所述第二自由层形成在所述第二隧道势垒上，
所述第三隧道势垒形成在所述第二自由层上，
所述第三自由层形成在所述第三隧道势垒上，并且
所述隧道帽形成在所述第三自由层上。
17.根据权利要求16所述的多位MRAM单元，
其中第一切换电流、第二切换电流和第三切换电流分别是所述第一自由层、所述第二自由层和所述第三自由层的切换电流，并且第一磁矩、第二磁矩和第三磁矩是所述第一自由层、所述第二自由层和所述第三自由层的磁矩，并且
其中所述多位MRAM单元被配置为使得进行以下项或以下项的任何组合：在施加所述第一切换电流时所述第一磁矩独立于所述第二磁矩和所述第三磁矩切换，或者在施加所述第二切换电流时所述第二磁矩独立于所述第一磁矩和所述第三磁矩切换，或者在施加所述第三切换电流时所述第三磁矩独立于所述第一磁矩和所述第二磁矩切换。
18.根据权利要求16所述的多位MRAM单元，其中所述第一自由层、所述第二自由层和所述第三自由层由晶体氧化镁(MgO)形成，使得
所述第一自由层、所述第二自由层和所述第三自由层的晶格不同，或者
所述第一自由层、所述第二自由层和所述第三自由层的厚度不同，或者
所述第一自由层、所述第二自由层和所述第三自由层的晶格不同，并且所述第一自由层、所述第二自由层和所述第三自由层的厚度不同。
19.根据权利要求1所述的多位MRAM单元，其中所述多位MRAM单元被并入到装置中，所述装置选自由以下项组成的组：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、物联网(IoT)设备、膝上型计算机、服务器、以及机动交通工具中的设备。
20.一种存储器单元阵列，包括：
多个多位磁阻随机存取存储器(MRAM)单元，被布置成R行和C列，每个多位MRAM单元包括：
固定层；
N个隧道势垒和N个自由层，形成在所述固定层上，N是大于或等于2的整数，所述N个隧道势垒和所述N个自由层以第一隧道势垒堆叠在所述固定层上开始被交替地堆叠在所述固定层上；以及
隧道帽，形成在第N自由层上；
多个晶体管，被对应地布置成R行和C列，使得针对每个晶体管，该晶体管的第一连接被电耦合到对应多位MRAM单元的所述固定层，所述第一连接是所述晶体管的源极或漏极中的一者；
与R行对应的多个字线(WL)，使得针对每一行，该行的所述字线WL被电耦合到该行的所有晶体管的栅极；
与C列对应的多个位线(BL)，使得针对每一列，该列的所述位线BL被电耦合到该列的所有多位MRAM单元的所述隧道帽；以及
与C列对应的多个源极线，使得针对每一列，该列的所述源极线SL被电耦合到该列的所有晶体管的第二连接，所述第二连接是所述晶体管的所述源极或所述漏极中的另一者，
其中针对每个多位MRAM单元，
所述固定层包括其磁矩被固定到第一垂直方向和第二垂直方向之一的磁体，所述第一垂直方向和所述第二垂直方向分别是垂直于由所述固定层的上表面限定的平面的第一方向和第二方向，
每个自由层包括在施加该自由层的切换电流时其磁矩能够在所述第一垂直方向与所述第二垂直方向之间切换的磁体，并且
每个自由层的所述切换电流不同于所有其他自由层的所述切换电流。
21.根据权利要求20所述的存储器单元阵列，其中每个多位MRAM单元被配置为使得：在施加该多位MRAM单元的至少一个自由层的所述切换电流时，所述至少一个自由层的所述磁矩能够独立于其他自由层的磁矩被设置。
22.根据权利要求20所述的存储器单元阵列，还包括：
多路复用器(MUX)，被配置为选择所述多个源极线中的一个源极线；以及
感测放大器(SA)，被配置为感测由所述MUX选择的所述源极线的电阻状态。
23.一种制造多位磁阻随机存取存储器(MRAM)单元的方法，所述方法包括：
形成固定层；
在所述固定层上形成N个隧道势垒和N个自由层，N是大于或等于2的整数，所述N个隧道势垒和所述N个自由层以第一隧道势垒堆叠在所述固定层上开始被交替地堆叠在所述固定层上；以及
在第N自由层上形成隧道帽，
其中所述固定层包括其磁矩被固定到第一垂直方向和第二垂直方向之一的磁体，所述第一垂直方向和所述第二垂直方向分别是垂直于由所述固定层的上表面限定的平面的第一方向和第二方向，
其中每个自由层包括在施加该自由层的切换电流时其磁矩能够在所述第一垂直方向与所述第二垂直方向之间切换的磁体，并且
其中每个自由层的所述切换电流不同于所有其他自由层的所述切换电流。
24.根据权利要求23所述的方法，其中所述多位MRAM单元被制造为使得所述固定层、交替的所述N个隧道势垒和所述N个自由层、以及所述隧道帽按顺序形成串联连接。
25.根据权利要求23所述的方法，
其中所述多位MRAM单元包括多个磁体势垒界面，每个磁体势垒界面被定义为所述N个自由层之一与所述N个隧道势垒之一对接的位置，并且
其中所述N个隧道势垒被形成为满足所述多个磁体势垒界面处的垂直磁各向异性(PMA)条件，以将每个自由层的所述切换电流设置为彼此不同。
26.根据权利要求25所述的方法，其中至少一个隧道势垒由晶体氧化物形成，其中所述晶体氧化物的晶格被定向为使得满足对应磁体势垒界面的所述PMA条件。
27.根据权利要求25所述的方法，其中至少一个隧道势垒被形成为具有使得满足对应磁体势垒界面的所述PMA条件的厚度。
28.根据权利要求23所述的方法，其中至少一个自由层被形成为使得：在施加所述至少一个自由层的所述切换电流时，所述至少一个自由层的所述磁矩能够独立于其他自由层的磁矩被设置。
CN202280030792.XA 2021-05-06 2022-03-24 多位磁阻随机存取存储器单元 Pending CN117242521A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/313,834 US12108610B2 (en) 2021-05-06 2021-05-06 One transistor one magnetic tunnel junction multiple bit magnetoresistive random access memory cell
US17/313,834 2021-05-06
PCT/US2022/071322 WO2022236205A1 (en) 2021-05-06 2022-03-24 Multiple bit magnoresistive random access memory cell

Publications (1)

Publication Number Publication Date
CN117242521A true CN117242521A (zh) 2023-12-15

Family

ID=81308480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280030792.XA Pending CN117242521A (zh) 2021-05-06 2022-03-24 多位磁阻随机存取存储器单元

Country Status (5)

Country Link
US (1) US12108610B2 (zh)
EP (1) EP4334937A1 (zh)
CN (1) CN117242521A (zh)
TW (1) TW202301715A (zh)
WO (1) WO2022236205A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919794B2 (en) * 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
SG175482A1 (en) 2010-05-04 2011-11-28 Agency Science Tech & Res Multi-bit cell magnetic memory with perpendicular magnetization and spin torque switching
US8446761B2 (en) * 2010-12-31 2013-05-21 Grandis, Inc. Method and system for providing multiple logic cells in a single stack
US9178136B2 (en) * 2012-08-16 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
KR102508925B1 (ko) * 2019-04-18 2023-03-09 삼성전자주식회사 메모리 장치
KR102117393B1 (ko) 2019-11-05 2020-06-01 한양대학교 산학협력단 멀티 비트 수직 자기 터널링 접합에 기반한 메모리 소자
US11322680B2 (en) * 2020-05-27 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM cell, MRAM and IC with MRAM

Also Published As

Publication number Publication date
US20220359611A1 (en) 2022-11-10
TW202301715A (zh) 2023-01-01
US12108610B2 (en) 2024-10-01
WO2022236205A1 (en) 2022-11-10
EP4334937A1 (en) 2024-03-13

Similar Documents

Publication Publication Date Title
JP6727410B2 (ja) 高速低電力スピン軌道トルク（ｓｏｔ）支援スピントランスファートルク磁気ランダムアクセスメモリ（ｓｔｔ−ｍｒａｍ）ビットセルアレイ
CN104995682B (zh) 具有自旋霍尔mtj器件的交叉点阵列mram
US10600460B2 (en) Perpendicular magnetic memory using spin-orbit torque
US9548445B2 (en) Amorphous alloy space for perpendicular MTJs
TW578149B (en) High density magnetic random access memory
EP2807648B1 (en) Multi-bit magnetic tunnel junction memory and method of forming the same
JP5677347B2 (ja) 磁気抵抗素子及び磁気メモリの書き込み方法
CN103489474A (zh) 包括源极线电压产生器的磁阻存储器设备
US8592929B2 (en) Symmetrically switchable spin-transfer-torque magnetoresistive device
US6980464B2 (en) Magnetic random access memory
US7218556B2 (en) Method of writing to MRAM devices
US10269400B2 (en) Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits
US10438995B2 (en) Devices including magnetic tunnel junctions integrated with selectors
US20120218815A1 (en) Magnetic Random Access Memory (MRAM) Read With Reduced Disburb Failure
KR20160084317A (ko) 스핀 전달 토크 자기 램의 응용 분야에서 사용될 수 있는 수직 자기 접합에 하부 기준층을 제공하는 방법 및 시스템
US9876164B1 (en) Method and system for providing a low moment free layer magnetic junction usable in spin transfer torque applications
TW200414189A (en) Semiconductor integrated circuit device
TW200304143A (en) Synthetic ferrimagnet reference layer for a magnetic storage device
CN117242521A (zh) 多位磁阻随机存取存储器单元
Mojumder et al. Dual Pillar Spin Transfer Torque MRAM with tilted magnetic anisotropy for fast and error-free switching and near-disturb-free read operations
US9324768B1 (en) System and method of shared bit line MRAM
CN105762274B (zh) 用于提供包括无Co自由层的磁结的方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination