CN117242441A - 数据传输电路、芯片和终端 - Google Patents

数据传输电路、芯片和终端 Download PDF

Info

Publication number
CN117242441A
CN117242441A CN202180097834.7A CN202180097834A CN117242441A CN 117242441 A CN117242441 A CN 117242441A CN 202180097834 A CN202180097834 A CN 202180097834A CN 117242441 A CN117242441 A CN 117242441A
Authority
CN
China
Prior art keywords
circuit
signal
data
identification
fifo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180097834.7A
Other languages
English (en)
Inventor
陈庆宇
钟威
雷张伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN117242441A publication Critical patent/CN117242441A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本申请实施例提供了一种数据传输电路、芯片和终端，涉及集成电路技术领域，根据第一标识信号和第二标识信号，检测数据信号在FIFO电路中传输时是否出错。该数据传输电路包括FIFO电路、标识生成电路、比较器、数据生成电路和数据接收电路。数据生成电路可以向FIFO电路写入数据信号，与此同时，标识生成电路可以向FIFO电路写入第一标识信号。之后，在读使能信号的控制下，标识比较电路接收FIFO电路读出的第一标识信号和标识生成电路生成的第二标识信号，数据接收电路接收FIFO电路读出的数据信号。标识比较电路可以基于同一读使能信号作用下接收的第一标识信号和第二标识信号，指示数据信号在FIFO电路中传输时是否发生错误。

Description

数据传输电路、芯片和终端 技术领域
本申请涉及芯片技术领域，尤其涉及一种数据传输电路、芯片和终端。
背景技术
先进先出(First Input First Output，简称FIFO)电路作为数字电路中最常用的数据缓存单元，是开发大规模集成电路的基础。
然而，若数据在FIFO电路中传输时丢失，将导致FIFO电路无法实现预期的功能，因此，及时检测数据在传输过程中丢失，是当前迫切解决的问题。
发明内容
为了解决上述技术问题，本申请提供一种数据传输电路、芯片和终端，可以根据第一标识信号和第二标识信号，检测数据信号在FIFO电路中传输时是否出错。
第一方面，本申请实施例提供一种数据传输电路，该数据传输电路包括数据生成电路、数据接收电路、FIFO电路、标识生成电路、以及标识比较电路。数据生成电路可以向FIFO电路写入数据信号，与此同时，标识生成电路可以向FIFO电路写入第一标识信号。之后，在读使能信号的控制下，标识比较电路接收FIFO电路读出的第一标识信号和标识生成电路生成的第二标识信号，数据接收电路接收FIFO电路读出的数据信号。标识比较电路可以基于同一读使能信号作用下接收的第一标识信号和第二标识信号，指示数据信号在FIFO电路中传输时是否发生错误。
本申请中，数据生成电路可以向FIFO电路写入数据信号，与此同时，标识比较电路可以向FIFO电路写入第一标识信号。在读使能信号的控制下，FIFO电路读出数据信号和第一标识信号，并将第一标识信号发送至标识比较电路，将数据信号发送至数据接收电路，与此同时，在读使能信号的控制下，标识生成电路将第二标识信号发送至标识比较电路。标识比较电路可以以接收的第二标识信号为基准，与该读使能作用下接收的第一标识信号比较，确定第一标识信号在FIFO电路中传输时是否丢失。由于数据信号与第一标识信号一一对应，因此，若第一标识信号在FIFO电路中传输时未丢失，与该第一标识信号对应的数据信号在FIFO电路中传输时也未丢失。若第一标识信号在FIFO电路中传输时丢失，与该第一标识信号对应的数据信号在FIFO电路中传输时也丢失。
在一些可能实现的方式中，FIFO电路包括第一FIFO电路，标识生成电路包括第一标识生成电路和第二标识生成电路，第一FIFO电路可以为同步FIFO或异步FIFO。数据生成电路，用于在写使能信号的控制下，向第一FIFO电路写入数据信号；第一标识电路，用于在数据生成电路向第一FIFO电路写入数据信号时，向第一FIFO电路写入第一标识信号；数据接收电路，用于在读使能信号的控制下，从第一FIFO电路读出数据信号；标识比较电路，用于在读使能信号的控制下，接收从第一FIFO电路读出的第一标识信号； 第二标识生成电路，用于在读使能信号的控制下，向标识比较电路发送第二标识信号。
本申请中，数据生成电路可以向第一FIFO电路写入数据信号，并向第一FIFO电路和第一标识电路发送写使能信号。在写使能信号的控制下，第一标识生成电路可以生成第一标识信号，并将第一标识信号写入第一FIFO电路。在读使能信号的控制下，第一FIFO电路读出数据信号和第一标识信号，并将第一标识信号发送至标识比较电路，将数据信号发送至数据接收电路。与此同时，在读使能信号的控制下，第二标识生成电路可以生成第二标识信号，并将第二标识信号发送至标识比较电路。标识比较电路可以以接收的第二标识信号为基准，与该读使能作用下接收的第一标识信号比较，确定第一标识信号在FIFO电路中传输时是否丢失。由于数据信号与第一标识信号一一对应，因此，若第一标识信号在FIFO电路中传输时未丢失，与该第一标识信号对应的数据信号在FIFO电路中传输时也未丢失。若第一标识信号在FIFO电路中传输时丢失，与该第一标识信号对应的数据信号在FIFO电路中传输时也丢失。
此情况下，数据传输电路10中各个电路的连接关系可以为：数据生成电路包括数据发送端和写使能发送端；第一FIFO电路包括第一写使能端、第一写数据端、第一读使能端和第一读数据端；数据接收电路包括数据接收端和读使能发送端；第一标识生成电路包括第一使能输入端和第一标识信号发送端；第二标识生成电路包括第二使能输入端和第二标识信号发送端。写使能发送端分别与第一写使能端和第一使能输入端耦合；第一写数据端分别与数据发送端和第一标识信号发送端耦合；读使能发送端与第一读使能端和第二使能输入端耦合；第一读数据端分别与数据接收端和标识比较电路的输入端耦合；标识比较电路的输入端还与第二标识信号发送端耦合。
在一些可能实现的方式中，FIFO电路包括第一FIFO电路和第二FIFO电路，第一FIFO电路和第二FIFO电路为同步FIFO。标识生成电路包括第一标识生成电路。数据生成电路，用于在写使能信号的控制下，向第一FIFO电路写入数据信号；第一标识电路，用于在数据生成电路向第一FIFO电路写入数据信号时，向第一FIFO电路写入第一标识信号，向第二FIFO电路写入第二标识信号；数据接收电路，用于在读使能信号的控制下，从第一FIFO电路读出数据信号；标识比较电路，用于在读使能信号的控制下，接收从第一FIFO电路读出的第一标识信号和从第二FIFO电路读出的第二标识信号。
本申请中，对于第一FIFO电路和第二FIFO电路为同步FIFO的方案，数据生成电路可以向第一FIFO电路写入数据信号，并向第一FIFO电路、第二FIFO电路和第一标识电路发送写使能信号。在写使能信号的控制下，第一标识生成电路可以生成相同的第一标识信号和第二标识信号，并将第一标识信号写入第一FIFO电路，将第二标识信号写入第二FIFO电路。在读使能信号的控制下，第一FIFO电路读出数据信号和第一标识信号，并将第一标识信号发送至标识比较电路，将数据信号发送至数据接收电路。与此同时，在读使能信号的控制下，第二FIFO电路可以读出第二标识信号，并将第二标识信号发送至标识比较电路。标识比较电路可以以接收的第二标识信号为基准，与该读使能作用下接收的第一标识信号比较，确定第一标识信号在FIFO电路中传输时是否丢失。由于数据信号与第一标识信号一一对应，因此，若第一标识信号在FIFO电路中传输时未丢失，与该第一标识信号对应的数据信号在FIFO电路中传输时也未丢失。若第一标识信号在 FIFO电路中传输时丢失，与该第一标识信号对应的数据信号在FIFO电路中传输时也丢失。
此情况下，数据传输电路10中各个电路的连接关系可以为：FIFO电路包括第一FIFO电路和第二FIFO电路，第一FIFO电路和第二FIFO电路为同步FIFO。标识生成电路包括第一标识生成电路。第一FIFO电路包括第一写使能端、第一写数据端、第一读使能端、以及第一读数据端。第二FIFO电路包括第二写使能端、第二写数据端、第二读使能端、以及第二读数据端。第一标识生成电路包括第一使能输入端和第一标识信号发送端。其中，写使能发送端分别与第一写使能端、第二写使能端和第一使能输入端耦合；第一写数据分别与数据发送端和第一标识信号发送端耦合，第一标识信号发送端还与第二写数据端耦合。读使能发送端与第一读使能端和第二读使能端耦合；第一读数据端分别与数据接收端和标识比较电路的输入端耦合，标识比较电路的输入端还与第二读数据端耦合。
在一些可能实现的方式中，FIFO电路包括第一FIFO电路和第二FIFO电路，第一FIFO电路和第二FIFO电路为异步FIFO。标识生成电路包括第一标识生成电路。数据传输电路还包括第三FIFO电路、第一反相器、第二反相器、以及与门，第三FIFO电路为同步FIFO。数据生成电路，用于在写使能信号的控制下，向第一FIFO电路写入数据信号；第一标识电路，用于在数据生成电路向第一FIFO电路写入数据信号时，向第一FIFO电路写入第一标识信号；第一标识电路，还用于在数据生成电路向第一FIFO电路写入数据信号时，向第二FIFO电路写入第二标识信号；数据接收电路，用于在读使能信号的控制下，从第一FIFO电路读出数据信号；第二FIFO电路，用于在第一标识电路向第二FIFO电路写入第二标识信号时，向第一反相器发送非空状态信号；第三FIFO电路，用于在数据接收电路从第一FIFO电路中读出数据信号时，从第一FIFO电路读出第一标识信号，并向第二反相器发送非空状态信号；第一反相器，用于接收非空状态信号，并向与门发送空状态信号；第二反相器，用于接收非空状态信号，并向与门发送空状态信号；与门，还用于接收第一反相器和第二反相器发送的空状态信号，并控制第三FIFO电路向标识比较电路发送第一标识信号，控制第二FIFO电路向标识比较电路发送第二标识信号。
本申请中，对于第一FIFO电路和第二FIFO电路为异步FIFO的方案，数据生成电路可以向第一FIFO电路写入数据信号，并向第一FIFO电路、第二FIFO电路和第一标识电路发送写使能信号。在写使能信号的控制下，第一标识生成电路可以生成相同的第一标识信号和第二标识信号，并将第一标识信号写入第一FIFO电路，将第二标识信号写入第二FIFO电路。第二FIFO电路写入第二标识信号后处于非空状态，向第一反相器发送非空状态信号，第一反相器向与门发送空状态信号。在读使能信号的控制下，第一FIFO电路读出数据信号和第一标识信号，并将第一标识信号发送至第三FIFO电路，将数据信号发送至数据接收电路。第三FIFO电路接收第一标识信号后处于非空状态，向第二反相器发送非空状态信号，第二反相器向与门发送空状态信号。与门接收到第一反相器和第二反相器发送的空状态信号后，向第二读使能端和第三读使能端发送第二读使能信号。第二FIFO电路在第二读使能信号的控制下，向标识比较电路发送第二标识信号；第三FIFO电路在第二读使能信号的控制下，向标识比较电路发送第一标识信号。标识比较电路可以以接收的第二标识信号为基准，与该读使能作用下接收的第一标识信号比较，确 定第一标识信号在FIFO电路中传输时是否丢失。由于数据信号与第一标识信号一一对应，因此，若第一标识信号在FIFO电路中传输时未丢失，与该第一标识信号对应的数据信号在FIFO电路中传输时也未丢失。若第一标识信号在FIFO电路中传输时丢失，与该第一标识信号对应的数据信号在FIFO电路中传输时也丢失。
此情况下，数据传输电路10中各个电路的连接关系可以为：FIFO电路11包括第一FIFO电路111和第二FIFO电路112，第一FIFO电路111和第二FIFO电路112可以为异步FIFO。标识生成电路12包括第一标识生成电路121。数据传输电路10还包括第三FIFO电路17、与门18、第一反相器191和第二反相器192。第一FIFO电路111包括第一写使能端wr1、第一写数据端wdata1、第一读使能端rd1、以及第一读数据端rdata1。第二FIFO电路包括第二写使能端wr2、第二写数据端wdata2、第二读使能端rd2、以及第二读数据端rdata2。第三FIFO电路15包括第三写使能端wr3、第三写数据端wdata3、第三读使能端rd3、以及第三读数据端rdata3。第一标识生成电路121包括第一使能输入端en1和第一标识信号发送端uid1。与门16包括第一输入端、第二输入端、以及第一输出端。
写使能发送端wr分别与第一写使能端wr1、第二写使能端wr2和第一使能输入端en1耦合；第一写数据端wdata1分别与数据发送端d1和第一标识信号发送端uid1耦合，第一标识信号发送端uid1还与第二写数据端wdata2耦合。读使能发送端rd与第一读使能端rd1和第三读使能端rd3耦合。第一读数据端rdata1分别与数据接收端d2和第三写数据端wdata3的输入端耦合。第三FIFO电路17通过第一反相器191与与门18的第一输入端耦合，第二FIFO电路112通过第二反相器192与与门18的第二输入端耦合，与门18的第一输出端分别与第三读使能端rd3和第二读使能端rd2耦合。第三读数据端rdata3和第二读数据端rdata2分别与标识比较电路13的输入端耦合。读使能信号包括第一读使能信号和第二读使能信号。
在一些可能实现的方式中，上述数据传输电路还包括或门和数据生成电路。或门包括第三输入端、第四输入端、以及第二输出端。第三输入端与第一FIFO电路耦合，第四输入端与第二FIFO电路耦合，第二输出端与数据生成电路耦合。或门被配置为在第一FIFO电路和/或第二FIFO电路为满状态时，向数据生成电路发送满状态信号；数据生成电路被配置为接收满状态信号时，停止向第一FIFO电路发送数据信号。在第一FIFO电路和/或第二FIFO电路处于满状态时，第一FIFO电路和/或第二FIFO电路可以向数据生成电路发送满状态信号，告知数据生成电路暂时不要向第一FIFO电路发送数据信号。或者，在第一FIFO电路和第二FIFO电路均处于未满状态时，第一FIFO电路和第二FIFO电路可以向数据生成电路发送未满状态信号，告知数据生成电路可以向第一FIFO电路发送数据信号。
在一些可能实现的方式中，标识生成电路为加法器或减法器。由加法器或减法器生成的第一标识信号和第二标识信号，可以确保相邻的第一标识信号各不相同，相邻的第二标识信号各不相同。
在一些可能实现的方式中，数据生成电路，还用于在向第一FIFO电路写入数据信号时，向第一FIFO电路写入校验位；数据接收电路，还用于从第一FIFO电路中读出数据 信号时，读出校验位。第一FIFO电路在写入数据信号的同时，还可以写入与数据信号一一对应的校验位，一旦校验位有误，则可以确定数据信号在第一FIFO电路中传输有误；反之，数据信号在第一FIFO电路中传输无误。
第二方面，本申请实施例提供一种芯片，包括处理电路和第一方面的数据传输电路。数据传输电路的比较器的输出端与处理电路耦合；处理电路被配置为接收比较器输出的比较结果。
第二方面与第一方面相对应。第二方面所对应的技术效果可参见上述第一方面所对应的技术效果，此处不再赘述。
第三方面，本申请实施例提供一种终端，终端包括第二方面的芯片。
第三方面与第一方面相对应。第三方面所对应的技术效果可参见上述第一方面所对应的技术效果，此处不再赘述。
附图说明
图1为本申请实施例提供的一种终端中各电路模块之间的连接关系图；
图2为本申请实施例提供的又一种终端中各电路模块之间的连接关系图；
图3a为本申请实施例提供的一种数据传输电路的电路图；
图3b为本申请实施例提供的又一种数据传输电路的电路图；
图4a为本申请实施例提供的另一种数据传输电路的电路图；
图4b为本申请实施例提供的另一种数据传输电路的电路图；
图5a为本申请实施例提供的另一种数据传输电路的电路图；
图5b为本申请实施例提供的另一种数据传输电路的电路图；
图6为本申请实施例提供的一种数据传输方法的流程示意图；
图7为本申请实施例提供的又一种数据传输方法的流程示意图；
图8为本申请实施例提供的另一种数据传输方法的流程示意图；
图9为本申请实施例提供的另一种数据传输方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。
本申请实施例的说明书和权利要求书中的术语“第一”和“第二”等是用于区别不同的对象，而不是用于描述对象的特定顺序。例如，第一目标对象和第二目标对象等是用于区别不同的目标对象，而不是用于描述目标对象的特定顺序。
在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。 本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
在本申请实施例的描述中，除非另有说明，“多个”的含义是指两个或两个以上。例如，多个处理单元是指两个或两个以上的处理单元；多个系统是指两个或两个以上的系统。
本申请实施例提供一种终端，终端可以是手机、电脑、平板电脑、电视、车载显示器、智能手表、服务器、存储器、雷达、基站、汽车等需要多个芯片的设备。当然，终端还可以是其他设备，本申请实施例不对终端的具体形式进行限定。为了方便说明，下文以终端为汽车进行举例说明。
安全作为汽车行业的生命线，为了实现汽车的安全目标，国际标准化组织(international organization for standardization，简称ISO)将汽车行业的芯片分为质量管理(quality manager，简称QM)和汽车安全完整性等级(automotive safety integrity level，简称ASIL)。其中，汽车安全完整性等级包括ASIL A、ASIL B、ASIL C和ASIL D四个等级。从ASIL A至ASIL D，安全等级依次增高，其单点诊断覆盖率和潜在故障的诊断覆盖率随着安全等级依次提升。汽车中集成有多个芯片(也可以说多个芯片)，以最高安全等级的ASIL D为例，芯片的单点故障覆盖率(single-point fault metric，简称SPFM)应不低于99％，也可以说，芯片的单点被诊断的概率不低于99％；芯片的潜在故障覆盖率(latent-fault metric，简称LMF)应不低于90％，也可以说，芯片的潜在故障被诊断的概率不低于90％。
为了满足上述单点故障覆盖率和潜在故障覆盖率目标，需要分析芯片中电路的失效模式(failure mode，简称FM)，并基于失效模式提出针对性的安全机制(safety mechanism，简称SM)，安全机制对失效模式有一定的诊断覆盖率(diagnosis coverage，简称DC)。具体的，可以通过对电路各个层级(包括但不限于软件、硬件系统、硬件子系统、以及硬件模块)间安全机制的相互配合，完成对电路中单点和潜在故障的诊断，以达到上述汽车安全完整性等级的单点故障覆盖率目标和潜在故障覆盖率目标。
FIFO电路作为数字电路中最常用的数据缓存单元，也应用于汽车的各种芯片中。图1示出了本申请实施例的一种应用场景，该芯片包括数据传输电路10、错误管理单元20、处理电路。处理电路包括中央处理器(central processing unit，简称CPU)30和安全岛40。
数据传输电路10可以传输数据信号，并确定数据信号在传输过程中是否出错。其中，数据信号在传输过程中出错，例如可以包括数据信号在数据传输电路10中传输时丢失。
若数据传输电路10检测到数据信号在传输过程中出错，则可以将出错结果发送至错误管理电路20。
错误管理单元20可以对上述出错结果进行分类识别，之后，将分类后的出错结果上报给中央处理器30和安全岛40。中央处理器30和安全岛40基于出错结果的类型，通过核间通信的方式，协商由中央处理器50或安全岛60处理上述出错结果。
下面结合上述终端和芯片，对数据传输电路10的具体电路结构和功能进行具体说明。
如图2所示，数据传输电路10包括FIFO电路11、标识生成电路12、标识比较电路 13、数据生成电路14、以及数据接收电路15。数据生成电路14，用于在写使能信号的控制下，向FIFO电路11写入数据信号。标识生成电路12，用于向FIFO电路11写入数据信号时，向FIFO电路11写入第一标识信号，第一标识信号可以是上述检测信号。数据接收电路15，用于在读使能信号的控制下，从FIFO电路11中读出数据信号。标识比较电路13，用于在读使能信号的控制下，接收从FIFO电路11读出的第一标识信号和标识生成电路12生成的第二标识信号，并基于第一标识信号和第二标识信号，指示数据信号是否发生错误。
此处，应该理解的是，FIFO电路11是一个先进先出的双口缓冲器，包括写数据端和读数据端。先从写数据端写入FIFO电路11的数据信号和第一标识信号，先被FIFO电路11通过读数据端读出。
在一些可能实现的方式中，如图2所示，数据生成电路14例如可以包括直接存储器访问(direct memory access，简称DMA)控制器，数据接收电路15例如可以包括动态随机存储器(synchronous dynamic random access memory，SDRAM)。直接存储器访问控制器向FIFO电路11可以通过FIFO电路11将数据信号发送至动态随机存储器。
上述数据传输电路10的工作过程可以包括：
在FIFO电路11处于未满状态，且FIFO电路11需要写入数据信号的情况下，数据生成电路14可以向FIFO电路11写入数据信号。与此同时，标识生成电路可以向FIFO电路11写入第一标识信号。在FIFO电路11处于满状态的情况下，数据生成电路14不再输出数据信号，也可以说，数据生成电路14不再向FIFO电路11写入数据信号；标识生成电路12不再输出第一标识信号，也可以说，标识生成电路12不再向FIFO电路11写入第一标识信号。
此处需要说明的是，FIFO电路11处于未满状态，可以包括两种情况：第一，FIFO电路11中包含已写入但未读出的信号，且已写入但未读出的信号未写满FIFO电路11。第二，FIFO电路11中不包含已写入但未读出的信号，也可以说，FIFO电路11中不包括任何信号。其中，FIFO电路11中已写入但未读出的信号包括但不限于数据信号和第一标识信号。FIFO电路11处于满状态，是指：FIFO电路11中包含已写入但未读出的信号，且已写入但未读出的信号占满FIFO电路11的缓存空间。
在一些可能实现的方式中，数据生成电路14向FIFO电路11写入数据信号时，标识电路12向FIFO电路11写入第一标识信号，也可以说，数据生成电路14向FIFO电路11写入数据信号的数量，与标识生成电路向FIFO电路11写入第一标识信号的数量相同且一一对应。数据信号和与其对应的第一标识信号可以以特定格式组合成一个信号在FIFO电路11中传输。例如，在该特定格式的信号中，数据信号为前X位，第一标识信号为后Y位，X和Y为正整数。示例的，数据信号为32位，数据信号为8位，该特定格式的信号中前32位为数据信号、后8位为第一标识信号。当然，该特定信号中，也可以是第一标识信号在前，数据信号在后。或者，数据信号和第一标识信号还可以以其他方式组成该特定信号，本申请实施例对此不作特殊限定。
在标识生成电路向FIFO电路11写入的第一标识信号的数量为多个时，多个第一标识信号的数值各不相同。或者，多个第一标识信号依次按照一定周期循环，每个周期包 括连续的多个第一标识信号，且连续的多个第一标识信号在同一周期内的数值各不相同。该周期内第一标识信号的数量可以大于或等于3，只要任意第一标识信号的数值，和与其相邻的第一标识信号的数值不相同即可。当然，在FIFO电路11的缓存空间足够大的情况下，一个周期内的第一标识信号越多越好，也可以说，每个第一标识信号的字节越长越好。
以一个周期内包含256个第一标识信号为例，从第1个第一标识信号到第256个第一标识信号，256个第一标识信号可以依次为：00000000、00000001、00000010……11111110、11111111。
FIFO电路11写入数据信号和第一标识信号后，处于非空状态。此情况下，数据接收电路15可以向FIFO电路11和标识生成电路12发送读使能信号，数据接收电路15从FIFO电路11中读出数据信号。与此同时，标识比较电路13可以接收从FIFO电路11中读出的第一标识信号，标识生成电路12也可以在读使能信号的控制下生成第二标识信号，并将第二标识信号发送至标识比较电路13。此处需要说明的是，FIFO电路处于非空状态，是指：FIFO电路中包含已写入但未读出的信号，已写入但未读出的信号可以写满FIFO电路，也可以不写满FIFO电路。第二标识信号与第一标识信号的说明相同，在多个第一标识信号各不相同的情况下，多个第二标识信号也各不相同；在多个第一标识信号依次按照一定周期循环的情况下，多个第二标识信号也按照相同周期长度循环。
具体的，标识生成电路12向FIFO电路11写入一个第一标识信号后，在读使能信号的控制下，标识比较电路13还可以从FIFO电路11中读出该第一标识信号。与此同时，标识生成电路12也可以在读使能信号的控制下，向标识比较电路13发送生成的第二标识电路。这样一来，只要标识生成电路12按照第一预设顺序生成多个第一标识信号，按照第二预设顺序生成多个第二标识信号，且预先设定标识比较电路13已获知上述第一预设顺序、第二预设顺序、初始的第一标识信号和初始的第二标识信号的情况下，以接收到的第二标识信号为参考，确定接收的第一标识信号是否与接收的第二标识信号对应，进而确定数据信号在FIFO电路中传输时是否丢失。
假设初始的第一标识信号与初始的第二标识信号相同，第一预设顺序与第二预设顺序相同，也可以说，假设写入FIFO电路11的第N个第一标识信号，与在第N个读使能信号的控制下，标识生成电路12生成的第N个第二标识信号相同，N为正整数。例如，在FIFO电路11第一次写入数据信号的同时，标识生成电路12向FIFO电路11写入第一个第一标识信号00。由于任意一个第一标识信号与其相邻的第一标识信号的数值不同，因此，在读使能信号的控制下，若标识比较电路13接收到第一个第一标识信号00和第一个第二标识信号00，则说明第一标识信号在FIFO电路11中传输时没有丢失，进而与第一标识信号作为同一信号在FIFO电路11中传输的数据信号也未丢失。
又例如，在FIFO电路11第一次写入数据信号的同时，标识生成电路12向FIFO电路11写入第一个第一标识信号00。数据接收电路15可在FIFO电路11中具有数据信号和第一标识信号的情况下，向FIFO电路11和标识生成电路12发送读使能信号。若数据信号和与其对应的第一个第一标识信号00丢失，则下一数据信号和与其对应的第二个第一标识信号01写入FIFO电路11后，FIFO电路11向数据接收电路15发送非空状态信 号后，数据接收电路15才向FIFO电路11和标识生成电路12发送读使能信号。由于在该读使能信号的控制下，标识生成电路12第一次生成第二标识信号00，因此，标识比较电路13接收第二个第一标识信号01和第一个第二标识信号00。由于任意一个第一标识信号与其相邻的第一标识信号的数值不同，因此，标识比较电路13基于接收的第一标识信号为01和第二标识信号00，确定第一个第一标识信号00在FIFO电路11中传输时丢失，进而与第一标识信号00作为同一信号在FIFO电路11中传输的数据信号也丢失。
标识比较电路13检测到数据信号在FIFO电路11中传输时丢失后，可以将检测结果发送至前述错误管理电路20。错误管理单元20可以对上述检测结果进行分类识别，并将上述分类后的检测结果上报给中央处理器30和安全岛40。中央处理器30和安全岛40基于检测结果的类型，通过核间通信的方式，协商由中央处理器50或安全岛60处理上述数据信号丢失问题。例如，基于检测结果的分类，若数据信号在FIFO电路11中传输时丢失属于较容易解决的问题，则中央处理器50和安全岛60协商由安全岛60处理上述数据信号丢失问题；或者，基于检测结果的分类，若数据信号在FIFO电路11中传输时丢失属于较难解决的问题，则中央处理器50和安全岛60协商由中央处理器50处理上述数据信号丢失问题。
上述示例中，写入FIFO电路11的第N个第一标识信号，与在第N个读使能信号的控制下，标识生成电路12生成的第N个第二标识信号相同仅为示范。在此情况下，标识比较电路13可以是比较器。当比较器比较的第一标识信号与第二标识信号相同时，说明第一标识信号和数据信号在FIFO电路11中传输时未丢失；当比较器比较的第一标识信号与第二标识信号不相同时，说明第一标识信号和数据信号在FIFO电路11中传输时丢失。
在另一些可能实现的方式中，写入FIFO电路11的第N个第一标识信号，与在第N个读使能信号的控制下，标识生成电路12生成的第N个第二标识信号也可以不相同，只要预先设定标识生成电路13已知上述第一预设顺序、第二预设顺序、初始的第一标识信号和初始的第二标识信号即可。例如，写入FIFO电路11的第一个第一标识信号为0000；在第一个读使能信号的控制下，标识生成电路12生成的第一个第二标识信号为1111。写入FIFO电路11的第二个第一标识信号为0001；在第二个读使能信号的控制下，标识生成电路12生成的第二个第二标识信号为1110。
并且，本申请实施例不对上述第一预设顺序、第二预设顺序、初始的第一标识信号和初始的第二标识信号进行限定，初始的第一标识信号和初始的第二标识信号可以是任意数值，二者可以相同，也可以不相同。第一预设顺序和第二预设顺序可以是任意顺序，二者的变化规律可以相同，也可以不相同。
此外，需要说明的是，前文指出，数据信号和与其对应的第一标识信号可以作为同一信号在FIFO电路11中传输。进一步的，在读使能信号的控制下，数据信号和与其对应的第一标识信号也可以作为同一信号从FIFO电路11中读出。其中，预先设定数据接收电路15获取该信号中数据信号所在部分、标识比较电路13获取该信号中第一标识信号所在部分。例如，数据信号和与其对应的第一标识信号作为同一信号在FIFO电路11中传输时，数据信号为前X位，第一标识信号为后Y位，则在数据信号和与其对应的第 一标识信号作为同一信号从FIFO电路11中读出时，数据接收电路15获取该信号的前X位，标识比较电路13获取该信号的后Y位。示例的，数据接收电路15获取该信号的前32位，标识比较电路13获取该信号的后8位。
下面结合图3a-图5b对上述数据传输电路10的具体电路结构进行说明。
一个示例中，如图3a所示，FIFO电路11包括第一FIFO电路111，标识生成电路12包括第一标识生成电路121和第二标识电路122。第一FIFO电路111包括第一写使能端wr1、第一写数据端wdata1、第一读使能端rd1、以及第一读数据端rdata1。数据生成电路14包括数据发送端d1和写使能发送端wr。数据接收电路15包括数据接收端d2和读使能发送端rd。第一标识电路121包括第一使能输入端en1和第一标识信号发送端uid1。第二标识生成电路包括第二使能输入端en2和第二标识信号发送端uid2。其中，写使能发送端wr分别与第一写使能端wr1和第一使能输入端en1耦合；第一写数据端wdata1分别与数据发送端d1和第一标识信号发送端uid1耦合。读使能发送端rd与第一读使能端rd1和第二使能输入端en2耦合；第一读数据端rdata1分别与数据接收端d2和标识比较电路13的输入端耦合，标识比较电路13的输入端还与第二标识信号发送端uid2耦合。
该数据传输电路10的具体工作过程为：
在第一FIFO电路111处于未满状态，且数据传输电路10需要写入数据信号的情况下，数据生成电路14可以通过写使能发送端wr和第一写使能端wr1向第一FIFO电路111发送写使能信号，通过数据发送端d1和第一写数据端wdata1向第一FIFO电路111发送数据信号，通过写使能发送端wr和第一使能输入端en1向第一标识生成电路121发送写使能信号。例如，数据生成电路14写入第一FIFO电路111的数据信号为1111。
在同一写使能信号的控制下，第一标识生成电路121可以生成一个第一标识信号，并通过第一标识信号发送端uid1和第一写数据端wdata1将第一标识信号写入第一FIFO电路111中。示例的，在该写使能信号的控制下，第一标识生成电路121生成并写入第一FIFO电路111的第一标识信号为00。此处需要说明的是，若第一标识生成电路121多次接收写使能信号，则可以第一标识生成电路121对应生成多个第一标识信号，并依次将多个第一标识信号写入第一FIFO电路111。
数据信号1111和第一标识信号00写入至第一FIFO电路111后，可以以一个特定格式的信号在第一FIFO电路111中传输。例如，以数据信号在前X位，第一标识信号在后Y位为例，数据信号1111和第一标识信号00可以作为一个信号111100在第一FIFO电路111中传输。
进一步的，数据接收电路15可以通过读使能发送端rd和第一读使能端rd1向第一FIFO电路111发送读使能信号，通过读使能发送端rd和第二使能输入端en2向第二标识电路122发送读使能信号。在读使能信号的控制下，第一FIFO电路111可以通过第一读数据端rdata1读出数据信号和第一标识信号；第二标识电路122可以生成第二标识信号，并通过第二标识信号发送端uid2输出。其中，数据接收电路15可以通过数据接收端d2接收数据信号1111，标识比较电路13通过输入端接收第一标识信号和第二标识信号。
标识比较电路13接收第一标识信号和第二标识信号后，即可基于在同一读使能控制下接收的第一标识信号和第二标识信号，确定第一标识信号和数据信号在第一FIFO电路 111中传输时是否丢失。
以写入FIFO电路11的第N个第一标识信号，与在第N个读使能信号的控制下，第二标识生成电路122生成的第N个第二标识信号相同为例，也可以说，以第一标识电路121生成的第N个第一标识信号，与在第N个读使能信号的控制下，第二标识生成电路122生成的第N个第二标识信号相同为例。若标识比较电路13接收的第一标识信号与第二标识信号相同(例如，第一标识信号与第二标识信号都为00)，则说明第一标识信号和数据信号在第一FIFO电路111中传输时未丢失。若标识比较电路13接收第一标识信号与第二标识信号不相同(例如，第一标识信号为01，第二标识信号为00)，则说明第一标识信号00和与其对应的数据信号在第一FIFO电路111中传输时丢失。
需要说明的是，图3a示出的数据传输电路10中的第一FIFO电路111可以是同步FIFO，第一FIFO电路11写入信号和读出信号在同一时钟域发生，第一FIFO电路111接收到时钟信号clk，即可在接收写使能信号和读使能信号的情况下，写入并读出数据信号和第一标识信号。或者，如图3b所示，该第一FIFO电路111也可以是异步FIFO，第一FIFO电路11写入信号和读出信号不在同一时钟域发生，第一FIFO电路111接收写时钟信号clk_w后，可以在接收写使能信号时，写入数据信号和第一标识信号；第一FIFO电路111接收读时钟信号clk_r后，可以在接收读使能信号时，读出数据信号和第一标识信号。其中，写时钟信号clk_w与读时钟信号clk_r可以不在同一时钟域。
并且，本示例中，第一标识电路121生成的第N个第一标识信号，与在第N个读使能信号的控制下，第二标识生成电路122生成的第N个第二标识信号相同仅为示范。在本示例中，第一标识生成电路121生成的第N个第一标识信号，和第二标识生成电路122在第N个读使能信号的控制下生成第二标识信号可以相同，也可以不相同，本申请实施例对此不作特殊限定。
此外，如图3b所示，在一些可能实现的方式中，在标识生成电路14向第一FIFO电路111写入数据信号之前，第一FIFO电路111还可以向数据生成电路发送未满状态信号，告知数据生成电路可以向第一FIFO电路111发送数据信号。数据生成电路14接收到未满状态信号后，可以为第一FIFO电路111和第一标识生成电路121提供写使能信号，向第一FIFO电路111写入数据信号。或者，在第一FIFO电路111处于满状态时，第一FIFO电路111可以向数据生成电路发送满状态信号，告知数据生成电路14暂时不向第一FIFO电路111发送数据信号和写使能信号，暂时不向第一标识生成电路12发送写使能信号。
同理，在一些可能实现的方式中，在第一FIFO电路111处于非空状态时，第一FIFO电路111可以向数据接收电路15发送非空状态信号，告知数据接收电路15此时第一FIFO电路111中有信号待读出。数据接收电路15接收到非空状态信号后，可以为第一FIFO电路111和第二标识生成电路122提供读使能信号，在读使能信号的作用下，数据接收电路15从第一FIFO电路111读出数据信号，标识比较电路13接收从第一FIFO电路111读出的第一标识信号和第二标识电路122生成的第二标识信号。或者，在第一FIFO电路111处于空状态时，第一FIFO电路111可以向数据接收电路发送空状态信号，告知数据接收电路15暂时没有待读出的信号，数据接收电路15接收空状态信号后，暂不向第一FIFO电路111和第二标识生成电路122发送读使能信号。此处需要说明的是，第一FIFO 电路111处于空状态，是指：第一FIFO电路111没有缓存任何信号。
另一个示例中，如图4a所示，FIFO电路11包括第一FIFO电路111和第二FIFO电路112，第一FIFO电路111和第二FIFO电路112为同步FIFO。标识生成电路12包括第一标识生成电路121。第一FIFO电路111包括第一写使能端wr1、第一写数据端wdata1、第一读使能端rd1、以及第一读数据端rdata1。第二FIFO电路包括第二写使能端wr2、第二写数据端wdata2、第二读使能端rd2、以及第二读数据端rdata2。第一标识生成电路121包括第一使能输入端en1和第一标识信号发送端uid1。其中，写使能发送端wr分别与第一写使能端wr1、第二写使能端wr2和第一使能输入端en1耦合；第一写数据端wdata1分别与数据发送端d1和第一标识信号发送端uid1耦合，第一标识信号发送端uid1还与第二写数据端wdata2耦合。读使能发送端rd与第一读使能端rd1和第二读使能端rd2耦合；第一读数据端rdata1分别与数据接收端d2和标识比较电路13的输入端耦合，标识比较电路13的输入端还与第二读数据端rdata2耦合。
该数据传输电路10的具体工作过程为：
在第一FIFO电路111和第二FIFO电路112均处于未满状态，且第一FIFO电路111需要写入数据信号的情况下，数据生成电路14可以通过写使能发送端wr和第一写使能端wr1向第一FIFO电路111发送写使能信号，通过数据发送端d1和第一写数据端wdata1向第一FIFO电路111发送数据信号，通过写使能发送端wr和第一使能输入端en1向第一标识生成电路121发送写使能信号，通过写使能发送端wr和第二写使能端wr2向第二FIFO电路112发送写使能信号。
在同一写使能信号的控制下，第一标识生成电路121可以生成一个标识信号，并通过第一标识信号发送端uid1和第一写数据端wdata1将该标识信号写入第一FIFO电路111中，通过第一标识信号发送端uid1和第二写数据端wdata2将同一标识信号写入第二FIFO电路112中。也可以说，在同一写使能信号的控制下，第一标识生成电路121生成一个标识信号，并将该标识信号分别写入第一FIFO电路111和第二FIFO电路112中，写入第一FIFO电路111的标识信号为第一标识信号，写入第二FIFO电路112的标识信号为第二标识信号。由于在同一写使能信号的控制下，写入第一FIFO电路111和第二FIFO电路112的标识信号为同一信号，因此，在同一写使能信号的控制下，写入第一FIFO电路111的第一标识信号与写入第二FIFO电路112的第二标识信号始终相同。示例的，在同一写使能信号的控制下，写入第一FIFO电路111的第一标识信号和写入第二FIFO电路112的第二标识信号都为00。
数据信号1111和第一标识信号00写入至第一FIFO电路111后，可以以一个特定格式的信号在第一FIFO电路111中传输。例如，以数据信号在前X位，第一标识信号在后Y位为例，数据信号1111和第一标识信号00可以作为一个信号111100在第一FIFO电路111中传输。
进一步的，数据接收电路15可以通过读使能发送端rd和第一读使能端rd1向第一FIFO电路111发送读使能信号，通过读使能发送端rd和第二读使能端rd2向第二FIFO电路112发送读使能信号。在读使能信号的控制下，第一FIFO电路111可以通过第一读数据端rdata1读出数据信号和第一标识信号；第二FIFO电路112可以通过第二读数据端 rdata2读出第二标识信号。其中，数据接收电路15可以通过数据接收端d2接收数据信号1111，标识比较电路13通过输入端接收第一标识信号和第二标识信号。
标识比较电路13接收第一标识信号和第二标识信号后，即可基于在同一读使能控制下接收的第一标识信号和第二标识信号，确定第一标识信号和数据信号在第一FIFO电路111中传输时是否丢失。
本示例中，写入第一FIFO电路111的第N个第一标识信号，与写入第二FIFO电路112的第N个第二标识信号相同。若标识比较电路13接收的第一标识信号与第二标识信号相同(例如，第一标识信号与第二标识信号都为00)，则说明第一标识信号和数据信号在第一FIFO电路111中传输时未丢失。若标识比较电路13接收第一标识信号与第二标识信号不相同(例如，第一标识信号为01，第二标识信号为00)，则说明第一标识信号00和与其对应的数据信号在第一FIFO电路111中传输时丢失。
需要说明的是，图4a所示的数据传输电路10中的第一FIFO电路111和第二FIFO电路112可以均为同步FIFO，第一FIFO电路111写入信号和读出信号在同一时钟域发生，第二FIFO电路112写入信号和读出信号在同一时钟域发生。第一FIFO电路111和第二FIFO电路112接收到时钟信号clk，即可在接收写使能信号和读使能信号的情况下，写入并读出数据信号、第一标识信号、以及第二标识信号。
此外，如图4b所示，在一些可能实现的方式中，数据传输电路10还包括或门16。或门16包括第三输入端、第四输入端、以及第二输出端。第三输入端与第一FIFO电路耦合，第四输入端与第二FIFO电路112耦合，第二输出端与数据生成电路14耦合。在标识生成电路14向第一FIFO电路111写入数据信号之前，若第一FIFO电路111和第二FIFO电路112均处于未满状态，第一FIFO电路111和第二FIFO电路112可以通过或门16向数据生成电路14发送未满状态信号，告知数据生成电路14可以向第一FIFO电路111发送数据信号。数据生成电路14接收到未满状态信号后，可以为第一FIFO电路111、第二FIFO电路112、以及第一标识生成电路121提供写使能信号，还可以向第一FIFO电路111写入数据信号。或者，若第一FIFO电路111和/或第二FIFO电路112处于满状态，第一FIFO电路111和/或第二FIFO电路112可以通过或门16向数据生成电路14发送满状态信号，告知数据生成电路14暂时不向第一FIFO电路111发送数据信号。数据生成电路14接收到未满状态信号后，暂不为第一FIFO电路111、第二FIFO电路112、以及第一标识生成电路121提供写使能信号，暂不向第一FIFO电路111写入数据信号。
同理，在一些可能实现的方式中，在第一FIFO电路111处于非空状态时，第一FIFO电路111可以向数据接收电路15发送非空状态信号，告知数据接收电路15此时第一FIFO电路111中有信号待读出。数据接收电路15接收到非空状态信号后，可以为第一FIFO电路111和第二FIFO电路112提供读使能信号，在读使能信号的作用下，数据接收电路15从第一FIFO电路111读出数据信号，标识比较电路13接收从第一FIFO电路111读出的第一标识信号和从第二FIFO电路112读出的第二标识信号。或者，在第一FIFO电路111处于空状态时，第一FIFO电路111可以向数据接收电路15发送空状态信号，告知数据接收电路暂时没有待读出的信号。数据接收电路15接收空状态信号后，暂不向第一FIFO电路111和第二FIFO电路112发送读使能信号。
另一个示例中，如图5a所示，FIFO电路11包括第一FIFO电路111和第二FIFO电路112，第一FIFO电路111和第二FIFO电路112可以为异步FIFO。标识生成电路12包括第一标识生成电路121。数据传输电路10还包括第三FIFO电路17、与门18、第一反相器191和第二反相器192。第一FIFO电路111包括第一写使能端wr1、第一写数据端wdata1、第一读使能端rd1、以及第一读数据端rdata1。第二FIFO电路包括第二写使能端wr2、第二写数据端wdata2、第二读使能端rd2、以及第二读数据端rdata2。第三FIFO电路15包括第三写使能端wr3、第三写数据端wdata3、第三读使能端rd3、以及第三读数据端rdata3。第一标识生成电路121包括第一使能输入端en1和第一标识信号发送端uid1。与门16包括第一输入端、第二输入端、以及第一输出端。
写使能发送端wr分别与第一写使能端wr1、第二写使能端wr2和第一使能输入端en1耦合；第一写数据端wdata1分别与数据发送端d1和第一标识信号发送端uid1耦合，第一标识信号发送端uid1还与第二写数据端wdata2耦合。读使能发送端rd与第一读使能端rd1和第三读使能端rd3耦合。第一读数据端rdata1分别与数据接收端d2和第三写数据端wdata3的输入端耦合。第三FIFO电路17通过第一反相器191与与门18的第一输入端耦合，第二FIFO电路112通过第二反相器192与与门18的第二输入端耦合，与门18的第一输出端分别与第三读使能端rd3和第二读使能端rd2耦合。第三读数据端rdata3和第二读数据端rdata2分别与标识比较电路13的输入端耦合。读使能信号包括第一读使能信号和第二读使能信号。
该数据传输电路10的具体工作过程为：
在第一FIFO电路111和第二FIFO电路112均处于未满状态，且第一FIFO电路111需要写入数据信号的情况下，数据生成电路14可以通过写使能发送端wr和第一写使能端wr1向第一FIFO电路111发送写使能信号，通过数据发送端d1和第一写数据端wdata1向第一FIFO电路111发送数据信号，通过写使能发送端wr和第一使能输入端en1向第一标识生成电路121发送写使能信号，通过写使能发送端wr和第二写使能端wr2向第二FIFO电路112发送写使能信号。
在同一写使能信号的控制下，第一标识生成电路121可以生成一个标识信号，并通过第一标识信号发送端uid1和第一写数据端wdata1将该标识信号写入第一FIFO电路111中，通过第一标识信号发送端uid1和第二写数据端wdata2将同一标识信号写入第二FIFO电路112中。也可以说，在同一写使能信号的控制下，第一标识生成电路121生成一个标识信号，并将该标识信号分别写入第一FIFO电路111和第二FIFO电路112中，写入第一FIFO电路111的标识信号为第一标识信号，写入第二FIFO电路112的标识信号为第二标识信号。由于在同一写使能信号的控制下，写入第一FIFO电路111和第二FIFO电路112的标识信号为同一信号，因此，在同一写使能信号的控制下，写入第一FIFO电路111的第一标识信号与写入第二FIFO电路112的第二标识信号始终相同。示例的，在同一写使能信号的控制下，写入第一FIFO电路111的第一标识信号和写入第二FIFO电路112的第二标识信号都为00。
第二FIFO电路112写入第二标识信号后处于非空状态，可以向第一反相器191发送非空状态信号。第一反相器191接收非空状态信号后，可以对非空状态取反，取反后的 非空状态信号为空状态信号。进一步的，第一反相器191还可以通过第一输入端向与门18发送空状态信号。此外，若第二FIFO电路112暂未写入第二标识信号，也可以说，第二FIFO电路112不包括任何信号，则第二FIFO电路112处于空状态，第二FIFO电路112可以向第一反相器191发送空状态信号。第一反相器191接收空状态信号后，可以对空状态取反，取反后的空状态信号为非空状态信号。进一步的，第一反相器191还可以通过第一输入端向与门18发送非空状态信号。
数据信号1111和第一标识信号00写入至第一FIFO电路111后，可以以一个特定格式的信号在第一FIFO电路111中传输。例如，以数据信号在前X位，第一标识信号在后Y位为例，数据信号1111和第一标识信号00可以作为一个信号111100在第一FIFO电路111中传输。
进一步的，数据接收电路15可以通过读使能发送端rd和第一读使能端rd1向第一FIFO电路111发送第一读使能信号，通过读使能发送端rd和第三读使能端rd3向第三FIFO电路17发送第一读使能信号。在第一读使能信号的控制下，第一FIFO电路111可以通过第一读数据端rdata1读出数据信号和第一标识信号，第三FIFO电路17通过第三写数据端wdata3写入第一标识信号，也可以说，第三FIFO电路17从第一FIFO电路111读出第一标识信号。其中，数据接收电路15可以通过数据接收端d2接收数据信号1111。
第三FIFO电路17写入第一标识信号后处于非空状态，可以向第二反相器192发送非空状态信号。第二反相器192接收非空状态信号后，可以对非空状态取反，取反后的非空状态信号为空状态信号。进一步的，第二反相器192还可以通过第二输入端向与门18发送空状态信号。此外，若第三FIFO电路17暂未写入第一标识信号，也可以说，第三FIFO电路17不包括任何信号，则第三FIFO电路17处于空状态，第三FIFO电路17可以向第二反相器192发送空状态信号。第二反相器192接收空状态信号后，可以对空状态取反，取反后的空状态信号为非空状态信号。进一步的，第二反相器192还可以通过第二输入端向与门18发送非空状态信号。
与门18接收到第一反相器191和第二反相器192发送的空状态信号，可以通过第一输出端和第二读使能端rd2向第二FIFO电路112发送第二读使能信号，通过输出端和第三读使能端rd3向第三FIFO电路17发送第二读使能信号。此外，若第一反相器191和或第二反相器192向与门18发送非空状态信号，则说明第一FIFO电路111暂未写入数据信号和第一标识信号，和/或，第二FIFO电路112暂未写入第二标识信号，与门18暂不向第二FIFO电路112和第三FIFO电路17发送第二读使能信号。
在第二读使能信号的控制下，第二FIFO电路112通过第二读数据端rdata2读出第二标识信号，第三FIFO电路17通过第三读数据端rdata3读出第一标识信号。标识比较电路13通过输入端接收第一标识信号和第二标识信号。
标识比较电路13接收第一标识信号和第二标识信号后，即可基于在同一读使能控制下接收的第一标识信号和第二标识信号，确定第一标识信号和数据信号在第一FIFO电路111中传输时是否丢失。
本示例中，写入第一FIFO电路111的第N个第一标识信号，与写入第二FIFO电路112的第N个第二标识信号相同。若标识比较电路13接收的第一标识信号与第二标识信 号相同(例如，第一标识信号与第二标识信号都为00)，则说明第一标识信号和数据信号在第一FIFO电路111中传输时未丢失。若标识比较电路13接收第一标识信号与第二标识信号不相同(例如，第一标识信号为01，第二标识信号为00)，则说明第一标识信号00和与其对应的数据信号在第一FIFO电路111中传输时丢失。
需要说明的是，图5a所示的数据传输电路10中的第一FIFO电路111和第二FIFO电路112可以均为异步FIFO，第三FIFO电路17为同步FIFO。第一FIFO电路111写入信号和读出信号不在同一时钟域发生，第二FIFO电路112写入信号和读出信号不在同一时钟域发生，第三FIFO电路17写入信号和读出信号在同一时钟域发生。第一FIFO电路111接收写时钟信号clk_w，可以在接收写使能信号时，写入数据信号和第一标识信号。第二FIFO电路112接收写时钟信号clk_w，可以在接收写使能信号时，写入第二标识信号。第一FIFO电路111接收读时钟信号clk_r，可以在接收第一读使能信号时，读出数据信号和第一标识信号；第二FIFO电路112接收读时钟信号clk_r，可以在接收第二读使能信号时，读出第二标识信号。第三FIFO电路17接收时钟信号clk，可以在接收第一读使能信号和第二读使能信号时，写入并读出第一标识信号。其中，写时钟信号clk_w与读时钟信号clk_r可以不在同一时钟域。
此外，如图5b所示，在一些可能实现的方式中，数据传输电路10还包括或门16。或门16包括第三输入端、第四输入端、以及第二输出端。第三输入端与第一FIFO电路耦合，第四输入端与第二FIFO电路112耦合，第二输出端与数据生成电路14耦合。在标识生成电路14向第一FIFO电路111写入数据信号之前，若第一FIFO电路111和第二FIFO电路112均处于未满状态，第一FIFO电路111和第二FIFO电路112可以通过或门16向数据生成电路14发送未满状态信号，告知数据生成电路14可以向第一FIFO电路111发送数据信号。数据生成电路14接收到未满状态信号后，可以为第一FIFO电路111、第二FIFO电路112、以及第一标识生成电路121提供写使能信号，还可以向第一FIFO电路111写入数据信号。或者，若第一FIFO电路111和/或第二FIFO电路112处于满状态，第一FIFO电路111和/或第二FIFO电路112可以通过或门16向数据生成电路14发送满状态信号，告知数据生成电路14暂时不向第一FIFO电路111发送数据信号。数据生成电路14接收到未满状态信号后，暂不为第一FIFO电路111、第二FIFO电路112、以及第一标识生成电路121提供写使能信号，暂不向第一FIFO电路111写入数据信号。
同理，在一些可能实现的方式中，在第一FIFO电路111处于非空状态时，第一FIFO电路111可以向数据接收电路15发送非空状态信号，告知数据接收电路15此时第一FIFO电路111中有信号待读出。数据接收电路15接收到非空状态信号后，可以为第一FIFO电路111和第三FIFO电路17提供第一读使能信号，在第一读使能信号的作用下，数据接收电路15从第一FIFO电路111读出数据信号，第三FIFO电路17接收从第一FIFO电路111读出的第一标识信号。或者，在第一FIFO电路111处于空状态时，第一FIFO电路111可以向数据接收电路15发送空状态信号，告知数据接收电路暂时没有待读出的信号。数据接收电路15接收空状态信号后，暂不向第一FIFO电路111和第三FIFO电路17发送第一读使能信号。
对于上述三个示例，均可以利用标识比较电路13对第一标识信号和第二标识信号进 行比较的比较结果int_safety，确定数据信号在第一FIFO电路111中传输时是否丢失。在此基础上，相较于包含第一FIFO电路111、第二FIFO电路112、第一标识生成电路121、以及标识比较电路13的方案(图4a)，以及包含第一FIFO电路111、第二FIFO电路112、第三FIFI电路15、第一标识生成电路121、与门16、第一反相器171、第二反相器172、以及标识比较电路13的方案(图5a)，包含第一FIFO电路111、第一标识生成电路121、以及第二标识生成电路122的数据传输电路10(图3a)所占的版图面积更小。并且，只要有读使能信号，第二标识生成电路122即可向标识比较电路13发送第二标识信号。一旦数据信号和第一标识信号在第一FIFO电路111中传输时丢失，标识比较电路13即可检测出并上报。
此外，对于上述示例中的第一标识生成电路121和第二标识生成电路122的具体电路结构，本申请实施例对此不作特殊限定。示例的，第一标识生成电路121和第二标识生成电路122可以为加法器或减法器。
对于包含第一FIFO电路111、第一标识生成电路121、以及第二标识生成电路122的数据传输电路10(图3a)，第一标识生成电路121和第二标识生成电路122可以相同，也可以不相同。例如，第一标识生成电路121和第二标识生成电路122都为加法器或者减法器。又例如，第一标识生成电路121为加法器，第二标识生成电路122为减法器。又例如，第一标识生成电路121为减法器，第二标识生成电路122为加法器。
在一些实施例中，请参考图3a，为了检测在第一FIFO电路111中传输的数据信号是否误传(例如，在第一FIFO电路111中传输的数据信号应该是data1，但实际在第一FIFO电路111中传输的数据信号是data2)。在上述任一示例的基础上，数据生成电路14在向第一FIFO电路111写入数据信号的同时，还可以向第一FIFO电路111写入校验位(error checking and correcting，简称ECC)。也可以说，第一FIFO电路111还被配置为在写使能信号的控制下，写入校验位。在写使能信号的控制下，同时写入第一FIFO电路111的校验位、数据信号和第一标识信号可以以特定格式组合成一个信号在FIFO电路11中传输。例如，在该特定格式的信号中，数据信号为前X位，第一标识信号为后Y位，校验位为中间Z位，Z为正整数。示例的，数据信号为32位，校验位也为32位，数据信号为8位，该特定格式的信号中，按照32位数据信号、32位校验位和8位第一标识信号依次排布。或者，数据信号和第一标识信号还可以以其他方式组成该特定信号，本申请实施例对此不作特殊限定。
第一FIFO电路111每写入一个校验位，也写入一个数据信号，校验位与数据信号一一对应。一旦数据信号误传，写入至第一FIFO电路111的校验位也是与实际写入第一FIFO电路111的数据信号对应的校验位。例如，数据信号data1与校验位ECC1对应，数据信号data2与校验位ECC2对应。在写使能信号控制下，第一FIFO电路111原本应该写入数据信号data1与校验位ECC1，但第一FIFO电路111实际写入的是数据信号data2，则对应写入的校验位为校验位ECC2。
请继续参考图3a，在写使能信号的控制下，数据生成电路14可以向第一FIFO电路111写入数据信号和校验位。在读使能信号(或者第一读使能信号)的控制下，数据接收电路15可以从第一FIFO电路111中读出数据信号和校验位。数据接收电路15接收到校 验位后，可以检测接收到的校验位与原本应该接收的校验位是否一致。若一致，说明数据信号在第一FIFO电路111中传输无误。若不一致，说明数据信号在第一FIFO电路111中传输有误，数据接收电路15可以将检测结果发送至错误管理电路20。错误管理单元20可以对上述检测结果进行分类识别，并将上述分类后的检测结果上报给中央处理器30和安全岛40。中央处理器30和安全岛40基于检测结果的类型，通过核间通信的方式，协商由中央处理器50或安全岛60处理上述数据信号误传问题。例如，基于检测结果的分类，若数据信号误传属于较容易解决的问题，则中央处理器50和安全岛60协商由安全岛60处理上述数据信号误传问题；或者，基于检测结果的分类，若数据信号误传属于较难解决的问题，则中央处理器50和安全岛60协商由中央处理器50处理上述数据信号误传问题。。
如图6所示，本申请实施例还提供一种数据传输方法，具体可以通过如下步骤实现：
S601，标识生成电路14向标识生成电路12和FIFO电路11发送写使能信号，向FIFO电路11发送数据信号。
S602，在写使能信号的控制下，标识生成电路12向FIFO电路11发送第一标识信号。
S603，数据接收电路15向标识生成电路12和FIFO电路11发送读使能信号。
S604，在读使能信号的控制下，标识生成电路12向标识比较电路13发送第二标识信号，数据接收电路15从FIFO电路11读出数据信号，标识比较电路13接收FIFO电路11读出的第一标识信号和标识生成电路12生成的第二标识信号。
S605，标识比较电路13接收第一标识信号和第二标识信号，并基于第一标识信号和第二标识信号，指示数据信号是否发生错误。
具体的，一个示例中，如图7所示，同时参考图3a所示的数据传输电路10，FIFO电路11包括第一FIFO电路111，标识生成电路12包括第一标识生成电路121和第二标识电路122。第一FIFO电路111包括第一写使能端wr1、第一写数据端wdata1、第一读使能端rd1、以及第一读数据端rdata1。数据生成电路14包括数据发送端d1和写使能发送端wr。数据接收电路15包括数据接收端d2和读使能发送端rd。第一标识电路121包括第一使能输入端en1和第一标识信号发送端uid1。第二标识生成电路包括第二使能输入端en2和第二标识信号发送端uid2。其中，写使能发送端wr分别与第一写使能端wr1和第一使能输入端en1耦合；第一写数据端wdata1分别与数据发送端d1和第一标识信号发送端uid1耦合。读使能发送端rd与第一读使能端rd1和第二使能输入端en2耦合；第一读数据端rdata1分别与数据接收端d2和标识比较电路13的输入端耦合，标识比较电路13的输入端还与第二标识信号发送端uid2耦合。数据传输方法具体包括：
S701，标识生成电路14向第一标识生成电路121和第一FIFO电路111发送写使能信号，向第一FIFO电路111发送数据信号。在写使能信号的控制下，第一标识生成电路121向第一FIFO电路111写入第一标识信号。
S702，在读使能信号的控制下，第一FIFO电路111通过第一读数据端rdata1读出数据信号和第一标识信号，并将第一标识信号发送至标识比较电路13，将数据信号发送至数据接收电路15。
S703，在读使能信号的控制下，第二标识生成电路122向标识比较电路13发送第二 标识信号。
此处需要说明的是，在该示例中，假设在同一时钟周期内，第一FIFO电路111通过第一读数据端rdata1读出数据信号和第一标识信号，第二标识生成电路122向标识比较电路13发送第二标识信号，则可以同时执行步骤S702和S703。
S704，标识比较电路13接收第一标识信号和第二标识信号，并基于第一标识信号和第二标识信号，指示数据信号是否发生错误。
另一个示例中，如图8所示，同时参考图4a所示的数据传输电路10，FIFO电路11包括第一FIFO电路111和第二FIFO电路112，第一FIFO电路111和第二FIFO电路112为同步FIFO。标识生成电路12包括第一标识生成电路121。第一FIFO电路111包括第一写使能端wr1、第一写数据端wdata1、第一读使能端rd1、以及第一读数据端rdata1。第二FIFO电路包括第二写使能端wr2、第二写数据端wdata2、第二读使能端rd2、以及第二读数据端rdata2。第一标识生成电路121包括第一使能输入端en1和第一标识信号发送端uid1。其中，写使能发送端wr分别与第一写使能端wr1、第二写使能端wr2和第一使能输入端en1耦合；第一写数据端wdata1分别与数据发送端d1和第一标识信号发送端uid1耦合，第一标识信号发送端uid1还与第二写数据端wdata2耦合。读使能发送端rd与第一读使能端rd1和第二读使能端rd2耦合；第一读数据端rdata1分别与数据接收端d2和标识比较电路13的输入端耦合，标识比较电路13的输入端还与第二读数据端rdata2耦合。数据传输方法具体包括：
S801，标识生成电路14向第一标识生成电路121和第一FIFO电路111发送写使能信号，向第一FIFO电路111发送数据信号。在写使能信号的控制下，第一标识生成电路121向第一FIFO电路111写入第一标识信号。
S802，在写使能信号的控制下，第一标识生成电路121向第二FIFO电路112写入第二标识信号。
此处需要说明的是，在该示例中，假设在同一时钟周期内，第一标识生成电路121既向第一FIFO电路发送第一标识信号，也向第二FIFO电路112发送第二标识信号，则可以同时执行步骤S801和S802。
S803，在读使能信号的控制下，第一FIFO电路111通过第一读数据端rdata1读出数据信号和第一标识信号，并将第一标识信号发送至标识比较电路13，将数据信号发送至数据接收电路15。
S804，在读使能信号的控制下，第二FIFO电路112向标识比较电路13发送第二标识信号。
此处需要说明的是，在该示例中，假设在同一时钟周期内，第一FIFO电路111通过第一读数据端rdata1读出数据信号和第一标识信号，第二FIFO电路112通过第二读使能端向标识比较电路13发送第二标识信号，则可以同时执行步骤S803和S804。
S805，标识比较电路13接收第一标识信号和第二标识信号，并基于第一标识信号和第二标识信号，指示数据信号是否发生错误。
另一个示例中，如图9所示，同时参考图4a所示的数据传输电路10，
FIFO电路11包括第一FIFO电路111和第二FIFO电路112，第一FIFO电路111和 第二FIFO电路112可以为异步FIFO。标识生成电路12包括第一标识生成电路121。数据传输电路10还包括第三FIFO电路17、与门18、第一反相器191和第二反相器192。第一FIFO电路111包括第一写使能端wr1、第一写数据端wdata1、第一读使能端rd1、以及第一读数据端rdata1。第二FIFO电路包括第二写使能端wr2、第二写数据端wdata2、第二读使能端rd2、以及第二读数据端rdata2。第三FIFO电路15包括第三写使能端wr3、第三写数据端wdata3、第三读使能端rd3、以及第三读数据端rdata3。第一标识生成电路121包括第一使能输入端en1和第一标识信号发送端uid1。与门16包括第一输入端、第二输入端、以及第一输出端。写使能发送端wr分别与第一写使能端wr1、第二写使能端wr2和第一使能输入端en1耦合；第一写数据端wdata1分别与数据发送端d1和第一标识信号发送端uid1耦合，第一标识信号发送端uid1还与第二写数据端wdata2耦合。读使能发送端rd与第一读使能端rd1和第三读使能端rd3耦合。第一读数据端rdata1分别与数据接收端d2和第三写数据端wdata3的输入端耦合。第三FIFO电路17通过第一反相器191与与门18的第一输入端耦合，第二FIFO电路112通过第二反相器192与与门18的第二输入端耦合，与门18的第一输出端分别与第三读使能端rd3和第二读使能端rd2耦合。第三读数据端rdata3和第二读数据端rdata2分别与标识比较电路13的输入端耦合。读使能信号包括第一读使能信号和第二读使能信号。数据传输方法具体包括：
S901，标识生成电路14向第一标识生成电路121和第一FIFO电路111发送写使能信号，向第一FIFO电路111发送数据信号。在写使能信号的控制下，第一标识生成电路121向第一FIFO电路111写入第一标识信号。
S902，在写使能信号的控制下，第一标识生成电路121向第二FIFO电路112写入第二标识信号。
此处需要说明的是，在该示例中，假设在同一时钟周期内，第一标识生成电路121既向第一FIFO电路发送第一标识信号，也向第二FIFO电路112发送第二标识信号，则可以同时执行步骤S801和S802。
S903，第二FIFO电路112向第一反相器191发送非空状态信号，第一反相器191向与门18发送空状态信号。
S904，在第一读使能信号的控制下，第一FIFO电路111将第一标识信号写入第三FIFO电路17。
S905，第三FIFO电路15向第二反相器192发送非空状态信号，第二反相器192向与门18发送空状态信号。
S906，与门18接收第一反相器191发送的空状态信号和第二反相器192发送的空状态信号后，向第二FIFO电路112和第三FIFO电路17发送第二读使能信号。
S907，第三FIFO电路17接收与门18发送的第二读使能信号，在第二读使能信号的控制下，第三FIFO电路15将第一标识信号发送至标识比较电路13。
S908，第二FIFO电路112接收与门18发送的第二读使能信号，在第二读使能信号的控制下，第二FIFO电路112将第二标识信号发送至标识比较电路13。
此处需要说明的是，在该示例中，假设在同一时钟周期内，第三FIFO电路15将第一标识信号发送至标识比较电路13，第二FIFO电路112将第二标识信号发送至标识比 较电路13，则可以同时执行步骤S907和S908。
S909，标识比较电路13接收第一标识信号和第二标识信号，并基于第一标识信号和第二标识信号，指示数据信号是否发生错误。
此外，对于上述三个示例的其他解释说明以及有益效果，可以参考前述一种数据传输电路10的解释说明和有益效果，在此不再赘述。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (15)

  1. 一种数据传输电路，其特征在于，包括数据生成电路、数据接收电路、FIFO电路、标识生成电路、以及标识比较电路；
    数据生成电路，用于向所述FIFO电路写入数据信号；
    所述标识生成电路，用于在所述数据生成电路向所述FIFO电路写入所述数据信号时，向所述FIFO电路写入第一标识信号；
    数据接收电路，用于在读使能信号的控制下，从所述FIFO电路中读出所述数据信号；
    所述标识比较电路，用于在所述读使能信号的控制下，接收从所述FIFO电路读出的所述第一标识信号和所述标识生成电路生成的第二标识信号，并基于所述第一标识信号和所述第二标识信号，指示所述数据信号是否发生错误。
  2. 根据权利要求1所述的数据传输电路，其特征在于，所述FIFO电路包括第一FIFO电路，所述标识生成电路包括第一标识生成电路；
    所述数据生成电路，用于在所述写使能信号的控制下，向所述第一FIFO电路写入数据信号；
    所述第一标识电路，用于在所述数据生成电路向所述第一FIFO电路写入所述数据信号时，向所述第一FIFO电路写入第一标识信号；
    所述数据接收电路，用于在所述读使能信号的控制下，从所述第一FIFO电路读出所述数据信号；
    所述标识比较电路，用于在所述读使能信号的控制下，接收从所述第一FIFO电路读出的所述第一标识信号。
  3. 根据权利要求2所述的数据传输电路，其特征在于，所述数据生成电路包括数据发送端和写使能发送端；所述第一FIFO电路包括第一写使能端、第一写数据端、第一读使能端和第一读数据端；所述数据接收电路包括数据接收端和读使能发送端；所述第一标识生成电路包括第一使能输入端和第一标识信号发送端；
    所述写使能发送端分别与所述第一写使能端和所述第一使能输入端耦合；所述第一写数据端分别与所述数据发送端和所述第一标识信号发送端耦合；
    所述读使能发送端与所述第一读使能端耦合；所述第一读数据端分别与所述数据接收端和所述标识比较电路的输入端耦合。
  4. 根据权利要求3所述的数据传输电路，其特征在于，所述标识生成电路还包括第二标识生成电路；
    所述第二标识生成电路，用于在读使能信号的控制下，向所述标识比较电路发送第二标识信号。
  5. 根据权利要求4所述的数据传输电路，其特征在于，所述第二标识生成电路包括第二使能输入端和所述第二标识信号发送端；
    所述读使能发送端还与所述第二使能输入端耦合；所述标识比较电路的输入端还与所述第二标识信号发送端耦合。
  6. 根据权利要求3所述的数据传输电路，其特征在于，所述FIFO电路还包括第二FIFO电路；
    所述第一标识电路，还用于在所述数据生成电路向所述第一FIFO电路写入所述数据信号时，向所述第二FIFO电路写入第二标识信号；
    所述标识比较电路，还用于在读使能信号的控制下，接收从所述第二FIFO电路读出的所述第二标识信号。
  7. 根据权利要求6所述的数据传输电路，其特征在于，所述第一FIFO电路和所述第二FIFO电路为同步FIFO；
    所述第二FIFO电路包括第二写使能端、第二写数据端、第二读使能端和第二读数据端；
    所述写使能发送端还与所述第二写使能端耦合；所述第一标识信号发送端还与所述第二写数据端耦合；
    所述读使能发送端还与所述第二读使能端耦合；所述标识比较电路的输入端还与所述第二读数据端耦合。
  8. 根据权利要求6所述的数据传输电路，其特征在于，所述第一FIFO电路和所述第二FIFO电路为异步FIFO；所述数据传输电路还包括第三FIFO电路、第一反相器、第二反相器和与门，所述第三FIFO电路为同步FIFO；
    所述第二FIFO电路，用于在所述第一标识电路向所述第二FIFO电路写入第二标识信号时，向所述第一反相器发送非空状态信号；
    所述第三FIFO电路，用于在所述数据接收电路从所述第一FIFO电路中读出所述数据信号时，从所述第一FIFO电路读出所述第一标识信号，并向所述第二反相器发送非空 状态信号；
    所述第一反相器，用于接收所述非空状态信号，并向所述与门发送空状态信号；
    所述第二反相器，用于接收所述非空状态信号，并向所述与门发送空状态信号；
    所述与门，还用于接收所述第一反相器和所述第二反相器发送的所述空状态信号，并控制所述第三FIFO电路向所述标识比较电路发送所述第一标识信号，控制所述第二FIFO电路向所述标识比较电路发送所述第二标识信号。
  9. 根据权利要求8所述的数据传输电路，其特征在于，所述第三FIFO电路包括第三写使能端、第三写数据端、第三读使能端和第三读数据端；所述与门包括第一输入端、第二输入端和第一输出端；
    所述读使能发送端还与所述第三写使能端耦合；所述读数据端还与所述第三写数据端耦合；
    所述第三FIFO电路通过所述第一反相器与所述第一输入端耦合，所述第二FIFO电路通过所述第二反相器与所述第二输入端耦合；所述第一输出端分别与所述第三读使能端和所述第二读使能端耦合；
    所述第三读数据端和所述第二读数据端分别与所述标识比较电路的输入端耦合。
  10. 根据权利要求6-9任一项所述的数据传输电路，其特征在于，所述数据传输电路还包括或门，所述或门的输入端分别与所述第一FIFO电路和所述第二FIFO电路耦合，所述或门的输出端与所述数据生成电路耦合；
    所述或门，用于在接收到所述第一FIFO电路和所述第二FIFO电路发送的非满状态信号时，向所述数据生成电路发送所述非满状态信号；
    所述数据生成电路，还用于接收所述非满状态信号后，向所述第一FIFO电路发送所述数据信号；或者，
    所述或门，用于在接收到所述第一FIFO电路和/或所述第二FIFO电路发送的满状态信号时，向所述数据生成电路发送所述满状态信号；
    所述数据生成电路，还用于接收所述满状态信号后，停止向所述第一FIFO电路发送所述数据信号。
  11. 根据权利要求1-10任一项所述的数据传输电路，其特征在于，所述标识生成电路为比较器；
    当所述比较器比较的所述第一标识信号与所述第二标识信号相同时，所述比较器指示所述数据信号在所述FIFO电路中传输无误；
    当所述比较器比较的所述第一标识信号和所述第二标识信号不相同时，所述比较器指示所述数据信号在所述FIFO电路中传输有误。
  12. 根据权利要求1-11任一项所述的数据传输电路，其特征在于，所述标识生成电路为加法器或减法器。
  13. 根据权利要求2-12任一项所述的数据传输电路，其特征在于，
    所述数据生成电路，还用于在向所述第一FIFO电路写入数据信号时，向所述第一FIFO电路写入校验位；
    所述数据接收电路，还用于从所述第一FIFO电路中读出所述数据信号时，读出所述校验位。
  14. 一种芯片，其特征在于，包括处理电路和权利要求1-13任一项所述的数据传输电路；
    所述数据传输电路的标识比较电路的输出端与所述处理电路耦合；所述处理电路用于接收所述标识比较电路输出的比较结果。
  15. 一种终端，其特征在于，包括权利要求14所述的芯片。
CN202180097834.7A 2021-08-20 2021-08-20 数据传输电路、芯片和终端 Pending CN117242441A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/113904 WO2023019594A1 (zh) 2021-08-20 2021-08-20 数据传输电路、芯片和终端

Publications (1)

Publication Number Publication Date
CN117242441A true CN117242441A (zh) 2023-12-15

Family

ID=85239365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180097834.7A Pending CN117242441A (zh) 2021-08-20 2021-08-20 数据传输电路、芯片和终端

Country Status (2)

Country Link
CN (1) CN117242441A (zh)
WO (1) WO2023019594A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8429661B1 (en) * 2005-12-14 2013-04-23 Nvidia Corporation Managing multi-threaded FIFO memory by determining whether issued credit count for dedicated class of threads is less than limit
CN108880739A (zh) * 2017-05-10 2018-11-23 中兴通讯股份有限公司 预定数据传输、接收方法、装置、处理器及存储介质
CN107577562B (zh) * 2017-09-19 2021-02-09 南京南瑞继保电气有限公司 一种数据交互的方法、设备及计算机可读存储介质
CN111984562B (zh) * 2020-09-07 2022-05-10 苏州盛科通信股份有限公司 寄存器突发访问控制的方法、电子设备及存储介质
CN113220607B (zh) * 2021-05-26 2023-05-12 浙江赛思电子科技有限公司 一种基于fifo的数据处理方法

Also Published As

Publication number Publication date
WO2023019594A1 (zh) 2023-02-23

Similar Documents

Publication Publication Date Title
CN102866971B (zh) 传输数据的装置、系统及方法
CN111930676B (zh) 多处理器间的通信方法、装置、系统及存储介质
US5778206A (en) Device for interfacing between a redundant-architecture computer and a means of communication
CN104699576B (zh) 串行通信测试装置、包括该装置的系统及其方法
CN102135925B (zh) 用于检测错误检查和纠正内存的方法和装置
US9191030B2 (en) Memory controller, data storage device, and memory controlling method
EP2527985A1 (en) System and method for 1553 bus operation self checking
US9665448B2 (en) Semiconductor integrated circuit
CN101882096A (zh) Sata主控装置及sata外围装置之间所传送的损坏控制字元的检测及修正方法
CN111221746B (zh) 数据储存系统与其相关方法
JPH05100879A (ja) 制御情報のインテグリテイを維持するための装置及び方法
US6408409B1 (en) Method and apparatus for ring buffer flow error detection
US6330694B1 (en) Fault tolerant system and method utilizing the peripheral components interconnection bus monitoring card
CN117242441A (zh) 数据传输电路、芯片和终端
CN115567167B (zh) 一种总线传输数据纠错方法及装置
CN103389924B (zh) 应用于随机存储器的ecc存储系统
US11636915B2 (en) Command/address channel error detection
US4254464A (en) Common data buffer system
US5835511A (en) Method and mechanism for checking integrity of byte enable signals
US5687310A (en) System for generating error signal to indicate mismatch in commands and preventing processing data associated with the received commands when mismatch command has been determined
CN116171428A (zh) 基础设施完整性检查
US9582438B2 (en) Method and apparatus for identifying cause of interrupt
CN103389922B (zh) 用于随机存储器的总线ecc校验系统
US5774482A (en) Apparatus and method for processing errors associated with data transfers in a computer
CN116185936B (zh) 一种spi通信数据收发异常检测控制系统及检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination