CN1172315C - 一种改进的静态随机存取内存及其方法 - Google Patents

Abstract

一种待机电流测量方法，适用于一种新颖的SRAM阵列结构，所述结构包括2m组供电路径，以及m个存储单元区块，每一存储区块分别配置有两组供电路径，并且任一存储区块包括n个存储单元，每一存储单元包括四个晶体管和两组负载，且两组负载是耦接至对应的两组供电路径。该方法包括设置m对开关装置分别耦接供电路径，一启动切换装置以及选择控制装置。接着，使供电路径无法供电给存储区块，并测量静态随机存取内存的第一待机电流。然后，选择性地使得主电源装置供电给Q个存储单元区块，并量测静态随机存取内存单元地第二待机电流。然后，根据第二待机电流和第一待机电流的差值，求出每一存储单元的第三电流及第一存储单元中每一负载的阻值。

Description

一种改进的静态随机存取内存及其方法

技术领域

本发明有关于一种静态随机存取内存(Static Random AccessMemory；简称SRAM)，藉由特殊的线路设置、以及测试方法，可使用测量电流进而得出存储单元载的阻值。

背景技术

图1显示传统由四个NMOS晶体管所构成的SRAM存储单元(memorycell)的电路图。晶体管M1、M2和多晶硅负载(polyload)构成栓锁单元(latch)，端点X和Y则会产生逻辑位准相异逻辑信号。字符线W则做为寻址用，控制晶体管M3和M4的开关状态；位线B和位线 B则分别读取或写入端点X和Y的逻辑值。

对传统SRAM存储单元而言，其多晶硅负载的阻值为芯片(chip)待机电流I_sbc大小主要决定因素(dominant factor)。由于工艺技术不断缩小(scale down)，SRAM存储单元尺寸和多晶硅负载之长度也愈来愈小。因此，SRAM组件漏电(leakage)和多晶硅负载阻值，两者均严重的影响到SRAM待机电流I_sbc大小。近来由于集成电路均要求能够符合低耗功率(low power dissipation)要求，所以对于待机电流I_sbc限制也愈趋于严格。但是，为了要降低待机电流I_sbc，而将多晶硅负载的阻值提高，往往会造成存储单元之效能表现不佳、和衍生出稳定度问题。

发明内容

为了克服现有技术的不足之处，本发明之目的在于提供一种改进的静态随时机存取内存，经由特殊线路设计并针对传统SRAM数组作改进，以测量SRAM待机电流I_sbc；透过测量所得待机电流I_sbc的变化值，来反推实际上存储单元中多晶硅负载的阻值，以提供设计、生产改进参考。

适用于本发明待机电流I_sbc测量方法新颖SRAM，至少包括下列单元。一主电源装置；2m个开关装置S₁～S_2m；以及，2m组供电路径P₁～P_2m。上述2m个开关装置S₁～S_2m一对一地耦接于上述2m组供电路径P₁～P_2m和上述主电源装置之间。

m个存储区块B₁～B_m，每个存储区块B_j，(l≤j≤m)分别配置有两组该供电路径P_2j-1、P_2j。每个记忆区块B_j包括n个存储单元C_{j_1}～C_{J_n}；每个存储单元C_{j_k}，(l≤k≤n)是由四个晶体管、及两组负载L_{j_k_1}、L_{j_k_2}所构成，且该两组负载L_{j_k_1}、L_{j_k_2}耦接至对应两组该等供电路径P_2j-1、P_2j。

芯片启动切换装置，用以当内存芯片启动信号 CE处于第一电位时，使所有该等开关装置S₁～S_2m导通，俾使该主电源装置得以透过该等供电路径提供电力给该存储区块，让该静态随机存取内存进行正常操作。

选择控制装置，当该内存芯片启动信号 CE处于第二电位，亦即该静态随机存取内存处于待机状态时，可以测试的需要，从该等开关装置S₁～S_2m中，选择将至少一对开关装置S_2j-1、S_2j予以导通，以进行相关电流测量及测试。

为了达到测量待机电流以便反推阻值目的，本发明还提出一种利用电流测量得出静态随机存取内存负载阻值方法，该方法包括如下步骤。

首先，让静态随机存取内存进入待机模式(例如，令 CE处于第一电位状态)。此时，该等开关装置S₁～S_2m不导通，该主电源装置无法透过该等供电路径P₁～P_2m供给电力给该等存储区块B₁～B_m。

接着，测量该静态随机存取内存待机电流，而得到第一电流I₁。

然后，透过上述选择控制装置，选择性地让该等开关装置S₁～S_2m中Q对开关装置导通，藉此让Q个该等存储区块可以由该主电源装置供给电力。

再测量该静态随机存取内存待机电流，藉以得到第二电流I₂。

将该第二电流I₂和第一电流I₁差值再除以m-Q，而得出任一Q个存区块中所有存储单元所流通的电流 $\mathrm{\ΔI}=\frac{I_1-I_2}{m-Q}.$

接着，将电流ΔI除以存储区块中存储单元的数目n，以求得每个存储单元所流通的第三电流ΔI/n。

最后，将该主电源装置所提供电位V_cc除以该第三电流，而得出每个存储单元中每一负载的阻值 $\frac{V_{\mathrm{cc}}}{\mathrm{\ΔI}}\×n.$

由上述可知，本发明提出新颖SRAM架构，其特征为在待机状态下可藉由新增设选择控制装置的运作，配合本发明提出待机电流测量方法，来控制上述开关装置导通状态，以便各别测量出待机电流变化值(即第二电流和第一电流之差值)，进而达成反推SRAM中多晶硅负载阻值，藉由上述方式而达成本发明之目的。

附图简要说明：

为让本发明之上述目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合附图，做详细说明如下：

附图说明

图1显示传统由四个NMOS晶体管所构成SRAM存储电路图；

图2显示依据本发明新颖SRAM数组架构图；

图3显示本发明SRAM中芯片启动切换装置和选择控制装置的实施例图。

图号说明  M1-M4～晶体管；latch、latch₁-latch_n～栓锁单元；B、 B～位线；W～字符线；X-Y～逻辑信号端；S₁-S₈～开关装置；P₁-P₈～供电路径；B₁-B₄～存储区块；C_{1_1}-C_{1_n}～存储单元； CE～内存芯片启动信号；I₁～第一电流；I₂～第二电流；ΔI/n～第三电流；WL₁-WL_n～字符线；BL- BL～位线；20～主电源装置；30～芯片启动切换装置；30a、30c～反向器；30b～降压装置30b；

32～选择控制装置；32a～加法译码器；32b～逻辑选择装置；Z₁-Z₄～选择信号；M_norma～正常模式信号；M_test～待机模式信号；地址信号X₁、X₂～选择地址信号；Y₁-Y₄～加法译码器的输出；V_cc～主电源装置电压。

具体实施方式

图2显示依据本发明新颖SRAM数组架构图；为了便于说明；图中仅显示具有4个内存区块SRAM数组架构(亦即m＝4)，另外仅针对第一存储区块作详细图标，其它存储区块的内部结构均可参照第一存储区块的结构而得。

参照图2，适用于本发明待机电流I_sbc测量方法新颖SRAM，至少包括下列单元：一主电源装置20，以提供电压V_cc；8个开关装置S₁～S₈；8组供电路径P₁～P₈；第一至第四内存区块B₁～B₄；2个译码器，透过字符线WL₁～WL_n进行寻址，以将所要进行读写存储单元由位线BL、 BL；芯片启动切换装置(图3)；以及，选择控制装置(图3)。

上述8个开关装置S₁～S₈；在此实施例中，每一开关装置S₁～S₈为PMOS晶体管。另外，上述8个开关装置S₁～S₈一对一地耦接于上述8组供电路径P₁～P₈和上述主电源装置20之间。

上述供电路径P₁、P₂配置给第一存储区块B₁，上述供电路径P₃、P₄配置给第二存储区块B₂，上述供电路径P₅、P₆配置给第三存储区块B₃，上述供电路径P₇、P₈配置给第四存储区块B₄。

每一上述第j存储区块B_j；(j＝1～4)均包括n个存储单元C_{j_1}～C_{j_n}。每一存储单元区块中存储单元C_{1_k}、C_{2_k}、C_{3_k}、C_{4_k}，(l≤k≤n)系由四个NMOS晶体管、及两组多晶硅负载L_{j_k_1}、L_{j_k_2}所构成，如图1所示的SRAM存储单元架构，其中2个NMOS晶体管和上述多晶硅负载形成栓锁单元latch₁～latch_n；此外，每一存储单元中的两组负载L_{j_k_1}、L_{j_k_2}耦接至所在存储区块所对应两组供电路径P_2j-1、P_2j。

图3显示本发明SRAM中芯片启动切换装置30和选择控制装置32

实施例图。

参照图3，上述芯片启动切换装置30，包括二个反向器30a、30c，和一降压装置30b；上述选择控制装置32，包括：加法译码器32a，和一逻辑选择装置32b。上述逻辑选择装置32b是由4个或非门(NORgate)所组成，其输出Z₁、Z₂、Z₃、Z₄则分别耦接至上述开关装置S₁-S₂、S₃-S₄、S₅-S₆、和S₇-S₈栅极。

当内存芯片启动信号(chip enable signal； CE)处于逻辑低电位“L”时，上述反向器30a输出高电位“H”正常模式信号M_normal，促使SRAM外围、及相关电路能够进行正常操作。此一情形下，反向器30c输出信号M_test则为高电位“H”，使得逻辑选择装置32b输出Z₁、Z₂、Z₃、Z₄均为低电位“L”；因此，使所有开关装置S₁～S₈导通，故而上述主电源装置20得以透过该等供电路径P₁～P₈提供电力给该等存储区块B₁～B₄，该SRAM得以进行正常操作。

当上述内存芯片启动信号 CE处于逻辑低电位“H”时，亦即该SRAM处于待机状态、或测试状态时，芯片启动信号 CE的高电位信号电压经过降压装置30b降压后，由反向器30c输出的信号M_test则成为低电位“L”。因此，在待机状态下，可依实际所需，藉由加法译码器32a输入地址信号X₁、X₂选择，让开关装置S₁-S₂、S₃-S₄、S₅-S₆、S₇-S₈中，至少选择将一对开关装置S_2j-1、S_2j予以导通，以进行相关电流测量及测试。例如，X₁、X₂为逻辑电位0、0时，Y₁～Y₄信号分别为1000，仅使Z₁位准成为低电位“L”，而将开关装置S₁-S₂导通；X₁、X₂为逻辑电位0、1时，Y₁～Y₄信号分别为0100，仅使Z₂位准成为低电位“L”，而将开关装置S₃-S₄导通；X₁、X₂为逻辑电位1、0时，Y₁～Y₄信号分别为0010，仅使Z₃位准成为低电位“L”，而将开关装置S₅-S₆导通；X₁、X₂为逻辑电位1、1时，Y₁～Y₄信号分别为0001，仅使Z₄之位准成为低电位“L”，而将开关装置S₇-S₈导通。

依照上述实施例所示之选择控制装置32，在待机状态下，虽然仅能将一对开关装置S₁-S₂、S₃-S₄、S₅-S₆、或S₇-S₈予以导通，但是亦以变化其电路设计，而使二对以上之开关装置导通。

配合上述所提出新颖SRAM架构，为达到测量待机电流以便反推阻值目的，本发明提出方法包括如下步骤。

首先，让静态随机存取内存进入待机模式、或称为测试模式(例如，令 CE处于高电位“H”的状态，其电压高于V_cc。在此情形下，反向器30c输出信号M_test则成为高电位“H”；所以，信号Z₁～Z₄输出均为高电位信号“H”，开关装置S₁～S₈不会导通，上述主电源装置20无法透过该等供电路径P₁～P₈供给电力给该等存储区块B₁～B₄。

接着，测量上述SRAM待机电流，而得到第一电流I₁。

然后，透过上述选择控制装置32中加法译码器32a，选择性地让一对开关装置S₁-S₂、S₃-S₄、S₅-S₆、或S₇-S₈导通。在此实施例中，假设上述加法译码器32a寻址信号X₁、X₂分别为0、0，所以Y₁～Y₄之信号分别为1000，使得Z₁位准成为低电位“L”，而将开关装置S₁-S₂导通；藉此第一存储区块B₁可以由该主电源装置20供给电力。亦即，仅有第一存储区块B₁中多晶硅负载，可以获得上述主电源装置20电压V_cc。

再测量上述SRAM待机电流，藉以得到第二电流I₂。

将该第二电流I₂和该第一电流I₁之差值再除以3，而得出上述第一记忆区块B₁中所有存储单元胞所流通电流 $\mathrm{\Δ\Ι}=\frac{I_2-I_1}{3}.$

接着，将电流ΔI除以第一存储区块B₁中的存储单元数目n个，以求得每一该等存储单元所流通第三电流ΔI/n。上述第三电流亦即为由上述主电源装置20供给每一存储单元中一多晶硅负载电流；因为每一存储单元中栓锁单元(2个NMOS晶体管和2个多晶硅负载)内，仅有一个NMOS晶体管会导通，故电流也只流通于对应多晶硅负载上。

最后，将该主电源装置所提供电位V_cc除以该第三电流，而得出每一该等存储单元中每一多晶硅负载阻值

$\frac{V_{\mathrm{cc}}}{\mathrm{\ΔI}}\×n=\frac{V_{\mathrm{cc}}}{I_2-I_1}\×3n.$

以上实施例是假设所有存储区块数目为4，若实际上有m个，则多晶硅负载阻值为 $\frac{V_{\mathrm{cc}}}{I_2-I_1}\×(m-1)\×n.$

由上述可知，本发明提供一种新颖SRAM数组架构、电路设计，及简单待机电流测量方法，藉此可透过测量SRAM待机电流变化值，来反推实际上SRAM数组中晶硅负载的阻值，有助于研发人员理解实际上造成高待机电流原因，是来自多晶硅负载还是SRAM组件本身的漏电。

此外，也可透过实际测量而得多晶硅负载阻值，以便对布局设计所预定负载值和实际测量所得阻值两者间之差异来进行补偿。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何熟悉本领域技术者，在不脱离本发明的精神和范围内，当可做些许更动和润饰，因此本发明保护范围当视权利要求并结合说明书与附图所界定者为准。

Claims (3)

1.一种改进的静态随机存取内存，其特征在于至少包括：

2m个开关装置；

2m组供电路径，分别一对一地耦接至该开关装置；

m个存储区块，每个所述存储区块分别配置有两组所述供电路径；其中，任一所述存储区块包括n个存储单元，每一所述存储单元是由四个晶体管、及两组负载所构成，且所述两组负载耦接至对应两组供电路径；

芯片启动切换装置，包括一降压装置具有一输入端耦接一存储单元启动信号，以及一第一反相器，具有一输入端耦接所述降压装置的一输入端用以输出一操作信号；以及

选择控制装置，包括一逻辑控制装置耦接来自所述第一反相器的所述操作信号以及所述开关装置，在所述存储单元启动信号处于第一电位时，使所有所述开关装置导通，所述供电路径会提供电力给所述存储区块，使所述静态随机存取单元进行正常操作；并且在所述存储单元启动信号处于第二单元时，所述静态随机存取单元会处于待机状态，且上述选择控制装置根据所述操作信号，从上述开关装置中，选择降至少一对开关装置予以导通，以进行相关测试。

2.如权利要求1所述静态随机存取内存，其特征在于，每个开关装置为晶体管。

3.一种利用电流测量得出静态随机存取内存负载阻值方法，适用该方法的静态随机存取内存至少包括：

2m组供电路径；以及

m个存储区块，每个存储区块分别配置有两组所述供电路径；其中，任一所述存储区块包括n个存储单元，每个所述存储单元是由四个晶体管、及两组负载所构成，且所述两组负载耦接至对应的一对该供电路径；

其特征在于该方法包括：

设置m对开关装置，分别耦接所述供电路径；

设置一启动切换装置，具有一输入端耦接至一存储单元启动信号，用以输出一操作信号；

设置一选择控制装置，具有一输入端耦接上述操作信号，以及多个输出端耦接上述m对开关装置；

设定上述记忆单元启动信号为第一电位，启动切换装置会输出所述操作信号；

所述选择控制装置会根据所述所述操作信号，启动所述开关装置不能导通，并使得所述供电路径无法供给电力给所述存储区块；

测量该静态随机存取内存待机电流，得到第一电流；

选择性地让该开关装置中Q对开关装置导通，使得所述主电源装置供给电力给Q个该内存区块；

测量该静态随机存取内存待机电流，得到第二电流；

将该第二电流和该第一电流差值再除以m-Q，而得出任一Q个存储区块中所有存储单元所流通的电流；

得出每个存储单元所流通的第三电流；以及

将电源电位除以该第三电流，而得出每个存储单元中每一负载阻值。