CN117219629A - 电子封装 - Google Patents

电子封装 Download PDF

Info

Publication number
CN117219629A
CN117219629A CN202211403508.7A CN202211403508A CN117219629A CN 117219629 A CN117219629 A CN 117219629A CN 202211403508 A CN202211403508 A CN 202211403508A CN 117219629 A CN117219629 A CN 117219629A
Authority
CN
China
Prior art keywords
connector
electronic package
component
disposed
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211403508.7A
Other languages
English (en)
Inventor
颜瀚琦
郑民耀
林弘毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN117219629A publication Critical patent/CN117219629A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
    • G02B6/4293—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements hybrid electrical and optical connections for transmitting electrical and optical signals
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4246—Bidirectionally operating package structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

本公开提供一种电子封装。所述电子封装包含光子组件，所述光子组件包含均在所述光子组件的一侧处的第一输入/输出I/O端口和第二I/O端口。所述电子封装还包含连接器，所述连接器邻近于所述光子组件的所述侧安置且经配置以引导第一载光介质与所述光子组件的所述第一I/O端口和第二I/O端口中的至少一个光学耦合。

Description

电子封装
技术领域
本公开涉及一种电子封装。
背景技术
硅光子是一项在全球范围内正在研究和开发的技术，因为它有望实现高速通信和低 功耗。常规地，光学耦合器(例如格栅耦合器和边缘耦合器)设置于光子芯片上以耦合光纤与光子组件(例如光子集成电路(PIC))之间的光学信号。
为了在更宽的带宽上支持更高的传输数据速率，需要在光纤与光子组件之间实现更 高数目的连接。此外，精确对准光纤和光子组件的能力变得更重要。
发明内容
本公开的实施例提供一种电子封装。所述电子封装包含光子组件，所述光子组件包 含均在所述光子组件的一侧处的第一输入/输出(I/O)端口和第二I/O端口。所述电子封装 还包含邻近于所述光子组件的所述侧安置且经配置以引导第一载光介质与所述光子组件的所述第一I/O端口和第二I/O端口中的至少一个光学耦合的连接器。
本公开的实施例提供一种电子封装。所述电子封装包含载体和安置于载体上面的光 学收发器。所述光学收发器包含背对所述载体的表面。所述电子封装还包含沿着至少两个维度安置于所述光学收发器的所述表面上的多个载光介质。
本公开的实施例提供一种电子封装。所述电子封装包含具有开口的连接器、从俯视 图看安置于所述开口内的I/O端口，以及与连接器电连接的第一组导电柱。第一组导电柱经配置以维持连接器的顶部表面与I/O端口之间的距离。
附图说明
在与附图一起阅读时，根据以下详细描述可以最好地理解本公开的一些实施例的方 面。应注意，各种结构可能未按比例绘制，且出于论述清楚起见，可任意增大或减小各种结构的尺寸。
图1说明根据本公开的一些实施例的电子封装的横截面图。
图2A说明根据本公开的一些实施例的图1的电子封装的一部分的横截面图。
图2B说明根据本公开的一些实施例的电子封装的一部分的横截面图。
图2C说明根据本公开的一些实施例的电子封装的一部分的横截面图。
图2D说明根据本公开的一些实施例的电子封装的一部分的横截面图。
图2E说明根据本公开的一些实施例的电子封装的一部分的横截面图。
图2F说明根据本公开的一些实施例的连接器的俯视图。
图2G说明根据本公开的一些实施例的连接器的俯视图。
图2H说明根据本公开的一些实施例的连接器的仰视图。
图2I说明根据本公开的一些实施例的电子封装的一部分的横截面图。
图2J说明根据本公开的一些实施例的电子封装的一部分的横截面图。
图3A说明根据本公开的一些实施例的电子封装的横截面图。
图3B说明根据本公开的一些实施例的电子封装的一部分的横截面图。
图3C说明根据本公开的一些实施例的电子封装的一部分的横截面图。
图3D说明根据本公开的一些实施例的电子封装的一部分的横截面图。
图4A、图4B和图4C说明根据本公开的实施例的制造电子封装的一部分的方法的一或多个阶段中的横截面图。
图5A、图5B、图5C、图5D、图5E、图5F、图5F-1、图5G、图5H、图5I、图 5J、图5K、图5L、图5M和图5N说明根据本公开的实施例的制造电子封装的方法的一 或多个阶段中的横截面图。
图6A、图6B、图6C、图6D、图6E、图6F、图6G、图6H、图6I、图6J、图6K、 图6L和图6M说明根据本公开的实施例的制造电子封装的方法的一或多个阶段中的横 截面图。
具体实施方式
以下公开提供用于实施所提供的主题的不同特征的许多不同实施例或实例。如下描 述组件和布置的特定实例来阐释本公开的某些方面。当然，这些仅是实例且并不希望为限制性的。例如，在以下描述中，第一特征在第二特征上面或在第二特征上形成可包含 第一特征和第二特征直接接触地形成或安置的实施例，且还可包含额外特征可在第一特 征与第二特征之间形成或安置使得第一特征和第二特征可能不直接接触的实施例。此 外，本公开可在各种实例中重复参考标号和/或字母。此重复是出于简化和清楚的目的， 本身并不指示所论述的各种实施例和/或配置之间的关系。
除非另外规定，否则例如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“高于”、“低于”、“上部”、“上面”、“下面”等空间描 述是相对于图中所示定向而指示的。应理解，本文中所使用的空间描述仅出于说明的目 的，且本文中所描述的结构的实际实施方案可在空间上以任何定向或方式布置，前提是 本公开的实施例的优点不会因此类布置而有所偏差。
图1说明根据本公开的一些实施例的电子封装1的横截面图。
在一些实施例中，电子封装1可包含系统封装(SiP)模块或为所述模块的一部分。电 子封装1可包含一或多个电子组件(例如，电子集成电路(EIC))和一或多个光子组件(例如，光子集成电路(PIC))。
在一些实施例中，电子封装1可包含光学模块。例如，电子封装1可进行操作以经由光学信号与外部组件通信。本文中所使用的“光学信号”包含连续波(CW)光和/或光 的脉冲。
参看图1，电子封装1可包含载体10、11、12、电子组件13、包封层14、散热元 件15和结构2。
载体10、11和12可堆叠在彼此上。例如，载体11可安置于载体10上且可通过电 触点11e与载体10电连接。载体12可安置于载体11上且可通过电触点12e与载体11 电连接。
载体10和载体11可各自包含衬底。在一些实施例中，载体10和载体11可各自包 含例如印刷电路板(PCB)，如纸基铜箔层压体、复合铜箔层压体或聚合物浸渍玻璃纤维 基的铜箔层压体。在一些实施例中，载体10及11可各自包含互连结构，例如重布层(RDL) 及接地元件。
在一些实施例中，载体12可包含例如插入件。在一些实施例中，载体12可包含插入件样布线以形成可被视为插入件或扇出衬底的结构。此外，载体12可包含连接器12v 以提供用于载体11、电子组件13和结构2的电连接。连接器12v可包含导电柱、导电 通孔、导电迹线、导电线或其它可行的连接器。每一连接器12v可设有电触点12e中的 一个。
在一些实施例中，电触点11e和12e可各自包含可回流导电材料，例如焊接材料。在一些实施例中，电触点11e和12e可包含一或多个焊料球或焊料凸块，例如可控塌陷 芯片连接(C4)凸块、球状栅格阵列(BGA)或平面栅格阵列(LGA)。在一些实施例中，底部 填充料12u可安置于载体12与载体11之间。底部填充料12u可覆盖、环绕或包封电触 点12e。
电子封装1中的载体的位置、功能和数目并不希望限制本公开。例如，由于设计要求，电子封装1中可能存在任何数目的载体。
结构2和电子组件13可安置于载体12上。结构2和电子组件13可彼此间隔开。 结构2和电子组件13可通过包封层14物理地分离。结构2和电子组件13可通过载体 12彼此电连接。例如，结构2的导电柱25和电子组件13的电触点13e可通过载体12 中的导电迹线或导电线12t彼此电连接。
结构2可经配置以支持电子封装1与外部组件之间的光学通信。结构2可充当光学收发器和通过载光介质24(其可包含光纤电缆或光纤)连接到外部组件的光学接口。结构 2可包含一或多个光子组件。
在一些实施例中，光子组件(例如，PIC)可并入或设置于结构2中。光子组件的实例可包含光学传输器(例如传输器22)、光学接收器(例如接收器21)、光学调制器、光学波 导、光学分路器、光学合路器、光学格栅耦合器等。由结构2中的光子组件支持的功能 性可包含发光、光接收/检测、光学调制、光学路由、光电转换等。可相对于图2A描述 结构2的细节。
电子组件13可以是在其中包含半导体衬底、一或多个集成电路装置和一或多个上覆互连结构的芯片或裸片。在一些实施例中，电子组件13可包含控制器、处理器、中 央处理单元(CPU)、现场可编程门阵列(FPGA)、专用集成电路(ASIC)等。电子组件13 可包含单个芯片或多个芯片。在一些实施例中，取决于设计要求，可存在任何数目的电 子组件。电子组件13可与一或多个其它电气组件电连接且与载体12电连接，且所述电 连接可借助于倒装芯片(例如，通过利用电触点13e)或线接合技术达成。
在一些实施例中，电子组件(例如EIC)可并入或设置于电子组件13和/或载体12中以为结构2提供电子功能。更确切地说，电子组件可经配置以控制结构2中的光子组件 并且处理结构2中的信号(包含光学信号和电子信号)。电子组件的实例可包含晶体管、 电容器、电阻器、电感器、跨阻限幅放大器(TIA/LA)、驱动电路、控制电路等。
在一些实施例中，来自电子封装1外部的光源的光学信号可由例如结构2的接收器21(例如，光电二极管(PD))接收。接收器21可将光学信号转换为传达到电子组件(其可 在电子组件13和/或载体12中)的电信号，以处理(例如，分析、修改、合成、转换为数 字信号及放大等)、存储和/或传输所述电信号。
在一些实施例中，电子组件13(例如，ASIC)可产生电子信号到驱动器裸片(所述裸片可在电子组件13和/或载体12中)以用于驱动结构2中的光子组件。电子信号可传达 到传输器22(例如，发光二极管(LED)或垂直空腔表面发射激光器(VCSEL))，所述传输器 输出光学信号。传输器22可将电信号转换成光学信号。
包封层14可安置于载体12上。结构2和电子组件13可各自被包封层14部分地环 绕或覆盖。在一些实施例中，包封层14可包含具有填充物的环氧树脂、模制化合物(例 如，环氧模制化合物或其它模制化合物)、聚酰亚胺、酚化合物或材料、其中分散有硅酮 的材料，或其组合。
散热元件15可安置于结构2和电子组件13上。散热元件15可包含散热器，例如 散热翅片。散热元件15可安置在结构2的连接器23的一部分上面。散热元件15可经 配置以提供散热路径。散热元件15可经配置以从结构2和电子组件13散热。在一些实 施例中，散热元件15可通过粘合层(例如散热凝胶)连接到结构2和电子组件13。
图2A说明根据本公开的一些实施例的图1的电子封装的结构2的横截面图。结构 2可包含组件20、接收器21、传输器22、连接器23、载光介质24和导电柱25。
在一些实施例中，组件20可包含光子组件或光子芯片。在一些实施例中，组件20可包含衬底或材料平台，光子组件可由所述衬底或材料平台制成。在一些布置中，组件 20可包含具有硅材料的衬底。在一些布置中，组件20可包含绝缘体上硅(Silicon onInsulator，SOI)衬底，所述衬底包含硅衬底、安置于硅衬底上的氧化物层和安置于氧化 物层上的硅层(例如，活性硅光子层)。在一些实施例中，组件20可包含光学收发器。在 一些实施例中，组件20可包含光学接口。
例如，组件20可包含接收器21和传输器22。导电迹线或导电线20t可形成于组件20中且可与接收器21和/或传输器22电连接。为易于描述，在本发明的具体实施例中 使用组件20作为特定描述的实例。图中的组件20的配置或应用只是出于说明性目的， 且并不希望限制本公开。例如，组件20可包含更多光子组件，例如，光学传输器、光 学接收器、光学调制器、光学波导、光学分路器、光学合路器、光学格栅耦合器等。组 件20可包含光子组件和电子组件两者，或者可仅包含光子组件。
图1中的组件20和电子组件13可邻近于彼此或并排。例如，图1中的组件20和 电子组件13可在大体上平行于表面201的方向上至少部分地重叠。在电子组件(例如 EIC)并入或设置于电子组件13中的一些实施例中，组件20和电子组件可邻近于彼此或 并排。
组件20可堆叠在图1中的载体12上。例如，图1中的组件20和载体12可在大体 上垂直于组件20的表面201的方向上至少部分地重叠。在电子组件(例如EIC)并入或设 置于载体12中的一些实施例中，组件20可堆叠在电子组件上。
在一些实施例中，组件20可包含表面201、与表面201相对的表面202和在表面 201与表面202之间延伸的表面(或横表面)203。在一些实施例中，组件20的厚度可为 约50微米(μm)或更小。
一或多个接收器21可安置于组件20的表面201上。接收器21可包含光电二极管(PD)，所述二极管接收光学信号且将光学信号转换成电信号。接收器21可设置于表面 201上且从表面201突出。然而，在一些其它实施例中，接收器21可构造于组件20的 硅层内。在一些实施例中，接收器21可布置成阵列(例如，PD阵列)。
保护层21p可安置于组件20的表面201上以覆盖接收器21。保护层21p可包含光 可固化材料，例如紫外线(UV)胶、含有光引发剂的可聚合组合物等。保护层21p可包含 接收器21上面的凸透镜或凸表面。在一些实施例中，保护层21p可包含微镜头阵列。 保护层21p可经配置以将载光介质24固定到接收器21上，且将来自载光介质24的光 学信号耦合到接收器21中。在一些实施例中，保护层21p可充当准直器。
一或多个传输器22可安置于组件20的表面201上。传输器22可包含经配置以发 射或辐射光的发光二极管(LED)或垂直空腔表面发射激光器(VCSEL)。传输器22可设置 于表面201上且从表面201突出。然而，在一些其它实施例中，传输器22可构造于组 件20的硅层内。在一些实施例中，传输器22可布置成阵列(例如，LED阵列)。
保护层22p可安置于组件20的表面201上以覆盖传输器22。保护层22p可包含光 可固化材料，例如UV胶、含有光引发剂的可聚合组合物等。保护层22p可包含传输器 22上面的凸透镜或凸表面。在一些实施例中，保护层22p可包含微镜头阵列。保护层 22p可经配置以将载光介质24固定到传输器22上，且将来自传输器22的光学信号耦合 到载光介质24中。在一些实施例中，保护层22p可充当准直器。
连接器23可安置于组件20的表面201上。连接器23可延伸超出组件20的表面203。例如，连接器23可具有从组件20的表面203突出的悬垂结构(或悬垂物)。例如，连接 器23可具有不由组件20支撑的悬垂结构。在一些实施例中，连接器23可包含硅衬底。 然而，在一些其它实施例中，连接器23可包含金属、塑料、陶瓷或其它可行的材料。
连接器23可通过组件20上的导电衬垫20p、连接器23上的导电衬垫23p和电触点20e与组件20电连接。连接器23可包含导电迹线或线23t以用于提供导电柱25与导电 衬垫23p之间的电连接。
挡块、屏障或间隔件20d可安置于组件20的表面201上。挡块20d可安置于组件 20与连接器23之间。组件20与连接器23之间的距离或间隙可由挡块20d界定或维持。 例如，挡块20d可支撑或保持连接器23。例如，挡块20d可保持组件20与连接器23之 间的间隙。
在一些实施例中，挡块20d可包含光可固化材料，例如紫外线(UV)胶、含有光引发剂的可聚合组合物等。
连接器23可包含在接收器21和传输器22上面的一或多个开口、孔或空腔23h。例如，接收器21和传输器22可各自通过一个开口23h暴露。例如，在一些实施例中，可 通过一个开口23h暴露PD阵列，且可通过另一开口23h暴露LED阵列。
连接器23可经配置以将载光介质24与组件20上的光子组件(例如，接收器21和传输器22)对准。连接器23可经配置以促进、引导、指引或定位载光介质24与组件20上 的光子组件(例如，接收器21和传输器22)之间的连接(例如，光学耦合)。例如，载光介 质24可部分地安置于开口23h中且与接收器21或传输器22光学耦合。例如，开口23h 可经配置以容纳载光介质24的一部分。例如，载光介质24的一部分可延伸到开口23h 中。
在一些实施例中，挡块20d可邻近于连接器23的开口23h。在一些实施例中，挡块20d可经配置以防止包封层14流入开口23h中。在一些实施例中，挡块20d的一部分可 从开口23h暴露，且挡块20d的一部分可被包封层14覆盖。
在一些实施例中，挡块20d的表面和开口23h的内表面(或侧壁)23hs可大体上共面。 此共面表面可通过开口23h暴露。
例如，如图5D中所展示，开口23h可通过光刻和各向异性蚀刻(例如，深反应离子蚀刻(DRIE))形成，或者可通过激光机械加工操作形成。还可移除挡块20d的一部分，从 而形成大体上共面的表面。
在一些实施例中，开口23h的宽度可为恒定的。例如，开口23h的内表面23hs可 大体上垂直于组件20的表面201。
在一些实施例中，涂层23a可施加或形成于连接器23的表面上。涂层23a可包含 光学涂层，例如光学干涉涂层、抗反射(AR)涂层、防反射(AR)涂层或用于减少反射的其 它涂层。涂层23a可包含与空气-硅界面匹配的折射率，且可包含但不限于氮化硅。涂层 23a可安置于开口23h的内表面23hs上。
在一些实施例中，如图5H中所展示，可在组件20安置于连接器23上之后进行光 学测试。然而，连接器23可能不允许由传输器22或外部光源辐射的光(例如，在约1200 纳米(nm)到约1800nm的光谱中)通过。涂层23a可帮助增加处理量且减少由背向反射引 起的危险。在一些实施例中，涂层23a可防止或减少光反射。在一些实施例中，涂层23a 可防止光干扰邻近光学组件(例如，载光介质24、传输器22和接收器21)。
在一些实施例中，载光介质24可被涂层23a环绕。在一些实施例中，如所展示， 载光介质24可与涂层23a间隔开。然而，在一些其它实施例中，载光介质24可接触涂 层23a。
在一些实施例中，载光介质24可包含光纤电缆或光纤。接收器21和传输器22可 充当用于支持图1中的电子封装1和外部组件之间的光学通信的输入/输出(I/O)端口。例 如，载光介质24可插入到开口23h中以与接收器21或传输器22光学耦合。
在一些实施例中，载光介质24可大体上垂直于组件20的表面201。例如，载光介 质24可在大体上垂直于组件20的表面201的方向上延伸。例如，载光介质24可实现 光学信号垂直地去往和来自组件20的表面201的传达。
在一些实施例中，如图2F及2G中所展示，载光介质24可包含阵列。例如，载光 介质24的阵列可为载光介质24的M×N阵列。例如，载光介质24可布置于组件20的 二维(2D)表面(例如，表面201)上。例如，载光介质24可沿着至少两个维度或方向布置 于组件20上。
此外，开口23h可包含阵列。例如，开口23h的阵列可为开口23h的M×N阵列。 开口23h的数目可等于载光介质24的数目。M和N可各自为正整数。例如，M和N两 者可至少为2。例如，每一载光介质24可插入到对应一个开口23h中，以与接收器21 或传输器22光学耦合。
导电柱25可安置于连接器23上且可与所述连接器的导电迹线23t电连接。导电柱25可安置于连接器23的悬垂结构(从组件20的表面203突出)上。
导电柱25可安置于图1中的载体12上，且通过电触点25e与所述载体的导电迹线12t电连接。换句话说，组件20可通过连接器23和导电柱25与图1中的载体12电连 接。换句话说，组件20可通过连接器23和导电柱25与并入或设置于电子组件13和/ 或载体12中的电子组件(例如EIC)电连接。
导电柱25可邻近于组件20的表面203。导电柱25可与组件20的表面203间隔开。 在一些实施例中，导电柱25可突出或延伸超出组件20的表面202。例如，导电柱25可 高于组件20。因此，当结构2安置于图1中的载体12上时，导电柱25可接触载体12， 且组件20的表面202可与载体12间隔开。组件20的表面202可被包封层14覆盖。在 一些实施例中，类似于挡块20d，导电柱25可经配置以界定或维持组件20与连接器23 之间的距离或间隙。例如，导电柱25可支撑或保持连接器23。例如，导电柱25可保持 组件20与连接器23之间的间隙。
在一些实施例中，导电柱25可被电介质层25d环绕、覆盖或包封。电介质层25d 可接触导电柱25的侧壁。电介质层25d可将导电柱25彼此连接。例如，左边的两个导 电柱25通过左边的电介质层25d连接。类似地，右边的两个导电柱25通过右边的电介 质层25d连接。
电介质层25d可包含(例如但不限于)一或多种有机材料(例如，磷酸酐(PA)、聚酰亚 胺(PI)、聚苯并恶唑(PBO)、环氧树脂和环氧基的材料)，或一或多种无机材料(例如，硅、玻璃、陶瓷和氧化物)。
电介质层25d可被包封层14环绕或覆盖。包封层14的一部分可安置于电介质层25d与组件20的表面203之间。
接收器21可从载光介质24接收光学信号且将所述光学信号转换成电信号。电信号可通过组件20(例如，通过导电迹线20t、导电衬垫20p和电触点20e)、连接器23(例如， 通过导电衬垫23p和导电迹线23t)、导电柱25和导电迹线12t传输到电子组件(所述组 件可在电子组件13和/或载体12中)。
类似地，来自电子组件(所述组件可在电子组件13和/或载体12中)的电子信号可通 过导电迹线12t、导电柱25、连接器23(例如通过导电迹线23t和导电衬垫23p)和组件 20(例如通过电触点20e、导电衬垫20p和导电迹线20t)传输到传输器22。
根据本公开的一些实施例，连接器23可促进载光介质24与光子组件(例如，接收器21和传输器22)之间的对准。此外，连接器23和导电柱25可提供组件20与载体12之 间的电连接。因此，组件20中不需要通孔(例如，穿硅通孔(TSV))。光学耦合效率可得 到改进，且总体制造成本可以降低。
此外，可将载光介质24设置于组件20上的2D表面上面。例如，可在组件20上设 置更多行或更多列的载光介质24以在更宽的带宽上支持更高的传输数据速率。
图2B说明根据本公开的一些实施例的电子封装的一部分的横截面图。图2B中的结构类似于图2A中的结构2，但省略了涂层23a且连接器23包含倾斜或成角的拐点或边 缘23he。倾斜边缘23he可包含倒角。倾斜边缘23he可邻近于连接器23的表面231。倾 斜边缘23he可与开口23h的内表面23hs连接。倾斜边缘23he可相对于开口23h的内表 面23hs倾斜。
倾斜边缘23he可经配置以促进载光介质24的组装。在一些实施例中，更接近于连接器23表面231的开口23h的宽度可大于更接近于连接器23表面232的开口23h的宽 度。连接器23的表面231可背对组件20，且连接器23的表面232可面向组件20。
图2C说明根据本公开的一些实施例的电子封装的一部分的横截面图。图2C中的结构类似于图2A中的结构2，但存在以下差异。
连接器23'安置于连接器23与组件20之间。连接器23'可包含硅衬底，所述硅衬底具有位于硅衬底的相对侧上的层(例如氧化硅或氮化硅)。
连接器23'和连接器23可共同界定开口23h。开口23h可具有由连接器23界定的内表面23hs和由连接器23'界定的内表面23hs'。内表面23hs和内表面23hs'可以各自大体 上垂直于组件20的表面201。
由连接器23界定的开口23h的内表面23hs可不与由连接器23'界定的开口23h的内表面23hs'对准。内表面23hs和内表面23hs'可彼此横向间隔开。内表面23hs'可比内表 面23hs更接近载光介质24。由连接器23界定的开口23h的宽度可大于由连接器23'界 定的开口23h的宽度。
载光介质24可安置于连接器23'上。例如，连接器23'可由连接器23'的表面(例如，面向连接器23的连接器23'的上表面)支撑。
涂层23a可不安置于开口23h的内表面23hs上。例如，涂层23a可不安置于内表面23hs'上。取决于设计要求，在图2C中的结构中可存在任何数目的连接器层。
组件20可包含与表面202上的导电迹线20t和电触点20e电连接的导电通孔(例如TSV)20v。当组件20安置于图1中的载体12上时，导电通孔20v可与连接器12v电连 接。
接收器21可从载光介质24接收光学信号且将所述光学信号转换成电信号。电信号可通过导电通孔20v传输到电子组件(所述电子组件可在电子组件13和/或载体12中)。 类似地，来自电子组件(所述电子组件可在电子组件13和/或载体12中)的电子信号可通 过导电通孔20v传输到传输器22。
图2D说明根据本公开的一些实施例的电子封装的一部分的横截面图。图2D中的结构类似于图2C中的结构，但存在以下差异。
内表面23hs和内表面23hs'可各自相对于组件20的表面201成角度或倾斜。例如，开口23h的宽度从表面231到表面232可放大。例如，由连接器23'界定的开口23h的 宽度可远离载光介质24放大。例如，由连接器23'界定的开口23h的宽度可朝向载光介 质24减小。
图2E说明根据本公开的一些实施例的电子封装的一部分的横截面图。图2E中的结构类似于图2C中的结构，但存在以下差异。
开口23h的内表面23hs可为弯曲的。例如，从横截面图看，开口23h的内表面23hs可具有弧形构形或轮廓。开口23h的构形或轮廓可基于设计要求调整且不限于此。图1 中的结构2可用图2B、2C、2D和2E中的结构替换。
图2F和2G说明根据本公开的一些实施例的连接器23的俯视图。在一些实施例中，图2F及2G可说明图2A中的连接器23沿着线AA'获取的俯视图。如所描述，例如，载 光介质24的阵列可为载光介质24的M×N阵列。在一些实施例中，可设置更多行或更 多列的载光介质24以在更宽的带宽上支持更高的传输数据速率。在一些实施例中，载 光介质24可随机地定位。
图2H说明根据本公开的一些实施例的连接器23的仰视图。在一些实施例中，图 2H可说明图2A中的连接器23沿着线BB'获取的仰视图。
涂层23a可安置于开口23h的内表面上。挡块20d可邻近于开口23h。从仰视图看，涂层23a可被挡块20d环绕。
多个导电柱25可安置于连接器23的外围上。导电柱25可环绕图2A中展示的组件20。例如，导电柱25可安置在图2A中展示的组件20的表面203周围。例如，导电柱 25可沿着图2A中展示的组件20的表面203布置。
多个电介质层25d可安置于连接器23的外围上。电介质层25d可各自包含矩形形状且可支撑多个导电柱25。例如，第一电介质层可支撑第一组导电柱，且第二电介质层 可支撑第二组导电柱。第一电介质层和第二电介质层安置于连接器23的外围上。第一 电介质层和第二电介质层彼此间隔开。第一电介质层和第二电介质层可通过图2A中的 包封层14物理地分离。
例如，如图5F-1中所展示，可执行单切以分离出单独的电介质层25d。可例如通过使用划片机、激光或其它适当的切割技术执行单切。
图2I说明根据本公开的一些实施例的电子封装的一部分的横截面图。图2I中的结构类似于图2A中的结构2，但省略了电介质层25d。导电柱25可被包封层14环绕或覆 盖。包封层14可接触导电柱25的侧壁。包封层14可将导电柱25彼此连接。
图2J说明根据本公开的一些实施例的电子封装的一部分的横截面图。图2J中的结构类似于图2A中的结构2，但省略了电介质层25d且导电柱25被连接器23环绕或覆 盖。连接器23可具有沿着组件20的表面203延伸且从表面201延伸到表面202的部分 (例如，突出部分或延伸部分)。所述部分可在连接器23的外围上。导电柱25可被环绕 在所述部分中且连同所述部分一起延伸。连接器23可界定用于容纳组件20的空腔或开 口。
图3A说明根据本公开的一些实施例的电子封装1'的横截面图。图3A中的电子封装1'类似于图1中的电子封装1，不同之处在于结构3。
可在结构3中省略涂层23a。在一些实施例中，如图6G中所展示，可在组件20安 置于连接器23上之后进行光学测试。由于临时载体60对由传输器22或外部光源辐射 的光透明，因此不需要AR涂层。
开口23h的内表面23hs界定阶梯式结构。载光介质24可安置于连接器23的阶梯 式结构上。载光介质24可接触连接器23的连接器23。载光介质24可由连接器23的阶 梯式结构支撑。
空腔14c可形成于包封层14中。连接器23的表面(例如，横表面)可从空腔14c暴露。散热元件15的表面可从空腔14c暴露。空腔14c可从包封层14的顶部表面凹进。 空腔14c可从连接器23的背对组件20的表面凹进。
图3B、3C和3D说明根据本公开的一些实施例的电子封装的一部分的横截面图。 图3B、3C和3D中的结构类似于图2C、2D和2E中的结构，但省略了涂层23a。图3A 中的结构3可用图3B、3C和3D中的结构替换。
图4A、图4B和图4C说明根据本公开的实施例的制造电子封装的一部分的方法的一或多个阶段中的横截面图。
参看图4A，可设置组件20。组件20可具有导电迹线20t。导电衬垫20p和电触点 20e可安置于组件20的表面201上。
参看图4B，接收器21和传输器22可附接到组件20的表面201上。
参看图4C，保护层21p和22p可安置于组件20的表面201上以覆盖接收器21和 传输器22。在一些实施例中，保护层21p和22p可通过聚合物压印操作形成。
图5A、图5B、图5C、图5D、图5E、图5F、图5F-1、图5G、图5H、图5I、图 5J、图5K、图5L、图5M和图5N说明根据本公开的实施例的制造电子封装的方法的一 或多个阶段中的横截面图。这些图中的至少一些已经简化以更好地理解本公开的方面。 在一些实施例中，可通过关于图4A、图4B、图4C、图5A、图5B、图5C、图5D、图 5E、图5F、图5F-1、图5G、图5H、图5I、图5J、图5K、图5L、图5M和图5N所描 述的操作来制造电子封装1。
参看图5A，可设置连接器23。连接器23可包含导电迹线23t。
参看图5B，导电衬垫23p可安置于连接器23上。在一些实施例中，导电衬垫23p 的直径可为约25μm。在一些实施例中，导电衬垫23p的间距可在约45μm到约55μm 的范围内。
参看图5C，挡块20d可安置于连接器23上。可将挡块20d图案化以界定要形成的 开口23h的位置。
参看图5D，开口23h可通过光刻和各向异性蚀刻(例如，DRIE)形成，或者可通过 激光机械加工操作形成。还可移除挡块20d的一部分，从而形成大体上共面的表面。在 一些实施例中，开口23h的深度可在约0.5nm到约0.6nm的范围内。
参看图5E，涂层23a可施加到或形成于连接器23的表面上。在一些实施例中，涂 层23a可通过化学气相沉积(CVD)操作或旋涂操作形成。
参看图5F，通过图4A、图4B和图4C获得的结构可安置于连接器23上。连接器 23可通过导电衬垫20p、导电衬垫23p和电触点20e与组件20电连接。接收器21和传 输器22可各自与一个开口23h对准。挡块20d可经配置以界定组件20与连接器23之 间的距离或间隙。
此外，导电柱25可安置于连接器23上且可与所述连接器的导电迹线23t电连接。导电柱25可与组件20的表面203间隔开。
参看图5F-1，电介质层25d和多个导电柱25可通过粘合层50a附接在载体50上。 可执行单切以分离出单独的电介质层25d。可例如通过使用划片机、激光或其它适当的 切割技术执行单切。电触点可安置于导电柱25中的每一个上。
参看图5G，包封层14可安置于连接器23上以覆盖组件20和导电柱25。包封层 14还可覆盖导电衬垫20p、导电衬垫23p、电触点20e和导电柱25上的电触点。在一些 实施例中，包封层14可以通过例如模制技术，例如转移模制或压缩模制来形成。挡块 20d可经配置以防止包封层14流入开口23h中。
此外，可执行研磨或抛光操作以移除包封层14的一部分。研磨操作可以是使用研磨轮或研磨机作为切割工具的研磨机械加工工艺。在研磨操作之后，可暴露组件20的 导电柱25和表面202。
参看图5H，电触点25e可安置于导电柱25的暴露表面上。在一些实施例中，可执 行单切以分离出单独的连接器23，其中每个连接器设有一个组件20。可例如通过使用 划片机、激光或其它适当的切割技术执行单切。
在一些实施例中，可在组件20安置于连接器23上之后进行光学测试。在连接器23不允许由传输器22或外部光源辐射的光(例如，在约1200纳米(nm)到约1800nm的光谱 中)通过的一些实施例中，涂层23a可帮助增加处理量且减少由背向反射引起的危险。
参看图5I，连接器23和电子组件13可安置于载体12上。连接器23可通过导电柱 25与载体12电连接。电子组件13可通过电触点13e与载体12电连接。包封层14可安 置于载体12上以覆盖连接器23和电子组件13。
参看图5J，可执行研磨或抛光操作以移除包封层14的一部分和连接器23的一部分。 研磨操作可以是使用研磨轮或研磨机作为切割工具的研磨机械加工工艺。在研磨操作之 后，接收器21和传输器22可各自通过一个开口23h暴露。电触点12e可安置于连接器 12v中的每一个上。
参看图5K，载体12可安置于载体11上且可通过电触点12e与载体11电连接。在 一些实施例中，底部填充料12u可安置于载体12与载体11之间。底部填充料12u可覆 盖、环绕或包封电触点12e。
参看图5L，电触点11e可安置于载体11上。
参看图5M，载体11可安置于载体10上且可通过电触点11e与载体10电连接。
参看图5N，载光介质24可插入到开口23h中以与接收器21或传输器22光学耦合。散热元件15可安置于连接器23和电子组件13上。
图6A、图6B、图6C、图6D、图6E、图6F、图6G、图6H、图6I、图6J、图6K、 图6L和图6M说明根据本公开的实施例的制造电子封装的方法的一或多个阶段中的横 截面图。这些图中的至少一些已经简化以更好地理解本公开的方面。在一些实施例中， 可通过关于图4A、图4B、图4C、图6A、图6B、图6C、图6D、图6E、图6F、图6G、 图6H、图6I、图6J、图6K、图6L和图6M所描述的操作来制造电子封装1'。
图6A中的操作可在图5A中的操作之后。在图6A中，开口23h可通过光刻和各向 异性蚀刻(例如，DRIE)形成，或者可通过激光机械加工操作形成。在一些实施例中，开 口23h的深度可在约0.5nm到约0.6nm的范围内。
参看图6B，连接器23可通过粘合层(例如UV释放的粘合剂层)安置于临时载体60上。临时载体60可包含玻璃载体。在一些实施例中，临时载体60对由传输器22或外 部光源辐射的光透明。因此，不需要AR涂层。
参看图6C，导电衬垫23p和挡块20d可安置于连接器23上。在一些实施例中，导 电衬垫23p的直径可为约25μm。在一些实施例中，导电衬垫23p的间距可在约45μm 到约55μm的范围内。可将挡块20d图案化以界定在后续操作中不进行移除的位置。
参看图6D，连接器23的部分可通过光刻和各向异性蚀刻(例如，DRIE)或通过激光机械加工操作移除。在一些实施例中，挡块20d的表面(例如，横表面)和连接器23的表 面可大体上共面。
参看图6E，通过图4A、图4B和图4C获得的结构可安置于连接器23上。此外， 导电柱25可安置于连接器23上。导电柱25可通过图5F-1中的操作形成。
参看图6F，包封层14可安置于连接器23上以覆盖组件20和导电柱25。此外，可 执行研磨或抛光操作以移除包封层14的一部分。
参看图6G，电触点25e可安置于导电柱25的暴露表面上。在一些实施例中，可执 行单切以分离出单独的连接器23，其中每个连接器设有一个组件20。
在一些实施例中，可在组件20安置于连接器23上之后进行光学测试。
参看图6H，连接器23和电子组件13可安置于载体12上。
参看图6I，可执行研磨或抛光操作以移除包封层14的一部分。在研磨操作之后，可暴露临时载体60。电触点12e可安置于载体12上。
参看图6J，载体12可安置于载体11上且可通过电触点12e与载体11电连接。底 部填充料12u可安置于载体12与载体11之间。
参看图6K，可通过光刻和各向异性蚀刻(例如，DRIE)或激光机械加工操作移除包封层14的一部分。在移除包封层14的一部分之后，可在包封层14中形成空腔14c。临 时载体60的表面(例如，横表面)从空腔14c暴露。
参看图6L，从连接器23移除临时载体60。在去载体操作之后，接收器21和传输 器22可各自通过一个开口23h暴露。可执行研磨或抛光操作以移除电子组件13上的包 封层14的一部分。电触点11e可安置于载体11上。
参看图6M，载体11可安置于载体10上且可通过电触点11e与载体10电连接。载 光介质24可插入到开口23h中以与接收器21或传输器22光学耦合。散热元件15可安 置于连接器23和电子组件13上。
如本文中所使用，除非上下文另外明确指示，否则单数术语“一(a/an)”和“所述”可包含多个指代物。
如本文所使用，术语“导电(conductive/electrically conductive)”和“导电率”指的 是传递电流的能力。导电材料通常指示呈现对于电流流动的极少或零对抗的那些材料。 导电率的一个度量是西门子每米(S/m)。通常，导电材料为导电率大于大约104S/m(例如 为至少105S/m或至少106S/m)的一种材料。材料的导电率有时可以随温度而改变。除 非另外指定，否则材料的导电率在室温下测量。
如本文所使用，术语“大约”、“大体上”、“大体”及“约”用以描述及解释小的变 化。当与事件或情况结合使用时，所述术语可指事件或情况精确发生的例子以及事件或 情况极近似地发生的例子。例如，当结合数值使用时，所述术语可指小于或等于所述数 值的±10％的变化范围，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或 等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。 例如，如果两个数值之间的差值小于或等于所述值的平均值的±10％，例如小于或等于 ±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等 于±0.5％、小于或等于±0.1％、或小于或等于±0.05％，那么可认为所述两个数值“大体上” 相同或相等。例如，“大体上”平行可指代相对于0°的角度变化范围小于或等于±10°， 例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、 小于或等于±0.5°、小于或等于±0.1°，或小于或等于±0.05°。例如，“大体上”垂直可指 相对于90°的角度变化范围小于或等于±10°，例如小于或等于±5°、小于或等于±4°、小 于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°， 或小于或等于±0.05°。
此外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此范围格式是为了便利和简洁而使用的，且应灵活理解为不仅包含明确地指定为范围极限的数值，而 且还包含涵盖于所述范围内的所有单个数值或子范围，如同明确地指定每一数值和子范 围一般。
尽管已参考本公开的具体实施例描述和说明本公开，但这些描述和说明并不限制本 公开。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本公开的真实精神和范围的情况下，作出各种改变及取代等效物。图示可能未必按比例绘制。归因 于制造过程和公差，本公开中的工艺再现与实际设备之间可能存在区别。本公开可能还 有其它未具体说明的实施例。应将说明书和图示视为说明性而非限制性的。可进行修改， 以使特定情形、材料、物质组成、方法或工艺适宜于本公开的目标、精神和范围。所有 此类修改都希望在此所附权利要求书的范围内。虽然本文中公开的方法已参考按特定次 序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下将这些操作 组合、细分或重新排序以形成等效方法。相应地，除非本文中特别指示，否则操作的次 序和分组并不限制本公开。

Claims (20)

1.一种电子封装，其包括：
光子组件，其包含在所述光子组件的一侧处的第一输入/输出I/O端口和第二I/O端口；和
连接器，其邻近于所述光子组件的所述侧安置且经配置以引导第一载光介质与所述光子组件的所述第一I/O端口和第二I/O端口中的至少一个光学耦合。
2.根据权利要求1所述的电子封装，其进一步包括电子组件，所述电子组件通过所述连接器与所述光子组件电连接。
3.根据权利要求1所述的电子封装，其中所述光子组件经配置以从所述第一载光介质接收第一光学信号或将第二光学信号传输到所述第一载光介质。
4.根据权利要求3所述的电子封装，其中所述光子组件经配置以将所述第一光学信号转换成第一电信号或将第二电信号转换成所述第二光学信号。
5.根据权利要求4所述的电子封装，其中所述连接器经配置以从所述光子组件接收所述第一电信号或将所述第二电信号传输到所述光子组件。
6.根据权利要求1所述的电子封装，其中所述连接器包括经配置以暴露所述光子组件的所述第一I/O端口且容纳所述第一载光介质的一部分的第一开口。
7.根据权利要求6所述的电子封装，其中所述连接器包括经配置以暴露所述光子组件的所述第二I/O端口且容纳第二载光介质的一部分的第二开口。
8.根据权利要求7所述的电子封装，其中所述连接器包括包含所述第一开口和所述第二开口的多个开口，且所述多个开口布置在N乘M阵列中，其中N和M两者至少为二。
9.根据权利要求1所述的电子封装，其中所述连接器的悬垂部分延伸超出所述光子组件的横表面。
10.根据权利要求1所述的电子封装，其中所述连接器界定支撑所述第一载光介质的阶梯式结构。
11.根据权利要求1所述的电子封装，其进一步包括覆盖所述连接器的横表面的包封层，且其中所述包封层界定从所述连接器的背对所述光子组件的表面凹进的空腔。
12.一种电子封装，其包括：
载体；
光学收发器，其安置在所述载体上面，且所述光学收发器包含背对所述载体的表面；和
多个载光介质，其沿着至少两个维度安置于所述光学收发器的所述表面上。
13.根据权利要求12所述的电子封装，其中所述多个载光介质中的每一个在大体上垂直于所述光学收发器的所述表面的方向上延伸。
14.根据权利要求12所述的电子封装，其进一步包括安置在所述载体上面且与所述光学收发器电连接的电子组件，其中所述光学收发器经配置以从所述多个载光介质中的一个接收光学信号并且将所述光学信号转换成电信号，并且其中所述电子组件经配置以接收所述电信号。
15.根据权利要求12所述的电子封装，其进一步包括连接器，所述连接器安置于所述光学收发器的所述表面上且具有多个开口，其中所述多个载光介质中的每一个安置于所述多个开口的一个对应开口中。
16.根据权利要求15所述的电子封装，其进一步包括：
抗反射AR涂层，其安置于所述多个开口中的一个的侧壁上；和
挡块，其安置于所述连接器与所述光学收发器之间，其中所述挡块从俯视图看在所述AR涂层周围。
17.一种电子封装，其包括：
连接器，其具有开口；
I/O端口，其从俯视图看安置于所述开口内；和
第一组导电柱，其电连接到所述连接器，
其中所述第一组导电柱经配置以维持所述连接器的顶部表面与所述I/O端口之间的距离。
18.根据权利要求17所述的电子封装，其进一步包括：
第一电介质层，其包封所述第一组导电柱；
第二组导电柱；和
第二电介质层，其包封所述第二组导电柱，其中所述第一电介质层和所述第二电介质层彼此间隔开。
19.根据权利要求17所述的电子封装，其进一步包括具有所述I/O端口的组件，其中所述连接器与所述组件间隔开且与所述组件电连接。
20.根据权利要求19所述的电子封装，其进一步包括安置于所述组件与所述连接器之间的挡块，其中所述挡块经配置以维持所述组件与所述连接器之间的间隙。
CN202211403508.7A 2022-06-10 2022-11-10 电子封装 Pending CN117219629A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/838,099 US20230400648A1 (en) 2022-06-10 2022-06-10 Electronic package
US17/838,099 2022-06-10

Publications (1)

Publication Number Publication Date
CN117219629A true CN117219629A (zh) 2023-12-12

Family

ID=89035846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211403508.7A Pending CN117219629A (zh) 2022-06-10 2022-11-10 电子封装

Country Status (2)

Country Link
US (1) US20230400648A1 (zh)
CN (1) CN117219629A (zh)

Also Published As

Publication number Publication date
US20230400648A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
US11605622B2 (en) Photonic semiconductor device and method
KR102247955B1 (ko) 광 트랜시버 및 그 제조 방법
US10333623B1 (en) Optical transceiver
US8559474B2 (en) Silicon carrier optoelectronic packaging
US11764123B2 (en) Semiconductor package, integrated optical communication system
US10483413B2 (en) Photoelectric module and optical device
US20140270621A1 (en) Photonic multi-chip module
US20210167016A1 (en) Electronic device package and method for manufacturing the same
KR102619650B1 (ko) 초소형 광송신 모듈
US11894354B2 (en) Optoelectronic device package and method of manufacturing the same
CN113841075B (zh) 连接器插头及利用其的有源光缆组装体
CN117219629A (zh) 电子封装
US20220365274A1 (en) Photonic silicon spatial beam transformer integrated on 3dic package and methods for forming the same
US20230122292A1 (en) Optoelectronic package and method for manufacturing the same
CN118091832A (zh) 包括具有玻璃芯的衬底的光子集成电路封装
KR20230138434A (ko) 광 시스템-인-패키지, 이를 이용한 광모듈 및 광 트랜시버

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication