CN117215525A - 用于组合优化问题的随机数产生器 - Google Patents
用于组合优化问题的随机数产生器 Download PDFInfo
- Publication number
- CN117215525A CN117215525A CN202311270938.0A CN202311270938A CN117215525A CN 117215525 A CN117215525 A CN 117215525A CN 202311270938 A CN202311270938 A CN 202311270938A CN 117215525 A CN117215525 A CN 117215525A
- Authority
- CN
- China
- Prior art keywords
- circuit
- probability
- random number
- transistor
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005457 optimization Methods 0.000 title claims abstract description 25
- 238000012545 processing Methods 0.000 claims abstract description 20
- 230000005291 magnetic effect Effects 0.000 claims description 23
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 229910001385 heavy metal Inorganic materials 0.000 claims description 17
- 230000005415 magnetization Effects 0.000 claims description 12
- 230000001808 coupling effect Effects 0.000 claims description 9
- 238000004364 calculation method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 13
- 238000001816 cooling Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005294 ferromagnetic effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005290 antiferromagnetic effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000002922 simulated annealing Methods 0.000 description 1
Abstract
本公开提供了一种用于组合优化问题的随机数产生器,可以应用于概率计算技术领域。该用于组合优化问题的随机数产生器包括:概率比特电路,用于进行并行概率运算,所述概率比特电路包括概率比特阵列,用于根据输入信号进行迭代操作;数字信号处理电路,与所述概率比特电路串联形成回路,用于根据所述概率比特电路的输出信号确定所述迭代操作需要的所述输入信号,以及用于根据所述输出信号生成对应随机数。本公开提供的随机数产生器可以提高随机数产生效率,减少存储器和处理器之间数据移动消耗的大量时间和能量。
Description
技术领域
本公开涉及概率计算电路领域,具体用于组合优化问题的随机数产生器。
背景技术
组合优化问题是一类在离散状态下求极值点最优化问题,在信息计算、经济管理、工业工程、交通运输、通讯网络等诸多领域有广泛的应用。由于组合优化问题属于多项式复杂程度的非确定性问题,精确算法在问题规模线性扩大时,计算量将指数增长。
现有技术中一般使用伪随机数实现对组合优化问题的求解,然而伪随机数由于具有周期性、相干性以及生成的大量数字分布不均匀等缺陷,导致传统数字计算机对组合优化问题的求解精度受到严重影响,使得精准问题求解难以实现。此外,传统计算机产生随机数速度慢,能耗大,且由于冯诺依曼瓶颈,大规模数据在存储器和处理器之间的移动也会消耗大量的时间和能量。
发明内容
本公开提供了一种用于组合优化问题的随机数产生器,用以解决上述技术问题。
本公开的一个方面提供了一种用于组合优化问题的随机数产生器,包括:概率比特电路,用于进行并行概率运算,概率比特电路包括概率比特阵列,用于根据输入信号进行迭代操作;数字信号处理电路,与概率比特电路串联形成回路,用于根据概率比特电路的输出信号确定迭代操作需要的输入信号,以及用于根据输出信号生成对应随机数。
根据本公开的实施例,概率运算至少包括概率为0-0.5的概率翻转运算和/或概率为1的概率翻转运算。
根据本公开的实施例,概率比特阵列包括:多个概率比特单元,每个概率比特单元均包括第一晶体管、第二晶体管、自旋轨道矩磁隧道结和两态存储器,第一晶体管、第二晶体管、自旋轨道矩磁隧道结和两态存储器之间通过多条电路连线连接;多个概率比特单元的相同信号端之间通过同一电路连线连接。
根据本公开的实施例,多条电路连线包括:第一电路连线、第二电路连线、第三电路连线、第四电路连线、第五电路连线、第六电路连线、第七电路连线;第一电路连线,与第一晶体管的栅极连接,用于控制第一晶体管的栅极电压输入;第二电路连线,与第一晶体管的源极连接,用于控制第一晶体管的源极电压输入;第三电路连线,与自旋轨道矩磁隧道结的输出端连接,用于输出列单元信号或作为概率翻转时写入信号的接地端;第四电路连线,与第二晶体管的源极连接,用于控制第二晶体管的源极电压输入;第五电路连线,与第二晶体管的栅极连接,用于控制第二晶体管的栅极电压输入;第六电路连线,与两态存储器的输出连接,用于从两态存储器中读出两态存储器的电压信息;第七电路连线,与两态存储器的浮栅连接,用于控制两态存储器的电阻大小。
根据本公开的实施例,自旋轨道矩磁隧道结包括顶电极、钉扎层、氧化层、自由层和重金属层;自由层的磁化状态包括向上状态和向下状态,在重金属层施加电流的情况下产生自旋轨道耦合效应,通过自旋轨道耦合效应转化成的自旋流传导到自由层中,使自由层的磁化方向发生随机翻转;随机翻转的方向由自由层的初始磁化状态和在重金属层施加的电流的大小中的至少之一决定。
根据本公开的实施例,在施加给重金属层的电压脉冲的幅值小于阈值的情况下,自由层的状态统计规律同时依赖于电压脉冲前自由层的状态以及电压脉冲的幅值和宽度;
根据本公开的实施例,数字信号处理模块包括:门电路,与概率比特电路的输出相连,用于将数字信号进行逻辑异或运算。
根据本公开的实施例,概率比特电路包括:模数转换单元,模数转换单元的输入与概率比特阵列的输出连接,模数转换单元的输出与数字信号处理单元连接,用于将概率比特电路的输出转化为数字信号。数模转换单元,数模转换单元的输入与数字信号处理单元的输出连接,数模转换单元的输出与概率比特阵列连接,用于将处理器的数字信号转换为模拟信号,以及用于对概率比特阵列进行读写操作。
根据本公开的实施例,模数转换单元包括:多路复用器,与概率比特电路阵列的输出相连,用于读取概率比特电路的多个信号;模数转换器,与多路复用器的输出相连,用于将多路复用器输出的多个信号转换为数字信号。
根据本公开的实施例,数模转换单元包括:数模转换器,与处理器的输出相连,用于将处理器获取的翻转概率值转换为模拟信号;多路分配器,与数模转换器和概率比特电路阵列相连,用于将根据数模转换器的模拟信号对概率比特电路进行读写操作。
根据本公开的实施例,本公开中的随机数产生器使用了包含自旋轨道矩磁隧道结的概率比特单元,由于自旋轨道矩磁隧道结中的自由层的信息具有非易失性,可以作为信息的存储单元,由此实现存算一体的概率计算,避免了传统计算机产生大规模随机数所造成的存储器和处理器之间数据移动会消耗大量时间和能量的问题。
根据本公开的实施例,本公开使用存算一体的概率比特电路实现迭代模拟退火法求解组合优化问题,可以跳出组合优化问题中局部最小值点,且避免了传统随机数产生器利用枚举解决组合优化问题时所需要的产生的随机数序列过于巨大的问题。此外,本公开的技术方案中,概率比特单元使用的是两底端(只用两个晶体管)结构,工业化难度更低。
附图说明
图1示意性示出了一种用于组合优化问题的随机数产生器的电路框图;
图2示意性示出了根据本公开实施例1的概率比特单元的电路图;
图3示意性示出了根据本公开实施例1、2的自旋轨道矩磁隧道结的结构图;
图4示意性示出了根据本公开实施例1的自由层的状态统计规律图;
图5示意性示出了另一种用于组合优化问题的随机数产生器的电路框图;
图6示意性示出了根据本公开实施例2的概率比特单元的电路图;
图7示意性示出了根据本公开实施例1、2和传统方法在不同冷却率下的效果对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明。
但是应该理解,这些描述只是示例性的,而并非要限制本发明的范围。在下面的详细描述中,为便于解释,阐述了许多具体的细节以提供对本发明实施例的全面理解。然而,明显地,一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外,在以下说明中,省略了对公知技术的描述,以避免不必要地混淆本发明的概念。
在此使用的术语仅仅是为了描述具体实施例,而并非意在限制本发明。在此使用的术语“包括”表明了特征、步骤、操作的存在,但是并不排除存在或添加一个或多个其他特征。
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义,除非另外定义。应注意,这里使用的术语应解释为具有与本说明书的上下文相一致的含义,而不应以理想化或过于刻板的方式来解释。
下面示意性地举例说明设计的一种用于组合优化问题的随机数产生器需要说明的是,该举例说明只是本发明的具体实施例,并不能限制本发明的保护范围。
实施例1
图1示意性示出了一种用于组合优化问题的随机数产生器的电路框图。
如图1所示,该随机数产生器包括概率比特电路,用于进行并行概率运算,概率比特电路包括概率比特阵列,用于根据输入信号进行迭代操作。数字信号处理电路,与概率比特电路串联形成回路,用于根据概率比特电路的输出信号确定迭代操作需要的输入信号,以及用于根据输出信号生成对应随机数。
在本公开实施例中,概率运算包括概率为0-0.5的概率翻转运算。
在本公开实施例中,概率比特阵列包括多个概率比特单元。
图2示意性示出了根据本公开实施例1的概率比特单元的电路图。
在本公开实施例中,如图2所示的电路图,概率比特单元均包括第一晶体管1、第二晶体管2和自旋轨道矩磁隧道结3,第一晶体管1、第二晶体管2和自旋轨道矩磁隧道结3(SOT-MTJ)之间通过多条电路连线连接。
在本公开实施例中,多条电路连线包括:第一电路连线a、第二电路连线b、第三电路连线c、第四电路连线d、第五电路连线e。该第一电路连线a,与该第一晶体管的栅极连接,用于控制该第一晶体管的栅极电压输入,当第一电路连线a上被施加高电压时,第一晶体管被打开,第一电路连线a上被施加低电压时,第一晶体管被关闭;该第二电路连线b,与该第一晶体管的源极连接,用于控制该第一晶体管的源极电压输入;该第三电路连线c,与自旋轨道矩磁隧道结的输出端连接,用于输出列单元信号或作为概率翻转时写入信号的接地端;该第四电路连线d,与该第二晶体管2的源极连接,用于控制该第二晶体管2的源极电压输入;该第五电路连线e,与该第二晶体管2的栅极连接,用于控制该第二晶体管2的栅极电压输入,当第五电路连线e上被施加高电压时,第二晶体管被打开,第五电路连线e上被施加低电压时,第二晶体管被关闭;
图3示意性示出了根据本公开实施例1、2的自旋轨道矩磁隧道结的结构图。
在本公开实施例中,如图3,该自旋轨道矩磁隧道结包括顶电极、钉扎层、氧化层、自由层和重金属层。其中钉扎层和自由层分别各自包含至少一层铁磁层,该铁磁层的材料可以是Co、CoFeB等铁磁性材料中至少之一。重金属层的材料可以是自旋轨道耦合效应较大的重金属材料中至少之一。其中,顶电极层位于器件结构顶层。
在如图3所示器件结构中,钉扎层的磁化方向利用人工反铁磁结构或者反铁磁层的交换偏置作用固定,而底层的自由层中铁磁层的磁化方向不固定。在重金属层施加电流的情况下产生自旋轨道耦合效应,通过自旋轨道耦合效应转化成的自旋流传导到自由层中,使自由层的磁化方向发生随机翻转。通过重金属层和定电极之间的电流,可以读出自由层的具体状态。
在本公开实施例中,自由层的磁化状态包括向上状态和向下状态,在重金属层施加电流的情况下产生自旋轨道耦合效应,通过自旋轨道耦合效应转化成的自旋流传导到自由层中,使自由层的磁化方向发生随机翻转;随机翻转的方向由自由层的初始磁化状态和在重金属层施加的电流的大小中的至少之一决定。
在本公开实施例中,在重金属层通入电压脉冲后,在电压脉冲的幅值低于阈值I0时,自由层的状态统计规律同时依赖于脉冲前自由层的状态和电压脉冲的幅值和宽度,自由层的状态可以以0-0.5的概率进行翻转。当电压脉冲的幅值高于阈值I0时,自由层的状态的概率为0.5,自由层的状态统计规律和脉冲前的状态无关。
如图4所示,在电压脉冲的幅值小于9.2V时,电压增大会导致不同态的翻转概率增加(如u-u曲线表示上一个态为上态,在施加电压脉冲后变成上态的概率),并且电压脉冲之后得到不同态的概率不仅和电压脉冲的幅值和脉宽相关,也和上一个态相关(如u-u曲线和d-u曲线不重合),当电压脉冲的幅值大于等于9.2V后,施加电压脉冲后得到不同状态的概率均为0.5,和上一个态无关。
结合图1~图3的示意内容,下面详细本实施例中的随机数产生器如何用于组合优化问题。
在本公开的实施例中,组合优化问题包括旅行商问题、最大可满足性问题、最大割/最小割问题、图着色问题、背包问题、顶点覆盖问题、最小生成树等问题;此外本公开的随机数产生器还可用于反向计算问题,反向计算问题包括整数因式分解、布尔可满足问题、可逆逻辑等问题。下面以最大可满足性问题(Max-SAT)示意性说明:
在本公开实施例中,最大可满足性问题(Max-SAT)在于求解N个布尔变量(variable),使其组成的M个句子(clauses,为n个变量的或)中为真的数目最多,其计算量为2N,利用N个概率比特单元来编码N个变量,利用向重金属层施加大电流,可以得到概率比特阵列随机的初态,其中初态温度为T0。本实施例中N=200,M=2002,T0=200。
在本公开实施例中,每次迭代后的温度为T,冷却率为α=0.999预设的截至温度为Tm。随机数产生器中的概率比特电路和数字信号处理电路所形成的回路进行以下迭代直到T<Tm;
计算当前概率比特阵列所满足的句子总数n0;
随机选取p(p为小于N的正整数),计算将p个概率比特单元取反之后满足的句子总数n;
计算接受率:
β=max{exp((n0-n)/T),0.5}
计算翻转概率为β的电压脉冲值,通过数字信号处理电路中的处理器施加到概率比特电路中;
概率比特电路接收到电压脉冲值后,通过数模转换单元将接收到的值转化为电压脉冲和控制电压;
对第一电路连线a施加高压电压打开第一晶体管1,并在第二电路连线b上施加对应电压脉冲改变自旋轨道矩磁隧道结自由层的状态;
对第一电路连线a施加低电压,关闭第一晶体管1。
对第五电路连线e施加高电压,打开第二晶体管2,并在第四电路d施加电压,使自旋轨道矩磁隧道结从第三电路连线c输出对应电压信号u到模数转换单元;
通过模数转换单元将电压信号转化为数字信号传输到数字信号处理电路完成一次迭代。
实施例2
图5示意性示出了一种用于组合优化问题的随机数产生器的电路框图;图6示意性示出了根据本公开实施例2的概率比特单元的电路图。
本实施例与实施例1的不同点在于概率比特电路中还包括可进行逻辑异或运算的门电路,概率比特单元还包括两态存储器。基于此,根据本实施例可以实现0-0.5的概率翻转运算和/或概率为1的概率翻转运算。
如图5所示,门电路与模数转换器的输出连接,门电路的输出与信号处理单元连接。可以理解的,图中的门电路的数量仅为示意性,本领域技术人员可以根据实际需求设置不同个数的门电路,以实现串行或并行处理数字信号。
在本公开实施例中,如图6所示的电路图,概率比特单元均包括第一晶体管1、第二晶体管2、自旋轨道矩磁隧道结(SOT-MTJ)3和两态存储器4,第一晶体管1、第二晶体管2、自旋轨道矩磁隧道结(SOT-MTJ)3和两态存储器4之间通过多条电路连线连接。其中,两态存储器可以存储两种状态的信息,通常是0态和1态;在一些实施例中,两态存储器通常由一个双稳态电路组成,该电路可以在两个稳态之间切换,从而实现信息的存储。自旋轨道矩磁隧道结(SOT-MTJ)3和两态存储器4的输出通常为0态和1态中的一种。
在本公开实施例中,多条电路连线包括:第一电路连线a、第二电路连线b、第三电路连线c、第四电路连线d、第五电路连线e、第六电路连线f、第七电路连线g。该第一电路连线a,与该第一晶体管的栅极连接,用于控制该第一晶体管的栅极电压输入,当第一电路连线a上被施加高电压时,第一晶体管被打开,第一电路连线a上被施加低电压时,第一晶体管被关闭;该第二电路连线b,与该第一晶体管的源极连接,用于控制该第一晶体管的源极电压输入;该第三电路连线c,与自旋轨道矩磁隧道结的输出端连接,用于输出列单元信号或作为概率翻转时写入信号的接地端;该第四电路连线d,与该第二晶体管2的源极连接,用于控制该第二晶体管2的源极电压输入;该第五电路连线e,与该第二晶体管2的栅极连接,用于控制该第二晶体管2的栅极电压输入,第二晶体管被打开,第五电路连线e上被施加低电压时,第二晶体管被关闭;第六电路连线f,与两态存储器的输出连接,用于从两态存储器中读出两态存储器的电压信息,也即读出此时的两态存储器为0态还是1态;第七电路连线g,与两态存储器的浮栅连接,用于控制两态存储器的电阻大小。结合图3、图5、图6的示意内容,下面详细阐述本实施例中的随机数产生器如何用于组合优化问题。
在本公开实施例中,所解决的组合优化问题与实施例1相同,在此不再赘述。
在本公开实施例中,每次迭代后的温度为T,冷却率为α=0.999预设的截至温度为Tm。随机数产生器中的概率比特电路和数字信号处理电路所形成的回路进行以下迭代直到T<Tm;
计算当前概率比特阵列所满足的句子总数n0;
随机选取p(p为小于N的正整数),计算将p个概率比特单元取反之后满足的句子总数n;
计算接受率β:
β=max{exp((n0-n)/T),0.5}
计算翻转概率为α的电压脉冲值,通过数字信号处理电路中的处理器施加到概率比特电路中;
当β<0.5时:
概率比特电路接收到电压脉冲值后,通过数模转换单元将接收到的值转化为电压脉冲和控制电压;
对第一电路连线a施加高压电压打开第一晶体管1,并在第二电路连线b上施加对应电压脉冲改变自旋轨道矩磁隧道结自由层的状态;
对第一电路连线a施加低电压,关闭第一晶体管1。
对第五电路连线e施加高电压,打开第二晶体管2,并在第四电路d施加电压,使自旋轨道矩磁隧道结从第三电路连线c输出对应电压信号u1到模数转换单元;
通过模数转换单元将电压信号转化为数字信号传输到数字信号处理电路完成一次迭代。
当β>0.5时:
根据输入对第六电路连线f施加电压,改变两态存储器的电阻大小,使得第七电路连线g的输出翻转。
通过第七电路连线g输出对应的电压信号u2到模数转换单元;
通过模数转换单元将电压信号转化为数字信号传输到数字信号处理电路的门电路进行异或逻辑操作;
将异或逻辑操作后的数字信号输入到数字信号处理电路的处理器完成一次迭代。
图7示意性示出了根据本公开实施例1、2和传统方法在不同冷却率下的效果对比图;
由图7可以看出,在较大冷却率范围内,本公开的技术方案可以达到和传统方法相似的效果,且相对于传统方法,本公开的技术方案利用概率比特电路退火迭代产生随机数序列,所产生的随机数分布均匀。此外,传统数字计算机的随机存储器是以电荷或电流对数据实现存储,在断电后数据会丢失;而自旋微纳器件利用磁性存储数据,具有非易失性。且本公开所使用的自旋微纳器件(概率比特单元)为两端底电极(即只使用两个晶体管)来实现概率调控,工业化难度更低。
至此,已经结合附图对本发明实施例进行了详细描述。需要说明的是,在附图或说明书正文中,未绘示或描述的实现方式,均为所属技术领域中普通技术人员所知的形式,并未进行详细说明。此外,上述对各零部件的定义并不仅限于实施例中提到的各种具体结构、形状或方式,本领域普通技术人员可对其进行简单地更改或替换。
需要说明的是,说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词,以修饰相应的元件,其本身并不意味着该元件有任何的序数,也不代表某一元件与另一元件的顺序、或是制造方法上的顺序,该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。再者,单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
本公开可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。本公开的各个部件实施例可以以硬件实现,或者以在一个或者多个处理器上运行的软件模块实现,或者以它们的组合实现。本领域的技术人员应当理解,可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本公开实施例的相关设备中的一些或者全部部件的一些或者全部功能。本公开还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如,计算机程序和计算机程序产品)。这样的实现本公开的程序可以存储在计算机可读介质上,或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到,或者在载体信号上提供,或者以任何其他形式提供。
本领域技术人员可以理解,本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合或/或结合,即使这样的组合或结合没有明确记载于本发明中。特别地,在不脱离本发明精神和教导的情况下,本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本发明的范围。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种用于组合优化问题的随机数产生器,其特征在于,包括:
概率比特电路,用于进行并行概率运算,所述概率比特电路包括概率比特阵列,用于根据输入信号进行迭代操作;
数字信号处理电路,与所述概率比特电路串联形成回路,用于根据所述概率比特电路的输出信号确定所述迭代操作需要的所述输入信号,以及用于根据所述输出信号生成对应随机数。
2.根据权利要求1所述的随机数产生器,其特征在于,所述概率运算至少包括概率为0-0.5的概率翻转运算和/或概率为1的概率翻转运算。
3.根据权利要求1所述的随机数产生器,其特征在于,所述概率比特阵列包括:
多个概率比特单元,每个所述概率比特单元均包括第一晶体管、第二晶体管、自旋轨道矩磁隧道结和两态存储器,所述第一晶体管、所述第二晶体管、所述自旋轨道矩磁隧道结和所述两态存储器之间通过多条电路连线连接;
多个所述概率比特单元的相同信号端之间通过同一所述电路连线连接。
4.根据权利要求3所述的随机数产生器,其特征在于,所述多条电路连线包括:第一电路连线、第二电路连线、第三电路连线、第四电路连线、第五电路连线、第六电路连线、第七电路连线;
所述第一电路连线,与所述第一晶体管的栅极连接,用于控制所述第一晶体管的栅极电压输入;
所述第二电路连线,与所述第一晶体管的源极连接,用于控制所述第一晶体管的源极电压输入;
所述第三电路连线,与所述自旋轨道矩磁隧道结的输出端连接,用于输出列单元信号或作为概率翻转时写入信号的接地端;
所述第四电路连线,与所述第二晶体管的源极连接,用于控制所述第二晶体管的源极电压输入;
所述第五电路连线,与所述第二晶体管的栅极连接,用于控制所述第二晶体管的栅极电压输入;
所述第六电路连线,与所述两态存储器的输出连接,用于从所述两态存储器中读出两态存储器的电压信息;
所述第七电路连线,与所述两态存储器的浮栅连接,用于控制所述两态存储器的电阻大小。
5.根据权利要求4所述的随机数产生器,其特征在于,所述自旋轨道矩磁隧道结包括顶电极、钉扎层、氧化层、自由层和重金属层;
所述自由层的磁化状态包括向上状态和向下状态,在所述重金属层施加电流的情况下产生自旋轨道耦合效应,通过所述自旋轨道耦合效应转化成的自旋流传导到所述自由层中,使所述自由层的磁化方向发生随机翻转;
所述随机翻转的方向由所述自由层的初始磁化状态和在所述重金属层施加的所述电流的大小中的至少之一决定。
6.根据权利要求5所述的随机数产生器,其特征在于,在施加给所述重金属层的电压脉冲的幅值小于阈值的情况下,所述自由层的状态统计规律同时依赖于所述电压脉冲前所述自由层的状态以及所述电压脉冲的幅值和宽度。
7.根据权利要求1所述的随机数产生器,其特征在于,所述数字信号处理模块包括:
门电路,与所述概率比特电路的输出相连,用于将所述数字信号进行逻辑异或运算。
8.根据权利要求1所述的随机数产生器,其特征在于,所述概率比特电路包括:
模数转换单元,所述模数转换单元的输入与所述概率比特阵列的输出连接,所述模数转换单元的输出与所述数字信号处理单元连接,用于将所述概率比特电路的输出转化为数字信号。
数模转换单元,所述数模转换单元的输入与所述数字信号处理单元的输出连接,所述数模转换单元的输出与所述概率比特阵列连接,用于将所述处理器的数字信号转换为模拟信号,以及用于对所述概率比特阵列进行读写操作。
9.根据权利要求8所述的随机数产生器,其特征在于,所述模数转换单元包括:
多路复用器,与所述概率比特电路阵列的输出相连,用于读取所述概率比特电路的多个信号;
模数转换器,与所述多路复用器的输出相连,用于将所述多路复用器输出的多个信号转换为数字信号。
10.根据权利要求8所述的随机数产生器,其特征在于,所述数模转换单元包括:
数模转换器,与所述处理器的输出相连,用于将所述处理器获取的翻转概率值转换为模拟信号;
多路分配器,与所述数模转换器和所述概率比特电路阵列相连,用于将根据所述数模转换器的模拟信号对所述概率比特电路进行读写操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311270938.0A CN117215525A (zh) | 2023-09-28 | 2023-09-28 | 用于组合优化问题的随机数产生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311270938.0A CN117215525A (zh) | 2023-09-28 | 2023-09-28 | 用于组合优化问题的随机数产生器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117215525A true CN117215525A (zh) | 2023-12-12 |
Family
ID=89050958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311270938.0A Pending CN117215525A (zh) | 2023-09-28 | 2023-09-28 | 用于组合优化问题的随机数产生器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117215525A (zh) |
-
2023
- 2023-09-28 CN CN202311270938.0A patent/CN117215525A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Umesh et al. | A survey of spintronic architectures for processing-in-memory and neural networks | |
Trinh et al. | Magnetic adder based on racetrack memory | |
Walus et al. | RAM design using quantum-dot cellular automata | |
Du Nguyen et al. | Memristive devices for computing: Beyond CMOS and beyond von Neumann | |
CN112599161B (zh) | 多阻态自旋电子器件、读写电路及存内布尔逻辑运算器 | |
CN112767980B (zh) | 自旋轨道矩磁随机存储单元、阵列及汉明距离计算方法 | |
CN110674462B (zh) | 一种矩阵运算装置、方法、处理器和计算机可读存储介质 | |
Yu et al. | Energy efficient in-memory machine learning for data intensive image-processing by non-volatile domain-wall memory | |
WO2019144118A1 (en) | Systems and methods for improving performance of an analog processor | |
Angizi et al. | Hybrid spin-CMOS polymorphic logic gate with application in in-memory computing | |
He et al. | Accelerating low bit-width deep convolution neural network in MRAM | |
CN114024546B (zh) | 基于存算一体晶体管的布尔逻辑实现方法、单元及电路 | |
Chang et al. | CORN: In-buffer computing for binary neural network | |
Nasab et al. | Radiation Immune Spintronic Binary Synapse and Neuron for Process-in-Memory Architecture | |
CN108154226B (zh) | 一种使用模拟计算的神经网络芯片 | |
Kang et al. | Spintronic memories: From memory to computing-in-memory | |
CN108154227B (zh) | 一种使用模拟计算的神经网络芯片 | |
CN117215525A (zh) | 用于组合优化问题的随机数产生器 | |
Moustafa et al. | A customizable quantum-dot cellular automata building block for the synthesis of classical and reversible circuits | |
Fan | Low power in-memory computing platform with four terminal magnetic domain wall motion devices | |
Wang et al. | Efficient time-domain in-memory computing based on TST-MRAM | |
Shim et al. | Ising spin model using spin-hall effect (she) induced magnetization reversal in magnetic-tunnel-junction | |
Shao et al. | Spintronic memristors for computing | |
CN112951290B (zh) | 一种基于非易失性随机存储器的内存计算电路及装置 | |
Gao et al. | Current research status and future prospect of the in-memory computing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |