CN117153788A - 去除因化学机械研磨产生的残留的方法 - Google Patents
去除因化学机械研磨产生的残留的方法 Download PDFInfo
- Publication number
- CN117153788A CN117153788A CN202311235344.6A CN202311235344A CN117153788A CN 117153788 A CN117153788 A CN 117153788A CN 202311235344 A CN202311235344 A CN 202311235344A CN 117153788 A CN117153788 A CN 117153788A
- Authority
- CN
- China
- Prior art keywords
- voltage device
- device region
- layer
- chemical mechanical
- mechanical polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000005498 polishing Methods 0.000 title claims abstract description 30
- 239000000126 substance Substances 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 239000011229 interlayer Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000000945 filler Substances 0.000 claims 2
- 239000000463 material Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供一种去除因化学机械研磨产生的残留的方法，方法包括：步骤1)提供一半导体结构，半导体结构包括半导体衬底，其分为高压器件区及非高压器件区，且位于高压器件区的有源区与位于非高压器件区的有源区存在高度差，其中，有源区通过浅沟槽进行隔离，且浅沟槽形成于半导体衬底内；步骤2)于浅沟槽内形成填充层，并对填充层进行化学机械研磨；步骤3)于通过步骤2)所形成结构的表面形成光刻胶层，并对其进行图案化处理以漏出高压器件区；步骤4)利用刻蚀工艺刻蚀位于高压器件区的填充层以去除因高度差而产生于浅沟槽以外区域的填充层残留。通过本发明解决了现有的因化学机械研磨产生残留的问题。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种去除因化学机械研磨产生的残留的方法。
背景技术
在一些特色CMOS HV工艺中，高压器件与非高压器件的有源区(AA)或栅极存在较大高度差，这种高度差的存在会导致浅沟槽隔离结构的化学机械研磨或者HKMG工艺中的金属栅的化学机械研磨存在氧化物残留或金属残留(如图1及图2所示)，而残留的存在会对器件性能产生致命的影响。对于高度差较小的情形，目前通常采用的方法是增加化学机械研磨的时间，但研磨时间的增加虽然能够解决残留问题，但有可能会引入新的问题，比如凹陷(dishing)增大或者栅极变薄等，而在高度差较大的情形中，由于研磨停止层的存在，即使增加研磨时间，也无法解决残留问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种去除因化学机械研磨产生的残留的方法，用于解决现有的因化学机械研磨产生残留的问题。
为实现上述目的及其他相关目的，本发明提供一种去除因化学机械研磨产生的残留的方法，所述方法包括：
步骤1)提供一半导体结构，所述半导体结构包括半导体衬底，其分为高压器件区及非高压器件区，且位于高压器件区的有源区与位于非高压器件区的有源区存在高度差，其中，所述有源区通过浅沟槽进行隔离，且所述浅沟槽形成于所述半导体衬底内；
步骤2)于所述浅沟槽内形成填充层，并对所述填充层进行化学机械研磨；
步骤3)于通过步骤2)所形成结构的表面形成光刻胶层，并对其进行图案化处理以漏出高压器件区；
步骤4)利用刻蚀工艺刻蚀位于高压器件区的所述填充层以去除因高度差而产生于浅沟槽以外区域的填充层残留。
可选地，形成所述浅沟槽的方法包括：于所述半导体衬底的表面形成栅氧化层，并于所述栅氧化层的表面形成硬掩膜层；刻蚀所述硬掩膜层、所述栅氧化层及所述半导体衬底以形成所述浅沟槽。
可选地，形成于高压器件区的所述栅氧化层的厚度大于形成于非高压器件区的所述栅氧化层的厚度。
可选地，在步骤4)中，在刻蚀去除所述填充层残留时，以所述硬掩膜层作为掩膜。
可选地，所述填充层的材质包括氧化硅。
可选地，所述半导体结构还包括层间介质层及形成于所述层间介质层内及表面的金属栅，其中，形成于高压器件区的金属栅与形成于低压器件区的金属栅之间存在高度差。
可选地，所述方法包括：对所述金属栅进行化学机械研磨，之后，利用光刻胶保护非高压器件区的金属栅，再利用刻蚀工艺去除因高度差产生的金属残留。
可选地，利用刻蚀工艺去除所述金属残留的刻蚀方法包括干法刻蚀或湿法刻蚀。
可选地，所述金属栅的材质包括金属铝。
可选地，适用的技术节点小于等于28nm。
如上所述，本发明的去除因化学机械研磨产生的残留的方法，通过在化学机械研磨后，对处于较低位置的高压器件区的残留进行刻蚀，从而去除因高压器件区与非高压器件区因高度差产生的残留，而且，通过上述方法还可以调整高压器件的台阶高度。
附图说明
图1显示为现有的于高压器件区产生有填充层残留的剖面结构示意图。
图2显示为现有的于高压器件区产生有金属残留的剖面结构示意图。
图3显示为本发明的去除因化学机械研磨产生的残留的方法的流程图。
图4显示为利用本发明提供的方法去除填充层残留后的剖面结构示意图。
图5显示为利用本发明提供的方法去除金属残留后的剖面结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
如图3所示，本实施例提供一种去除因化学机械研磨产生的残留的方法，所述方法包括：
步骤1)提供一半导体结构，所述半导体结构包括半导体衬底，其分为高压器件区及非高压器件区，且位于高压器件区的有源区与位于非高压器件区的有源区存在高度差，其中，所述有源区通过浅沟槽进行隔离，且所述浅沟槽形成于所述半导体衬底内；
步骤2)于所述浅沟槽内形成填充层，并对所述填充层进行化学机械研磨；
步骤3)于通过步骤2)所形成结构的表面形成光刻胶层，并对其进行图案化处理以漏出高压器件区；
步骤4)利用刻蚀工艺刻蚀位于高压器件区的所述填充层以去除因高度差而产生于浅沟槽以外区域的填充层残留。
具体的，形成所述浅沟槽的方法包括：于所述半导体衬底的表面形成栅氧化层，并于所述栅氧化层的表面形成硬掩膜层；刻蚀所述硬掩膜层、所述栅氧化层及所述半导体衬底以形成所述浅沟槽。
更具体的，形成于高压器件区的所述栅氧化层的厚度大于形成于非高压器件区的所述栅氧化层的厚度。
具体的，在步骤4)中，在刻蚀去除所述填充层残留时，以所述硬掩膜层作为掩膜。
本实施例中，在去除所述填充层残留时可采用干法刻蚀或湿法刻蚀。
具体的，所述填充层的材质包括氧化硅。
具体的，所述半导体结构还包括层间介质层及形成于所述层间介质层内及表面的金属栅，其中，形成于高压器件区的金属栅与形成于低压器件区的金属栅之间存在高度差。
具体的，所述方法包括：对所述金属栅进行化学机械研磨，之后，利用光刻胶保护非高压器件区的金属栅，再利用刻蚀工艺去除因高度差产生的金属残留。
具体的，利用刻蚀工艺去除所述金属残留的刻蚀方法包括干法刻蚀或湿法刻蚀。
具体的，所述金属栅的材质包括金属铝。
具体的，适用的技术节点小于等于28nm。
综上所述，本发明的去除因化学机械研磨产生的残留的方法，通过在化学机械研磨后，对处于较低位置的高压器件区的残留进行刻蚀，从而去除因高压器件区与非高压器件区因高度差产生的残留，而且，通过上述方法还可以调整高压器件的台阶高度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种去除因化学机械研磨产生的残留的方法，其特征在于，所述方法包括：
步骤1)提供一半导体结构，所述半导体结构包括半导体衬底，其分为高压器件区及非高压器件区，且位于高压器件区的有源区与位于非高压器件区的有源区存在高度差，其中，所述有源区通过浅沟槽进行隔离，且所述浅沟槽形成于所述半导体衬底内；
步骤2)于所述浅沟槽内形成填充层，并对所述填充层进行化学机械研磨；
步骤3)于通过步骤2)所形成结构的表面形成光刻胶层，并对其进行图案化处理以漏出高压器件区；
步骤4)利用刻蚀工艺刻蚀位于高压器件区的所述填充层以去除因高度差而产生于浅沟槽以外区域的填充层残留。
2.根据权利要求1所述的去除因化学机械研磨产生的残留的方法，其特征在于，形成所述浅沟槽的方法包括：
于所述半导体衬底的表面形成栅氧化层，并于所述栅氧化层的表面形成硬掩膜层；
刻蚀所述硬掩膜层、所述栅氧化层及所述半导体衬底以形成所述浅沟槽。
3.根据权利要求2所述的去除因化学机械研磨产生的残留的方法，其特征在于，形成于高压器件区的所述栅氧化层的厚度大于形成于非高压器件区的所述栅氧化层的厚度。
4.根据权利要求2所述的去除因化学机械研磨产生的残留的方法，其特征在于，在步骤4)中，在刻蚀去除所述填充层残留时，以所述硬掩膜层作为掩膜。
5.根据权利要求1～4任一项所述的去除因化学机械研磨产生的残留的方法，其特征在于，所述填充层的材质包括氧化硅。
6.根据权利要求1所述的去除因化学机械研磨产生的残留的方法，其特征在于，所述半导体结构还包括层间介质层及形成于所述层间介质层内及表面的金属栅，其中，形成于高压器件区的金属栅与形成于低压器件区的金属栅之间存在高度差。
7.根据权利要求6所述的去除因化学机械研磨产生的残留的方法，其特征在于，所述方法包括：对所述金属栅进行化学机械研磨，之后，利用光刻胶保护非高压器件区的金属栅，再利用刻蚀工艺去除因高度差产生的金属残留。
8.根据权利要求7所述的去除因化学机械研磨产生的残留的方法，其特征在于，利用刻蚀工艺去除所述金属残留的刻蚀方法包括干法刻蚀或湿法刻蚀。
9.根据权利要求6～8任一项所述的去除因化学机械研磨产生的残留的方法，其特征在于，所述金属栅的材质包括金属铝。
10.根据权利要求1所述的去除因化学机械研磨产生的残留的方法，其特征在于，适用的技术节点小于等于28nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311235344.6A CN117153788A (zh) | 2023-09-22 | 2023-09-22 | 去除因化学机械研磨产生的残留的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311235344.6A CN117153788A (zh) | 2023-09-22 | 2023-09-22 | 去除因化学机械研磨产生的残留的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117153788A true CN117153788A (zh) | 2023-12-01 |
Family
ID=88908080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311235344.6A Pending CN117153788A (zh) | 2023-09-22 | 2023-09-22 | 去除因化学机械研磨产生的残留的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117153788A (zh) |
-
2023
- 2023-09-22 CN CN202311235344.6A patent/CN117153788A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107346759B (zh) | 半导体结构及其制造方法 | |
| US10147805B2 (en) | Structure and formation method of semiconductor device structure with a dummy fin structure | |
| US10665466B2 (en) | Method for forming semiconductor device structure | |
| TW201603125A (zh) | 金屬閘極結構與其製作方法 | |
| CN110581101B (zh) | 半导体器件及其形成方法 | |
| CN110429034B (zh) | 形成高压阱区的方法 | |
| CN109768009B (zh) | 半导体结构以及用于制作半导体结构的方法 | |
| CN117153788A (zh) | 去除因化学机械研磨产生的残留的方法 | |
| CN114420629A (zh) | 半导体结构及其制作方法 | |
| US6924217B2 (en) | Method of forming trench in semiconductor device | |
| KR100934050B1 (ko) | 반도체 소자의 제조방법 및 구조 | |
| CN111584637B (zh) | 一种基于fdsoi的pin结构及其制作方法 | |
| US20230069801A1 (en) | Metal Gate Structure of High-Voltage Device and Method for Making the Same | |
| CN110875238B (zh) | 沟槽隔离结构及其制作方法 | |
| CN118248624A (zh) | Soi衬底引出的制造方法 | |
| CN118486644A (zh) | 改善边界侧掏缺陷的方法 | |
| CN117198994A (zh) | 改善Q-time的方法 | |
| CN114121632A (zh) | 一种金属栅结构及其形成方法 | |
| CN114512542A (zh) | 一种改善io栅氧损伤的方法 | |
| CN114975125A (zh) | 栅极硬掩膜的去除方法 | |
| CN118522642A (zh) | 提升栅源可靠性的屏蔽栅mosfet制造方法 | |
| CN116072715A (zh) | 一种hk金属栅高阻区域的工艺方法 | |
| CN118366926A (zh) | 改善高压和中压器件可靠性的工艺集成方法 | |
| CN116705600A (zh) | 一种改善金属栅高压器件可靠性的工艺方法 | |
| CN117116853A (zh) | 高压工艺中增设中低压器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |