CN117153126A - 驱动电路、显示模组和显示装置 - Google Patents

Abstract

本申请公开了一种驱动电路、显示模组和显示装置。本申请实施方式的驱动电路包括系统集成芯片、电压比较模块和电源电路模块。电压比较模块连接在系统集成芯片与电源电路模块之间。电压比较模块用于在开机过程中接收系统集成芯片输出的输入电压，并根据输入电压与基准电压之间的关系输出输入电压至电源电路模块，或停止输出输入电压。本申请实施方式的驱动电路、显示模组和显示装置中，电压比较模块在开机过程中根据输入电压与基准电压之间的关系输出输入电压至电源电路模块，或停止输出输入电压，可使得输入电压在开机过程中建立稳定的电压域，避免出现时序异常、芯片误触发而导致开机不良现象，减少了设计成本和风险。

Description

驱动电路、显示模组和显示装置

技术领域

本申请涉及电路驱动技术领域，特别涉及一种驱动电路、显示模组和显示装置。

背景技术

相关技术中，在液晶面板开机过程中，由于输入电压未建立稳定的电压域，此时时序控制芯片开始工作会导致时序异常、芯片误触发，从而引起各种开机不良现象，例如开机闪屏等。若是在设计过程中，通过更改电路设计、调整电路时序，使得电压域稳定后芯片再开始工作来避免误触发，这种方式针对不同的芯片厂商需要重新设计电路或时序，使得设计成本和风险大大增加。

发明内容

本申请实施方式提供了一种驱动电路、显示模组和显示装置，以解决上述存在的至少一个技术问题。

本申请实施方式的驱动电路，包括系统集成芯片、电压比较模块和电源电路模块，所述电压比较模块连接在所述系统集成芯片与所述电源电路模块之间，所述电压比较模块用于在开机过程中接收所述系统集成芯片输出的输入电压，并根据所述输入电压与基准电压之间的关系输出所述输入电压至所述电源电路模块，或停止输出所述输入电压。

在某些实施方式中，所述电压比较模块在所述输入电压大于所述基准电压时输出所述输入电压至所述电源电路模块，在所述输入电压小于或等于所述基准电压时停止输出所述输入电压。

在某些实施方式中，所述电压比较模块包括电压比较器和第一晶体管，所述电压比较器的正输入端与所述基准电压连接，所述电压比较器的负输入端与所述系统集成芯片连接，所述电压比较器的输出端与所述第一晶体管的栅极连接，所述第一晶体管的源极与所述系统集成芯片连接，所述第一晶体管的漏极与所述电源电路模块连接。

在某些实施方式中，所述驱动电路还包括逻辑控制模块和放电模块，所述逻辑控制模块和所述放电模块依次连接在所述系统集成芯片与所述电源电路模块之间，所述放电模块还与所述电压比较模块连接；

所述逻辑控制模块用于接收所述系统集成芯片发送的开关机信号，并根据所述开关机信号控制所述放电模块的工作状态，以使得所述电压比较模块能够输出所述输入电压至所述电源电路模块，或对所述输入电压进行放电。

在某些实施方式中，所述逻辑控制模块用于接收所述系统集成芯片发送的开机信号，并根据所述开机信号控制所述放电模块处于停止工作状态，以使得所述电压比较模块能够输出所述输入电压至所述电源电路模块；所述逻辑控制模块还用于接收所述系统集成芯片发送的关机信号，并根据所述关机信号控制所述放电模块处于工作状态，以对所述输入电压进行放电。

在某些实施方式中，所述逻辑控制模块包括逻辑控制器和三极管，所述逻辑控制器的输入端与所述系统集成芯片连接，所述逻辑控制器的输出端与所述三极管的基极连接，所述三极管的集电极与所述放电模块连接，所述三极管的发射极接地。

在某些实施方式中，所述放电模块包括第二晶体管，所述第二晶体管的栅极与所述逻辑控制模块连接，所述第二晶体管的漏极与所述电压比较模块及所述电源电路模块连接，所述第二晶体管的源极接地。

在某些实施方式中，所述驱动电路还包括时序控制芯片和驱动芯片，所述时序控制芯片分别与所述系统集成芯片、所述电源电路模块和所述驱动芯片连接，所述电源电路模块还与所述驱动芯片连接，所述驱动芯片用于与显示面板连接。

本申请实施方式的显示模组，包括：

上述任一实施方式所述的驱动电路；和

显示面板，所述驱动电路与所述显示面板连接。

本申请实施方式的显示装置，包括上述实施方式的显示模组。

本申请实施方式的驱动电路、显示模组和显示装置中，电压比较模块在开机过程中根据输入电压与基准电压之间的关系输出输入电压至电源电路模块，或停止输出输入电压，可使得输入电压在开机过程中建立稳定的电压域，避免出现时序异常、芯片误触发而导致开机不良现象，减少了设计成本和风险。

本申请实施方式的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请实施方式的实践了解到。

附图说明

本申请的上述和/或附加的方面和优点从结合下面附图对实施方式的描述中将变得明显和容易理解，其中：

图1是相关技术中显示面板开机闪屏的画面示意图；

图2是本申请某些实施方式的显示模组的模块示意图；

图3是本申请某些实施方式的驱动电路的电路示意图；

图4是相关技术中显示面板放电不充分导致横纹的画面示意图；

图5是本申请某些实施方式的显示装置的模块示意图。

附图标记说明：

驱动电路100、系统集成芯片10、电压比较模块20、电压比较器21、电源电路模块30、逻辑控制模块40、逻辑控制器41、放电模块50、时序控制芯片60、驱动芯片70、显示面板200、显示模组300、显示装置1000、第一晶体管M1、第二晶体管M2、三极管Q、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5。

具体实施方式

下面详细描述本申请的实施方式，实施方式的示例在附图中示出，其中相同或类似的标号自始至终表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。

请参阅图1，相关技术中，在液晶面板开机过程中，由于输入电压未建立稳定的电压域，此时时序控制芯片开始工作会导致时序异常、芯片误触发，从而引起各种开机不良现象，例如开机闪屏等(如图1所示)。若是在设计过程中，通过更改电路设计、调整电路时序，使得电压域稳定后芯片再开始工作来避免误触发，这种方式针对不同的芯片厂商需要重新设计电路或时序，使得设计成本和风险大大增加。

请参阅图2和图3，为解决上述技术问题，本申请实施方式提供一种驱动电路100。驱动电路100包括系统集成芯片10、电压比较模块20和电源电路模块30。电压比较模块20连接在系统集成芯片10与电源电路模块30之间。电压比较模块20用于在开机过程中接收系统集成芯片10输出的输入电压VDD，并根据输入电压VDD与基准电压Vref之间的关系输出输入电压VDD至电源电路模块30，或停止输出输入电压VDD。

本申请实施方式的驱动电路100中，电压比较模块20在开机过程中根据输入电压VDD与基准电压Vref之间的关系输出输入电压VDD至电源电路模块30，或停止输出输入电压VDD，可使得输入电压VDD在开机过程中建立稳定的电压域，避免出现时序异常、芯片误触发而导致开机不良现象。同时，由于无需在设计过程中更改电路设计或调整电路时序，减少了设计成本和风险。

具体地，在开机过程中，系统集成芯片10输出输入电压VDD至电压比较模块20，电压比较模块20比较输入电压VDD与基准电压Vref之间的大小，以控制输出输入电压VDD至电源电路模块30，或停止输出输入电压VDD。在一个实施例中，电压比较模块20可在输入电压VDD大于基准电压Vref时，输出输入电压VDD至电源电路模块30，在输入电压VDD小于或等于基准电压Vref时，停止输出输入电压VDD。如此，当输入电压VDD在小于或等于基准电压Vref的区间内波动时，电压比较模块20不会输出输入电压VDD，只有当输入电压VDD大于基准电压Vref时，电压比较模块20才输出输入电压VDD，从而建立稳定的电压域。

请参阅图2和图3，在某些实施方式中，电压比较模块20包括电压比较器21和第一晶体管M1。此时，系统集成芯片10与电压比较器21连接，电压比较器21与第一晶体管M1连接，第一晶体管M1与电源电路模块30连接。

具体地，电压比较器21的正输入端与基准电压Vref连接，电压比较器21的负输入端与系统集成芯片10连接，电压比较器21的输出端与第一晶体管M1的栅极连接。第一晶体管M1的源极与系统集成芯片10连接，第一晶体管M1的漏极与电源电路模块30连接。其中，电压比较器21的负输入端与系统集成芯片10连接包括直接连接或间接连接。当电压比较器21的负输入端与系统集成芯片10间接连接时，电压比较模块20还可包括第一电阻R1，第一晶体管M1的源极通过第一电阻R1与系统集成芯片10连接。

本申请实施方式中，在开机过程中，电压比较器21比较输入电压VDD与基准电压Vref之间的大小，当VDD＞Vref时，第一晶体管M1导通，电压比较模块20输出输入电压VDD至电源电路模块30；当VDD≤Vref时，第一晶体管M1关闭，电压比较模块20停止输出输入电压VDD。在如图3所示的例子中，第一晶体管M1为PMOS管，当VDD＞Vref时，电压比较模块20输出低电平，以使得第一晶体管M1导通；当VDD≤Vref时，电压比较模块20输出高电平，以使得第一晶体管M1关闭。当然，在其他例子中，第一晶体管M1也可以为NMOS管，则电压比较器21的正输入端及负输入端与基准电压Vref及输入电压VDD的连接方式可以对调，以使得当VDD＞Vref时，电压比较模块20输出高电平，从而使得第一晶体管M1导通；当VDD≤Vref时，电压比较模块20输出低电平，从而使得第一晶体管M1关闭。

请参阅图4，相关技术中，液晶面板在整机出货前会经过面板厂/模组厂，由于不同工序间点灯治具存在差异，可能导致液晶面板关机过程中存在电压反弹，放电不充分。由于铟镓锌IGZO金属氧化物(Indium Gallium Zinc Oxide，IGZO)面板产品漏电流小的特点，若关机放电不充分会使得电荷残留在MOS管内，导致MOS管中产生电压应力，一段时间后MOS管特性偏移，液晶面板再次开机将产生横纹(如图4所示)，这种不良现象需要静置一段时间才会出现，工厂端不易排查，在客户端或终端市场会造成恶劣的影响。

请参阅图2，为解决上述技术问题，在某些实施方式中，驱动电路100还包括逻辑控制模块40和放电模块50。逻辑控制模块40和放电模块50依次连接在系统集成芯片10与电源电路模块30之间。放电模块50还与电压比较模块20连接。逻辑控制模块40用于接收系统集成芯片10发送的开关机信号，并根据开关机信号控制放电模块50的工作状态，以使得电压比较模块20能够输出输入电压VDD至电源电路模块30，或对输入电压VDD进行放电。

本申请实施方式的驱动电路100中，逻辑控制模块40根据开关机信号控制放电模块50的工作状态，以使得电压比较模块20能够输出输入电压VDD至电源电路模块30，或对输入电压VDD进行放电，既可以使得输入电压VDD在开机过程中建立稳定的电压域，又可以使得放电模块50在不同点灯治具下，在关机过程中能够对输入电压VDD进行充分放电，改善电荷残留风险，避免在不同工序间点灯治具差异导致的放电不良，也避免再次开机产生横纹。

其中，开关机信号可包括开机信号和关机信号。在一个实施例中，逻辑控制模块40用于接收系统集成芯片10发送的开机信号，并根据开机信号控制放电模块50处于停止工作状态，以使得电压比较模块20能够输出输入电压VDD至电源电路模块30。逻辑控制模块40还用于接收系统集成芯片10发送的关机信号，并根据关机信号控制放电模块50处于工作状态，以对输入电压VDD进行放电。通过放电模块50的工作对输入电压VDD进行快速放电，可减少关机或下电过程中输入电压VDD反弹，避免对后端电路产生影响。

请参阅图2和图3，在某些实施方式中，逻辑控制模块40包括逻辑控制器41和三极管Q。此时，系统集成芯片10与逻辑控制器41连接，逻辑控制器41与三极管Q连接，三极管Q与放电模块50连接。

具体地，逻辑控制器41的输入端与系统集成芯片10连接，逻辑控制器41的输出端与三极管Q的基极连接。三极管Q的集电极与放电模块50连接，三极管Q的发射极接地。其中，逻辑控制器41的输出端与三极管Q的基极连接包括直接连接或间接连接。当逻辑控制器41的输出端与三极管Q的基极间接连接时，逻辑控制模块40还可包括第二电阻R2，逻辑控制器41的输出端通过第二电阻R2与三极管Q的基极连接。此外，逻辑控制模块40还可包括第三电阻R3，三极管Q的基极通过第三电阻R3接地。如此，可以避免三极管Q的基极被悬空，优化电路。

本申请实施方式中，在开机过程中，逻辑控制器41接收到开机信号输出高电平，以使得三极管Q导通，从而控制放电模块50处于停止工作状态，电压比较模块20输出输入电压VDD至电源电路模块30。在关机过程中，逻辑控制器41接收到关机信号输出低电平，以使得三极管Q关闭，从而控制放电模块50处于工作状态，以对输入电压VDD进行放电。

请参阅图2和图3，在某些实施方式中，放电模块50包括第二晶体管M2。此时，第二晶体管M2分别与逻辑控制模块40、电压比较模块20和电源电路模块30连接。

具体地，第二晶体管M2的栅极与逻辑控制模块40(具体为三极管Q的集电极)连接，第二晶体管M2的漏极与电压比较模块20(具体为第一晶体管M1的漏极)及电源电路模块30连接，第二晶体管M2的源极接地。其中，放电模块50还可包括第四电阻R4，第二晶体管M2的栅极通过第四电阻R4与预设电压连接。在一个例子中，预设电压为5V。放电模块50还可包括第五电阻R5，第二晶体管M2的源极通过第五电阻R5接地。

本申请实施方式中，在开机过程中，逻辑控制模块40根据开机信号控制第二晶体管M2关闭，以允许电压比较模块20输出输入电压VDD至电源电路模块30；在关机过程中，逻辑控制模块40根据关机信号控制第二晶体管M2导通，以对输入电压VDD进行放电。在如图3所示的例子中，第二晶体管M2为NMOS管，当三极管Q导通时，三极管Q的集电极为低电平，第二晶体管M2关闭；当三极管Q关闭时，三极管Q的集电极为高电平，第二晶体管M2导通。当然，在其他例子中，第二晶体管M2也可以为PMOS管，只需要逻辑控制器41、三极管Q及第二晶体管M2满足使得逻辑控制模块40根据开机信号控制第二晶体管M2关闭、逻辑控制模块40根据关机信号控制第二晶体管M2导通即可。

请参阅图3，下面结合图3详细说明本申请实施方式的驱动电路100的工作过程。在开机过程中，逻辑控制器41接收到开机信号输出高电平，以使得三极管Q导通，第二晶体管M2关闭，电压比较模块20正常输出输入电压VDD。同时，电压比较器21比较输入电压VDD与基准电压Vref之间的大小，当VDD＞Vref时，第一晶体管M1导通，电压比较模块20输出输入电压VDD至电源电路模块30；当VDD≤Vref时，第一晶体管M1关闭，电压比较模块20停止输出输入电压VDD。如此，可使得输入电压VDD在开机过程中建立稳定的电压域。在关机过程中，逻辑控制器41接收到关机信号输出低电平，以使得三极管Q关闭，第二晶体管M2导通，放电模块50对输入电压VDD进行放电。如此，通过放电模块50的工作对输入电压VDD进行快速放电，可减少关机或下电过程中输入电压VDD反弹，避免对后端电路产生影响。

请参阅图2，在某些实施方式中，驱动电路100还包括时序控制芯片60和驱动芯片70。时序控制芯片60分别与系统集成芯片10、电源电路模块30和驱动芯片70连接。电源电路模块30还与驱动芯片70连接。驱动芯片70用于与显示面板200连接。

如此，驱动电路100可通过时序控制芯片60和驱动芯片70对显示面板200进行时序控制，驱动电路100可通过电源电路模块30为时序控制芯片60提供电源供应，驱动电路100可通过电源电路模块30和驱动芯片70为显示面板200提供电源供应。

请参阅图2，本申请实施方式还提供一种显示模组300。显示模组300包括上述任一实施方式的驱动电路100和显示面板200。驱动电路100与显示面板200连接。其中，显示面板200可以为液晶面板(TFT-LCD Panel)。

请参阅图5，本申请实施方式还提供一种显示装置1000。显示装置1000包括显示模组300。

具体地，显示装置1000包括但不限于为显示屏、手机、笔记本电脑、平板电脑、可穿戴显示装置1000(如智能手表、智能眼镜等)、电视机、数码相机等具有显示功能的装置。

综上，本申请实施方式的驱动电路100、显示模组300和显示装置1000至少具有如下有益效果：一方面，电压比较模块20在开机过程中根据输入电压VDD与基准电压Vref之间的关系输出输入电压VDD至电源电路模块30，或停止输出输入电压VDD，可使得输入电压VDD在开机过程中建立稳定的电压域，避免出现时序异常、芯片误触发而导致开机不良现象。同时，由于无需在设计过程中更改电路设计或调整电路时序，减少了设计成本和风险。另一方面，逻辑控制模块40根据开关机信号控制放电模块50的工作状态，以使得电压比较模块20能够输出输入电压VDD至电源电路模块30，或对输入电压VDD进行放电，既可以使得输入电压VDD在开机过程中建立稳定的电压域，又可以使得放电模块50在不同点灯治具下，在关机过程中能够对输入电压VDD进行充分放电，改善电荷残留风险，避免在不同工序间点灯治具差异导致的放电不良，也避免再次开机产生横纹。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对在本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

上文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“实施例”、“示例”、“具体示例”、“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含在本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

尽管上面已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。

Claims (10)

1.一种驱动电路，其特征在于，包括系统集成芯片、电压比较模块和电源电路模块，所述电压比较模块连接在所述系统集成芯片与所述电源电路模块之间，所述电压比较模块用于在开机过程中接收所述系统集成芯片输出的输入电压，并根据所述输入电压与基准电压之间的关系输出所述输入电压至所述电源电路模块，或停止输出所述输入电压。

2.根据权利要求1所述的驱动电路，其特征在于，所述电压比较模块在所述输入电压大于所述基准电压时输出所述输入电压至所述电源电路模块，在所述输入电压小于或等于所述基准电压时停止输出所述输入电压。

3.根据权利要求2所述的驱动电路，其特征在于，所述电压比较模块包括电压比较器和第一晶体管，所述电压比较器的正输入端与所述基准电压连接，所述电压比较器的负输入端与所述系统集成芯片连接，所述电压比较器的输出端与所述第一晶体管的栅极连接，所述第一晶体管的源极与所述系统集成芯片连接，所述第一晶体管的漏极与所述电源电路模块连接。

4.根据权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括逻辑控制模块和放电模块，所述逻辑控制模块和所述放电模块依次连接在所述系统集成芯片与所述电源电路模块之间，所述放电模块还与所述电压比较模块连接；

所述逻辑控制模块用于接收所述系统集成芯片发送的开关机信号，并根据所述开关机信号控制所述放电模块的工作状态，以使得所述电压比较模块能够输出所述输入电压至所述电源电路模块，或对所述输入电压进行放电。

5.根据权利要求4所述的驱动电路，其特征在于，所述逻辑控制模块用于接收所述系统集成芯片发送的开机信号，并根据所述开机信号控制所述放电模块处于停止工作状态，以使得所述电压比较模块能够输出所述输入电压至所述电源电路模块；所述逻辑控制模块还用于接收所述系统集成芯片发送的关机信号，并根据所述关机信号控制所述放电模块处于工作状态，以对所述输入电压进行放电。

6.根据权利要求5所述的驱动电路，其特征在于，所述逻辑控制模块包括逻辑控制器和三极管，所述逻辑控制器的输入端与所述系统集成芯片连接，所述逻辑控制器的输出端与所述三极管的基极连接，所述三极管的集电极与所述放电模块连接，所述三极管的发射极接地。

7.根据权利要求5所述的驱动电路，其特征在于，所述放电模块包括第二晶体管，所述第二晶体管的栅极与所述逻辑控制模块连接，所述第二晶体管的漏极与所述电压比较模块及所述电源电路模块连接，所述第二晶体管的源极接地。

8.根据权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括时序控制芯片和驱动芯片，所述时序控制芯片分别与所述系统集成芯片、所述电源电路模块和所述驱动芯片连接，所述电源电路模块还与所述驱动芯片连接，所述驱动芯片用于与显示面板连接。

9.一种显示模组，其特征在于，包括：

权利要求1-8任意一项所述的驱动电路；和

显示面板，所述驱动电路与所述显示面板连接。

10.一种显示装置，其特征在于，包括权利要求9所述的显示模组。