CN117151008A - 一种带隙基准电路的多模块协同优化方法 - Google Patents

一种带隙基准电路的多模块协同优化方法 Download PDF

Info

Publication number
CN117151008A
CN117151008A CN202311061714.9A CN202311061714A CN117151008A CN 117151008 A CN117151008 A CN 117151008A CN 202311061714 A CN202311061714 A CN 202311061714A CN 117151008 A CN117151008 A CN 117151008A
Authority
CN
China
Prior art keywords
module
operational amplifier
design parameters
reference voltage
amplifier module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311061714.9A
Other languages
English (en)
Inventor
谌东东
杨云淇
李迪
杨银堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202311061714.9A priority Critical patent/CN117151008A/zh
Publication of CN117151008A publication Critical patent/CN117151008A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/004—Artificial life, i.e. computing arrangements simulating life
    • G06N3/006—Artificial life, i.e. computing arrangements simulating life based on simulated virtual individual or collective life forms, e.g. social simulations or particle swarm optimisation [PSO]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/084—Backpropagation, e.g. using gradient descent
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/04—Constraint-based CAD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Software Systems (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种带隙基准电路的多模块协同优化方法，包括：确定带隙基准电路中待优化模块；使用训练好的神经网络模型获取运放模块的设计参数对应的性能指标，在运放模块的优化策略的指导下，使用粒子群算法优化运放模块的设计参数；使用构建好的基准电压产生模块机理模型获取基准电压产生模块的设计参数对应的性能指标，在基准电压产生模块的优化策略的指导下，使用内点法包括的障碍函数优化所述基准电压产生模块的设计参数；将优化后的运放模块的设计参数和优化后的基准电压产生模块的设计参数通过仿真软件进行仿真验证，确定运放模块的设计参数和基准电压产生模块的设计参数。本发明能够提高集成电路设计效率。

Description

一种带隙基准电路的多模块协同优化方法
技术领域
本发明属于集成电路技术领域，具体涉及一种带隙基准电路的多模块协同优化方法。
背景技术
模拟集成电路是SOC芯片的重要组成部分，然而由于其参数与性能指标之间存在高度复杂和非线性的关系，大多数模拟电路仍然是手动设计的，并且严重依赖设计者的经验与直觉。其中，对于带隙基准电路，众多的设计参数以及复杂的映射关系加大了模拟集成电路的设计难度，大大提高了研发的成本。
因此，亟需改善现有技术中带隙基准电路设计的难度，降低研发成本。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种带隙基准电路的多模块协同优化方法。本发明要解决的技术问题通过以下技术方案实现：
第一方面，本发明提供一种带隙基准电路的多模块协同优化方法，包括：
确定带隙基准电路中待优化模块；其中，待优化模块包括运放模块和基准电压产生模块；
使用训练好的神经网络模型获取运放模块的设计参数对应的性能指标，在运放模块的优化策略的指导下，使用粒子群算法优化运放模块的设计参数，得到优化后的运放模块的设计参数；
使用构建好的基准电压产生模块机理模型获取基准电压产生模块的设计参数对应的性能指标，在基准电压产生模块的优化策略的指导下，使用内点法包括的障碍函数优化所述基准电压产生模块的设计参数，得到优化后的基准电压产生模块的设计参数；
将优化后的运放模块的设计参数和优化后的基准电压产生模块的设计参数通过仿真软件进行仿真验证，直至满足第一条件，确定运放模块的设计参数和基准电压产生模块的设计参数。
本发明的有益效果：
本发明提供的一种带隙基准电路的多模块协同优化方法，针对现有的带隙基准电路设计复杂、参数众多的难题；首先，根据制定的运放模块优化策略，使用种群算法设计运放模块参数；根据制定的基准电压产生模块优化策略，使用内点法包括的障碍函数设计基准电压产生模块参数，通过多模块协同优化的方法简化设计步骤，降低设计难度，提高集成电路设计效率。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的带隙基准电路的多模块协同优化方法的一种流程图；
图2是本发明实施例提供的带隙基准电路的一种示意图；
图3是本发明实施例提供的运放模块的一种示意图；
图4是本发明实施例提供的带隙基准电路运放模块设计的一种流程图；
图5是本发明实施例提供的神经网络结构的一种示意图；
图6是本发明实施例提供的实际带隙基准电路的基准电压随温度变化曲线的一种示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
请参见图1～图2所示，图1是本发明实施例提供的带隙基准电路的多模块协同优化方法的一种流程图，图2是本发明实施例提供的带隙基准电路的一种示意图，本发明所提供的一种带隙基准电路的多模块协同优化方法，包括：
S101、确定带隙基准电路中待优化模块；其中，待优化模块包括运放模块和基准电压产生模块。
具体而言，请参见图2所示，并结合图3所示，图3是本发明实施例提供的运放模块的一种示意图，本实施例中，带隙基准电路整体选用电压模架构，运放模块包括运算放大器，运算放大器选用二级密勒补偿运算放大器，如图3所示，三极管采用两个pn结串联的形式，图3中的Q1和nQ1均为三极管，有利于减小运算放大器两端的失调电压，提高集成电路的精度。本实施例中，将带隙基准电路划分为运放模块和基准电压产生模块，本发明主要对运放模块的设计参数和基准电压产生模块的设计参数进行协同优化，以设计运放模块和基准电压产生模块；其中，带隙基准电路基准电压的表达式为：
其中，Vref为基准电压产生模块的基准电压，VBE为三极管的基极到发射极电压，R2/R1为基准电压产生模块电阻之比，Vt为晶体管的热电压，n为图中晶体管M11，晶体管M12和晶体管M9，晶体管M10的集电极电流之比，其中，M11＝M12，M9＝M10，T为温度。
带隙基准电路电压源的设计参数、指标包括：
1、工艺：0.18μmCMOS混合信号；
2、电源电压：Vdd＝2.5V；
3、产生基准电压：Vref＝1.25V。
S102、请参见图4所示，图4是本发明实施例提供的带隙基准电路运放模块设计的一种流程图，使用训练好的神经网络模型获取运放模块的设计参数对应的性能指标，在运放模块的优化策略的指导下，使用粒子群算法优化所述运放模块的设计参数，得到优化后的运放模块的设计参数。
具体而言，本实施例中，首先，获取训练好的神经网络模型，具体为：
S201、使用仿真软件获取运放模块的设计参数、及设计参数对应的性能指标，构建训练样本集。
具体地，使用仿真软件获取运放模块的设计参数与其对应的性能指标，构建训练样本集；图2中虚线框中为运放模块，如图3所示，选取晶体管M1的尺寸、晶体管M2的尺寸、晶体管M3的尺寸、晶体管M4的尺寸、晶体管M5的尺寸、晶体管M6的尺寸、晶体管M7的尺寸、晶体管M8的尺寸、电容CC的电容值和偏置电流值Ibias作为运放模块的设计参数，运放模块的增益AV、运放模块的3dB带宽BW、运放模块的带宽增益积GBW和运放模块的相位裕度PM作为运放模块的性能指标；根据确定的运放模块的设计参数及其对应的性能指标，构建训练样本集。
S202、根据训练样本集，使用反向传播算法对神经网络模型进行训练，获取训练好的神经网络模型；其中，神经网络模型包括输入层、第一隐藏层、第二隐藏层和输出层，神经网络模型表示运放模块的设计参数与其对应的性能指标的映射关系。
具体地，神经网络模型包括输入层、第一隐藏层、第二隐藏层和输出层，其中，输入层(Input Layer)设置有7层，第一隐藏层(Hidden Layer)设置有13层，第二隐藏层(HiddenLayer)设置有13层，输出层(Out Layer)设置有1层，每7个运放模型的设计参数与运放模型的性能指标构建对应的一个神经网络模型；根据运放模型的设计参数的数量，共构建4个神经网络模型，神经网络模型表示运放模块的设计参数与其对应的性能指标的映射关系，请参见图5所示，图5是本发明实施例提供的神经网络结构的一种示意图；其中，神经网络模型的激活函数的表达式为：
其中，g(·)为神经网络模型的激活函数，e-x为以自然常数e为底的指数函数。
本实施例中，通过构造运放模块的设计参数与性能指标的神经网络，可以快速、准确地根据相关运放模块的设计参数得到对应的性能指标，加快了带隙基准电路运放模块的优化速度，
本实施例中，其次，获取运放模块的优化策略，具体为：
根据运放模块的性能指标的需求，构建运放模块优化策略，及其约束条件；其中，运放模块的优化策略的表达式为：
Fitnessop＝Aop；
其中，Fitnessop为运放模块的设计参数的优化策略，Aop为运放模块的面积。
约束条件包括：
其中，AV为运放模块的增益，BW为运放模块的3dB带宽，GBW为运放模块的带宽增益积，PM为运放模块的相位裕度。
本实施例中，根据需要提出相关的带隙基准电路运放模块优化策略以及约束条件，为带隙基准电路运放模块优化指明了方向，提高了设计效率。
最后，根据训练好的神经网络模型和运放模块优化策略，使用粒子群算法优化运放模块的设计参数，具体为：
S301、初始化粒子群算法参数和初始种群；其中，初始种群包括多个粒子，粒子代表运放模块的设计参数。
具体地，粒子群算法的表达式为：
vi(t+1)＝wvi(t)+c1r1(pi-xi(t))+c2r2(pg-xi(t))；
xi(t+1)＝xi(t)+vi(t+1)；
其中，xi和vi分别为第i个粒子的位置向量和速度向量，w为惯性权值，pi为局部最优位置，pg为全局最优位置，c1和c2为常数，r1和r2为[0,1]之间的随机数，iter为当前迭代次数，itermax为最大迭代次数，wmax和wmin分别为惯性权值的最大值和最小值，初始种群的参数如表1所示。
表1初始化种群的参数
S302、根据训练好的神经网络模型获取初始种群中所有粒子对应的性能指标。
S303、判断初始种群中的粒子是否满足约束条件，如果满足，则保留该粒子，如果不满足，则根据速度和位置公式随机更新产生新的粒子，直到产生的新的粒子满足约束条件。
S304、判断是否得到最优的运放模块的设计参数，如果是，则得到优化的运放模块的设计参数，如果不是，则继续根据速度和位置公式更新产生新的粒子，直至得到最优的运放模块的设计参数。
本实施例中，按照期望的性能指标，使用粒子群优化算法，优化运放模块的设计参数，优化后的晶体管M1的尺寸和晶体管M2的尺寸为750nm，晶体管M3的尺寸和晶体管M4的尺寸为1.2μm，晶体管M5的尺寸和晶体管M8的尺寸为560nm，第七晶体管M7的尺寸为2.4μm，第六晶体管M6的尺寸为6.595μm，电容CC的电容值为3.1038pf，偏置电流值Ibias为13.3592μA，使用Candence仿真软件仿真验证运放模块的设计参数对应的性能指标，得到二级运放模块的增益AV为50.1114dB、运放模块的3dB带宽BW为13.4978kHz、运放模块的带宽增益积GBW为4.1948MHz和运放模块的相位裕度PM为60.1731℃。在达到期望的约束条件下，寻找到运放模块的最小面积Aop为2.3827μm2，表明本实施例提出的方法能有效优化带隙基准电路的运放模块的设计参数。
本实施例中，通过粒子群优化算法优化带隙基准电路运放模块的设计参数，可以高效的确定带隙基准电路运放模块的设计参数，为进一步基准电压模块优化缩小了范围，提高了集成电路的设计效率。
S103、使用构建好的基准电压产生模块机理模型获取基准电压产生模块的设计参数对应的性能指标，在基准电压产生模块的优化策略的指导下，使用内点法包括的障碍函数优化基准电压产生模块的设计参数，得到优化后的基准电压产生模块的设计参数。
具体而言，本实施例中，首先，获取构建好的基准电压产生模块机理模型，具体为：
本实施例选用电压模架构的带隙基准电路，为减小运算放大器两端的失调电压，三极管采用两个pn结串联的形式，带隙基准电路温度漂移表达式为：
其中，Vref为基准电压产生模块的基准电压，VBE为三极管的基极到发射极电压，R2/R1为基准电压产生模块电阻之比，ΔVBE为两个三极管基极到发射极电压的差值。
需要说明的是，VBE为一个与电源电压几乎无关，与温度有关的变量，考虑到在双极性晶体管中集电极电流密度的关系，可得：
其中，JC为集电极电流密度(A/m2)，npo为基区电子平衡浓度，Dn为电子的平均扩散常数，WB为基区宽度，Vt为晶体管的热电压。
上述公式(1)中，基区电子平衡浓度npo的表达式为：
其中，D为与温度无关的常数，VG0为带隙电压(1.205V)，Vt为晶体管的热电压，T为温度。
将公式(1)、公式(2)和(3)联立，得到集成电极电流密度的表达式：
其中，JC为集电极电流密度(A/m2)，将公式(4)与温度不相关的常数合并成单一的常数A，VBE为三极管的基极到发射极电压，γ为温度系数。
由公式(4)可以进一步得到JC和JC0的比为：
通过整理公式(5)可得VBE与温度的关系，其表达式为：
其中，VBE为三极管的基极到发射极电压，VG0为带隙电压(1.205V)，T为温度，T0为参考温度，VBE0为参考温度下的基极到发射极电压，γ为温度系数，Vt为晶体管的热电压，JC0为参考温度下的集电极电流密度。
使用Candence仿真软件得到在不同电流比例下，不同温度下的VBE与T的数据，将数据带入公式(6)中，得到一组以VG0、b为未知数的线性方程，求其在不同电流比例下的最小二乘解，获得VG0和b，结果如表2所示。
表2VG0和b的结果
n VG0 b
12 1226.6 0.2891
11 1226.6 0.3332
10 1225.3 0.3796
9 1225.8 0.3664
8 1225.3 0.3868
7 1224.9 0.4038
6 1224.7 0.4098
两个三极管基极到发射极电压的差值ΔVBE的表达式为：
其中，n为图2中运算放大器两端的三极管流过的电流之比，将公式(5)和公式(6)带入带隙基准电路温度漂移表达式中，得到带隙基准电路的带隙基准电压与温度、电阻之比，三极管流过电流之比的机理模型。
本实施例中，考虑到实际电路中可能存在失配、失调等非理想因素，所建立的机理模型会与实际电路产生一定误差，利用Candence仿真软件得到基准电压产生模块设计参数对应的性能指标与机理模型得到的性能指标的误差数据。具体为：
使用仿真软件得到基准电压产生模块的设计参数对应的性能指标；
使用构建好的基准电压产生模块机理模型获取基准电压产生模块的设计参数对应的性能指标，
对比通过仿真软件得到的性能指标与通过构建好的基准电压产生模块得到的性能指标，得到误差数据；
根据所述误差数据拟合出误差补偿多项式；
使用所述误差补偿多项式对所述构建好的基准电压产生模块机理模型进行误差补偿。
本实施例中，需要对构建好的基准电压产生模块中的机理模型表达式中的VBE和进行补偿；根据误差数据拟合出误差补偿多项式。其中，VBE的误差补偿项为：
c1＝p0+p01T+p10l+p02T2+p11Tl+p20l2+p03T3+p12T2l+p21Tl2；
其中，在不同的电流比例n下，误差补偿多项式c1系数如表3所示。
表3c1系数
受到三极管基极电流等因素的影响，电阻R1两侧的电压差ΔVBE会产生一定的高阶误差，该误差是不可以忽略的，否则将对电路的拟合精度产生一定的影响。因此，首先得到不同电流比例下理想的ΔVBE与实际的ΔVBE的数据，利用两点校正法对实际的ΔVBE进行初步校正，两点校正的表达式为：
其中，Rerferencelow为理想的第一点值，Rerferencehigh为理想的第二点值，Rerferencerange＝Rerferencehigh-Rerferencelow，Rawvalue为实际的第一点值，RawRange为实际的第二点值。
通过两点校准得到的表达式为：
进一步地，受到电流镜失配的影响，电阻R2两侧的电压差也会产生一定的高阶误差。
本实施例在两点校准后的ΔVBE后面引入误差补偿项，最终得到的误差补偿项c2的表达式为：
c2＝p0+p01T+p10l+p02T2+p11Tl+p20l2+p03T3+p12T2l+p21Tl2；
其中，在不同电流比例n下，误差补偿多项式c2系数表示如表4所示。
表4c2系数
通过对VBE和进行误差补偿，可以得到带隙基准电路准的基准电压Vref机理模型。
本实施例中，通过机理建模法以及引入误差补偿项可以对带隙基准电路基准电压产生模块进行精确的机理建模，有利于提高集成电路设计效率。
本实施例中，其次，获取基准电压产生模块的优化策略，具体为：
本实施例的优化目标在[-40,125]范围内的局部适应度函数，其表达式为：
其中，基准电压的起始温度点所对应的电压值为Vrefmax，终止温度点电压为Vrefmin，为Vrefav得到Fitness关于n和1的表达式。
优化目标如下所示：
最后，根据构建好的基准电压产生模块机理模型和基准电压产生模块的优化策略，使用障碍函数内点法优化所述基准电压产生模块的设计参数，具体为：
障碍函数方法的基本思想是借助障碍函数将约束问题转化为无约束优化问题，进而通过求解一系列无约束最优化问题来获取原约束问题的解。迭代过程中，障碍函数通过对不可行点施加障碍，迫使迭代点向可行域靠近。一旦迭代点成为可行点，则这个可行点就是原问题的最优解。内点障碍函数法是一类保持严格可行性的方法，它总是从可行点出发，并保持在可行域内部进行搜索。因而这类方法只适用于只有不等式约束的非线性最优化问题。
本实施例中，对数障碍函数的表达式为：
其中，B(x)为障碍函数，gi(x)为第i个约束条件，l为约束条件的个数，x为约束条件中的自变量。
S104、将优化后的运放模块的设计参数和优化后的基准电压产生模块的设计参数通过仿真软件进行仿真验证，直至满足第一条件，确定运放模块的设计参数和基准电压产生模块的设计参数。
具体而言，本实施例中，将优化后的运放模块的设计参数和优化后的基准电压产生模块的设计参数通过仿真软件进行仿真验证，判断是否满足第一条件；如果满足，则得到优化的运放模块的设计参数和所述优化的基准电压产生模块的设计参数；如果不满足，则继续优化所述运放模块的设计参数，即返回步骤S102中，继续优化所述基准电压产生模块的设计参数，即返回步骤S103中，直到所述优化后的运放模块的设计参数和所述优化后的基准电压产生模块的设计参数的仿真验证满足第一条件，得到所述优化的运放模块的设计参数和所述优化的基准电压产生模块的设计参数。
将得到的最优运放模块和带隙基准模块设计参数代入到Candence仿真软件中进行仿真验证，完成带隙基准电路的多模块协同优化设计，在不同n的情况下，最优结果如表5所示。
表5最优结果
n y1(μm) TCpre TCactual A(μm2) Fitness
12 40.9333 5.8395 5.78992 2803.316 0.614536667
11 42.5364 5.9109 5.69049 2604.9191 0.598974737
10 44.4133 5.9866 5.97503 2406.796 0.617979233
9 46.7327 5.5350 5.53985 2209.1154 0.57222368
8 49.5548 6.0113 5.92901 2011.9375 0.600675483
7 53.1875 6.0356 6.32462 1815.5702 0.629734807
6 58.1067 6.1889 6.65281 1620.4894 0.652769213
由表5可见，在n＝9时，Fitness最小，实际的TC为5.53985*10e-6ppm/℃，面积为2209.1154μm2，请参见图6所示，图6是本发明实施例提供的实际带隙基准电路的基准电压随温度变化曲线的一种示意图。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种带隙基准电路的多模块协同优化方法，其特征在于，包括：
确定带隙基准电路中待优化模块；其中，所述待优化模块包括运放模块和基准电压产生模块；
使用训练好的神经网络模型获取运放模块的设计参数对应的性能指标，在运放模块的优化策略的指导下，使用粒子群算法优化所述运放模块的设计参数，得到优化后的运放模块的设计参数；
使用构建好的基准电压产生模块机理模型获取基准电压产生模块的设计参数对应的性能指标，在基准电压产生模块的优化策略的指导下，使用内点法包括的障碍函数优化所述基准电压产生模块的设计参数，得到优化后的基准电压产生模块的设计参数；
将所述优化后的运放模块的设计参数和所述优化后的基准电压产生模块的设计参数通过仿真软件进行仿真验证，直至满足第一条件，确定运放模块的设计参数和基准电压产生模块的设计参数。
2.根据权利要求1所述的带隙基准电路的多模块协同优化方法，其特征在于，所述训练好的神经网络模型的获取过程包括：
使用仿真软件获取运放模块的设计参数、及设计参数对应的性能指标，构建训练样本集；
根据所述训练样本集，使用反向传播算法对神经网络模型进行训练，获取训练好的神经网络模型；其中，所述神经网络模型包括输入层、第一隐藏层、第二隐藏层和输出层，所述神经网络模型表示运放模块的设计参数与其对应的性能指标的映射关系。
3.根据权利要求2所述的带隙基准电路的多模块协同优化方法，其特征在于，所述神经网络模型的激活函数的表达式为：
其中，g(·)为神经网络模型的激活函数，e-x为以自然常数e为底的指数函数。
4.根据权利要求1所述的带隙基准电路的多模块协同优化方法，其特征在于，所述运放模块的优化策略的表达式为：
Fitnessop＝Aop；
其中，Fitnessop为运放模块的设计参数的优化策略，Aop为运放模块的面积。
5.根据权利要求1所述的带隙基准电路的多模块协同优化方法，其特征在于，所述使用粒子群算法优化所述运放模块的设计参数，得到优化后的运放模块的设计参数，包括：
初始化粒子群算法参数和初始种群；其中，所述初始种群包括多个粒子，所述粒子代表运放模块的设计参数；
根据所述训练好的神经网络模型获取初始种群中所有粒子对应的性能指标；
判断初始种群中的粒子是否满足约束条件，如果满足，则保留该粒子，如果不满足，则根据速度和位置公式随机更新产生新的粒子，直到产生的新的粒子满足约束条件；
判断是否得到最优的运放模块的设计参数，如果是，则得到优化的运放模块的设计参数，如果不是，则继续根据速度和位置公式更新产生新的粒子，直至得到最优的运放模块的设计参数。
6.根据权利要求1所述的带隙基准电路的多模块协同优化方法，其特征在于，所述约束条件包括：
其中，AV为运放模块的增益，BW为运放模块的3dB带宽，GBW为运放模块的带宽增益积，PM为运放模块的相位裕度。
7.根据权利要求1所述的带隙基准电路的多模块协同优化方法，其特征在于，所述构建好的基准电压产生模块机理模型的表达式为：
其中，Vref为基准电压产生模块的基准电压，VBE为三极管的基极到发射极电压，R2/R1为基准电压产生模块电阻之比，Vt为晶体管的热电压，n为集电极电流，T为温度。
8.根据权利要求1所述的带隙基准电路的多模块协同优化方法，其特征在于，还包括：
使用仿真软件得到基准电压产生模块的设计参数对应的性能指标；
使用构建好的基准电压产生模块机理模型获取基准电压产生模块的设计参数对应的性能指标；
对比通过仿真软件得到的性能指标与通过构建好的基准电压产生模块得到的性能指标，得到误差数据；
根据所述误差数据拟合出误差补偿多项式；
使用所述误差补偿多项式对所述构建好的基准电压产生模块机理模型进行误差补偿。
9.根据权利要求1所述的带隙基准电路的多模块协同优化方法，其特征在于，所述基准电压产生模块的优化策略的表达式为：
Fitnessref＝0.9*TC+0.1*(Aref+Aop)；
其中，Fitnessref为基准电压产生模块的设计参数的优化策略，TC为带隙基准电路的温度漂移系数，Aref为基准电压产生模块的面积，Aop为运放模块的面积。
10.根据权利要求1所述的带隙基准电路的多模块协同优化方法，其特征在于，所述障碍函数的表达式为：
其中，B(x)为障碍函数，gi(x)为第i个约束条件，l为约束条件的个数，x为约束条件中的自变量。
CN202311061714.9A 2023-08-22 2023-08-22 一种带隙基准电路的多模块协同优化方法 Pending CN117151008A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311061714.9A CN117151008A (zh) 2023-08-22 2023-08-22 一种带隙基准电路的多模块协同优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311061714.9A CN117151008A (zh) 2023-08-22 2023-08-22 一种带隙基准电路的多模块协同优化方法

Publications (1)

Publication Number Publication Date
CN117151008A true CN117151008A (zh) 2023-12-01

Family

ID=88899904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311061714.9A Pending CN117151008A (zh) 2023-08-22 2023-08-22 一种带隙基准电路的多模块协同优化方法

Country Status (1)

Country Link
CN (1) CN117151008A (zh)

Similar Documents

Publication Publication Date Title
Mandal et al. CMOS op-amp sizing using a geometric programming formulation
US8648648B2 (en) Bandgap voltage reference circuit, system, and method for reduced output curvature
US7783996B2 (en) Optimization for circuit design
US6466081B1 (en) Temperature stable CMOS device
Youssef et al. Analog IC design using precomputed lookup tables: Challenges and solutions
JP2008516328A (ja) 基準回路
CN101533288B (zh) 一种闭环曲率补偿cmos带隙基准电压源
CN104298294B (zh) 带有修调的高阶曲率补偿基准电压源
Omran et al. Systematic design of bandgap voltage reference using precomputed lookup tables
Dai et al. Threshold voltage based CMOS voltage reference
Liao et al. An LDE-Aware g m/I D-Based Hybrid Sizing Method for Analog Integrated Circuits
CN1952829A (zh) 多点曲率补偿的带隙基准电压源
CN117151008A (zh) 一种带隙基准电路的多模块协同优化方法
Basyurt et al. Untrimmed 6.2 ppm/° C bulk-isolated curvature-corrected bandgap voltage reference
US20110257943A1 (en) Node-based transient acceleration method for simulating circuits with latency
Sanabria-Borbon et al. Sizing analog integrated circuits by combining g m/I D technique and evolutionary algorithms
CN102289549A (zh) 一种模拟集成电路优化方法
Coşkun et al. Equivalence Checking of System-Level and SPICE-Level Models of Static Nonlinear Circuits
Liu et al. A precision programmable multilevel voltage output and low-temperature-variation CMOS bandgap reference with area-efficient transistor-array layout
US10146244B2 (en) Voltage reference circuit
Gusmao et al. Bringing Structure into Analog IC Placement with Relational Graph Convolutional Networks
Dam et al. Iterative performance model upgradation in geometric programming based analog circuit sizing for improved design accuracy
Venkataswamy et al. AMSDAT: Integrated analog and mixed-signal design optimization framework for SoC applications
Sobot et al. Transistor Biasing
Colombo Bandgap Voltage References in submicrometer CMOS technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination