CN117136093A - 芯片封装结构及芯片封装方法 - Google Patents

Abstract

本公开提供一种芯片封装结构及芯片封装方法，该结构包括：样本基板，设置有多个沿其厚度方向贯通的通孔；第一盖板和第二盖板，分别位于样本基板的沿基板厚度方向相对的两侧，与样本基板贴合设置；至少一对进样口和出样口，每对位于第一盖板和第二盖板中的一者上或者分别位于第一盖板和第二盖板上；每对进样口和出样口之间具有流通路径；第一盖板与样本基板相对的表面上设置有第一流道结构，第二盖板与样本基板相对的表面上设置有第二流道结构，第一流道结构和第二流道结构将多个通孔连通形成与每对进样口和出样口之间的流通路径对应的连续通道。本公开提供的芯片封装结构及芯片封装方法，可以解决样本进入微孔填充不满、微孔内有气泡等的问题。

Description

芯片封装结构及芯片封装方法 技术领域

本公开涉及数字聚合酶链反应芯片技术领域，具体地，涉及一种芯片封装结构及芯片封装方法。

背景技术

数字聚合酶链反应(digital Polymerase Chain Reaction，dPCR)是一种核酸分子绝对定量技术。与上一代qPCR相比，dPCR可以直接计算出DNA分子个数，给出起始样本的绝对定量，具有更高的灵敏度和准确性。dPCR技术可分为两类：一种是液滴式dPCR，另一种是微阱式dPCR。由于目前液滴生成装置难以维持长期稳定生成均一液滴，微阱式dPCR越来越受到关注，微阱式dPCR的主要原理是将核酸溶液分散到芯片上数以千、万计的微孔内，经过PCR循环后，统计微孔的荧光信号，根据泊松分布计算得到原始溶液的核酸浓度。

但是，目前的微阱式dPCR的微孔普遍采用盲孔，存在样本进入微孔填充不满、微孔内有气泡等的问题。

发明内容

本公开旨在至少解决现有技术中存在的技术问题之一，提出了一种芯片封装结构及芯片封装方法，其可以解决样本进入微孔填充不满、微孔内有气泡等的问题。

为实现上述目的，本公开实施例提供一种芯片封装结构，包括：

样本基板，所述样本基板中设置有多个沿其厚度方向贯通的通孔；

第一盖板和第二盖板，分别位于所述样本基板的沿基板厚度方向相对的两侧，并与所述样本基板贴合设置；

至少一对进样口和出样口，每对所述进样口和所述出样口位于所述第一盖板和第二盖板中的一者上或者分别位于所述第一盖板和第二盖板上；每对所述进样口和所述出样口之间具有流通路径；

其中，所述第一盖板与所述样本基板相对的表面上设置有第一流道结构，所述第二盖板与所述样本基板相对的表面上设置有第二流道结构，所述第一流道结构和第二流道结构将多个所述通孔连通形成与每对所述进样口和所述出样口之间的所述流通路径对应的连续通道。

可选的，所述第一流道结构包括间隔设置的多个第一流道；所述第二流道结构包括间隔设置的多个第二流道；

同一所述流通路径上的多个所述通孔中，其中两个通孔分别位于该流通路径的起点和终点，位于起点的所述通孔的一端与所述进样口连通，另一端通过一所述第一流道或者所述第二流道与在下游相邻的所述通孔连通；位于终点的所述通孔的一端与所述出样口连通，另一端通过一所述第一流道或者所述第二流道与在上游相邻的所述通孔连通；

其余通孔中每一者的两端分别通过一所述第一流道和一所述第二流道与在上游和下游相邻的两个所述通孔连通。

可选的，至少一对所述进样口和所述出样口之间的所述流通路径包括主路径和多条支路径，其中，同一所述支路径上的多个所述通孔中，其中两个通孔分别位于该支路径的起点和终点，二者与所述主路径上的任意两个通孔为共用通孔；其余的通孔在所述主路径上的所有通孔中没有共用通孔；

对于每个所述共用通孔，与该共用通孔连通的所述第一流道或者所 述第二流道与所述主路径上在上游或下游相邻的通孔连通，同时和与该共用通孔所在的各所述支路径上在上游或下游相邻的通孔连通。

可选的，多个所述通孔排布成正方形阵列，所述正方形阵列的第一对角线两端上的通孔分别与一对所述进样口和所述出样口连通；所述第一对角线上所有的所述通孔在所述主路径上；

所述支路径有多对，每对所述支路径对称分布在所述第一对角线两侧，且位于每对所述支路径的起点和终点的两个通孔与所述主路径上的任意两个通孔为共用通孔，且同一所述支路径的起点上的通孔与终点上的通孔对称分布在所述正方形阵列的第二对角线两侧。

可选的，多个所述通孔排布成矩形或正方形阵列，所述矩形或正方形阵列的第一行或第一列上的首端通孔和尾端通孔作为所述流通路径的起点或终点分别与一对所述进样口和所述出样口连通；

所述流通路径包括首尾串接的多个子路径，所述子路径的数量与所述矩形或正方形阵列的行数或列数相同，且所述矩形或正方形阵列的每一行或每一列上的所有通孔对应地位于每个所述子路径上。

可选的，多个所述通孔排布成矩形或正方形阵列，所述进样口和所述出样口的对数与所述矩形或正方形阵列的行数或列数相同，且所述矩形或正方形阵列的每一行或每一列上的所有通孔对应地位于每对所述进样口和所述出样口之间的所述流通路径上。

可选的，所述第一流道为在所述第一盖板与所述样本基板相对的表面上形成的第一凹槽，所述第二流道为在所述第二盖板与所述样本基板相对的表面上形成的第二凹槽，所述第一凹槽和所述第二凹槽各自的内表面在平行于所述样本基板厚度方向的平面上的正投影形状均为弧形。

可选的，所述弧形为从圆形或者椭圆形上截取一段弧线的形状。

可选的，所述通孔的孔壁、所述第一凹槽和所述第二凹槽各自的内表面均为经亲水处理后的表面；所述样本基板除所述通孔之外的其余表面为经疏水处理后的表面；所述第一盖板除所述第一凹槽的内表面之外的其余表面为经疏水处理后的表面；所述第二盖板除所述第二凹槽的内表面之外的其余表面为经疏水处理后的表面。

可选的，所述第一盖板和第二盖板的材质均包括聚甲基丙烯酸甲酯或者玻璃。

可选的，所述第一盖板与所述样本基板相背离的表面上设置有所述第二流道结构，且所述第二盖板与所述样本基板相背离的表面上设置有所述第一流道结构，以使所述第一盖板和所述第二盖板构成结构完全相同的两个复用盖板；

两个所述复用盖板在所述样本基板厚度方向上相互交错，以使其中一个所述复用盖板上的所述进样口和所述出样口不与另一个所述复用盖板重叠。

可选的，所述复用盖板为至少三个，且各相邻的两个所述复用盖板之间均设置有至少一个所述样本基板，且至少一个所述样本基板沿自所述第一盖板向所述第二盖板的方向依次贴合设置，并且至少三个所述复用盖板在所述样本基板厚度方向上依次交错，以使各所述复用盖板上的所述进样口和所述出样口均不与其他所述复用盖板重叠。

可选的，所述样本基板为多个，且沿自所述第一盖板向所述第二盖板的方向依次贴合设置，每个所述样本基板均包括通孔区域和非通孔区域，所述通孔位于所述通孔区域；

各相邻的两个所述样本基板能够相对滑移，以使各相邻的两个所述样本基板中，其中一个所述样本基板上的各所述通孔位于另一所述样本 基板的所述通孔区域，并与另一所述样本基板上的各所述通孔重合；或者，其中一个所述样本基板上的各所述通孔位于另一所述样本基板的所述非通孔区域，并与另一所述样本基板上的各所述通孔隔离。

可选的，每个所述样本基板上的多个所述通孔均排布成矩形或正方形阵列，所述阵列中各相邻的两行通孔之间的间隔区域，以及各相邻的两列通孔之间的间隔区域即为所述非通孔区域，所述间隔区域的宽度大于所述通孔的直径的2倍。

可选的，每个所述样本基板上的多个所述通孔均排布成矩形或正方形阵列，所述样本基板上位于所述阵列之外的区域即为所述非通孔区域，所述非通孔区域能够容置整个所述阵列。

可选的，当各相邻的两个所述样本基板中，其中一个所述样本基板上的各所述通孔位于另一所述样本基板的所述非通孔区域时，所有的所述样本基板上的所述阵列呈阵列排布。

可选的，所述样本基板包括通孔区域和非通孔区域，所述通孔位于所述通孔区域；

所述第一盖板和所述第二盖板中的每一者均能够与所述样本基板相对滑移，以使所述第一流道结构和所述第二流道结构能够位于所述通孔区域，并与所述通孔连通，或者位于所述非通孔区域，并与所述通孔隔离。

可选的，多个所述通孔排布成正方形阵列，所述阵列中各相邻的两行通孔之间的间隔区域，以及各相邻的两列通孔之间的间隔区域即为所述非通孔区域，所述间隔区域的宽度大于所述第一流道结构和所述第二流道结构中的每一者的宽度。

作为另一个技术方案，本公开实施例还提供一种芯片封装方法，其 应用于本公开实施例提供的上述芯片封装结构，包括：

将样本从各所述进样口注入，直至所述样本沿所述流通路径充满所述连续通道，并从各所述出样口流出；

将所述第一盖板和所述第二盖板中的一者自所述样本基板上剥离；

将密封盖板贴合于所述样本基板原本贴合有所述第一盖板和所述第二盖板中的一者的表面上，所述密封盖板中设置有密封槽，所述密封槽在平行于所述样本基板的平面上的正投影完全覆盖所有的所述通孔在平行于所述样本基板的平面上的正投影；所述密封盖板上还设置有与所述密封槽连通的进口和出口；

从所述进口向所述密封槽中注入密封介质，直至所述密封介质充满所述密封槽，并从所述出口流出；

封堵所述进口和出口后，将所述芯片封装结构翻转180°；

将所述第一盖板和所述第二盖板中的另一者自所述样本基板上剥离；

将另一所述密封盖板贴合于所述样本基板原本贴合有所述第一盖板和所述第二盖板中的另一者的表面上；

从另一所述密封盖板的所述进口向所述密封槽中注入密封介质，直至所述密封介质充满所述密封槽，并从所述出口流出；

封堵另一所述密封盖板的所述进口和出口。

可选的，所述样本基板为多个，且沿自所述第一盖板向所述第二盖板的方向依次贴合设置，每个所述样本基板均包括通孔区域和非通孔区域，所述通孔位于所述通孔区域；各相邻的两个所述样本基板能够相对滑移，以使各相邻的两个所述样本基板中，其中一个所述样本基板上的各所述通孔位于另一所述样本基板的所述通孔区域，并与另一所述样本 基板上的各所述通孔重合；或者，其中一个所述样本基板上的各所述通孔位于另一所述样本基板的所述非通孔区域，并与另一所述样本基板上的各所述通孔隔离；

在所述封堵另一所述密封盖板的所述进口和出口的步骤之后，还包括：

使与所述第一盖板或者所述第二盖板相邻的第一个所述样本基板保持不动，依次滑移其他所述样本基板，直至各相邻的两个所述样本基板中，其中一个所述样本基板上的各所述通孔位于另一所述样本基板的所述非通孔区域，并与另一所述样本基板上的各所述通孔隔离。

作为另一个技术方案，本公开实施例还提供一种芯片封装方法，其应用于本公开实施例提供的上述芯片封装结构，包括：

使所述第一流道结构和所述第二流道结构能够位于所述通孔区域，并与所述通孔连通；

将样本从各所述进样口注入，直至所述样本沿所述流通路径充满所述连续通道，并从各所述出样口流出；

将所述第一盖板和所述第二盖板中的每一者与所述样本基板相对滑移，以使所述第一流道结构和所述第二流道结构位于所述非通孔区域。

附图说明

图1为本公开第一实施例提供的芯片封装结构的侧面剖视图；

图2为本公开第一实施例采用的样本基板的俯视图和沿A1、A2方向的剖视图；

图3为本公开第一实施例采用的第一盖板的俯视图和沿A1、A2方 向的剖视图；

图4为本公开第一实施例采用的第二盖板的俯视图和沿A1、A2方向的剖视图；

图5A为本公开第一实施例采用的样本基板上多个通孔的流通路径的示意图；

图5B为本公开第一实施例提供的芯片封装结构沿图5A中A1、A2方向的剖视图；

图6A为本公开第二实施例采用的样本基板上多个通孔的流通路径的示意图；

图6B为图6A中其中一条支路径与主路径的位置关系示意图；

图7为本公开第二实施例采用的第一盖板的俯视图和沿A1、A2方向的剖视图；

图8为本公开第二实施例采用的第二盖板的俯视图和沿A1、A2方向的剖视图；

图9为本公开第二实施例提供的芯片封装结构沿图5A中A1、A2方向的剖视图；

图10为本公开第三实施例采用的样本基板上多个通孔的流通路径的示意图；

图11为本公开第四实施例提供的芯片封装结构的滑移过程图；

图12A为本公开第五实施例提供的芯片封装结构的滑移过程图；

图12B为本公开第五实施例中所有通孔在滑移后的排布图；

图12C本公开第五实施例中四个样本基板上的单个通孔的滑移过程图；

图13为本公开第六实施例中所有通孔在滑移后的排布图；

图14为本公开第七实施例提供的芯片封装结构的剖视图；

图15为本公开第八实施例提供的芯片封装方法的过程图。

具体实施方式

为了使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开作进一步地详细描述，显然，所描述的实施例仅是本公开的部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本公开保护的范围。

附图中各部件的形状和大小不反映真实比例，目的只是为了便于对本公开实施例的内容的理解。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

本公开实施例不限于附图中所示的实施例，而是包括基于制造工艺而形成的配置的修改。因此，附图中例示的区具有示意性属性，并且图 中所示区的形状例示了元件的区的具体形状，但并不是旨在限制性的。

第一实施例

如图1所示，本实施例提供的芯片封装结构，包括样本基板1、第一盖板2和第二盖板3以及至少一对进样口4和出样口(图中未示出)。其中，样本基板1中设置有多个沿其厚度方向贯通的通孔11；第一盖板2和第二盖板3分别位于样本基板1的沿基板厚度方向相对的两侧，并与样本基板1贴合设置；每对进样口4和出样口位于第一盖板2和第二盖板3中的一者上或者分别位于第一盖板2和第二盖板3上；每对进样口4和出样口之间具有流通路径；第一盖板2与样本基板1相对的表面上设置有第一流道结构，第二盖板3与样本基板1相对的表面上设置有第二流道结构，该第一流道结构和第二流道结构将多个通孔11连通形成与每对进样口4和出样口之间的上述流通路径对应的连续通道。

对于每对进样口4和出样口，二者之间具有沿流通路径延伸的连续通道，以使样本能够由进样口4进入该连续通道，然后沿流通路径流过连续通道之后从出样口流出，该连续通道由流通路径上第一盖板2上的第一流道结构、第二盖板3上的第二流道结构以及多个通孔构成。这样，不仅可以使样本能够充满所有的通孔，而且由于该通孔贯通样本基板1，其不会产生气泡，从而可以解决样本进入微孔填充不满、微孔内有气泡等的问题。

在一些可选的实施例中，如图2所示，多个通孔11排布成正方形阵列，该正方形阵列的行列数为100×100(图2仅示意性地示出8×8)；每个通孔11为圆孔，圆孔的直径为50μm～100μm，优选为80μm；圆孔的深度为100μm～300μm，优选为300μm；各相邻的两个圆孔之间的间距为100μm～200μm，优选为180μm。但是，本实施例并不局 限于此，在实际应用中，多个通孔11也可以根据具体需要排布呈其他任意形状的阵列，例如矩形阵列、圆形阵列、蜂巢阵列等等，或者多个通孔11也可以采用其他非阵列的排列方式，本公开对此没有特别的限制。

在一些可选的实施例中，为了提高盖板的疏水性能，使盖板更容易剥离，第一盖板2和第二盖板3的材质均包括PMMA(polymethyl methacrylate，聚甲基丙烯酸甲酯)或者玻璃，但是，本实施例并不局限于此，在实际应用中，第一盖板2和第二盖板3的材质也可以采用其他易剥离的材质。

在一些可选的实施例中，第一盖板2和第二盖板3与样本基板1例如可以使用胶粘贴在一起，优选低粘性的胶，例如低剥离力压敏胶水。或者，第一盖板2和第二盖板3与样本基板1也可以采用压力紧贴等的其他板层贴合方式贴合在一起。

需要说明的是，第一盖板2和第二盖板3可以作为样本基板1的封装盖板，即，第一盖板2和第二盖板3与样本基板1共同构成芯片，在这种情况下，可以在利用第一盖板2和第二盖板3完成对样本基板1的进样之后，对第一盖板2和第二盖板3进行封装，以使样本基板1中的样本与外界隔离。具体的封装方式例如可以将第一盖板2和第二盖板3相对于样本基板1滑移(在后文中会有详细说明)，或者也可以采用其他任意封装方式对第一盖板2和第二盖板3进行封装。或者，在利用第一盖板2和第二盖板3完成对样本基板1的进样之后，可以将第一盖板2和第二盖板3自样本基板1上剥离，然后采用其他封装盖板贴合于样本基板1原本与第一盖板2和第二盖板3贴合的表面(在后文中会有详细说明)，实现样本基板1中的样本与外界隔离。在这种情况下，样本 基板1与后贴合的封装盖板构成芯片，而第一盖板2和第二盖板3作为进样封装结构使用，在完成进样之后剥离。上述芯片例如为数字聚合酶链反应(digital Polymerase Chain Reaction，dPCR)芯片。

在一些可选的实施例中，可以采用一些透明材质，例如玻璃，此外，考虑有易于加工的优点，样本基板的材质也可以采用硅。

上述第一流道结构和第二流道结构的结构可以有多种，例如，如图3和图4所示，第一流道结构包括间隔设置的多个第一流道21；第二流道结构包括间隔设置的多个第二流道31。并且，如图1所示，同一流通路径上的多个通孔11中，其中两个通孔11分别位于该流通路径的起点和终点，位于起点的通孔11的一端与进样口4连通，另一端通过一第一流道21或者第二流道31与在下游相邻的通孔11连通；位于终点的通孔11的一端与出样口连通，另一端通过一第一流道21或者第二流道31与在上游相邻的通孔11连通；其余通孔11中每一者的两端分别通过一第一流道21和一第二流道31与在上游和下游相邻的两个通孔11连通。

具体来说，在本实施例中，如图1所示，对于同一流通路径上任意连续的三个通孔11，沿该流通路径的起点至终点的方向依次为第一通孔111、第二通孔112和第三通孔113，其中，一第一流道21与第一通孔111和第二通孔112连通，一第二流道31与第二通孔112和第三通孔113连通，以使样本能够依次流经第一通孔111、第一流道21、第二通孔112、第二流道31和第三通孔113，当然，也可以是第二流道31与第一通孔111和第二通孔112连通，第一流道21与第二通孔112和第三通孔113连通，以使样本能够依次流经第一通孔111、第二流道31、第二通孔112、第一流道21和第三通孔113。由此，借助一第一流道21 和一第二流道31，可以将任意连续的三个通孔11连通，从而可以构成沿流通路径延伸设置的连续通道。

在一些可选的实施例中，第一流道21为在第一盖板2与样本基板1相对的表面上形成的第一凹槽，第二流道31为在第二盖板3与样本基板1相对的表面上形成的第二凹槽，该第一凹槽和第二凹槽各自的内表面在平行于样本基板1厚度方向的平面上的正投影形状均为弧形。这样，可以避免第一凹槽或者第二凹槽的内表面上存在小于等于90°的边角，从而可以进一步避免气泡的产生。具体地，上述弧形例如为从圆形或者椭圆形上截取一段弧线的形状。

在一些可选的实施例中，上述第一凹槽和第二凹槽的宽度与通孔11的直径大致相同，上述第一凹槽和第二凹槽的深度例如为10μm。另外，可选的，上述第一凹槽和第二凹槽在平行于样本基板1的平面上的正投影例如为长圆形，该长圆形的两端圆弧段和与之连通的两个通孔11在平行于样本基板1的平面上的正投影重合。

需要说明的是，在本实施例中，第一流道21和第二流道31均用于连通相邻的两个通孔，但是，本实施例并不局限于此，在实际应用中，根据不同的通孔排布方式、不同的连通路径等，第一流道21和第二流道31也可以连通相邻的三个通孔、四个通孔或者五个以上的通孔，本公开对此没有特别的限制。

在一些可选的实施例中，为了保证样本能够顺利进入通孔11，同时减少盖板除凹槽之外的其他表面吸附样本，上述第一凹槽和第二凹槽各自的内表面均为经亲水处理后的表面，第一盖板2除第一凹槽的内表面之外的其余表面为经疏水处理后的表面；第二盖板3除第二凹槽的内表面之外的其余表面为经疏水处理后的表面。上述亲水处理方法有多种， 例如可以将第一盖板2和第二盖板3浸泡在酸溶液、碱溶液中进行清洗、等离子体处理、涂覆表面活性剂、涂覆亲水硅烷改性试剂等。上述疏水处理方法有多种，例如于第一盖板2和第二盖板3除凹槽之外的其余表面形成氮化硅膜层、聚四氟膜层、涂覆疏水硅烷改性试剂等。另外，样本基板1上的各通孔11的孔壁也可以为经上述亲水处理后的表面，样本基板1除通孔11之外的其他表面为经上述疏水处理后的表面。

每对进样口和出样口之间具有的连通路径可以有多种，例如，如图5A所示，多个通孔11排布成正方形阵列，其行所在方向平行于A1方向(水平方向)，列所在方向平行于A2方向(竖直方向)，且行列数为8×8，该正方形阵列的第一列(图5A竖直方向上最左侧的一列)上的首端通孔11a和尾端通孔11b作为流通路径B的起点或终点分别与一对进样口4和出样口5(如图3所示)连通；该流通路径B包括首尾串接的多个子路径，该子路径的数量与正方形阵列的行数相同，且正方形阵列的每一行上的所有通孔11对应地位于每个子路径上。这样，样本在经由进样口4进入首端通孔11a之后，沿正方形阵列的第一行所在的子路径流动，然后从第一行的末端通孔流入第二行的末端通孔，再沿第二行所在的子路径流动，然后从第二行的首端通孔流入第三行的首端通孔，以此类推，直至流动至尾端通孔11b，并从出样口5流出，此时样本充满所有的通孔，完成样本进样。

对应于上述流通路径B，第一盖板2上的第一流道21和第二盖板3上的第二流道31的结构和排布方式如图3、图4和图5B所示。样本经由进样口4进入首端通孔11a之后，通过第二流道31流入第一行与首端通孔11a在下游相邻的通孔11，然后通过第一流道21流入第一行在下游相邻的另一通孔11，以此类推，使流通路径B上的所有通孔连通 形成连续通道。

需要说明的是，在实际应用中，也可以将上述正方形阵列的最后一列(图5A竖直方向上最右侧的一列)、第一行(图5A水平方向上最下侧的一行)和最后一行(图5A水平方向上最上侧的一行)中的一者上的首端通孔和尾端通孔作为流通路径的起点或终点，并相应的调整子路径，以使流通路径上的所有通孔连通形成连续通道；或者，还可以选择上述正方形阵列中的任意两个通孔作为流通路径的起点或终点，并采用能够将所有通孔连通形成连续通道的任意流通路径，本公开对此没有特别的限制。

还需要说明的是，在本实施例中，进样口4和出样口5为一对，且二者之间的流通路径由一条主路径构成，但是，本实施例并不局限于此，在实际应用中，进样口4和出样口5也可以为多对，每对进样口4和出样口5对应有一条流通路径，当然，该流通路径可以由在进样口4和出样口5之间的至少一条主路构成，或者也可以由至少一条主路和至少一条支路组合构成，本公开对此没有特别的限制。另外，上述进样口4和出样口5也可以不成对设置，即，可以一组进样口4对应一个出样口5，或者一个进样口对应一组出样口5，或者一组进样口4对应一组进样口5，每组进样口4中有多个进样口4，每组出样口5有多个出样口5，但是无论是组与个对应，还是组与组对应，对应的二者之间的流通路径与上述一对进样口4和出样口5之间的流通路径的设计相类似。

另外需要说明的是，在本实施例中，进样口4和出样口5均位于第一盖板2上，但是，本实施例并不局限于此，在实际应用中，进样口4和出样口5也可以均位于第二盖板3上，或者分别位于第一盖板2和第二盖板3上。换句话说，进样口4和出样口5中的每一者均可以朝上， 也可以朝下。

第二实施例

本实施例提供的芯片封装结构，其与上述第一实施例相比，同样包括样本基板1、第一盖板2和第二盖板3以及至少一对进样口4和出样口5。这些部件的结构和功能与上述第一实施例相同，而区别在于：流通路径不同。

具体地，为了提高进样速度，至少一对进样口4和出样口5之间的流通路径包括主路径和多条支路径，其中，同一支路径上的多个通孔中，其中两个通孔分别位于该支路径的起点和终点，二者与主路径上的任意两个通孔为共用通孔；其余的通孔在主路径上的所有通孔中没有共用通孔。也就是说，每条支路径的起点与主路径上的其中一个通孔为同一通孔(即，是共用通孔)，每条支路径的终点与主路径上的其中另一个通孔为同一通孔(即，是共用通孔)，支路径上的其余通孔都不是共用通孔，从而使支路径的两端与主路连通。这样，样本可以由主路上的其中一个共用通孔同时流向主路径上在下游相邻的通孔，以及与该共用通孔对应的支路径上在下游相邻的通孔，然后流过支路径的样本在与该支路径的终点对应的共用通孔与主路径的样本汇合。

在此基础上，对于每个共用通孔，与该共用通孔连通的第一流道21或者第二流道31与主路径上在上游或下游相邻的通孔11连通，同时和与该共用通孔所在的各支路径上在上游或下游相邻的通孔连通。即，与共用通孔连通的第一流道21或者第二流道31，其可以将相邻的三个通孔(主路径上的一个通孔和与之相邻的两条支路径上的两个通孔)或者相邻的四个通孔(主路径上相邻的两个通孔和与这两个通孔中位于上游的一者相邻的两条支路径上的两个通孔)连通，由此可以实现支路径的 两端与主路连通。

流通路径由主路径和支路径组合构成的方式有多种，在一些可选的实施例中，如图6A和图6B所示，多个通孔11排布成正方形阵列，且进样口4和出样口5为一对，且正方形阵列的第一对角线C1两端上的通孔(11a，11b)分别与进样口4和出样口5连通；如图6B所示，流通路径有一条主路径D1，且第一对角线C1上所有的通孔均在该主路径D1上，上述通孔(11a，11b)分别在主路径D1的起点和终点。

而且，如图6A所示，支路径有多对，每对支路径对称分布在第一对角线C1两侧，且位于每对支路径的起点和终点的两个通孔与主路径D1上的任意两个通孔为共用通孔，且同一支路径的起点上的通孔与终点上的通孔对称分布在正方形阵列的第二对角线C2两侧。具体来说，如图6B所示，以其中一对支路径(D2a，D2b)为例，二者对称分布在第一对角线C1两侧，且该对支路径(D2a，D2b)的起点和终点的两个通孔分别与主路径D1的起点和终点上的两个通孔(11a，11b)是同一通孔，即，两个通孔(11a，11b)为共用通孔，并且两个通孔(11a，11b)对称分布在第二对角线C2两侧。其余的各对支路径与该对支路径(D2a，D2b)的设置方式相类似。这样，可以使第一对角线C1两侧的支路径相同，从而有助于样本均匀分流。

在此基础上，以与作为共用通孔的通孔11a连通的第二流道31a为例，结合图8和图6B所示，第二流道31a在平行于样本基板1的平面上的正投影形状由自共同端向三个不同方向延伸的三个长圆形构成，相邻的两个长圆形的长轴方向之间的夹角为45°。第二流道31a在三个长圆形的共同端与上述通孔11a连通，且在三个长圆形远离共同端的另一端与相邻的三个通孔(主路径D1上在下游相邻的通孔以及一对支路径 (D2a，D2b)上在下游相邻的两个通孔)连通。由此，样本可以由通孔11a同时沿主路径D1和一对支路径(D2a，D2b)流动。类似的，如图7所示，第一流道21a在平行于样本基板1的平面上的正投影形状也可以由自同一共同端向三个不同方向延伸的三个长圆形构成，该第一流道21a同样与主路径D1上其中一共用通孔以及和与该共用通孔所在的各支路径上在上游或下游相邻的通孔连通。

另外，如图7和图8所示，第一流道21b和第二流道31b中的每一者在平行于样本基板1的平面上的正投影形状还可以由自共同端向两个不同方向延伸的两个个长圆形构成，二者的长轴方向之间的夹角为90°。第一流道21b和第二流道31b中的每一者在两个长圆形的共同端与主路径上的其中一个共用通孔连通，且在两个长圆形远离共同端的另一端与相邻的两个通孔(一对支路径上在下游相邻的两个通孔)连通。

需要说明的是，本实施例并不局限采用上述主路径和支路径，在实际应用中，可以根据通孔排布方式任意设计上述主路径和支路径的数量和排布方式。

还需要说明的是，在实际应用中，根据不同的流通路径，第一盖板2上的第一流道结构中可以包括上述第一流道21(形状为一个长圆形)、第一流道21a(形状由三个长圆形构成)和第一流道21b(形状由两个长圆形构成)中的一种或者多种组合；第二盖板3上的第二流道结构中可以包括上述第二流道31(形状为一个长圆形)、第二流道31a(形状由三个长圆形构成)和第二流道31b(形状由两个长圆形构成)中的一种或者多种组合。

本实施例提供的芯片封装结构的其他结构和功能与上述第一实施例相同，在此不再赘述。

第三实施例

本实施例提供的芯片封装结构，其与上述第一实施例相比，同样包括样本基板1、第一盖板2和第二盖板3以及至少一对进样口和出样口。这些部件的结构和功能与上述第一实施例相同，而区别在于：进样口和出样口为多对。

具体地，为了提高进样速度，多个通孔排布成正方形阵列，进样口和出样口的对数与正方形阵列的行数或列数相同，且正方形阵列的每一行或每一列上的所有通孔对应地位于每对进样口和所述出样口之间的流通路径上。例如，如图10所示，进样口和出样口的对数与正方形阵列的行数相同，且正方形阵列的每一行的首端通孔11a对应一个进样口，尾端通孔11b对应一个出样口，该正方形阵列的每一行上的所有通孔对应地位于每对进样口和所述出样口之间的流通路径上。这样，可以同时向各进样口注入样本，例如，可以采用多联排移液枪6实现多个进样口同时进样。

需要说明的是，多个进样口同时进样的方式并不局限于采用上述第三实施例提供的流通路径，该流通路径可以是任意路径，本公开对此没有特别的限制。

本实施例提供的芯片封装结构的其他结构和功能与上述第一实施例相同，在此不再赘述。

第四实施例

本实施例是在上述第一至第三实施例提供的芯片封装结构中的任意一者的基础上，将第一盖板2和第二盖板3作为样本基板1的封装盖板，即，第一盖板2和第二盖板3与样本基板1共同构成芯片。

具体地，样本基板1、第一盖板2和第二盖板3可以采用上述第一 至第三实施例提供的芯片封装结构中的任意一者，以第一实施例提供的芯片封装结构为例，样本基板1包括通孔区域和非通孔区域，通孔11位于该通孔区域。而且，第一盖板2和第二盖板3中的每一者均能够与样本基板1相对滑移，以使第一盖板2上的第一流道结构和第二盖板3上的第二流道结构能够位于上述通孔区域，并与通孔11连通，或者位于上述非通孔区域，并与通孔11隔离。

如图11所示，图(a)为芯片封装结构的进样状态，即，第一盖板2上的第一流道结构和第二盖板3上的第二流道结构均位于上述通孔区域，并与通孔11连通，此时样本可以利用第一盖板2和第二盖板3完成对样本基板1的进样。在完成进样之后，通过将第一盖板2和第二盖板3中的每一者均与样本基板1相对滑移，使芯片封装结构由进样状态切换为图(b)所示的密封状态，此时第一盖板2上的第一流道结构和第二盖板3上的第二流道结构均位于上述非通孔区域，并与通孔11隔离，从而实现样本基板1中的样本与外界隔离。上述芯片封装结构在处于密封状态时即构成芯片。

在实际应用中，样本基板1、第一盖板2和第二盖板3彼此贴合的表面均为光滑表面，以保证三者的紧密贴合，确保样本基板1中的样本与外界隔离。

在一些可选的实施例中，多个通孔11排布成正方形阵列，该阵列中各相邻的两行通孔之间的间隔区域，以及各相邻的两列通孔之间的间隔区域即为上述非通孔区域，该间隔区域的宽度大于第一流道结构和第二流道结构中每一者的宽度，以保证第一流道结构和第二流道结构中每一者在位于该间隔区域时，能够与通孔11相隔离。在此基础上，第一盖板2和第二盖板3中的每一者均可以相对于样本基板1沿正方形阵列 的对角线方向(例如图11中的方向E)滑移一次，即可滑移至非通孔区域。但是，本实施例并不局限于此，在实际应用中，第一盖板2和第二盖板3中的每一者也可以相对于样本基板1沿正方形阵列的行所在方向滑移一次，然后沿列所在方向滑移一次，也可以滑移至非通孔区域。

第五实施例

本实施例是在上述第一至第四实施例提供的芯片封装结构中的任意一者的基础上，对样本基板所做的改进。具体地，样本基板为多个，且沿自第一盖板2向第二盖板3的方向依次贴合设置，每个样本基板均包括通孔区域和非通孔区域，每个通孔位于上述通孔区域。

而且，各相邻的两个样本基板能够相对滑移，以使各相邻的两个样本基板中，其中一个样本基板上的各通孔位于另一样本基板的上述通孔区域，并与另一样本基板上的各通孔重合，此时各样本基板处于进样状态；或者，其中一个样本基板上的各通孔位于另一样本基板的上述非通孔区域，并与另一样本基板上的各通孔隔离，此时各样本基板处于密封状态。

在一些可选的实施例中，每个样本基板上的多个通孔均排布成正方形阵列，该阵列中各相邻的两行通孔之间的间隔区域，以及各相邻的两列通孔之间的间隔区域即为上述非通孔区域，且间隔区域的宽度大于通孔的直径的2倍，这样，可以确保其中一个样本基板上的各通孔位于另一样本基板的上述非通孔区域，能够与另一样本基板上的各通孔隔离。

如图12A所示，以样本基板为四个为例，四个样本基板自上述第一盖板2向第二盖板3的方向分别为第一基板1A、第二基板1B、第三基板1C和第四基板1D。这四个样本基板中的每一者例如均采用图2示出的样本基板1，且第一盖板2采用图3示出的第一盖板2，第二盖板3 采用图4示出的第二盖板3。图12A中，图(a)和图(b)分别为该四个样本基板在处于进样状态时沿与图3和图4中的A1方向和A2方向相同的方向的剖视图。图(c)和图(d)分别为该四个样本基板在处于密封状态时沿与图3和图4中的A1方向和A2方向相同的方向的剖视图。而且，该四个样本基板的所有通孔在处于密封状态时的排布方式如图12B所示。下面对四个基板由进样状态切换至密封状态的过程进行详细描述。

具体地，如图12C所示，通孔11A至通孔11D分别为第一基板1A、第二基板1B、第三基板1C和第四基板1D上的其中一个通孔，四者在四个样本基板处于进样状态时完全重合，如图12C中的图(a)所示，四者在四个样本基板处于密封状态时呈阵列排布，如图12C中的图(d)所示，此排布方式即为图12B中的I区域中的四个通孔的排布方式，其余的通孔均采用该排布方式排布。

在四个样本基板处于进样状态时，首先，第一基板1A保持不动，并将第二基板1B沿平行于样本基板的平面上的第一方向F1滑移，直至第二基板1B上的通孔11B位于第一基板1A上相邻两个通孔11A之间的间隔区域，且第二基板1B上的通孔11B与第一基板1A上的通孔11A在同一行，如图12C中的图(b)所示；然后，将第三基板1C沿平行于样本基板的平面上的第二方向F2滑移，直至第三基板1C上的通孔11C位于第一基板1A上相邻两个通孔11A之间的间隔区域，且第三基板1C上的通孔11C与第一基板1A上的通孔11A在同一列，如图12C中的图(c)所示；最后，将第四基板1沿平行于第一方向F1和第二方向F2(顺序不限)滑移，直至第四基板1D上的通孔11D位于第一基板1A上相邻两个通孔11A之间的间隔区域，且第四基板1D上的通孔11D 与第一基板1A上的通孔11A不在同一列和同一行，并分别与第二基板1B和第三基板1C上的通孔11B和通孔11C在同一行和同一列，如图12C中的图(d)所示。由此，完成四个样本基板的整个滑移过程，四个样本基板处于密封状态，且四个样本基板中的样本独立，且不同的样本基板中的通孔之间无遮挡，便于观测。

需要说明的是，对于有多个样本基板的情况，第一盖板2和第二盖板3同样可以作为样本基板1的封装盖板，即，第一盖板2和第二盖板3与多个样本基板1共同构成芯片，在这种情况下，可以在利用第一盖板2和第二盖板3完成对样本基板1的进样之后，对第一盖板2和第二盖板3进行封装，以使与二者相邻的两个样本基板1中的样本与外界隔离。具体的封装方式例如可以将第一盖板2和第二盖板3相对于样本基板1滑移，具体方式在上述第四实施例中已有了详细说明，在此不再赘述。或者，在利用第一盖板2和第二盖板3完成对多个样本基板1的进样之后，可以先将第一盖板2和第二盖板3自样本基板1上剥离，然后采用其他封装盖板贴合于样本基板1原本与第一盖板2和第二盖板3贴合的表面(在后文中会有详细说明)，实现与二者相邻的两个样本基板1中的样本与外界隔离，而其余样本基板1则可以采用上述第五实施例中多个样本基板之间滑移的方式实现样本隔离。在这种情况下，多个样本基板与后贴合的封装盖板构成芯片，而第一盖板2和第二盖板3仅用于进样，在完成进样之后剥离。

第六实施例

本实施例提供的芯片封装结构是上述第五实施例的一个变形实施例，在本实施例中，样本基板为多个，且沿自第一盖板2向第二盖板3的方向依次贴合设置，各相邻的两个样本基板能够相对滑移。每个样本 基板均包括通孔区域和非通孔区域，每个样本基板上的多个通孔均排布成正方形阵列，且位于上述通孔区域。而且，样本基板上位于阵列之外的区域即为非通孔区域，该非通孔区域能够容置整个正方形阵列。但是，本实施例并不局限于此，在实际应用中，多个通孔11也可以根据具体需要排布呈其他任意形状的阵列，例如矩形阵列、圆形阵列、蜂巢阵列等等，或者多个通孔11也可以采用其他非阵列的排列方式，本公开对此没有特别的限制。上述非通孔区域只要能够容置每个样本基板1上所有通孔即可。

具体地，以样本基板为四个为例，其进样状态与图12A中的图(a)和图(c)中示出的四个样本基板的状态相同，其密封状态如图13所示，各相邻的两个样本基板中，其中一个样本基板上的各通孔位于另一样本基板的非通孔区域，所有的样本基板上的正方形阵列呈阵列排布。具体滑移过程为：第一个样本基板上的通孔11A构成的正方形阵列保持不动；第二个样本基板滑移，直至通孔11B构成的正方形阵列位于通孔11A构成的正方形阵列右侧的非通孔区域；第三个样本基板滑移，直至通孔11C构成的正方形阵列位于通孔11A构成的正方形阵列下侧的非通孔区域；第四个样本基板滑移，直至通孔11D构成的正方形阵列位于通孔11A构成的正方形阵列对角线斜下侧的非通孔区域。这同样可以实现四个样本基板中的样本独立，且不同的样本基板中的通孔之间无遮挡，便于观测。

第六实施例

本实施例是在上述第一至第五实施例提供的芯片封装结构中的任意一者的基础上，对样本基板所做的改进。在本实施例中，第一盖板与样本基板相背离的表面上设置有第二流道结构，且第二盖板与样本基板 相背离的表面上设置有第一流道结构，以使第一盖板和第二盖板构成结构完全相同的两个复用盖板；两个复用盖板在样本基板厚度方向上相互交错，以使其中一个复用盖板上的进样口不与另一个复用盖板重叠。

具体地，在本实施例中，如图14所示，样本基板例如采用图2示出的样本基板1，第一盖板与样本基板1相对的表面上设置有第一流道结构，该第一流道结构包括多个第一流道21，其结构和排布方式例如与图3示出的第一流道21相同，第二盖板与样本基板1相对的表面上设置有第二流道结构，该第二流道结构包括多个第二流道31，其结构和排布方式例如与图4示出的第二流道31相同。在此基础上，第一盖板与样本基板1相背离的表面上设置有第二流道结构，该第二流道结构与图4示出的第二流道31相同；第二盖板与样本基板1相背离的表面上设置有第一流道结构，该第一流道结构与图3示出的第一流道21相同。这样，如图14所示，第一盖板和第二盖板构成结构完全相同的两个复用盖板8；两个复用盖板8在样本基板1厚度方向上相互交错，即，错位叠加，以使其中一个复用盖板8上的进样口4和出样口不与另一个复用盖板8重叠。

在一些可选的实施例中，如图14所示，复用盖板8为至少三个，且各相邻的两个复用盖板8之间均设置有至少一个样本基板1，且至少一个样本基板1沿自第一盖板向第二盖板的方向(即，自与之相邻的其中一个复用盖板8向另一复用盖板8)依次贴合设置，并且至少三个复用盖板8在样本基板1厚度方向上依次交错，以使各复用盖板上的进样口4和出样口均不与其他复用盖板8重叠。

也就是说，上述复用盖板8具有第一流道结构和第二流道结构，从而可以既作为第一盖板使用，也可以作为第二盖板使用，而对于有多个 样本基板的情况，还可以同时作为第一盖板和第二盖板使用。由此，可以实现盖板统一规格，有利于产品加工。同时，通过使各复用盖板8上的进样口4和出样口不与其他复用盖板8重叠，可以使进样口4和出样口直接与外界相连，从而可以更方便地同时向各复用盖板8上的进样口4加样。

在一些可选的实施例中，如图14所示，每个复用盖板8上的出样口8a为其中一个第二流道31的一端开口，该开口不与其他复用盖板8重叠，可以直接与外界相连，但是本实施例并不以此为限。

需要说明的是，各复用盖板8可以作为样本基板1的封装盖板，即，复用盖板8与样本基板1共同构成芯片，在这种情况下，可以在利用复用盖板8完成对样本基板1的进样之后，对复用盖板8进行封装，以使样本基板1中的样本与外界隔离。具体的封装方式例如可以将复用盖板8相对于样本基板1滑移，例如上述第四实施例提供的芯片封装结构，或者也可以采用其他任意封装方式对复用盖板8进行封装。或者，在利用各复用盖板8完成对样本基板1的进样之后，可以将复用盖板8自样本基板1上剥离，然后采用其他封装盖板贴合于样本基板1原本与复用盖板8贴合的表面，实现样本基板1中的样本与外界隔离。在这种情况下，样本基板1与后贴合的封装盖板构成芯片，而复用盖板8仅用于进样，在完成进样之后剥离。

对于相邻两个复用盖板8之间有多个样本基板的情况，复用盖板8同样可以作为样本基板1的封装盖板，即，第一盖板2和第二盖板3与多个样本基板1共同构成芯片。或者，在利用复用盖板8完成对多个样本基板1的进样之后，可以先将复用盖板8自样本基板1上剥离，然后采用其他封装盖板贴合于样本基板1原本与复用盖板8贴合的表面，实 现与二者相邻的两个样本基板1中的样本与外界隔离，而其余样本基板1则可以采用上述第五实施例中多个样本基板之间滑移的方式实现样本隔离。

第七实施例

作为另一个技术方案，本实施例还提供一种芯片封装方法，其应用于除上述第四实施例之外的所有实施例中的任意一者提供的芯片封装结构，该芯片封装方法包括：

步骤1、如图15中的图(a)所示，将样本从各进样口4注入，直至样本沿流通路径充满连续通道，并从各出样口流出；

步骤2、如图15中的图(b)所示，将第一盖板2和第二盖板3中的一者自样本基板1上剥离；

步骤3、如图15中的图(b)所示，将密封盖板7贴合于样本基板1原本贴合有第一盖板2和第二盖板3中的一者的表面上，密封盖板7中设置有密封槽71，该密封槽71在平行于样本基板1的平面上的正投影完全覆盖所有的通孔在平行于样本基板1的平面上的正投影，以使样本基板1中的样本与外界隔离；并且，密封盖板7上还设置有与密封槽71连通的进口71a和出口71b，用以注入和流出密封介质(例如为矿物油)；

步骤4、从进口71a向密封槽71中注入密封介质，直至密封介质充满密封槽71，并从出口71b流出；

步骤5、封堵进口71a和出口71b后，将整个芯片封装结构翻转180°；

步骤6、如图15中的图(c)所示，将第一盖板2和第二盖板3中的另一者自样本基板1上剥离；

步骤7、如图15中的图(c)所示，将另一密封盖板7贴合于样本基板1原本贴合有第一盖板2和第二盖板3中的另一者的表面上；

步骤8、从另一密封盖板7的进口71a向密封槽71中注入密封介质，直至密封介质充满密封槽71，并从出口71b流出；

步骤9、封堵另一密封盖板7的进口71a和出口71b。

由此，在利用第一盖板2和第二盖板3完成对样本基板1的进样之后，可以将第一盖板2和第二盖板3自样本基板1上剥离，然后采用封装盖板7贴合于样本基板1原本与第一盖板2和第二盖板3贴合的表面，实现样本基板1中的样本与外界隔离。在这种情况下，样本基板1与后贴合的封装盖板7构成芯片，而第一盖板2和第二盖板3仅用于进样，在完成进样之后剥离。

在实际应用中，可以利用胶(例如UV胶等)将封装盖板7贴合于样本基板1上。此外，在密封介质注入完成之后，密封盖板7的进口71a和出口71b可以利用胶(例如UV胶等)封堵。另外，上述胶和密封盖板7均为透明材质(密封盖板7的材质例如为玻璃)，以便于观测。

在一些可选的实施例中，针对上述第五实施例提供的芯片封装结构(具有多个样本基板)，在完成上述步骤9之后，还包括：

步骤10、使与第一盖板2或者第二盖板3相邻的第一个样本基板(例如图12A中的第一基板1A)保持不动，依次滑移其他样本基板(例如图12A中的第二基板1B至第四基板1D)，直至各相邻的两个样本基板中，其中一个样本基板上的各通孔位于另一样本基板的非通孔区域，并与另一样本基板上的各通孔隔离。

由此，可以使各样本基板中的样本独立，且不同的样本基板中的通孔之间无遮挡，便于观测。

如图12A所示，以样本基板为四个为例，四个样本基板自上述第一盖板2向第二盖板3的方向分别为第一基板1A、第二基板1B、第三基板1C和第四基板1D。在四个样本基板处于进样状态时，如图12C所示，首先，第一基板1A保持不动，并将第二基板1B沿平行于样本基板的平面上的第一方向F1滑移，直至第二基板1B上的通孔11B位于第一基板1A上相邻两个通孔11A之间的间隔区域，且第二基板1B上的通孔11B与第一基板1A上的通孔11A在同一行，如图12C中的图(b)所示；然后，将第三基板1C沿平行于样本基板的平面上的第二方向F2滑移，直至第三基板1C上的通孔11C位于第一基板1A上相邻两个通孔11A之间的间隔区域，且第三基板1C上的通孔11C与第一基板1A上的通孔11A在同一列，如图12C中的图(c)所示；最后，将第四基板1沿平行于第一方向F1和第二方向F2(顺序不限)滑移，直至第四基板1D上的通孔11D位于第一基板1A上相邻两个通孔11A之间的间隔区域，且第四基板1D上的通孔11D与第一基板1A上的通孔11A不在同一列和同一行，并分别与第二基板1B和第三基板1C上的通孔11B和通孔11C在同一行和同一列，如图12C中的图(d)所示。由此，完成四个样本基板的整个滑移过程，四个样本基板处于密封状态，且四个样本基板中的样本独立，且不同的样本基板中的通孔之间无遮挡，便于观测。

第八实施例

作为另一个技术方案，本实施例还提供一种芯片封装方法，其应用于上述第四实施例提供的芯片封装结构，该芯片封装方法包括：

步骤1、如图11中的图(a)所示，使第一流道结构(例如包括多个第一流道21)和第二流道结构(例如包括多个第二流道31)能够位 于通孔区域，并与通孔11连通；

步骤2、将样本从各进样口4注入，直至样本沿流通路径充满连续通道，并从各出样口5流出，此时完成进样。

步骤3、将第一盖板2和第二盖板3中的每一者与样本基板1相对滑移，以使第一流道结构和第二流道结构位于上述非通孔区域，此时实现样本基板1中的样本与外界隔离。

本实施例是将第一盖板2和第二盖板3作为样本基板1的封装盖板，即，第一盖板2和第二盖板3与样本基板1共同构成芯片。

在一些可选的实施例中，多个通孔11排布成正方形阵列，该阵列中各相邻的两行通孔之间的间隔区域，以及各相邻的两列通孔之间的间隔区域即为上述非通孔区域，该间隔区域的宽度大于第一流道结构和第二流道结构中每一者的宽度。在此基础上，第一盖板2和第二盖板3中的每一者均可以相对于样本基板1沿正方形阵列的对角线方向(例如图11中的方向E)滑移一次，即可滑移至非通孔区域。但是，本实施例并不局限于此，在实际应用中，第一盖板2和第二盖板3中的每一者也可以相对于样本基板1沿正方形阵列的行所在方向滑移一次，然后沿列所在方向滑移一次，也可以滑移至非通孔区域。

综上所述，本公开上述各个实施例提供的芯片封装结构及芯片封装方法，不仅可以使样本能够充满所有的通孔，而且由于该通孔贯通样本基板，其不会产生气泡，从而可以解决样本进入微孔填充不满、微孔内有气泡等的问题。

可以解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型 和改进，这些变型和改进也视为本公开的保护范围。

Claims (21)

1. 一种芯片封装结构，其包括：

   样本基板，所述样本基板中设置有多个沿其厚度方向贯通的通孔；

   第一盖板和第二盖板，分别位于所述样本基板的沿基板厚度方向相对的两侧，并与所述样本基板贴合设置；

   至少一对进样口和出样口，每对所述进样口和所述出样口位于所述第一盖板和第二盖板中的一者上或者分别位于所述第一盖板和第二盖板上；每对所述进样口和所述出样口之间具有流通路径；

   其中，所述第一盖板与所述样本基板相对的表面上设置有第一流道结构，所述第二盖板与所述样本基板相对的表面上设置有第二流道结构，所述第一流道结构和第二流道结构将多个所述通孔连通形成与每对所述进样口和所述出样口之间的所述流通路径对应的连续通道。
2. 根据权利要求1所述的芯片封装结构，其中，所述第一流道结构包括间隔设置的多个第一流道；所述第二流道结构包括间隔设置的多个第二流道；

   同一所述流通路径上的多个所述通孔中，其中两个通孔分别位于该流通路径的起点和终点，位于起点的所述通孔的一端与所述进样口连通，另一端通过一所述第一流道或者所述第二流道与在下游相邻的所述通孔连通；位于终点的所述通孔的一端与所述出样口连通，另一端通过一所述第一流道或者所述第二流道与在上游相邻的所述通孔连通；

   其余通孔中每一者的两端分别通过一所述第一流道和一所述第二流道与在上游和下游相邻的两个所述通孔连通。
3. 根据权利要求2所述的芯片封装结构，其中，至少一对所述进样口和所述出样口之间的所述流通路径包括主路径和多条支路径，其中，同一所述支路径上的多个所述通孔中，其中两个通孔分别位于该支路径的起点和终点，二者与所述主路径上的任意两个通孔为共用通孔；其余的通孔在所述主路径上的所有通孔中没有共用通孔；

   对于每个所述共用通孔，与该共用通孔连通的所述第一流道或者所述第二流道与所述主路径上在上游或下游相邻的通孔连通，同时和与该共用通孔所在的各所述支路径上在上游或下游相邻的通孔连通。
4. 根据权利要求3所述的芯片封装结构，其中，多个所述通孔排布成正方形阵列，所述正方形阵列的第一对角线两端上的通孔分别与一对所述进样口和所述出样口连通；所述第一对角线上所有的所述通孔在所述主路径上；

   所述支路径有多对，每对所述支路径对称分布在所述第一对角线两侧，且位于每对所述支路径的起点和终点的两个通孔与所述主路径上的任意两个通孔为共用通孔，且同一所述支路径的起点上的通孔与终点上的通孔对称分布在所述正方形阵列的第二对角线两侧。
5. 根据权利要求2所述的芯片封装结构，其中，多个所述通孔排布成矩形或正方形阵列，所述矩形或正方形阵列的第一行或第一列上的首端通孔和尾端通孔作为所述流通路径的起点或终点分别与一对所述进样口和所述出样口连通；

   所述流通路径包括首尾串接的多个子路径，所述子路径的数量与所述矩形或正方形阵列的行数或列数相同，且所述矩形或正方形阵列的每一行或每一列上的所有通孔对应地位于每个所述子路径上。
6. 根据权利要求2所述的芯片封装结构，其中，多个所述通孔排布成矩形或正方形阵列，所述进样口和所述出样口的对数与所述矩形或正方形阵列的行数或列数相同，且所述矩形或正方形阵列的每一行或每一列上的所有通孔对应地位于每对所述进样口和所述出样口之间的所述流通路径上。
7. 根据权利要求2所述的芯片封装结构，其中，所述第一流道为在所述第一盖板与所述样本基板相对的表面上形成的第一凹槽，所述第二流道为在所述第二盖板与所述样本基板相对的表面上形成的第二凹槽，所述第一凹槽和所述第二凹槽各自的内表面在平行于所述样本基板厚度方向的平面上的正投影形状均为弧形。
8. 根据权利要求7所述的芯片封装结构，其中，所述弧形为从圆形或者椭圆形上截取一段弧线的形状。
9. 根据权利要求7所述的芯片封装结构，其中，所述通孔的孔壁、所述第一凹槽和所述第二凹槽各自的内表面均为经亲水处理后的表面；所述样本基板除所述通孔之外的其余表面为经疏水处理后的表面；所述第一盖板除所述第一凹槽的内表面之外的其余表面为经疏水处理后的表面；所述第二盖板除所述第二凹槽的内表面之外的其余表面为经疏水处理后的表面。
10. 根据权利要求7所述的芯片封装结构，其中，所述第一盖板和第二盖板的材质均包括聚甲基丙烯酸甲酯或者玻璃。
11. 根据权利要求1所述的芯片封装结构，其中，所述第一盖板与所述样本基板相背离的表面上设置有所述第二流道结构，且所述第二盖板与所述样本基板相背离的表面上设置有所述第一流道结构，以使所述第一盖板和所述第二盖板构成结构完全相同的两个复用盖板；

    两个所述复用盖板在所述样本基板厚度方向上相互交错，以使其中一个所述复用盖板上的所述进样口和所述出样口不与另一个所述复用盖板重叠。
12. 根据权利要求11所述的芯片封装结构，其中，所述复用盖板为至少三个，且各相邻的两个所述复用盖板之间均设置有至少一个所述样本基板，且至少一个所述样本基板沿自所述第一盖板向所述第二盖板的方向依次贴合设置，并且至少三个所述复用盖板在所述样本基板厚度方向上依次交错，以使各所述复用盖板上的所述进样口和所述出样口均不与其他所述复用盖板重叠。
13. 根据权利要求1-12任意一项所述的芯片封装结构，其中，所述样本基板为多个，且沿自所述第一盖板向所述第二盖板的方向依次贴合设置，每个所述样本基板均包括通孔区域和非通孔区域，所述通孔位于所述通孔区域；

    各相邻的两个所述样本基板能够相对滑移，以使各相邻的两个所述样本基板中，其中一个所述样本基板上的各所述通孔位于另一所述样本基板的所述通孔区域，并与另一所述样本基板上的各所述通孔重合；或者，其中一个所述样本基板上的各所述通孔位于另一所述样本基板的所述非通孔区域，并与另一所述样本基板上的各所述通孔隔离。
14. 根据权利要求13所述的芯片封装结构，其中，每个所述样本基板上的多个所述通孔均排布成矩形或正方形阵列，所述阵列中各相邻的两行通孔之间的间隔区域，以及各相邻的两列通孔之间的间隔区域即为所述非通孔区域，所述间隔区域的宽度大于所述通孔的直径的2倍。
15. 根据权利要求13所述的芯片封装结构，其中，每个所述样本基板上的多个所述通孔均排布成矩形或正方形阵列，所述样本基板上位于所述阵列之外的区域即为所述非通孔区域，所述非通孔区域能够容置整个所述阵列。
16. 根据权利要求15所述的芯片封装结构，其中，当各相邻的两个所述样本基板中，其中一个所述样本基板上的各所述通孔位于另一所述样本基板的所述非通孔区域时，所有的所述样本基板上的所述阵列呈阵列排布。
17. 根据权利要求1-12任意一项所述的芯片封装结构，其中，所述样本基板包括通孔区域和非通孔区域，所述通孔位于所述通孔区域；

    所述第一盖板和所述第二盖板中的每一者均能够与所述样本基板相对滑移，以使所述第一流道结构和所述第二流道结构能够位于所述通孔区域，并与所述通孔连通，或者位于所述非通孔区域，并与所述通孔隔离。
18. 根据权利要求17所述的芯片封装结构，其中，多个所述通孔排布成正方形阵列，所述阵列中各相邻的两行通孔之间的间隔区域，以 及各相邻的两列通孔之间的间隔区域即为所述非通孔区域，所述间隔区域的宽度大于所述第一流道结构和所述第二流道结构中的每一者的宽度。
19. 一种芯片封装方法，其应用于权利要求1-16任意一项所述的芯片封装结构，包括：

    将样本从各所述进样口注入，直至所述样本沿所述流通路径充满所述连续通道，并从各所述出样口流出；

    将所述第一盖板和所述第二盖板中的一者自所述样本基板上剥离；

    将密封盖板贴合于所述样本基板原本贴合有所述第一盖板和所述第二盖板中的一者的表面上，所述密封盖板中设置有密封槽，所述密封槽在平行于所述样本基板的平面上的正投影完全覆盖所有的所述通孔在平行于所述样本基板的平面上的正投影；所述密封盖板上还设置有与所述密封槽连通的进口和出口；

    从所述进口向所述密封槽中注入密封介质，直至所述密封介质充满所述密封槽，并从所述出口流出；

    封堵所述进口和出口后，将所述芯片封装结构翻转180°；

    将所述第一盖板和所述第二盖板中的另一者自所述样本基板上剥离；

    将另一所述密封盖板贴合于所述样本基板原本贴合有所述第一盖板和所述第二盖板中的另一者的表面上；

    从另一所述密封盖板的所述进口向所述密封槽中注入密封介质，直至所述密封介质充满所述密封槽，并从所述出口流出；

    封堵另一所述密封盖板的所述进口和出口。
20. 根据权利要求19所述的芯片封装方法，其中，所述样本基板为多个，且沿自所述第一盖板向所述第二盖板的方向依次贴合设置，每个所述样本基板均包括通孔区域和非通孔区域，所述通孔位于所述通孔区域；各相邻的两个所述样本基板能够相对滑移，以使各相邻的两个所述样本基板中，其中一个所述样本基板上的各所述通孔位于另一所述样本基板的所述通孔区域，并与另一所述样本基板上的各所述通孔重合；或者，其中一个所述样本基板上的各所述通孔位于另一所述样本基板的所述非通孔区域，并与另一所述样本基板上的各所述通孔隔离；

    在所述封堵另一所述密封盖板的所述进口和出口的步骤之后，还包括：

    使与所述第一盖板或者所述第二盖板相邻的第一个所述样本基板保持不动，依次滑移其他所述样本基板，直至各相邻的两个所述样本基板中，其中一个所述样本基板上的各所述通孔位于另一所述样本基板的所述非通孔区域，并与另一所述样本基板上的各所述通孔隔离。
21. 一种芯片封装方法，其应用于权利要求17-18任意一项所述的芯片封装结构，包括：

    使所述第一流道结构和所述第二流道结构能够位于所述通孔区域，并与所述通孔连通；

    将样本从各所述进样口注入，直至所述样本沿所述流通路径充满所述连续通道，并从各所述出样口流出；

    将所述第一盖板和所述第二盖板中的每一者与所述样本基板相对滑移，以使所述第一流道结构和所述第二流道结构位于所述非通孔区域。