CN117135118A - 一种网络信号流传送方法及装置、电子设备、介质 - Google Patents
一种网络信号流传送方法及装置、电子设备、介质 Download PDFInfo
- Publication number
- CN117135118A CN117135118A CN202310967536.XA CN202310967536A CN117135118A CN 117135118 A CN117135118 A CN 117135118A CN 202310967536 A CN202310967536 A CN 202310967536A CN 117135118 A CN117135118 A CN 117135118A
- Authority
- CN
- China
- Prior art keywords
- signal
- target
- die
- signal flow
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000012545 processing Methods 0.000 claims description 9
- 238000012795 verification Methods 0.000 abstract description 16
- 230000008054 signal transmission Effects 0.000 abstract description 10
- 238000013461 design Methods 0.000 abstract description 7
- 230000006855 networking Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/12—Avoiding congestion; Recovering from congestion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/12—Shortest path evaluation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本申请提供一种芯片设计原型验证中分割结果组网对应的网络信号流传送方法及装置、电子设备、介质，应用于电子设计自动化技术领域，其中网络信号流传送方法包括：首先确定出FPGA之前存在互连关系的Die以及需要在FPGA之间进行传送的信号流，然后为每个Die设置该Die对各信号流的吸引力大小，从而依据吸引力来确定信号流中的信号选择途径Die的路径，使得所有信号能够选择到合适路径进行信号传送，有利于避免拥挤、阻塞，降低信号延时，提高工作频率和效率。
Description
技术领域
本申请涉及电子设计自动化(Electronic Design Automation，EDA)技术领域，具体涉及一种芯片设计原型验证中分割结果组网对应的网络信号流传送方法及装置、电子设备、介质。
背景技术
目前，原型验证系统通常由多颗验证芯片组网而成，验证芯片可以是FPGA(FieldProgrammable Gate Array，现场可编程门阵列)，大型的用户设计分割后，各个分割结果部署于对应的FPGA上进行运行来验证，此过程中存在较多信号需要途径FPGA内部以及FPGA之间进行传送。
实际分割验证中，因FPGA之间只能依靠物理互连线(如线缆、PCB走线等)提供的信号传送路径实现互连传送，所以经常出现一些路径上的信号流过于拥挤，而一些路径上的信号流稀少，甚至没有信号流。
显然，若路径上局部拥挤的信号流必然产生较大延时，而较大延时限制了系统运行频率，延时过大时甚至不能满足验证需要而导致失败情况发生；若路径上信号流过于稀少，该路径提供的传送资源(如通道数、传送速率等)必然得不到充分利用，浪费了较多相关资源。
因此，信号传送中信号流过于集中或过于分散，均容易造成验证系统整体性能不高，信号传送效率不高等，需要一种新的信号流传送方案。
发明内容
有鉴于此，本说明书实施例提供一种网络信号流传送方法及装置、电子设备、介质，有利于提高FPGA之间信号传送效率，提升验证系统运行频率。
本说明书实施例提供以下技术方案：
本说明书实施例提供一种网络信号流传送方法，包括：
确定需要在两FPGA之间进行信号流传送的第一目标信号流和第二目标信号流，以及确定所述两FPGA之间存在物理互连线连接关系的第一目标Die和第二目标Die，其中第一目标Die、第一目标信号流位于所述两FPGA中的第一FPGA一侧，第二目标Die、第二目标信号流位于所述两FPGA中的第二FPGA一侧；
为第一目标Die设置第一目标信号流对应的第一吸引力，为第二目标Die设置第二目标信号流对应的第二吸引力，其中第一吸引力表征第一目标Die吸引第一信号流中的信号选择途径该第一目标Die的吸引力大小，第二吸引力表征第二目标Die吸引第二信号流中的信号选择途径该第二目标Die的吸引力大小；
依次对各个第一目标信号流进行以下遍历处理：
确定第一目标信号流中第一信号对应的第一路径，其中第一路径为第一目标信号流对应的第一吸引力最大所对应的自第一信号到第一目标Die之间的径路；
在确定出第一路径后，根据所述两FPGA之间存在的物理互连线连接关系确定出第二路径，其中第二路径为自第二目标Die到第二信号之间的路径，第二信号为第二目标信号流中与第一目标信号流中第一信号存在逻辑连接关系的信号。
与现有技术相比，本说明书实施例采用的上述至少一个技术方案能够达到的有益效果至少包括：
在FPGA之间存在互连关系的Die引入吸引力，以此来表征Die对信号流选择该Die进行FPGA之间传送的可能程度，使得各个信号流的信号按吸引力进行路径选择，可以高效率确定适合于信号传送的传送路径，避免局部拥挤、阻塞，减少信号延时，提升系统效率。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本申请中信号流需要传送的结构示意图；
图2是本申请中一种网络信号流传送架构的示意图；
图3是本申请中一种网络信号流传送方法的流程示意图；
图4是本申请中信号流选择Die进行传送的结构示意图；
图5是本申请中同一信号流中多个信号选择不同Die进行传送的示意图；
图6是本申请中一种网络信号流传送装置的结构示意图；
图7是本申请中一种用于网络信号流传送的电子设备的结构示意图。
具体实施方式
下面结合附图对本申请实施例进行详细描述。
以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本申请，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目和方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本申请的基本构想，图式中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践。
现有分割验证方案容易出现以下情况：部分路径上的信号流过于拥挤，部分路径上的信号流过于稀少，甚至是没有信号流经过该路径。
有鉴于此，发明人通过对分割及验证方案，以及对原型验证系统及其组网的验证芯片(比如FPGA，下文以FPGA为例说明)进行深入研究及改进探索，发现：
虽然原型验证系统使用了高性能FPGA，且FPGA内容有多颗SLR(Super LogicRegion，超级逻辑区，通常可称为Die)，以及Die之间的连接还采用专用布线资源SLL(SuperLong Line)连接以基于高带宽低延时互连(High width Low Latency Connections)技术实现低延迟、高吞吐量等信号传送。但是，FPGA中互连线连接位置会出现布线资源消耗大，通信拥挤不堪，在FPGA内部的Die与Die之间的布线资源也是同样情况，总结起来就是布线资源利用效率不高。而且，在总体上来看，所有信号的路径代价总和较大，信号传送效率不高。
基于此，本说明书实施例提出了一种网络信号流传送处理方案：
假设在FPGA1和FPGA2之间传送8个信号组(group)，具体信号传送需求如图1示意。其中，A组信号(signal)总数为32个，TDM Ratio为8:1(TDM为Time DivisionMultiplexing--时分复用)，方向从右向左，A组信号划分为4个信号流(group)，即A组信号划分为A1-A4信号组(group)；B组信号总数为48，TAM Ratio为24:1，方向为从左向右，信号分组数为2，即B组信号划分为B1-B2信号组；C组信号总数为32，TDM Ratio为16:1，方向从左向右，信号分组数为2，即C组信号划分为C1-C2信号组；
针对上述信号传送需求，传送新思路如下：如图2所示，首先确定出FPGA之间存在物理互连线关系的Die和需要进行传送的信号流(也可以是较大的信号流细化为更小信号组group)，例如FPGA1的左Die1、左Die2分别与FPGA2的右Die2和Die4存在互连，且位于FPGA1一侧的信号组分别有A1-A4(是前述示例A组信号更小的group划分)、B1-B2和C1-C2，这些信号组与位于FPGA1一侧的信号组分别有A1'-A4'、B1'-B2'和C1'-C2'之间相互进行逻辑连接；然后，为每个具有物理互连线连接关系的Die针对每个信号组(group)定义出对应的新变量，称为信号组对应的吸引值AF，例如FPGA1的左Die1对A1信号组(group)定义出AF(Die1，A1)，FPGA1的左Die2对A1信号组(group)定义出AF(Die2，A1)，以及FPGA2的左Die2对A1'信号组(group)定义出AF(Die2，A1')、FPGA2的左Die4对A1'信号组(group)定义出AF(Die4，A1')等；然后，根据信号组对应的吸引值AF，确定信号组内未选择路径的信号轮流选择对应的连接点(即Die)构成该信号传送所需的路径，直到所有信号流寻找到对应的传送路径为止。
其中，吸引力是Die吸引信号组group走该Die的力量大小表示，从而可以用于表示不同路线对于信号流的吸引程度，吸引力越大则该信号流走该路线的可能性越大。
另外，同一个Die中，吸引力AF对于不同的信号组(group)具有不同的值，例如FPGA1中的左Die1，其对于A1信号流的吸引力可以记为AF(Die1，A1)，其对于B2信号的吸引力可以记为AF(Die1，B2)，其他信号对应的吸引力不再一一列举；
以及，不同Die中，吸引力AF对于同一个信号流也可能具有不同的值，例如A1信号组，FPGA1中的左Die1对其的吸引力为AF(Die1，A1)，以及FPGA1中的左Die2对其的吸引力为AF(Die2，A1)。
另外，几个术语作以下说明：
信号流：一组特定数量的信号集合，该集合内的信号驱动节点和负载节点分处两颗FPGA的不同Die中，例如前述图1示意中，A1和A1'之间构成一个信号流，A1-A4信号组与A1'-A4'信号组构成一个更大的信号流等，集合内的信号将通过时分复用的方式共享一根FPGA之间的互连线(Cable)通过；集合中信号的数量被称为TDM Ratio，不同的信号流可以有不同的Ratio；具体可参见前述图1示意；
互连线：FPGA之间通信的物理连线，信号通过则要经过较大的延时，它的数量非常宝贵；
信号：信号就是逻辑电路之间的通信信号，可以分为驱动端和负载端，驱动端负责发送信号，负载端负责接受，一个信号可以同时有多个负载端。有时候为了简要处理过程，会把一个多负载端的信号拆解成多个只有一个负载端的信号，电路逻辑仍保持不变。
综上，通过为每个Die设置吸引力，来表示途径该Die的不同路线对于信号流的吸引程度，吸引力越大则该信号流走该路线的可能性越大，使得所有信号能够选择到各自对应的路径，从而在FPGA之间进行有效传送，有效降低时延，提高系统工作频率和整体效率。
以下结合附图，说明本申请各实施例提供的技术方案。
如图3所示，本说明书实施例提供一种芯片设计原型验证中分割结果组网对应的网络信号流传送方法，可包括：
步骤S202、确定需要在两FPGA之间进行信号流传送的第一目标信号流和第二目标信号流，以及确定所述两FPGA之间存在物理互连线连接关系的第一目标Die和第二目标Die。其中，第一目标Die、第一目标信号流位于所述两FPGA中的第一FPGA一侧，第二目标Die、第二目标信号流位于所述两FPGA中的第二FPGA一侧；
步骤S204、为第一目标Die设置第一目标信号流对应的第一吸引力，为第二目标Die设置第二目标信号流对应的第二吸引力，其中第一吸引力表征第一目标Die吸引第一信号流中的信号选择途径该第一目标Die的吸引力大小，第二吸引力表征第二目标Die吸引第二信号流中的信号选择途径该第二目标Die的吸引力大小；
步骤S206、依次对各个第一目标信号流进行遍历处理，以确定出各个信号对应的传送路径。
实施中，针对每个第一目标信号流的遍历过程如下：
确定第一目标信号流中第一信号对应的第一路径，其中第一路径为第一目标信号流对应的第一吸引力最大所对应的自第一信号到第一目标Die之间的径路；
在确定出第一路径后，根据所述两FPGA之间存在的物理互连线连接关系确定出第二路径，其中第二路径为自第二目标Die到第二信号之间的路径，第二信号为第二目标信号流中与第一目标信号流中第一信号存在逻辑连接关系的信号。
需要说明的是，因第一FPGA一侧的Die与第二FPGA一侧Die之间存在物理互连线关系，所以途径左侧Die的信号，其对应经过与该Die互连的右侧Die，例如前述示例中额A1途径左Die1时，A1'必然途径与左Die1互连的右Die2。因此，在确定出FPGA1内的第一路径后，在FPGA2一侧确定第二路径时，可以根据Die之间互连关系同步选择出途径对应Die的第二路径。
实施中，设置的吸引力可以是根据信号途径需要进行定义，也可以按如下优选方式进行定义。
在一些实施方式中，在为每个具有连接关系的Die定义一个变量吸引力AF时，该AF可以由两部分组成：第i目标Die对于第j目标信号流的吸引力等于对应的吸引力(可称为吸引度)减去排斥力(可称为排斥度)。
具体地，目标Die对于某个信号流的吸引力可以按以下计算方式得到：
AF(,j)＝Att(,j)-β×Exc(,j)
其中，AF(i,j)为第i目标Die对于第j信号流的吸引力，Att(i,j)为第i目标Die对于第j信号流的吸引度，Exc(i,j)为第i目标Die对于第j信号流的排斥度，β为预设系数。
需要说明的是，Att(i,j)、Exc(i,j)等可以根据信号传送需要预先定义，也可以是根据以下优选实施例给出的计算方式确定。
在一种优选示例中，Att(i,j)可以取决于第i个Die已使用cable的比率、第j个信号流中已经有多少个节点选择了该Die、第j个信号流中还没做出连接点选择的节点与第i个Die的平均距离。
因此，可以按以下方式计算得到Att(i,j)：
其中，Node_Loc_Num(i,j)为第j信号流中已经选择第i目标Die的信号数量；Cable_Used_Ratio(i)为第i目标Die中已使用cable的比率；Dis_Avg(i,j)为第j个信号流中还未做出连接点选择的信号与第i目标Die的平均距离；α、γ为预设系数。
实施中，第j个信号流已经选择个该Die的节点Node_Loc_Num(i,j)越多，表明该Die更有可能成为该信号流的传送位置，毕竟一个信号流中的每个信号最后都必须经过同一路径传送。
因此，该Die与另一侧FPGA之间的cable数量使用比率越大，说明该通道的连接资源越来越趋于耗尽，该信号流应避免该Die即将形成的拥挤。
实施中，在平均距离Dis_Avg(i,j)中，第j个信号流中未做出选择的节点与第i个Die的平均距离越大，说明需要跨越的Die Crossing(Die间隙，比如图1示意中信号从做Die4依次跨越Die4-Die3之间间隙、Die3-Die2之间间隙)就越大，对Die Crossing处的布线资源使用就越多，容易造成Die Crossing处的布线困难。因此，可以将平均距离反映到Die对信号的吸引力中，便于更能准确地反映真实布线情况。
实施中，同时应该注意每个信号的驱动节点和负载节点选择连接点的时候应该保持连接关系上的同步，即如图2示意，若A1选择了左Die1，那么A1'必然选择右Die2。因此，当进行节点选择操作时，以FPGA1或者FPGA2为操作对象均可，只不过在计算Dis_Avg的时候是两侧FPGA的对应连接关系的距离总平均。
下面对Att(i,j)中各项参数的选取进行示意说明：
如图4示意的信号传送，FPGA1和FPGA2之间存在需要传送的信号流，FPGA1中的节点A和FPGA2中的节点A为一个信号的驱动节点和负载节点，假设两颗FPGA之间需要传输7个信号流，对应要使用7条cable，其中以信号流1(ABCD)、信号流2(DE)为例说明，其他五个信号流未示出。
假设在某一阶段，信号流1中节点AB已经选择FPGA1中的Die1，信号流2中节点E已选择FPGA1中的Die4，那么FPGA2中的节点AB按照连接关系同步必然选择了FPGA2中的Die6，FPGA2中的节点E必然选择了FPGA2中的Die8，并假设Die1-Die6之间已经有一个Cable被上述以外的信号流占用，其他cable均没被占用。那么此时，Node_Loc_Num(1,2)＝0，Node_Loc_Num(1,1)＝2，Cable_Used_Ratio(1)＝1/4，Dis_Avg(1,1)为FPGA1中的节点C、D到Die1连接点的距离与FPGA2中的节点C、D到Die6连接点的距离的总平均值。
在一种优选示例中，Exc(i,j)取决于第i个Die被其他信号流占用多少，从而产生对第j个信号流的排斥力大小，即第i个Die被其他信号流占用越多，意味着第i个Die对第j个信号流吸引度变小，或者说排斥度增大。
因此，可以按以下方式计算得到Exc(i,j)：
其中，Node_Loc_Num(i,k)为已选择第i目标Die且不属于第j信号流而属于其他信号流的信号总数量。
因此，其他信号流中的信号越多，说明该Die的连接点越拥挤，当前信号流应该选择规避拥挤。
在一些实施方式中，在对未完成路径选择的信号流进行完一轮选择之后，位于同一颗FPGA中同一个信号流的节点(即信号)可能分布在不同的Die上，即不同的连接点上，比如在前述图4示意中，假如FPGA1的节点A选择了Die1，节点B、C选择Die3，这时可以进行位置合法化的优化处理操作，以尽量使得每个信号流中做出选择的信号，都在同一路径上。
实施中，在完成某个目标信号流中所有信号对应的第一路径和第二路径后，所述网络信号流传送方法还可以包括：
确定属于该同一个目标信号流中的多个信号是否选择不同的Die；
若是，计算该同一个目标信号流中选择同一Die的多个信号对应的平均距离，并按最大者重新确定该同一个信号流对应的吸引度。
例如，如图5示意，假如A1中有3个信号选择了左Die1，有4个信号选择了左Die2，因而选择左Die1的节点数量为3，选择左Die2的节点数量为5，依次计算出这三个节点到左Die1的平均距离，以及计算这五个节点到左Die1的平均距离，假如这五个节点到左Die1的平均距离比这这三个节点到左Die1的平均距离取更大，则按取最大者为同一信号流不同节点位置的移动方向的原则，将这三个节点从新移动到选择左Die2上，这样A1的信号基本能够选择在同一路径上进行传送。
在一些实施方式中，对多个信号的平均距离计算中，可以将数量反映入计算结果中，例如同一信号流中选择同一Die的多个信号对应的平均距离为该多个信号对应的平均距离的平均值与该多个信号的数量乘积，以此更能够准确反映出同一信号流中的节点选择同一Die。
需要说明的是，在重新调整信号选择Die后，可以根据新平均距离得到新AF值，从而再通过新AF进行下一轮信号路径选择，直到所有的信号流选择到对应的路径。
在一些实施方式中，本申请的各个示例中对所有未完成路径选择的信号流，可以按照所剩未选择连接点的信号数量进行排序，因为未选连接点越少的信号流排在越前面，越有利于该信号流即将完成所有信号的传送路径选择。
具体地，在依次对各个第一目标信号流进行遍历处理前，所述网络信号流传送方法还包括：对所有未完成路径选择的信号流按照所剩未选择连接点的信号数量进行排序，其中未选连接点越少的信号流排序越靠前。
因此，在排序后，可以顺序遍历使得各个信号流中的信号都能选择到适合自己的传送路径。
基于相同发明构思，本申请还提供与前述方法对应的一种网络信号流传送装置。
如图6示意，一种网络信号流传送装置100，其特征在于，包括：
扫描模块101，用于确定需要在两FPGA之间进行信号流传送的第一目标信号流和第二目标信号流，以及确定所述两FPGA之间存在物理互连线连接关系的第一目标Die和第二目标Die，其中第一目标Die、第一目标信号流位于所述两FPGA中的第一FPGA一侧，第二目标Die、第二目标信号流位于所述两FPGA中的第二FPGA一侧；
吸引力设置模块103，用于为第一目标Die设置第一目标信号流对应的第一吸引力，为第二目标Die设置第二目标信号流对应的第二吸引力，其中第一吸引力表征第一信号流中的信号选择途径第一目标Die的可能程度，第二吸引值表征第二信号流中的信号选择途径第二目标Die的可能程度；
遍历模块105，用于依次对各个第一目标信号流进行以下遍历处理：
确定第一目标信号流中第一信号对应的第一路径，其中第一路径为第一目标信号流对应的第一吸引值最大所对应的自第一信号到第一目标Die之间的径路；
在确定出第一路径后，根据所述两FPGA之间存在的物理互连线连接关系确定出第二路径，其中第二路径为自第二目标Die到第二信号之间的路径，第二信号为第二目标信号流中与第一目标信号流中第一信号存在逻辑连接关系的信号。
需要说明的是，网络信号流传送装置100中的单元模块可以根据前述各个方法实施例进行相应设置，这里不再展开说明。
基于相同发明构思，本申请还提供与前述方法实施例对应的一种用于网络信号流传送的电子设备。
如图7所示，本申请还提供的电子设备的结构示意图，图中示出了电子设备500的结构，以用于实现前述的逻辑综合方案，这里电子设备500仅仅是一个示例，不应对本发明实施例的功能和使用范围带来限定。
如图7所示，在电子设备500中，可包括：至少一个处理器510；以及，
与所述至少一个处理器通信连接的存储器520；其中，
所述存储器存储520有可被所述至少一个处理器510执行的指令，所述指令被所述至少一个处理器510执行，以使所述至少一个处理器510能够执行：本申请中任一项实施例所述的网络信号流传送方法。
需要说明的是，电子设备500可以以通用计算设备的形式表现，例如其可以为服务器设备。
实施中，电子设备500的组件可以包括但不限于：上述至少一个处理器510、上述至少一个存储器520、连接不同系统组件(包括存储器520和处理器510)的总线530，其中总线530可包括数据总线、地址总线和控制总线。
实施中，存储器520可以包括易失性存储器，例如随机存取存储器(RAM)5201和/或高速缓存存储器5202，还可以进一步包括只读存储器(ROM)5203。
存储器520还可以包括具有一组(至少一个)程序模块5204的程序工具5205，这样的程序模块5204包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
处理器510通过运行存储在存储器520中的计算机程序，从而执行各种功能应用以及数据处理。
电子设备500也可以与一个或多个外部设备540(例如键盘、指向设备等)通信。这种通信可以通过输入/输出(I/O)接口550进行。并且，电子设备500还可以通过网络适配器560与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信，网络适配器560通过总线530与电子设备500中的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备500使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理器、外部磁盘驱动阵列、RAID(磁盘阵列)系统、磁带驱动器以及数据备份存储系统等。
应当注意，尽管在上文详细描述中提及了电子设备的若干单元/模块或子单元/模块，但是这种划分仅仅是示例性的并非强制性的。实际上，根据本申请的实施方式，上文描述的两个或更多单元/模块的特征和功能可以在一个单元/模块中具体化。反之，上文描述的一个单元/模块的特征和功能可以进一步划分为由多个单元/模块来具体化。
基于相同发明构思，本申请还提供一种用于网络信号流传送的计算机存储介质，所述计算机可执行指令被处理器执行时执行本申请中任一项实施例所述的网络信号流传送方法。
需要说明的是，所述计算机存储介质可以包括但不限于：便携式盘、硬盘、随机存取存储器、只读存储器、可擦拭可编程只读存储器、光存储器件、磁存储器件或上述的任意合适的组合。
在可能的实施方式中，本发明还可以提供将数据处理实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行前述任意一个实施例所述方法中的若干步骤。
其中，可以以一种或多种程序设计语言的任意组合来编写用于执行本发明中的程序代码，所述程序代码可以完全地在用户设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户设备上部分在远程设备上执行或完全在远程设备上执行。
本说明书中，各个实施例之间相同相似的部分互相参见即可，每个实施例侧重说明的都是与其他实施例的不同之处。尤其，对于后面说明的实施例而言，描述比较简单，相关之处参见前述实施例的部分说明即可。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种网络信号流传送方法，其特征在于，包括：
确定需要在两FPGA之间进行信号流传送的第一目标信号流和第二目标信号流，以及确定所述两FPGA之间存在物理互连线连接关系的第一目标Die和第二目标Die，其中第一目标Die、第一目标信号流位于所述两FPGA中的第一FPGA一侧，第二目标Die、第二目标信号流位于所述两FPGA中的第二FPGA一侧；
为第一目标Die设置第一目标信号流对应的第一吸引力，为第二目标Die设置第二目标信号流对应的第二吸引力，其中第一吸引力表征第一目标Die吸引第一信号流中的信号选择途径该第一目标Die的吸引力大小，第二吸引力表征第二目标Die吸引第二信号流中的信号选择途径该第二目标Die的吸引力大小；
依次对各个第一目标信号流进行以下遍历处理：
确定第一目标信号流中第一信号对应的第一路径，其中第一路径为第一目标信号流对应的第一吸引力最大所对应的自第一信号到第一目标Die之间的径路；
在确定出第一路径后，根据所述两FPGA之间存在的物理互连线连接关系确定出第二路径，其中第二路径为自第二目标Die到第二信号之间的路径，第二信号为第二目标信号流中与第一目标信号流中第一信号存在逻辑连接关系的信号。
2.根据权利要求1所述的网络信号流传送方法，其特征在于，目标Die对于某个信号流的吸引力按以下计算方式得到：
AF(i,j)＝Att(i,j)-β×Exc(i,j)
其中，AF(i,j)为第i目标Die对于第j信号流的吸引力，Att(i,j)为第i目标Die对于第j信号流的吸引度，Exc(i,j)为第i目标Die对于第j信号流的排斥度，β为预设系数。
3.根据权利要求2所述的网络信号流传送方法，其特征在于，按以下方式计算得到Att(i,j)：
其中，Node_Loc_Num(i,j)为第j信号流中已经选择第i目标Die的信号数量；Cable_Used_Ratio(i)为第i目标Die中已使用cable的比率；Dis_Avg(i,j)为第j个信号流中还未做出连接点选择的信号与第i目标Die的平均距离；α、γ为预设系数。
4.根据权利要求3所述的网络信号流传送方法，其特征在于，在完成某个目标信号流中所有信号对应的第一路径和第二路径后，所述网络信号流传送方法还包括：
确定属于该同一个目标信号流中的多个信号是否选择不同的Die；
若是，计算该同一个目标信号流中选择同一Die的多个信号对应的平均距离，并按最大者重新确定该同一个信号流对应的吸引度。
5.根据权利要求4所述的网络信号流传送方法，其特征在于，同一信号流中选择同一Die的多个信号对应的平均距离为该多个信号对应的平均距离的平均值与该多个信号的数量乘积。
6.根据权利要求2所述的网络信号流传送方法，其特征在于，按以下方式计算得到Exc(i,j)：
其中，Node_Loc_Num(i,k)为已选择第i目标Die且不属于第j信号流而属于其他信号流的信号总数量。
7.根据权利要求1-6中任意一项所述的网络信号流传送方法，其特征在于，在依次对各个第一目标信号流进行遍历处理前，所述网络信号流传送方法还包括：对所有未完成路径选择的信号流按照所剩未选择连接点的信号数量进行排序，其中未选连接点越少的信号流排序越靠前。
8.一种网络信号流传送装置，其特征在于，包括：
扫描模块，用于确定需要在两FPGA之间进行信号流传送的第一目标信号流和第二目标信号流，以及确定所述两FPGA之间存在物理互连线连接关系的第一目标Die和第二目标Die，其中第一目标Die、第一目标信号流位于所述两FPGA中的第一FPGA一侧，第二目标Die、第二目标信号流位于所述两FPGA中的第二FPGA一侧；
吸引力设置模块，用于为第一目标Die设置第一目标信号流对应的第一吸引力，为第二目标Die设置第二目标信号流对应的第二吸引力，其中第一吸引力表征第一信号流中的信号选择途径第一目标Die的可能程度，第二吸引值表征第二信号流中的信号选择途径第二目标Die的可能程度；
遍历模块，用于依次对各个第一目标信号流进行以下遍历处理：
确定第一目标信号流中第一信号对应的第一路径，其中第一路径为第一目标信号流对应的第一吸引值最大所对应的自第一信号到第一目标Die之间的径路；
在确定出第一路径后，根据所述两FPGA之间存在的物理互连线连接关系确定出第二路径，其中第二路径为自第二目标Die到第二信号之间的路径，第二信号为第二目标信号流中与第一目标信号流中第一信号存在逻辑连接关系的信号。
9.一种用于网络信号流传送的电子设备，其特征在于，包括：
至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行：权利要求1-7中任一项所述的网络信号流传送方法。
10.一种用于网络信号流传送的计算机存储介质，其特征在于，所述计算机存储介质存储有计算机可执行指令，所述计算机可执行指令被处理器执行时执行权利要求1-7中任一项所述的网络信号流传送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310967536.XA CN117135118A (zh) | 2023-08-02 | 2023-08-02 | 一种网络信号流传送方法及装置、电子设备、介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310967536.XA CN117135118A (zh) | 2023-08-02 | 2023-08-02 | 一种网络信号流传送方法及装置、电子设备、介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117135118A true CN117135118A (zh) | 2023-11-28 |
Family
ID=88857463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310967536.XA Pending CN117135118A (zh) | 2023-08-02 | 2023-08-02 | 一种网络信号流传送方法及装置、电子设备、介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117135118A (zh) |
-
2023
- 2023-08-02 CN CN202310967536.XA patent/CN117135118A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347450A (en) | Message routing in a multiprocessor computer system | |
| US4623996A (en) | Packet switched multiple queue NXM switch node and processing method | |
| Dally | Express cubes: Improving the performance ofk-ary n-cube interconnection networks | |
| KR100259276B1 (ko) | 대역폭확장이 가능한 상호연결망 | |
| JP2708354B2 (ja) | マルチメディア・アナログ／デジタル／光交換装置 | |
| US5398317A (en) | Synchronous message routing using a retransmitted clock signal in a multiprocessor computer system | |
| CN102685017A (zh) | 一种基于fpga的片上网络路由器 | |
| CN113162963A (zh) | 支持灵活的数据缩减操作的网络元件 | |
| CN116383114B (zh) | 芯片、芯片互联系统、数据传输方法、电子设备和介质 | |
| MM et al. | HTN: a new hierarchical interconnection network for massively parallel computers | |
| CN117135118A (zh) | 一种网络信号流传送方法及装置、电子设备、介质 | |
| CN108768778A (zh) | 一种网络时延计算方法、装置、设备及存储介质 | |
| CN113722266B (zh) | 一种桥接器、加速设备互连系统及数据加速处理方法 | |
| US20230153164A1 (en) | Efficient inter-chip interconnect topology for distributed parallel deep learning | |
| Ould-Khaoua et al. | Comparative evaluation of hypermesh and multi-stage interconnection networks | |
| CN117201406A (zh) | 一种网络信号流传送方法及装置、电子设备、介质 | |
| Ould-Khaoua | Hypergraph-based interconnection networks for large multicomputers | |
| Ramakrishnan et al. | Analysis of network on chip topologies | |
| CN115905103B (zh) | 一种跨芯片互联系统及自适应路由方法 | |
| US20060018312A1 (en) | Crossbar | |
| Arjun et al. | A fast and simple routing algorithm for butterfly architecture | |
| US11860814B1 (en) | Scalable distributed computing system with deterministic communication | |
| Lokananta et al. | UTAR NoC: Adaptive Network on Chip architecture platform | |
| Sánchez et al. | Using channel pipelining in reconfigurable interconnection networks | |
| Mackenzie et al. | Cobra: a high performance interconnection for large multicomputers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |