CN117133812A - 一种背接触电池及其制造方法 - Google Patents

一种背接触电池及其制造方法 Download PDF

Info

Publication number
CN117133812A
CN117133812A CN202210556641.XA CN202210556641A CN117133812A CN 117133812 A CN117133812 A CN 117133812A CN 202210556641 A CN202210556641 A CN 202210556641A CN 117133812 A CN117133812 A CN 117133812A
Authority
CN
China
Prior art keywords
doped semiconductor
layer
semiconductor layer
region
tunneling barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210556641.XA
Other languages
English (en)
Inventor
陈瑶
李中兰
鲁伟明
李华
靳玉鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taizhou Longi Solar Technology Co Ltd
Original Assignee
Taizhou Longi Solar Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taizhou Longi Solar Technology Co Ltd filed Critical Taizhou Longi Solar Technology Co Ltd
Priority to CN202210556641.XA priority Critical patent/CN117133812A/zh
Publication of CN117133812A publication Critical patent/CN117133812A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明公开了一种背接触电池及其制造方法，涉及太阳能电池技术领域，用于提高背接触电池的良率，利于提升背接触电池的光电转换效率。所述背接触电池包括：基底、第一掺杂半导体层、隧穿阻挡层以及第二掺杂半导体层。基底具有相对的第一面和第二面。第二面具有交替间隔排布的第一区域和第二区域。第一掺杂半导体层形成在第一区域上。隧穿阻挡层至少覆盖在第一掺杂半导体层、以及第二区域上。第二掺杂半导体层形成在隧穿阻挡层对应第二区域的部分上。第二掺杂半导体层与第一掺杂半导体层的导电类型相反。所述背接触电池的制造方法用于制造所述背接触电池。

Description

一种背接触电池及其制造方法
技术领域
本发明涉及太阳能电池技术领域，尤其涉及一种背接触电池及其制造方法。
背景技术
背接触电池指发射极和金属接触都处于电池的背面，正面没有金属电极遮挡的太阳能电池。与正面有遮挡的太阳能电池相比，背接触电池具有更高的短路电流和光电转换效率，是目前实现高效晶体硅电池的技术方向之一。
但是，通过现有的制造方法形成的背接触电池的良率较低，不利于提升背接触电池的光电转换效率。
发明内容
本发明的目的在于提供一种背接触电池及其制造方法，用于提高背接触电池的良率，利于提升背接触电池的光电转换效率。
第一方面，本发明提供了一种背接触电池，该背接触电池包括：基底、第一掺杂半导体层、隧穿阻挡层和第二掺杂半导体层。
上述基底具有相对的第一面和第二面。第二面具有交替间隔排布的第一区域和第二区域。第一掺杂半导体层形成在第一区域上。隧穿阻挡层至少覆盖在第一掺杂半导体层、以及第二区域上。第二掺杂半导体层形成在隧穿阻挡层对应第二区域的部分上。第二掺杂半导体层与第一掺杂半导体层的导电类型相反。
采用上述技术方案的情况下，本发明提供的背接触电池中，在基底的第二面形成有导电类型相反的第一掺杂半导体层和第二掺杂半导体层，以作为背接触电池的发射极和背场。并且，该背接触电池还包括至少覆盖在第一掺杂半导体层和第二区域上的隧穿阻挡层。同时，上述第二掺杂半导体层位于隧穿阻挡层对应第二区域的部分上。基于此，在制造本发明提供的背接触电池的过程中，在形成第一掺杂半导体层，并至少在第一掺杂半导体层和第二区域上覆盖隧穿阻挡层后，通过对覆盖在隧穿阻挡层上的第二掺杂半导体材料进行选择性刻蚀的方式获得仅位于第二区域上方的第二掺杂半导体层时，上述隧穿阻挡层的存在可以阻挡刻蚀第二掺杂半导体材料的刻蚀剂对第一掺杂半导体层造成损伤。同时，在向第二掺杂半导体层内掺杂相应导电类型的导电粒子时，隧穿阻挡层的存在还有利于阻挡与第一掺杂半导体层导电类型相反的上述导电粒子进入到第一掺杂半导体层内，从而能够提高背接触电池的良率，利于提升背接触电池的光电转换效率。
另外，隧穿阻挡层除了具有上述阻挡特性之外，还具有相应的隧穿钝化特性，其能够至少对基底位于第二区域的表面进行钝化，至少降低第二区域处的载流子复合速率，进一步提升背接触电池的光电转换效率。再者，在形成第一掺杂半导体层后，可以同时形成隧穿阻挡层覆盖在第一掺杂半导体层上的部分、以及隧穿阻挡层至少位于第二区域上的部分。换句话说，在隧穿阻挡层位于不同区域的部分具有上述阻挡作用和表面钝化作用的情况下，可以同时形成隧穿阻挡层对应具有上述两种作用的部分，无须为了实现上述两种功能而分步形成不同的膜层，从而简化了背接触电池的制造过程、提高了背接触电池的制造效率。
作为一种可能的实现方式，沿着远离第二面的方向，隧穿阻挡层包括隧穿钝化层、以及位于隧穿钝化层上的碳化硅层。
采用上述技术方案的情况下，隧穿阻挡层包括的隧穿钝化层具有优于碳化硅层的表面钝化特性。并且相比于碳化硅层，隧穿钝化层更靠近基底的第二面，因此隧穿钝化层的存在可以使得第一掺杂半导体层背离基底的表面、以及基底位于第二区域的表面具有更好的表面钝化效果，降低载流子在上述两个表面处的载流子复合效率，进一步提高背接触电池的光电转换效率。另外，碳化硅层中的碳原子具有稳定的化学性质，使得碳化硅层具有良好的耐酸和耐碱特性。基于此，将隧穿阻挡层包括的碳化硅层设置在隧穿钝化层的外侧，可以在确保隧穿阻挡层具有前文所述的保护第一掺杂半导体层不受刻蚀第二掺杂半导体材料的刻蚀剂影响的情况下，还可以保护隧穿钝化层不受上述刻蚀剂的影响。
作为一种可能的实现方式，隧穿钝化层的厚度为0.5nm至5nm。此时，隧穿钝化层的厚度较小，具有良好的钝化效果。
作为一种可能的实现方式，碳化硅层的厚度为10nm至50nm。
采用上述技术方案的情况下，因在碳化硅层设置在外侧，碳化硅层位于第二区域上的部分与第二掺杂半导体层直接接触。在此情况下，即使碳化硅材料在掺杂有一定浓度的导电粒子后具有导电特性，以及第二掺杂半导体层中的导电粒子可能会扩散至碳化硅层内，但是因碳化硅层的厚度较小，使得碳化硅层沿着平行于第二面的方向不具有横向导电性能，而碳化硅层沿着基底的厚度方向具有一定的纵向导电性能，利于更多的相应导电类型的光生载流子由第二掺杂半导体层导出，进一步提高背接触电池的光电转换效率。
作为一种可能的实现方式，隧穿阻挡层覆盖在第一掺杂半导体层侧壁上的部分与第二掺杂半导体层之间具有空气间隙。
采用上述技术方案的情况下，因空气为非导电体，故上述空气间隙的存在可以将具有不同导电类型的第一掺杂半导体层和第二掺杂半导体层隔离开，抑制不同导电类型的载流子在第一掺杂半导体层和第二掺杂半导体层的横向交界处发生复合，进一步提高背接触电池的光电转换效率。
作为一种可能的实现方式，沿着第一区域和第二区域的交替排布方向，第一掺杂半导体层和第二掺杂半导体层中与基底的导电类型相反的一者的宽度大于另一者的宽度。
采用上述技术方案的情况下，第一掺杂半导体层和第二掺杂半导体层中与基底的导电类型相反的一者会与基底构成PN结。并且，在有光线折射至基底内、且在基底内产生电子和空穴对后，该电子和空穴对可以在PN结的内建电场作用下分离，并分别被第一掺杂半导体层和第二掺杂半导体层引出，从而产生光电流。基于此，因基底的第二面的表面积有限，并且第一掺杂半导体层和第二掺杂半导体层交替且间隔形成在基底的第二面上，故在第一掺杂半导体层和第二掺杂半导体层中与基底的导电类型相反的一者的宽度大于另一者的宽度的情况下，使得上述PN结的宽度范围扩大，从而利于电子和空穴对分离，进而提高背接触电池的光电转换效率。
作为一种可能的实现方式，沿着第一区域和第二区域的交替排布方向，第一掺杂半导体层和第二掺杂半导体层中与基底的导电类型相反的一者的宽度为600μm至2000μm，另一者的宽度为200μm至1000μm。此时，第一掺杂半导体层和第二掺杂半导体层的宽度为上述数值的情况下，可以在确保第一掺杂半导体层与第二掺杂半导体层的横向界面处不会产生漏电的同时，使得第一掺杂半导体层或第二掺杂半导体层与基底构成的PN结的宽度范围最大化，提高背接触电池的光电转换效率。
作为一种可能的实现方式，基底的第二面还具有介于每个第一区域和相邻第二区域之间的第三区域，隧穿阻挡层还覆盖在第三区域上。
采用上述技术方案的情况下，第三区域将相邻的第一区域和第二区域间隔开，使得后续形成在第一区域上的第一掺杂半导体层、以及形成在第二区域上的第二掺杂半导体层之间具有一定的间隙。并且，在隧穿阻挡层还覆盖在上述第三区域的情况下，该隧穿阻挡层还可以防止刻蚀第二掺杂半导体材料的刻蚀剂对基底位于第三区域的表面造成损伤而产生缺陷，从而可以降低载流子在第三区域处的复合速率。同时还可以使得第三区域的表面在刻蚀后依然为较为平坦的抛光面，使得到达第三区域的光线可以至少部分被反射回基底内，从而使得这部分光线被再次利用，进一步提高背接触电池的光电转换效率。
作为一种可能的实现方式，背接触电池还包括覆盖在隧穿阻挡层和第二掺杂半导体层上的钝化层。钝化层与隧穿阻挡层位于第一区域和第三区域上方的部分接触。在此情况下，钝化层可以对背接触电池位于第二面的一侧进行钝化，降低第二面的载流子复合速率。同时，钝化层还可以阻隔相邻第一掺杂半导体层和第二掺杂半导体层之间的横向载流子复合，提高背接触电池的光电转换效率。
作为一种可能的实现方式，钝化层和隧穿阻挡层位于第一区域上方的部分开设有第一电极窗口，第一电极窗口的底部露出第一掺杂半导体层。钝化层位于第二区域上方的部分开设有第二电极窗口，第二电极窗口的底部露出第二掺杂半导体层。
采用上述技术方案的情况下，钝化层和隧穿阻挡层位于第一区域上方的部分开设有第一电极窗口、以及钝化层位于第二区域上方的部分开设有第二电极窗口，使得用于导出载流子的第一电极和第二电极可以分别与第一掺杂半导体层和第二掺杂半导体层直接接触，降低接触电阻，提高背接触电池的开路电压。
作为一种可能的实现方式，隧穿阻挡层覆盖在第一掺杂半导体层侧壁上的部分与第二掺杂半导体层之间具有空隙。钝化层位于空隙内的部分呈U状；或，钝化层位于第三区域上方的部分填充满空隙。
采用上述技术方案的情况下，一方面，钝化层位于空隙内的部分呈U状时，该钝化层未将该空隙填满。基于此，在其他因素相同的情况下，与钝化层填充满空隙相比，钝化层位于空隙内的部分呈U状时钝化层的厚度较小，利于节省材料。另一方面，因空气的介电常数小于钝化层对应的介电常数，故在钝化层位于第三区域上方的部分填充满空隙时，第一掺杂半导体层与第二掺杂半导体之间的绝缘效果更好，更有利于防止二者的横向界面处产生漏电。
第二方面，本发明还提供了一种背接触电池的制造方法，该背接触电池的制造方法还包括：
提供一基底。基底具有相对的第一面和第二面。第二面具有交替间隔排布的第一区域和第二区域。
在第一区域上形成第一掺杂半导体层。
形成至少覆盖在第一掺杂半导体层、以及第二区域上的隧穿阻挡层。
形成位于隧穿阻挡层对应第二区域的部分上的第二掺杂半导体层。第二掺杂半导体层与第一掺杂半导体层的导电类型相反。
作为一种可能的实现方式，在第一区域上形成第一掺杂半导体层，包括：
形成覆盖在第二面上的第一掺杂半导体材料。
形成位于第一掺杂半导体材料对应第一区域的部分上的第一掩膜层。
在第一掩膜层的掩膜作用下，对第一掺杂半导体材料进行选择性刻蚀，以使第一掺杂半导体材料的剩余部分形成第一掺杂半导体层。
去除第一掩膜层。
作为一种可能的实现方式，形成位于隧穿阻挡层对应第二区域的部分上的第二掺杂半导体层，包括：
形成覆盖在隧穿阻挡层上的第二掺杂半导体材料。
形成位于第二掺杂半导体材料对应第二区域的部分上的第二掩膜层。
在第二掩膜层的掩膜作用以及隧穿阻挡层的刻蚀阻挡作用下，对第二掺杂半导体材料进行选择性刻蚀，以使第二掺杂半导体材料的剩余部分形成第二掺杂半导体层。
去除第二掩膜层。
作为一种可能的实现方式，上述基底的第二面还具有介于每个第一区域和相邻第二区域之间的第三区域，隧穿阻挡层还覆盖在第三区域上。
形成位于隧穿阻挡层对应第二区域的部分上的第二掺杂半导体层后，背接触电池的制造方法还包括：
覆盖在隧穿阻挡层和第二掺杂半导体层上的钝化层。钝化层与隧穿阻挡层位于第一区域和第三区域上方的部分接触。
本发明中第二方面及其各种实现方式的有益效果，可以参考第一方面及其各种实现方式中的有益效果分析，此处不再赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例提供的基底的结构纵向剖视示意图；
图2为本发明实施例中在基底的第二面形成界面钝化材料后的结构纵向剖视示意图；
图3为本发明实施例中形成第一掺杂半导体材料后的结构纵向剖视示意图；
图4为本发明实施例中在第一掺杂半导体材料上形成第一掩膜材料后的结构纵向剖视示意图；
图5为本发明实施例中在第一掺杂半导体材料上形成第一掩膜层后的结构纵向剖视示意图；
图6为本发明实施例中形成第一掺杂半导体层和界面钝化层后的结构纵向剖视示意图；
图7为本发明实施例中形成隧穿阻挡层后的结构纵向剖视示意图；
图8为本发明实施例中在隧穿阻挡层上形成第二掺杂半导体材料后的结构纵向剖视示意图；
图9为本发明实施例中在第二掺杂半导体材料上形成第二掩膜材料后的结构纵向剖视示意图；
图10为本发明实施例中在第二掺杂半导体材料上形成第二掩膜层后的结构纵向剖视示意图；
图11为本发明实施例中形成第二掺杂半导体层后的结构纵向剖视示意图；
图12为本发明实施例中在基底的第一面形成第一面钝化层、以及在第二面形成用于制造钝化层的钝化材料后的结构纵向剖视示意图；
图13为本发明实施例中形成钝化层后的结构纵向剖视示意图；
图14为本发明实施例的背接触电池的第一种结构纵向剖视示意图；
图15为本发明实施例提供的背接触电池的第二种结构纵向剖视示意图；
图16为本发明实施例提供的背接触电池的制造方法流程图。
附图标记：11为基底，111为第一面，112为第二面，12为第一区域，13为第二区域，14为第三区域，15为界面钝化材料，151为界面钝化层，16为第一掺杂半导体材料，161为第一掺杂半导体层，17为第一掩膜层，18为隧穿阻挡层，181为隧穿钝化层，182为碳化硅层，19为第二掺杂半导体材料，191为第二掺杂半导体层，20为第二掩膜层，21为空气间隙，22为钝化层，23为第一面钝化层，24为第一电极窗口，25为第二电极窗口，26为第一电极，27为第二电极。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
目前太阳电池作为新的能源替代方案，使用越来越广泛。其中，光伏太阳电池是将太阳的光能转换为电能的装置。具体的，太阳电池利用光生伏特原理产生载流子，然后使用电极将载流子引出，从而利于将电能有效利用。
在太阳能电池包括的正、负电极均位于太阳能电池的背面时，该太阳能电池为背接触电池。现有的背接触电池包括金属电极绕通(metal wrap through，可缩写为MWT)电池和指状交叉背接触(Interdigitated back contact，可缩写为IBC)电池等。其中，IBC电池最大的特点是发射极和金属接触都处于电池的背面，正面没有金属电极遮挡的影响，因此具有更高的短路电流Isc。同时，IBC电池的背面可以容许较宽的金属栅线来降低串联电阻Rs，从而可以提高填充因子FF。并且，这种正面无遮挡的电池不仅转换效率高，而且看上去更美观。同时，全背电极的组件更易于装配，因此IBC电池是目前实现高效晶体硅电池的技术方向之一。
但是，采用现有的制造方法形成IBC电池的过程中，需要在IBC电池包括的基底的背面分步形成交替间隔设置的P型半导体层和N型半导体层。下面以先形成上述P型半导体层为例对形成上述P型半导体层和N型半导体层的过程进行说明：在基底的背面覆盖一层用于制造P型半导体层的P型半导体材料。并对P型半导体材料进行图案化处理，仅保留P型半导体材料位于基底背面相应区域上的部分，获得P型半导体层。接着，会形成一层覆盖在P型半导体层和基底背面上的N型半导体材料。此时，N型半导体材料中的N型杂质可能扩散至P型半导体层，导致P型半导体层引入了杂质，从而使得P型半导体层的掺杂浓度不再满足预设方案的要求。然后，对N型半导体材料进行图案化处理。此过程中，刻蚀N型半导体材料的刻蚀剂极易对P型半导体层造成影响，从而使得P型半导体层的膜层结构遭到破坏，进而降低了IBC电池的良率，不利于提升IBC电池的光电转换效率。
如图14和图15所示，本发明实施例提供了一种背接触电池。该背接触电池包括：基底11、第一掺杂半导体层161、隧穿阻挡层18和第二掺杂半导体层191。
如图14和图15所示，上述基底11具有相对的第一面和第二面。第二面具有交替间隔排布的第一区域12和第二区域13。第一掺杂半导体层161形成在第一区域12上。隧穿阻挡层18至少覆盖在第一掺杂半导体层161、以及第二区域13上。第二掺杂半导体层191形成在隧穿阻挡层18对应第二区域13的部分上。第二掺杂半导体层191与第一掺杂半导体层161的导电类型相反。
具体来说，从材质方面来讲，上述基底可以为硅基底、锗硅基底或锗基底等半导体材质的基底。从导电类型方面来讲，上述基底可以为N型基底或P型基底。此外，基底的第一面与背接触电池的受光面相对应。基底的第二面与背接触电池的背光面相对应。基于此，从结构方面来讲，基底的第一面和第二面可以均为抛光面，即相对平坦的表面。或者，基底的第一面可以为具有金字塔等形貌的绒面结构，第二面为抛光面。该情况下，绒面结构具有陷光作用，因此在基底的第一面具有绒面结构时，可以使得更多的光线折射至基底内，从而可以提高背接触电池的光电转换效率。同时，基底的第二面为平坦的抛光面，抛光面具有相对良好的反射特性，因此在光线将达到第二面后可以至少部分被反射回基底内，被基底重新利用，进一步提高背接触电池的光电转换效率。
另外，如图14和图15所示，基底11具有交替间隔排布的第一区域12和第二区域13。其中，基底11介于每个第一区域12和第二区域13之间的区域为第三区域14。应理解，上述第一区域12、第二区域13和第三区域14之间的边界为虚拟边界。并且，因第一掺杂半导体层161形成在第一区域12上，故第一区域12在基底11上的位置、数量和规格影响后续形成的第一掺杂半导体层161的位置、数量和规格。相应的，因第二掺杂半导体层191形成在第二区域13上，故第二区域13在基底11上的位置、数量和规格影响后续形成的第二掺杂半导体层191的位置、数量和规格。而上述第三区域14的规格和形状影响第一掺杂半导体层161和第二掺杂半导体层191的间距等。基于此，上述第一区域12、第二区域13和第三区域14在基底11上的具体位置、数量和规格可以根据实际应用场景中对第一掺杂半导体层161和第二掺杂半导体层191的位置等信息的要求进行设置，此处不做具体限定。
对于上述第一掺杂半导体层和第二掺杂半导体层来说，二者的具体导电类型和掺杂浓度可以根据实际需求进行设置，只要能够应用至本发明实施例提供的背接触电池中均可。例如：第一掺杂半导体层可以为掺杂有磷等N型导电粒子的N型半导体层。此时，第二掺杂半导体层为掺杂有硼等P型导电粒子的P型半导体层。又例如：第一掺杂半导体层为P型半导体层。此时，第二掺杂半导体层为N型半导体层。
此外，从物质的内部排列形式方面来讲，第一掺杂半导体层和第二掺杂半导体层可以为非晶、微晶、单晶、多晶、纳米晶等。从具有的材料方面来讲，第一掺杂半导体层和第二掺杂半导体层的材质可以硅、锗硅、锗、掺杂碳化硅、砷化镓等半导体材料。从钝化方面来讲，第一掺杂半导体层和第二掺杂半导体层可以为氢化掺杂层。
对于上述隧穿阻挡层来说，隧穿阻挡层可以为单层结构，可以为至少两层膜层构成的复合层结构。隧穿阻挡层的具体材质可以为任一具有阻挡作用和隧穿作用的介电材料，此处不做具体限定。
在一些情况下，上述背接触电池还可以包括用于导出载流子的第一电极和第二电极。其中，第一电极可以形成在隧穿阻挡层对应第一掺杂半导体层的部分上。第二电极形成在至少部分第二掺杂半导体层上。或者，隧穿阻挡层与第一掺杂半导体层接触的部分开设有电极窗口。第一电极通过该电极窗口贯穿隧穿阻挡层，并与第一掺杂半导体层接触。第二电极形成在至少部分第二掺杂半导体层上。在此情况下，与上述第一种情况相比，第二种情况中第一电极与第一掺杂半导体层直接接触，可以降低接触电阻，提高背接触电池的开路电压。
具体的，上述第一电极和第二电极的材质可以为银、铜、钨等导电材料。
采用上述技术方案的情况下，本发明实施例提供的背接触电池中，在基底的第二面形成有导电类型相反的第一掺杂半导体层和第二掺杂半导体层，以作为背接触电池的发射极和背场。并且，该背接触电池还包括至少覆盖在第一掺杂半导体层和第二区域上的隧穿阻挡层。同时，上述第二掺杂半导体层位于隧穿阻挡层对应第二区域的部分上。基于此，如图6至图11所示，在制造本发明实施例提供的背接触电池的过程中，在形成第一掺杂半导体层161，并至少在第一掺杂半导体层161和第二区域13上覆盖隧穿阻挡层18后，通过对覆盖在隧穿阻挡层18上的第二掺杂半导体材料19进行选择性刻蚀的方式获得仅位于第二区域13上方的第二掺杂半导体层191时，上述隧穿阻挡层18的存在可以阻挡刻蚀第二掺杂半导体材料19的刻蚀剂对第一掺杂半导体层161以及基底11造成损伤。同时，在向第二掺杂半导体层191内掺杂相应导电类型的导电粒子时，隧穿阻挡层18的存在还有利于阻挡与第一掺杂半导体层161导电类型相反的上述导电粒子进入到第一掺杂半导体层161内，从而能够提高背接触电池的良率，利于提升背接触电池的光电转换效率。另外，隧穿阻挡层18除了具有阻挡特性之外，还具有相应的隧穿钝化特性，其能够至少对基底11位于第二区域13的表面进行钝化，至少降低第二区域13处的载流子复合速率，进一步提升背接触电池的光电转换效率。再者，在形成第一掺杂半导体层161后，可以同时形成隧穿阻挡层18覆盖在第一掺杂半导体层161上的部分、以及隧穿阻挡层18至少位于第二区域13上的部分。换句话说，在隧穿阻挡层18位于不同区域的部分具有上述阻挡作用和表面钝化作用的情况下，可以同时形成隧穿阻挡层18对应具有上述两种作用的部分，无须为了实现上述两种功能而分步形成不同的膜层，从而简化了背接触电池的制造过程、提高了背接触电池的制造效率。
作为一种可能的实现方式，如图14和图15所示，沿着远离第二面的方向，上述隧穿阻挡层18可以包括隧穿钝化层181、以及位于隧穿钝化层181上的碳化硅层182。应理解，层叠设置的隧穿钝化层181和碳化硅层182组成的隧穿阻挡层18具有优于单层的隧穿钝化层181(一般为氧化硅层或氧化铝层等)或碳化硅层182的表面钝化特性。与碳化硅层182相比，隧穿钝化层181(例如：氧化硅层)与基底11的晶格匹配度更高，因此其具有较好的表面形态，以此实现对叠置的碳化硅层182的粘附性，提高背接触电池的结构稳定性。并且相比于碳化硅层182，隧穿钝化层181更靠近基底11的第二面，因此隧穿钝化层181的存在可以使得第一掺杂半导体层161背离基底11的表面、以及基底11位于第二区域13的表面具有更好的表面钝化效果，降低载流子在上述两个表面处的载流子复合效率，进一步提高背接触电池的光电转换效率。另外，碳化硅层182中的碳原子具有稳定的化学性质，使得碳化硅层182具有良好的耐酸和耐碱特性。基于此，将隧穿阻挡层18包括的碳化硅层182设置在隧穿钝化层181的外侧，可以在确保隧穿阻挡层18具有前文所述的保护第一掺杂半导体层161和基底11不受刻蚀第二掺杂半导体材料的刻蚀剂影响的情况下，还可以保护隧穿钝化层181不受上述刻蚀剂的影响。
具体的，上述隧穿钝化层的材质可以为氧化硅、氧化钛或氧化铝等材料。隧穿钝化层的厚度可以根据实际需求进行设置。例如：隧穿钝化层的厚度为0.5nm至5nm。此时，隧穿钝化层的厚度较小，具有良好的钝化效果。
对于上述碳化硅层来说，上述碳化硅层可以为未掺杂有P型或N型导电粒子的碳化硅层。或者，也可以为掺杂有一定浓度导电粒子的碳化硅层。此外，上述碳化硅层的厚度可以根据实际需求设置。例如：碳化硅层的厚度可以为10nm至50nm。在此情况下，因在碳化硅层设置在外侧，碳化硅层位于第二区域上的部分与第二掺杂半导体层直接接触。在此情况下，即使碳化硅材料在掺杂有一定浓度的导电粒子后具有导电特性，以及第二掺杂半导体层中的导电粒子可能会扩散至碳化硅层内，但是因碳化硅层的厚度较小，使得碳化硅层沿着平行于第二面的方向不具有横向导电性能，而碳化硅层沿着基底的厚度方向具有一定的纵向导电性能，利于更多的相应导电类型的光生载流子由第二掺杂半导体层导出，进一步提高背接触电池的光电转换效率。
需要说明的是，上述隧穿阻挡层除了可以包括上述隧穿钝化层和碳化硅层外，隧穿阻挡层还可以仅包括碳化硅层。或者，沿着远离第二面的方向，上述隧穿阻挡层可以包括隧穿钝化层、以及位于隧穿钝化层上的刻蚀阻挡层。刻蚀阻挡层的材质可以为氮化硅、氮氧化硅、含碳氧化硅等。
作为一种可能的实现方式，如图14和图15所示，上述隧穿阻挡层18覆盖在第一掺杂半导体层161侧壁上的部分与第二掺杂半导体层191之间具有空气间隙21。应理解，如前文所述，基底11具有的第一区域12和第二区域13交替间隔排布。并且第一掺杂半导体层161形成在第一区域12上、以及第二掺杂半导体层191形成在第二区域13上，故第一掺杂半导体层161和第二掺杂半导体之间具有间隔。当间隔较大和/或隧穿阻挡层18的厚度较小的情况下，隧穿阻挡层18未将上述间隔填满。同时，若隧穿阻挡层18覆盖在第一掺杂半导体层161侧壁上的部分与第二掺杂半导体层191之间也未形成有其它结构时，则该隧穿阻挡层18覆盖在第一掺杂半导体层161侧壁上的部分与第二掺杂半导体层191之间具有上述空气间隙21。
采用上述技术方案的情况下，隧穿阻挡层覆盖在第一掺杂半导体层侧壁上的部分在横向上阻挡第一掺杂半导体层和第二掺杂半导体层之间的载流子复合，可以提高背接触电池的光电转换效率。进一步的，因空气为非导电体，故上述空气间隙的存在可以将具有不同导电类型的第一掺杂半导体层和第二掺杂半导体层隔离开，抑制不同导电类型的载流子在第一掺杂半导体层和第二掺杂半导体层的横向交界处发生复合，进一步提高背接触电池的光电转换效率。
作为一种可能的实现方式，如图14和图15所示，沿着第一区域12和第二区域13的交替排布方向，第一掺杂半导体层161和第二掺杂半导体层191中与基底11的导电类型相反的一者的宽度大于另一者的宽度。应理解，第一掺杂半导体层161和第二掺杂半导体层191中与基底11的导电类型相反的一者会与基底11构成PN结。并且，在有光线折射至基底11内、且在基底11内产生电子和空穴对后，该电子和空穴对可以在PN结的内建电场作用下分离，并分别被第一掺杂半导体层161和第二掺杂半导体层191引出，从而产生光电流。基于此，因基底11的第二面的表面积有限，并且第一掺杂半导体层161和第二掺杂半导体层191交替且间隔形成在基底11的第二面上，故在第一掺杂半导体层161和第二掺杂半导体层191中与基底11的导电类型相反的一者的宽度大于另一者的宽度的情况下，使得上述PN结的宽度范围扩大，从而利于电子和空穴对分离，进而提高背接触电池的光电转换效率。
具体来说，沿着第一区域和第二区域的交替排布方向，第一掺杂半导体层和第二掺杂半导体层中与基底的导电类型相反的一者的宽度可以为600μm至2000μm，另一者的宽度可以为200μm至1000μm。此时，第一掺杂半导体层和第二掺杂半导体层的宽度为上述数值的情况下，可以在确保第一掺杂半导体层与第二掺杂半导体层的横向界面处不会产生漏电的同时，使得第一掺杂半导体层或第二掺杂半导体层与基底构成的PN结的宽度范围最大化，提高背接触电池的光电转换效率。
当然，沿着第一区域和第二区域的交替排布方向，第一掺杂半导体层和第二掺杂半导体层的宽度还可以根据实际需求设置为其它合适数值，只要能够应用之本发明实施例提供的背接触电池中均可。
作为一种可能的实现方式，如前文所述，基底的第二面还具有介于每个第一区域和相邻第二区域之间的第三区域。基于此，如图14和图15所示，隧穿阻挡层18还可以覆盖在第三区域14上。在此情况下，隧穿阻挡层18还可以防止刻蚀第二掺杂半导体材料的刻蚀剂对基底11位于第三区域14的表面造成损伤而产生缺陷，从而可以降低载流子在第三区域14处的复合速率。同时还可以使得第三区域14的表面在刻蚀后依然为较为平坦的抛光面，使得到达第三区域14的光线可以至少部分被反射回基底11内，从而使得这部分光线被再次利用，进一步提高背接触电池的光电转换效率。
作为一种可能的实现方式，如图13至图15所示，背接触电池还包括覆盖在隧穿阻挡层18和第二掺杂半导体层191上的钝化层22。钝化层22与隧穿阻挡层18位于第一区域12和第三区域14上方的部分接触。此时。钝化层22可以对背接触电池位于第二面的一侧进行钝化，降低第二面的载流子复合速率。同时，钝化层22还可以阻隔相邻第一掺杂半导体层161和第二掺杂半导体层191之间的横向载流子复合，提高背接触电池的光电转换效率。
具体的，如图12所示，上述钝化层可以为其上未开设有电极窗口等图案的膜层。此时，背接触电池包括的第一电极和第二电极可以分别形成在钝化层对应第一掺杂半导体层和第二掺杂半导体层的部分上。或者，如图13至图15所示，上述钝化层22和隧穿阻挡层18位于第一区域12上方的部分开设有第一电极窗口24，第一电极窗口24的底部露出第一掺杂半导体层161。钝化层22位于第二区域13上方的部分开设有第二电极窗口25，第二电极窗口25的底部露出第二掺杂半导体层191。在此情况下，用于导出载流子的第一电极26和第二电极27可以分别通过第一电极窗口24和第二电极窗口25与第一掺杂半导体层161和第二掺杂半导体层191直接接触，降低接触电阻，提高背接触电池的开路电压。
作为一种可能的实现方式，如图11所示，隧穿阻挡层18覆盖在第一掺杂半导体层161侧壁上的部分与第二掺杂半导体层191之间具有空隙。如图14和图15所示，钝化层22位于空隙内的部分呈U状；或，钝化层位于第三区域上方的部分填充满空隙。应理解，如前文所述，第一掺杂半导体层和第二掺杂半导体层具有间隔，并在该间隔较大和/或隧穿阻挡层的厚度较小的情况下，该间隔未被隧穿阻挡层填满，即隧穿阻挡层覆盖在第一掺杂半导体层侧壁上的部分与第二掺杂半导体层之间具有空隙。基于此，若空隙的宽度较大和/或钝化层的厚度较小的情况，钝化层位于第三区域上的部分未将该空隙填充满，使该部分呈U状。若空隙的宽度较小和/或钝化层的厚度较大的情况下，钝化层位于第三区域上的部分可以将还空隙填充满。
具体的，上述钝化层的材质可以为氧化硅或氧化铝等。钝化层的厚度可以根据实际需求进行设置。
值得注意的是，一方面，当钝化层位于空隙内的部分呈U状时，该钝化层未将该空隙填满。基于此，在其他因素相同的情况下，与钝化层填充满空隙相比，钝化层位于空隙内的部分呈U状时钝化层的厚度较小，利于节省材料。另一方面，因空气的介电常数小于钝化层对应的介电常数，故当钝化层位于第三区域上方的部分填充满空隙时，第一掺杂半导体层与第二掺杂半导体之间的绝缘效果更好，更有利于防止二者的横向界面处产生漏电。
作为一种可能的实现方式，如图14和图15所示，背接触电池还可以包括形成在基底11具有的第一面上的第一面钝化层23，以对基底11的第一面进行钝化，降低载流子在第一面处的复合速率，进一步提高背接触电池的光电转换。其中，第一面钝化层23的材质和厚度可以参考前文所述形成在基底11第二面一侧的钝化层22的材质和厚度。
作为一种可能的实现方式，如图14和图15所示，背接触电池还可以包括形成在基底11与第一掺杂半导体层161之间的界面钝化层151。该界面钝化层151为隧穿层。基于此，界面钝化层151和第一掺杂半导体层161可以构成钝化接触结构，实现优异的界面钝化和载流子的选择性收集，进一步提高背接触电池的光电转换效率。其中，界面钝化层151的材质和厚度可以参考前文所述的隧穿钝化层181的材质和厚度，此处不再赘述。
如图16所示，本发明实施例提供了一种背接触电池的制造方法。下文将根据图1至图15示出的操作的纵向剖视示意图，对制造过程进行描述。具体的，该背接触电池的制造方法包括：
首先，如图1所示，提供一基底11。基底11具有相对的第一面111和第二面112。第二面112具有交替间隔排布的第一区域12和第二区域13。
在一种示例中，在提供一基底后，可以采用化学气相沉积和选择性刻蚀等工艺直接在基底的表面形成前文所述的界面钝化层。或者，如图2所示，可以先采用化学气相沉积等工艺先在基底11的第二面上形成覆盖在第二面上的界面钝化材料15。该界面钝化材料15用于制造前文所述的界面钝化层。应理解，该情况下，可以在后续形成用于制造第一掺杂半导体层的第一掺杂半导体材料后，基于相同的第一掩膜层对第一掺杂半导体材料和界面钝化材料进行选择性刻蚀，无须为形成第一掺杂半导体层和界面钝化层而分别制作掩膜，从而可以简化背接触电池的制造流程，提高背接触电池的制造效率。
如图6所示，在第一区域12上形成第一掺杂半导体层161。具体的，第一掺杂半导体层161的材质和导电类型等信息可以参考前文。
在一种示例中，上述在第一区域上形成第一掺杂半导体层可以包括以下步骤：如图3所示，形成覆盖在第二面上的第一掺杂半导体材料16。如图4和图5所示，形成位于第一掺杂半导体材料16对应第一区域12的部分上的第一掩膜层17。如图6所示，在第一掩膜层17的掩膜作用下，对第一掺杂半导体材料进行选择性刻蚀，以使第一掺杂半导体材料的剩余部分形成第一掺杂半导体层161。去除第一掩膜层。
在实际的应用过程中，可以采用化学气相沉积等工艺形成覆盖在第二面上的第一掺杂半导体材料。接着可以直接在第一掺杂半导体材料上形成上述第一掩膜层。例如：在第一掩膜层为氧化物掩膜(例如：氧化硅等)的情况下，可以在含氧气氛环境下，仅对第一掺杂半导体材料对应第一区域的部分的表面进行激光辐照氧化，以仅在第一掺杂半导体材料位于第一区域上的部分形成第一掩膜层。或者，如图4所示，还可以采用沉积工艺先形成覆盖在第一掺杂半导体材料16上的第一掩膜材料。然后，如图5所示，对第一掩膜材料进行图案化处理，去除第一掩膜材料位于第二区域13和第三区域14上的部分，获得第一掩膜层17。具体的，该情况下，第一掩膜层17的材质可以为氮化硅、旋涂碳等。如图6所示，可以通过碱刻蚀工艺或酸刻蚀工艺等对第一掺杂半导体材料进行选择性刻蚀。因第一掺杂半导体材料位于第二区域13和第三区域14上的部分暴露在外，而第一掺杂半导体材料位于第一区域12上的部分受到第一掩膜层17的保护，故在进行选择性刻蚀后，第一掺杂半导体材料的剩余部分仅位于第一区域12上，形成第一掺杂半导体层161。最后，去除第一掩膜层，以便于后续形成隧穿阻挡层。
需要说明的是，若在形成有界面钝化层或界面钝化材料的情况下，第一掺杂半导体材料形成在界面钝化层和基底的第二面上，或形成在界面钝化材料上。并且，若在形成第一掺杂半导体材料前，在第二面上形成有界面钝化材料，故在第一掩膜层的掩膜作用下对第一掺杂半导体材料进行选择性刻蚀获得第一掺杂半导体层后，还可以在该第一掩膜层和第一掺杂半导体层的掩膜作用下对界面钝化材料进行选择性刻蚀，以使得界面钝化材料的剩余部分形成界面钝化层。
如图7所示，形成至少覆盖在第一掺杂半导体层161、以及第二区域13上的隧穿阻挡层18。具体的，隧穿阻挡层18结构、材质和厚度等信息可以参考前文。
在实际的应用过程中，如前文所述，以隧穿阻挡层包括隧穿钝化层和碳化硅层为例对形成隧穿阻挡层进行说，若在基底还具有介于每个第一区域和相邻第二区域之间的隧穿阻挡层、且隧穿阻挡层还覆盖在第三区域上，则可以采用原子层沉积等工艺依次在基底位于第二面的一侧上形成上述隧穿钝化层和碳化硅层，获得隧穿阻挡层。若隧穿阻挡层仅覆盖在第一掺杂半导体层和第二区域上，则可以采用上述方式形成覆盖在基底位于第二面一侧的隧穿阻挡材料，接着对隧穿阻挡材料进行图案化处理，去除隧穿阻挡材料位于第三区域上的部分，获得隧穿阻挡层。
如图11所示，形成位于隧穿阻挡层18对应第二区域13的部分上的第二掺杂半导体层191。第二掺杂半导体层191与第一掺杂半导体层161的导电类型相反。具体的，第二掺杂半导体层191的材质和厚度等信息可以参考前文，此处不再赘述。
在一种示例中，上述形成位于隧穿阻挡层对应第二区域的部分上的第二掺杂半导体层可以包括以下步骤：如图8所示，形成覆盖在隧穿阻挡层18上的第二掺杂半导体材料19。如图9和图10所示，形成位于第二掺杂半导体材料19对应第二区域13的部分上的第二掩膜层20。如图11所示，在第二掩膜层20的掩膜作用以及隧穿阻挡层18的刻蚀阻挡作用下，对第二掺杂半导体材料进行选择性刻蚀，以使第二掺杂半导体材料的剩余部分形成第二掺杂半导体层191。最后，去除第二掩膜层。
具体的，如何形成第二掺杂半导体层可以参考前文所述的形成第一掺杂半导体层的过程，此处不做赘述。值得注意的是，如图10和图11所示，在第二掩膜层20的掩膜作用下，对第二掺杂半导体材料19进行选择性刻蚀的过程中，上述隧穿阻挡层18的存在可以阻挡刻蚀第二掺杂半导体材料19的刻蚀剂对第一掺杂半导体层161造成损伤。同时，在向第二掺杂半导体层191内掺杂相应导电类型的导电粒子时，隧穿阻挡层18的存在还有利于阻挡与第一掺杂半导体层161导电类型相反的上述导电粒子进入到第一掺杂半导体层161内，从而能够提高背接触电池的良率，利于提升背接触电池的光电转换效率。
此外，如前文所述，若隧穿阻挡层还覆盖在第二面具有的第三区域上，则隧穿阻挡层还可以防止刻蚀第二掺杂半导体材料的刻蚀剂对基底位于第三区域的表面造成损伤而产生缺陷，从而可以降低载流子在第三区域处的复合速率。同时还可以使得第三区域的表面在刻蚀后依然为较为平坦的抛光面，使得到达第三区域的光线可以至少部分被反射回基底内，从而使得这部分光线被再次利用，进一步提高背接触电池的光电转换效率。
需要说明的是，在形成上述隧穿阻挡层和第二掺杂半导体层后，若背接触电池不包括形成在隧穿阻挡层和第二掺杂半导体层上的其它膜层的情况下，还可以采用丝网印刷烧结等方法直接在隧穿阻挡层位于第一掺杂半导体层的部分上形成第一电极、以及至少在部分第二掺杂半导体层上形成第二电极。或者，可以采用激光刻蚀工艺等对隧穿阻挡层进行图案化处理，以在隧穿阻挡层位于第一掺杂半导体层的部分上形成电极窗口。接着可以采用上述方式形成第一电极和第二电极。此时，第一电极至少位于隧穿阻挡层开设的电极窗口内、且其底部直接与第一掺杂半导体层直接接触，以降低接触电阻，提高背接触电池的开路电压。
其中，上述第一电极和第二电极的材质可以为银、铜等金属导电材料。
在一种示例中，在上述基底的第二面还具有介于每个第一区域和相邻第二区域之间的第三区域、且隧穿阻挡层还覆盖在第三区域上的情况下，形成位于隧穿阻挡层对应第二区域的部分上的第二掺杂半导体层后，上述背接触电池的制造方法还可以包括步骤：如图13所示，覆盖在隧穿阻挡层18和第二掺杂半导体层191上的钝化层22。钝化层22与隧穿阻挡层18位于第一区域12和第三区域14上方的部分接触。
其中，如前文所述，参见图12，若上述钝化层为其上未开设有电极窗口等图案的膜层，则可以采用化学气相沉积等工艺直接形成覆盖在隧穿阻挡层18和第二掺杂半导体层191上的钝化层。
或者，如图13所示，钝化层22和隧穿阻挡层18位于第一区域12上方的部分开设有第一电极窗口24，第一电极窗口24的底部露出第一掺杂半导体层161。钝化层22位于第二区域13上方的部分开设有第二电极窗口25，第二电极窗口25的底部露出第二掺杂半导体层191。
在该情况下，如图13所示，可以采用化学气相沉积等工艺形成覆盖在隧穿阻挡层18和第二掺杂半导体层191上的钝化材料。接着可以采用激光刻蚀工艺等对钝化材料和隧穿阻挡层18进行图案化处理，在隧穿阻挡层18和钝化层22的相应位置形成上述第一电极窗口24和第二电极窗口25，钝化材料的剩余部分形成钝化层22。
最后，在形成有上述钝化层的情况下，若钝化层为其上未开设有电极窗口等图案的膜层，则可以采用丝网印刷烧结等方法在钝化层位于第一掺杂半导体层和第二掺杂半导体层的部分上分别相应第一电极和第二电极。或者，如图14和图15，在开设第一电极窗口和第二电极窗口后，可以采用丝网印刷烧结等方法在第一电极窗口和第二电极窗口内分别相应第一电极26和第二电极27。
在一种示例中，如图13所示，在形成位于隧穿阻挡层18对应第二区域13的部分上的第二掺杂半导体层191后，上述背接触电池的制造方法还可以包括步骤：形成覆盖在基底11的第一面上的第一面钝化层23。示例性的，可以采用化学气相沉积等工艺形成覆盖在第一面上的第一面钝化层23。第一面钝化层23的材质可以为氧化硅等具有良好透光性的钝化材料。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (14)

1.一种背接触电池，其特征在于，包括：
基底，所述基底具有相对的第一面和第二面；所述第二面具有交替间隔排布的第一区域和第二区域；
第一掺杂半导体层，形成在所述第一区域上；
隧穿阻挡层，至少覆盖在所述第一掺杂半导体层、以及所述第二区域上；
以及第二掺杂半导体层，形成在所述隧穿阻挡层对应所述第二区域的部分上；所述第二掺杂半导体层与所述第一掺杂半导体层的导电类型相反。
2.根据权利要求1所述的背接触电池，其特征在于，沿着远离所述第二面的方向，所述隧穿阻挡层包括隧穿钝化层、以及位于所述隧穿钝化层上的碳化硅层。
3.根据权利要求2所述的背接触电池，其特征在于，所述隧穿钝化层的厚度为0.5nm至5nm；和/或，
所述碳化硅层的厚度为10nm至50nm。
4.根据权利要求1～3任一项所述的背接触电池，其特征在于，所述隧穿阻挡层覆盖在第一掺杂半导体层侧壁上的部分与所述第二掺杂半导体层之间具有空气间隙。
5.根据权利要求1～3任一项所述的背接触电池，其特征在于，沿着所述第一区域和所述第二区域的交替排布方向，所述第一掺杂半导体层和所述第二掺杂半导体层中与所述基底的导电类型相反的一者的宽度大于另一者的宽度。
6.根据权利要求5所述的背接触电池，其特征在于，沿着所述第一区域和所述第二区域的交替排布方向，所述第一掺杂半导体层和所述第二掺杂半导体层中与所述基底的导电类型相反的一者的宽度为600μm至2000μm，另一者的宽度为200μm至1000μm。
7.根据权利要求1～3任一项所述的背接触电池，其特征在于，所述基底的所述第二面还具有介于每个所述第一区域和相邻所述第二区域之间的第三区域，所述隧穿阻挡层还覆盖在所述第三区域上。
8.根据权利要求7所述的背接触电池，其特征在于，所述背接触电池还包括覆盖在所述隧穿阻挡层和第二掺杂半导体层上的钝化层；所述钝化层与所述隧穿阻挡层位于所述第一区域和第三区域上方的部分接触。
9.根据权利要求8所述的背接触电池，其特征在于，所述钝化层和所述隧穿阻挡层位于第一区域上方的部分开设有第一电极窗口，所述第一电极窗口的底部露出所述第一掺杂半导体层；所述钝化层位于第二区域上方的部分开设有第二电极窗口，所述第二电极窗口的底部露出所述第二掺杂半导体层。
10.根据权利要求8所述的背接触电池，其特征在于，所述隧穿阻挡层覆盖在第一掺杂半导体层侧壁上的部分与所述第二掺杂半导体层之间具有空隙；
所述钝化层位于所述空隙内的部分呈U状；或，所述钝化层位于所述第三区域上方的部分填充满所述空隙。
11.一种背接触电池的制造方法，其特征在于，包括：
提供一基底；所述基底具有相对的第一面和第二面；所述第二面具有交替间隔排布的第一区域和第二区域；
在所述第一区域上形成第一掺杂半导体层；
形成至少覆盖在所述第一掺杂半导体层、以及所述第二区域上的隧穿阻挡层；
形成位于所述隧穿阻挡层对应所述第二区域的部分上的第二掺杂半导体层；所述第二掺杂半导体层与所述第一掺杂半导体层的导电类型相反。
12.根据权利要求11所述的背接触电池的制造方法，其特征在于，所述在所述第一区域上形成第一掺杂半导体层，包括：
形成覆盖在所述第二面上的第一掺杂半导体材料；
形成位于所述第一掺杂半导体材料对应所述第一区域的部分上的第一掩膜层；
在所述第一掩膜层的掩膜作用下，对所述第一掺杂半导体材料进行选择性刻蚀，以使所述第一掺杂半导体材料的剩余部分形成所述第一掺杂半导体层；
去除所述第一掩膜层。
13.根据权利要求11所述的背接触电池的制造方法，其特征在于，所述形成位于所述隧穿阻挡层对应所述第二区域的部分上的第二掺杂半导体层，包括：
形成覆盖在所述隧穿阻挡层上的第二掺杂半导体材料；
形成位于所述第二掺杂半导体材料对应所述第二区域的部分上的第二掩膜层；
在所述第二掩膜层的掩膜作用以及所述隧穿阻挡层的刻蚀阻挡作用下，对所述第二掺杂半导体材料进行选择性刻蚀，以使所述第二掺杂半导体材料的剩余部分形成第二掺杂半导体层；
去除所述第二掩膜层。
14.根据权利要求11所述的背接触电池的制造方法，其特征在于，所述基底的所述第二面还具有介于每个所述第一区域和相邻所述第二区域之间的第三区域，所述隧穿阻挡层还覆盖在所述第三区域上；
所述形成位于所述隧穿阻挡层对应所述第二区域的部分上的第二掺杂半导体层后，所述背接触电池的制造方法还包括：
覆盖在所述隧穿阻挡层和第二掺杂半导体层上的钝化层；所述钝化层与所述隧穿阻挡层位于所述第一区域和第三区域上方的部分接触。
CN202210556641.XA 2022-05-20 2022-05-20 一种背接触电池及其制造方法 Pending CN117133812A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210556641.XA CN117133812A (zh) 2022-05-20 2022-05-20 一种背接触电池及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210556641.XA CN117133812A (zh) 2022-05-20 2022-05-20 一种背接触电池及其制造方法

Publications (1)

Publication Number Publication Date
CN117133812A true CN117133812A (zh) 2023-11-28

Family

ID=88851425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210556641.XA Pending CN117133812A (zh) 2022-05-20 2022-05-20 一种背接触电池及其制造方法

Country Status (1)

Country Link
CN (1) CN117133812A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118099245A (zh) * 2024-04-22 2024-05-28 浙江晶科能源有限公司 背接触太阳能电池及其制备方法、光伏组件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118099245A (zh) * 2024-04-22 2024-05-28 浙江晶科能源有限公司 背接触太阳能电池及其制备方法、光伏组件

Similar Documents

Publication Publication Date Title
US11489080B1 (en) Passivated contact structure and solar cell comprising the same, cell assembly, and photovoltaic system
US9082908B2 (en) Solar cell
EP2293351B1 (en) Solar cell
US11450777B1 (en) Back contact structure and selective contact region buried solar cell comprising the same
US11695087B2 (en) Back contact structure and selective contact region buried solar cell comprising the same
US11764316B2 (en) Back contact structure and selective contact region buried solar cell comprising the same
US9997647B2 (en) Solar cells and manufacturing method thereof
US20240006544A1 (en) Solar cell and photovoltaic module
CN113299771A (zh) 一种选择性接触区域掩埋型太阳能电池及其背面接触结构
CN216597603U (zh) 一种提升绝缘隔离效果的背接触异质结太阳能电池
CN115939240A (zh) 一种背接触电池及其制造方法、光伏组件
KR101714779B1 (ko) 태양전지 및 이의 제조 방법
CN117133812A (zh) 一种背接触电池及其制造方法
US20230027079A1 (en) Passivated contact structure and solar cell comprising the same, cell assembly, and photovoltaic system
CN116190483A (zh) 一种背接触异质结太阳能电池及其制造方法
CN214898462U (zh) 背面接触结构、太阳能电池、电池组件和光伏系统
CN117727822B (zh) 太阳能电池、太阳能电池的制造方法及光伏组件
CN218975459U (zh) 一种背接触电池及光伏组件
US12009440B2 (en) Doped region structure and solar cell comprising the same, cell assembly, and photovoltaic system
CN214898459U (zh) 背面接触结构、太阳能电池、电池组件和光伏系统
JP7248856B1 (ja) 太陽電池および太陽電池の製造方法、光起電力モジュール
CN117936616B (zh) 太阳能电池及其制作方法、光伏组件及光伏系统
CN117317036A (zh) 一种背接触电池及其制造方法
CN116404051A (zh) 一种背接触太阳能电池及其制造方法、光伏组件
CN117727822A (zh) 太阳能电池、太阳能电池的制造方法及光伏组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination