CN117096244A - 一种led芯片及其制备方法与应用 - Google Patents
一种led芯片及其制备方法与应用 Download PDFInfo
- Publication number
- CN117096244A CN117096244A CN202310988767.9A CN202310988767A CN117096244A CN 117096244 A CN117096244 A CN 117096244A CN 202310988767 A CN202310988767 A CN 202310988767A CN 117096244 A CN117096244 A CN 117096244A
- Authority
- CN
- China
- Prior art keywords
- layer
- transparent conductive
- conductive layer
- gan
- type electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 238000002161 passivation Methods 0.000 claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000000151 deposition Methods 0.000 claims description 75
- 238000001704 evaporation Methods 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 59
- 230000008021 deposition Effects 0.000 claims description 48
- 239000010408 film Substances 0.000 claims description 48
- 238000000059 patterning Methods 0.000 claims description 42
- 238000000137 annealing Methods 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 19
- 230000008020 evaporation Effects 0.000 claims description 11
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 229910002601 GaN Inorganic materials 0.000 description 183
- 239000000243 solution Substances 0.000 description 42
- 238000005530 etching Methods 0.000 description 38
- 229920002120 photoresistant polymer Polymers 0.000 description 36
- 238000001259 photo etching Methods 0.000 description 27
- 230000008569 process Effects 0.000 description 26
- 238000001312 dry etching Methods 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 17
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 16
- 229910006404 SnO 2 Inorganic materials 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 239000007924 injection Substances 0.000 description 13
- 238000002347 injection Methods 0.000 description 13
- 238000004140 cleaning Methods 0.000 description 10
- 239000012459 cleaning agent Substances 0.000 description 9
- 238000009616 inductively coupled plasma Methods 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 8
- 238000000227 grinding Methods 0.000 description 8
- 239000011259 mixed solution Substances 0.000 description 8
- 229910052594 sapphire Inorganic materials 0.000 description 8
- 239000010980 sapphire Substances 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 7
- 238000005406 washing Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000004506 ultrasonic cleaning Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000011056 performance test Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种LED芯片及其制备方法与应用。涉及LED芯片技术领域。上述LED芯片，包括相互连接的I区结构与II区结构：其中，I区结构包括：衬底；缓冲层；N‑GaN层；量子阱层；P‑GaN层；透明导电层a；透明导电层b；第一钝化层；P型电极；其中，II区结构包括与I区结构共用的衬底、缓冲层和N‑GaN层；所述N‑GaN层的上表面设有第二钝化层，所述第二钝化层与所述量子阱层连接；所述第二钝化层中设有N型电极。本发明通过调控透明导电层a和透明导电层b之间的功函数差异，以适配P‑GaN和P型电极膜，降低TCO薄膜与它们之间的接触电阻，使该芯片具有高的发光效率。
Description
技术领域
本发明涉及LED芯片技术领域，尤其是涉及一种LED芯片及其制备方法与应用。
背景技术
发光二极管(Light-Emitting Diode，简称LED)是一种将电能转化为光能的半导体电子器件。随着第三代半导体技术的蓬勃发展，半导体照明以节能、环保、亮度高、寿命长等优点，成为社会发展的焦点。ⅢA-VA族化合物半导体材料是当前主流的用于制作LED芯片的半导体材料，其中以氮化镓基材料和铝镓铟磷基材料最为普遍。传统的P型ⅢA-VA族化合物半导体材料的电流扩展性能较差，为了使电流能够均匀的注入发光层，通常的做法是在P型ⅢA-VA族化合物半导体材料层上添加一层透明导电层，由于透明导电氧化物(transparent conductive oxide，简称TCO)薄膜具有高的穿透率和低的面电阻率，广泛应用于LED领域，常作为LED芯片工艺中的透明导电层。
但是，TCO薄膜难以与P-GaN和P电极进行匹配。特别的，一种TCO薄膜的功函数无法同时匹配P-GaN和P电极。原因如下：已知P-GaN的功函数约为7.2eV，TCO薄膜的功函数低于P-GaN，则不会在TCO薄膜P-GaN之间产生接触势垒，即实现欧姆接触，表现出较低的接触电阻，不会阻碍空穴由TCO进入到P-GaN，功函数差异大时反而有利于空穴的注入到P-GaN，扩大TCO薄膜与P-GaN功函数差值会对LED芯片的正向电压和发光效率产生有利的影响。
另外，金属的功函数大小会影响TCO薄膜与P型电极之间的接触类型，若TCO薄膜的功函数小于P型电极，会在他们之间形成阻碍空穴由P电极向TCO薄膜移动的势垒，即产生一定的接触电阻，功函数差距越大，接触电阻越大，进而影响LED芯片的发光性能，相反的TCO薄膜大于P电极的功函数则可以促进空穴由P电极向TCO薄膜注入。然而，通过挑选功函数较小的电极材料虽然存在能在功函数角度同时匹配P-GaN和P电极的TCO薄膜，但只考虑功函数的单层TCO薄膜必然带来透光率和电导率的下降。
因此，亟需一种新的LED芯片及其制作方法，制备功函数适配P-GaN和P型电极的TCO薄膜，降低TCO薄膜与它们之间的接触电阻，并使该芯片具有高的发光效率。
发明内容
本发明所要解决的第一个技术问题是：
提供一种LED芯片。
本发明所要解决的第二个技术问题是：
提供一种所述LED芯片的制备方法。
本发明所要解决的第三个技术问题是：
所述LED芯片的应用。
本发明还提出一种照明设备，包括所述的LED芯片。
本发明还提出一种显示设备，包括所述的LED芯片。
本发明还提出一种红外光源设备，包括所述的LED芯片。
为了解决所述第一个技术问题，本发明采用的技术方案为：
一种LED芯片，包括相互连接的I区结构与II区结构：
其中，I区结构包括：
衬底；
所述衬底的上表面设有缓冲层；
所述缓冲层的上表面设有N-GaN层；
所述N-GaN层的上表面设有量子阱层；
所述量子阱层的上表面设有P-GaN层；
所述P-GaN层的上表面设有透明导电层a；
所述透明导电层a的上表面设有透明导电层b；
所述透明导电层b的上表面设有第一钝化层；
所述第一钝化层中设有P型电极，所述P型电极中部以下嵌入所述第一钝化层中，且所述P型电极与所述透明导电层b接触；
其中，II区结构包括与I区结构共用的衬底、缓冲层和N-GaN层；
所述N-GaN层的上表面设有第二钝化层，所述第二钝化层与所述量子阱层连接；
所述第二钝化层中设有N型电极，所述N型电极中部以下嵌入所述第二钝化层中，且所述N型电极与所述N-GaN层连接。
根据本发明的实施方式，所述技术方案中的一个技术方案至少具有如下优点或有益效果之一：
在本发明的LED芯片中，透明导电层a和透明导电层b共同组成透明导电层，其中，透明导电层a与P-GaN层接触。透明导电层a使用材料相比P-GaN的功函数要尽可能的小，实现欧姆接触的同时最大化促进空穴向P-GaN的注入，提高了透明导电层a的“空穴”注入效率，降低了LED芯片正向电压，从而提升LED芯片亮度。即透明导电层a使用的材料要具有低功函数的特性。
透明导电层b与P型电极接触。透明导电层b使用材料相比P型电极的功函数要尽可能的大，实现欧姆接触的同时最大化促进空穴向透明导电层a的注入，提高了P型电极的“空穴”注入效率，降低了LED芯片正向电压，提升了LED芯片亮度。即透明导电层b使用的材料要具有高功函数的特性。
虽然透明导电层a和透明导电层b之间的功函数存在差异，但它们属于高掺杂的简并半导体，会促进“空穴”以隧穿的方式进行移动，进而产生极低的接触电阻。不会降低透明导电层b的“空穴”注入效率。
根据本发明的一种实施方式，所述透明导电层b包括IWO薄膜层、IZO薄膜层、IGZO薄膜层和ICO薄膜层中的至少一种。
其中，IWO为In2O3与WO2的混合物、IZO为In2O3与ZnO2的混合物、IGZO为In2O3、ZnO2和Ga2O3的混合物、ICO为In2O3与CeO2的混合物。
根据本发明的一种实施方式，所述透明导电层a包括ITO薄膜层。
根据本发明的一种实施方式，所述ITO为In2O3与SnO2的混合物。
根据本发明的一种实施方式，ITO薄膜层优选为ITO9010薄膜层。
根据本发明的一种实施方式，所述透明导电层a采用具有低功函数的TCO材料，所述透明导电层b采用高功函数的TCO材料。
根据本发明的一种实施方式，所述透明导电层a或透明导电层b的沉积厚度为50nm～300nm。
根据本发明的一种实施方式，所述P型电极为Cr电极、Ni电极、Al电极、Ti电极、Ag电极、Pt电极和Au电极中至少一种。
根据本发明的一种实施方式，所述N型电极为Cr电极、Ni电极、Al电极、Ti电极、Ag电极、Pt电极和Au电极中至少一种。
为了解决所述第二个技术问题，本发明采用的技术方案为：
一种制备所述LED芯片的方法，包括以下步骤：
依次沉积衬底、缓冲层、N-GaN层、量子阱层和P-GaN层；
在所述P-GaN层的表面依次沉积透明导电层a和透明导电层b；
经表面图形化处理、沉积钝化层处理、蒸镀P型电极和N型电极处理、电极图形化处理、退火处理后，制片，得到LED芯片。
根据本发明的实施方式，所述技术方案中的一个技术方案至少具有如下优点或有益效果之一：
本发明的制作方法操作简便，适宜于大规模工业化应用。
根据本发明的一种实施方式，制备所述LED芯片的方法，还包括以下步骤：依次沉积衬底、缓冲层、N-GaN层、量子阱层和P-GaN层后，得到外延片，对外延片进行清洗操作，所述清洗操作为超声清洗，通过超声波清洗技术去除表面的有机杂质和金属离子。
根据本发明的一种实施方式，所述超声清洗的清洗剂为H2SO4溶液、H2O2溶液、氢氟酸溶液、盐酸和氨水中的至少一种。
根据本发明的一种实施方式，所述H2SO4溶液的质量浓度约为98％。
根据本发明的一种实施方式，所述H2O2溶液的质量浓度为30％～40％。
根据本发明的一种实施方式，所述H2SO4溶液、H2O2溶液和H2O的体积比为3～12:1:1。
根据本发明的一些实施方式，所述透明导电层a和透明导电层b的沉积方式为电子枪蒸镀、磁控溅射和反应等离子沉积(RPD)中的至少一种。
根据本发明的一些实施方式，在外延片顶层P-GaN层，先镀透明导电层a再镀透明导电层b。
根据本发明的一种实施方式，所述沉积透明导电层a和透明导电层b过程中的腔室气压为1.5×10-6Torr～8.0×10-6Torr。
根据本发明的一些实施方式，所述透明导电层a和透明导电层b的沉积过程中沉积速率为0.01nm/s～0.15nm/s。
根据本发明的一种实施方式，所述沉积透明导电层a和透明导电层b过程中的温度为200℃～400℃。
根据本发明的一些实施方式，所述表面图形化过程，包括以下操作：
(1)透明导电层a和透明导电层b图形化：将所述透明导电层a和透明导电层b经过光刻、刻蚀和去胶过程，将部分区域的透明导电层去除；
(2)N区图形化：通过光刻、刻蚀、去胶过程，将N区的P-GaN层和量子阱层完全去除，再将N-GaN层部分去除，露出N区的N-GaN层。
根据本发明的一些实施方式，所述透明导电层a和透明导电层b图形化过程中的刻蚀为湿法刻蚀。
根据本发明的一些实施方式，所述N区图形化过程中的刻蚀为干法刻蚀。
根据本发明的一些实施方式，所述干法刻蚀为反应离子刻蚀和感应耦合等离子体刻蚀中的至少一种。
根据本发明的一些实施方式，所述沉积钝化层的过程，包括以下操作：
(1)通过等离子体增强化学气相沉积法在所述透明导电层b和所述N区N-GaN层上表面沉积所述钝化层；
(2)将所述钝化层进行光刻、刻蚀和去胶过程，将P区电极槽和N区电极槽的钝化层去除。
根据本发明的一些实施方式，所述蒸镀过程中腔体的压力为1.5×10-6Torr～8.0×10-6Torr。
根据本发明的一些实施方式，所述蒸镀过程中沉积速率为0.1nm/s～1.5nm/s。
根据本发明的一些实施方式，所述电极图形化过程为：经过剥离和去胶，留下所述P区电极槽的P型电极和所述N区电极槽的N型电极。
根据本发明的一些实施方式，所述退火过程中使用快速退火炉或高温炉管。
根据本发明的一些实施方式，所述退火的氛围为N2气或Ar气。
根据本发明的一些实施方式，所述退火的时间为1min～5min。
根据本发明的一种实施方式，所述退火的温度为300℃～700℃。
本发明的另一个方面，还提供一种照明设备。包括如上述第1方面实施例所述的LED芯片。由于该应用采用了上述LED芯片的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果。
本发明的另一个方面，还提供一种显示设备。包括如上述第1方面实施例所述的LED芯片。由于该应用采用了上述LED芯片的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果。
本发明的另一个方面，还提供一种红外光源设备。包括如上述第1方面实施例所述的LED芯片。由于该应用采用了上述LED芯片的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为实施例1中制得LED芯片结构示意图。
附图标记：
100-衬底；200-缓冲层；300-N-GaN层；400-量子阱层；500-P-GaN层；600-透明导电层a；700-透明导电层b；800-第一钝化层；810-第二钝化层；900-P型电极；1000-N型电极。
具体实施方式
下面详细描述本发明的实施例，实施例中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，如果有描述到第一、第二等只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下等指示的方位或位置关系为基于实施例所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
本发明中的词语“优选地”、“更优选地”等是指，在某些情况下可提供某些有益效果的本发明实施方案。然而，在相同的情况下或其他情况下，其他实施方案也可能是优选的。此外，对一个或多个优选实施方案的表述并不暗示其他实施方案不可用，也并非旨在将其他实施方案排除在本发明的范围之外。
当本文中公开一个数值范围时，上述范围视为连续，且包括该范围的最小值及最大值，以及这种最小值与最大值之间的每一个值。进一步地，当范围是指整数时，包括该范围的最小值与最大值之间的每一个整数。此外，当提供多个范围描述特征或特性时，可以合并该范围。换言之，除非另有指明，否则本文中所公开之所有范围应理解为包括其中所归入的任何及所有的子范围。
下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的范围。
本发明所采用的试剂、方法和设备，如无特殊说明，均为本技术领域常规试剂、方法和设备。
实施例1
一种LED芯片，结构如图1所示，具体的，包括相互连接的I区结构与II区结构：
其中，I区结构包括：
衬底；
所述衬底的上表面设有缓冲层；
所述缓冲层的上表面设有N-GaN层；
所述N-GaN层的上表面设有量子阱层；
所述量子阱层的上表面设有P-GaN层；
所述P-GaN层的上表面设有透明导电层a；
所述透明导电层a的上表面设有透明导电层b；
所述透明导电层b的上表面设有第一钝化层；
所述第一钝化层中设有P型电极，所述P型电极中部以下嵌入所述第一钝化层中，且所述P型电极与所述透明导电层b接触；
其中，II区结构包括与I区结构共用的衬底、缓冲层和N-GaN层；
所述N-GaN层的上表面设有第二钝化层，所述第二钝化层与所述量子阱层连接；
所述第二钝化层中设有N型电极，所述N型电极中部以下嵌入所述第二钝化层中，且所述N型电极与所述N-GaN层连接。
其中，透明导电层b为IWO薄膜层，且蒸镀源中In2O3与WO2的质量比为99：1。
其中，透明导电层a为ITO9010薄膜层，且In2O3与SnO2的质量比为90:10。
上述LED芯片的制作方法，包括以下步骤：
S1、取一外延片，该外延片自下而上依次包括：衬底、缓冲GaN层、N-GaN层、量子阱层和P-GaN层；其中，衬底为蓝宝石衬底，量子阱层为GaN量子阱层。
S2、外延片清洗：通过超声清洗外延片；其中，所述清洗剂为H2SO4溶液(质量分数98％)、H2O2溶液(质量分数35％)和H2O的混合溶液(硫酸溶液、H2O2溶液和水的体积比为5:1:1)。
S3、在P-GaN层上沉积透明导电层a：采用电子枪蒸镀ITO9010透明导电层，In2O3与SnO2的质量比为90:10，蒸镀源，沉积温度为350℃、腔室气压为6×10-6Torr，沉积速率为0.05nm/s，膜层厚度为100nm。
S4、在透明导电层a上沉积透明导电层b：采用电子枪蒸镀IWO透明导电层，蒸镀源In2O3与WO2的质量比为99:1，沉积温度为350℃、腔室气压为6×10-6Torr，沉积速率为0.05nm/s，膜层厚度为100nm。
S5、透明导电层a和透明导电层b图形化：通过透明导电层图形光刻、刻蚀、去胶过程，将N区、P-GaN层边缘的透明导电层a和b去除；其中，透明导电层采用湿法刻蚀。
S6、N区图形化：通过ICP图形光刻、刻蚀、去胶，将N区的P-GaN层、量子阱层、N-GaN层上部去除，露出N区的N-GaN层；其中，刻蚀过程采用干法刻蚀的反应离子刻蚀。
S7、通过等离子体增强化学气相沉积法在透明导电层b和N区N-GaN层上沉积SiO2钝化层。
S8、钝化层图形化：经过钝化层图形光刻、刻蚀、去胶，制作P区电极槽和N区电极槽，P区电极槽露出透明导电层b，N区电极槽露出N-GaN层。其中，钝化层采用干法刻蚀。
S9、蒸镀P型电极和N型电极层：在真空环境下，采用电子枪蒸镀金属电极，依次蒸镀各电极金属层，腔体压力为6×10-6Torr，沉积速率为0.8nm/s；其中，P型电极和N型电极层均为Cr/Pt/Au(各层的厚度分别为10nm/20nm/1000nm)。
S10、电极图形化：经过剥离、去胶，留下P型电极和N型电极。
S11、退火：温度450℃，N2气氛，退火3min。
S12、完成上述工序得到LED晶圆，经研磨、切割、成品测试制成LED芯片。
实施例2
一种LED芯片，包括相互连接的I区结构与II区结构：
其中，I区结构包括：
衬底；
所述衬底的上表面设有缓冲层；
所述缓冲层的上表面设有N-GaN层；
所述N-GaN层的上表面设有量子阱层；
所述量子阱层的上表面设有P-GaN层；
所述P-GaN层的上表面设有透明导电层a；
所述透明导电层a的上表面设有透明导电层b；
所述透明导电层b的上表面设有第一钝化层；
所述第一钝化层中设有P型电极，所述P型电极中部以下嵌入所述第一钝化层中，且所述P型电极与所述透明导电层b接触；
其中，II区结构包括与I区结构共用的衬底、缓冲层和N-GaN层；
所述N-GaN层的上表面设有第二钝化层，所述第二钝化层与所述量子阱层连接；
所述第二钝化层中设有N型电极，所述N型电极中部以下嵌入所述第二钝化层中，且所述N型电极与所述N-GaN层连接。
其中，透明导电层b为IZO薄膜层，且蒸镀源中In2O3与ZnO2的质量比为99:1。
其中，透明导电层a为ITO9010薄膜层，且In2O3与SnO2的质量比为90:10。
上述LED芯片的制作方法，包括以下步骤：
S1、取一外延片，该外延片自下而上依次包括：衬底、缓冲GaN层、N-GaN层、量子阱层和P-GaN层；其中，衬底为蓝宝石衬底，量子阱层为GaN量子阱层。
S2、外延片清洗：通过超声清洗外延片；其中，所述清洗剂为H2SO4溶液(质量分数98％)、H2O2溶液(质量分数35％)和H2O的混合溶液(硫酸溶液、H2O2溶液和水的体积比为5:1:1)。
S3、在P-GaN层上沉积透明导电层a：采用电子枪蒸镀ITO9010透明导电层，蒸镀源In2O3与SnO2的质量比为90:10，沉积温度为350℃、腔室气压为6×10-6Torr，沉积速率为0.05nm/s，膜层厚度为100nm。
S4、在透明导电层a上沉积透明导电层b：采用电子枪蒸镀IZO透明导电层，蒸镀源In2O3与ZnO2的质量比为99:1，沉积温度为350℃、腔室气压为6×10-6Torr，沉积速率为0.05nm/s，膜层厚度为100nm。
S5、透明导电层a和透明导电层b图形化：通过透明导电层图形光刻、刻蚀、去胶过程，将N区、P-GaN层边缘的透明导电层a和b去除；其中，透明导电层采用湿法刻蚀。
S6、N区图形化：通过ICP图形光刻、刻蚀、去胶，将N区的P-GaN层、量子阱层、N-GaN层上部去除，露出N区的N-GaN层；其中，刻蚀过程采用属于干法刻蚀的反应离子刻蚀。
S7、通过等离子体增强化学气相沉积法在透明导电层b和N区N-GaN层上沉积SiO2钝化层。
S8、钝化层图形化：经过钝化层图形光刻、刻蚀、去胶，制作P区电极槽和N区电极槽，P区电极槽露出透明导电层b，N区电极槽露出N-GaN层。其中，钝化层采用干法刻蚀。
S9、蒸镀P型电极和N型电极层：在真空环境下，采用电子枪蒸镀金属电极，依次蒸镀各电极金属层，腔体压力为6×10-6Torr，沉积速率为0.8nm/s；其中，P型电极和N型电极层均为Cr/Pt/Au(各层的厚度分别为10nm/20nm/1000nm)。
S10、电极图形化：经过剥离、去胶，留下P型电极和N型电极。
S11、退火：温度450℃，N2气氛，退火3min。
S12、完成上述工序得到LED晶圆，经研磨、切割、成品测试制成LED芯片。
实施例3
一种LED芯片，包括相互连接的I区结构与II区结构：
其中，I区结构包括：
衬底；
所述衬底的上表面设有缓冲层；
所述缓冲层的上表面设有N-GaN层；
所述N-GaN层的上表面设有量子阱层；
所述量子阱层的上表面设有P-GaN层；
所述P-GaN层的上表面设有透明导电层a；
所述透明导电层a的上表面设有透明导电层b；
所述透明导电层b的上表面设有第一钝化层；
所述第一钝化层中设有P型电极，所述P型电极中部以下嵌入所述第一钝化层中，且所述P型电极与所述透明导电层b接触；
其中，II区结构包括与I区结构共用的衬底、缓冲层和N-GaN层；
所述N-GaN层的上表面设有第二钝化层，所述第二钝化层与所述量子阱层连接；
所述第二钝化层中设有N型电极，所述N型电极中部以下嵌入所述第二钝化层中，且所述N型电极与所述N-GaN层连接。
其中，透明导电层b为IGZO薄膜层，且蒸镀源In2O3与ZnO2和Ga2O3的质量比为99:1。
其中，透明导电层a为ITO9010薄膜层，且In2O3与SnO2的质量比为90:10。
上述LED芯片的制作方法，包括以下步骤：
S1、取一外延片，该外延片自下而上依次包括：衬底、缓冲GaN层、N-GaN层、量子阱层和P-GaN层；其中，衬底为蓝宝石衬底，量子阱层为GaN量子阱层。
S2、外延片清洗：通过超声清洗外延片；其中，所述清洗剂为H2SO4溶液(质量分数98％)、H2O2溶液(质量分数35％)和H2O的混合溶液(硫酸溶液、H2O2溶液和水的体积比为5:1:1)。
S3、在P-GaN层上沉积透明导电层a：采用电子枪蒸镀ITO9010透明导电层，蒸镀源In2O3与SnO2的质量比为90:10，沉积温度为350℃、腔室气压为6×10-6Torr，沉积速率为0.05nm/s，膜层厚度为100nm。
S4、在透明导电层a上沉积透明导电层b：采用电子枪蒸镀IGZO透明导电层，蒸镀源In2O3与ZnO2和Ga2O3的质量比为99:1，沉积温度为350℃、腔室气压为6×10-6Torr，沉积速率为0.05nm/s，膜层厚度为100nm。
S5、透明导电层a和透明导电层b图形化：通过透明导电层图形光刻、刻蚀、去胶过程，将N区、P-GaN层边缘的透明导电层a和b去除；其中，透明导电层采用湿法刻蚀。
S6、N区图形化：通过ICP图形光刻、刻蚀、去胶，将N区的P-GaN层、量子阱层、N-GaN层上部去除，露出N区的N-GaN层；其中，刻蚀过程采用属于干法刻蚀的反应离子刻蚀。
S7、通过等离子体增强化学气相沉积法在透明导电层b和N区N-GaN层上沉积SiO2钝化层。
S8、钝化层图形化：经过钝化层图形光刻、刻蚀、去胶，制作P区电极槽和N区电极槽，P区电极槽露出透明导电层b，N区电极槽露出N-GaN层。其中，钝化层采用干法刻蚀。
S9、蒸镀P型电极和N型电极层：在真空环境下，采用电子枪蒸镀金属电极，依次蒸镀各电极金属层，腔体压力为6×10-6Torr，沉积速率为0.8nm/s；其中，P型电极和N型电极层均为Cr/Pt/Au(各层的厚度分别为10nm/20nm/1000nm)。
S10、电极图形化：经过剥离、去胶，留下P型电极和N型电极。
S11、退火：温度450℃，N2气氛，退火3min。
S12、完成上述工序得到LED晶圆，经研磨、切割、成品测试制成LED芯片。
实施例4
一种LED芯片，包括相互连接的I区结构与II区结构：
其中，I区结构包括：
衬底；
所述衬底的上表面设有缓冲层；
所述缓冲层的上表面设有N-GaN层；
所述N-GaN层的上表面设有量子阱层；
所述量子阱层的上表面设有P-GaN层；
所述P-GaN层的上表面设有透明导电层a；
所述透明导电层a的上表面设有透明导电层b；
所述透明导电层b的上表面设有第一钝化层；
所述第一钝化层中设有P型电极，所述P型电极中部以下嵌入所述第一钝化层中，且所述P型电极与所述透明导电层b接触；
其中，II区结构包括与I区结构共用的衬底、缓冲层和N-GaN层；
所述N-GaN层的上表面设有第二钝化层，所述第二钝化层与所述量子阱层连接；
所述第二钝化层中设有N型电极，所述N型电极中部以下嵌入所述第二钝化层中，且所述N型电极与所述N-GaN层连接。
其中，透明导电层b为ICO薄膜层，且蒸镀源In2O3与CeO2的质量比为99:1。
其中，透明导电层a为ITO9010薄膜层，且In2O3与SnO2的质量比为90:10。
上述LED芯片的制作方法，包括以下步骤：
S1、取一外延片，该外延片自下而上依次包括：衬底、缓冲GaN层、N-GaN层、量子阱层和P-GaN层；其中，衬底为蓝宝石衬底，量子阱层为GaN量子阱层。
S2、外延片清洗：通过超声清洗外延片；其中，所述清洗剂为H2SO4溶液(质量分数98％)、H2O2溶液(质量分数35％)和H2O的混合溶液(硫酸溶液、H2O2溶液和水的体积比为5:1:1)。
S3、在P-GaN层上沉积透明导电层a：采用电子枪蒸镀ITO9010透明导电层，蒸镀源In2O3与SnO2的质量比为90:10，沉积温度为350℃、腔室气压为6×10-6Torr，沉积速率为0.05nm/s，膜层厚度为100nm。
S4、在透明导电层a上沉积透明导电层b：采用电子枪蒸镀ICO透明导电层，蒸镀源In2O3与CeO2的质量比为99:1，沉积温度为350℃、腔室气压为6×10-6Torr，沉积速率为0.05nm/s，膜层厚度为100nm。
S5、透明导电层a和透明导电层b图形化：通过透明导电层图形光刻、刻蚀、去胶过程，将N区、P-GaN层边缘的透明导电层a和b去除；其中，透明导电层采用湿法刻蚀。
S6、N区图形化：通过ICP图形光刻、刻蚀、去胶，将N区的P-GaN层、量子阱层、N-GaN层上部去除，露出N区的N-GaN层；其中，刻蚀过程采用属于干法刻蚀的反应离子刻蚀。
S7、通过等离子体增强化学气相沉积法在透明导电层b和N区N-GaN层上沉积SiO2钝化层。
S8、钝化层图形化：经过钝化层图形光刻、刻蚀、去胶，制作P区电极槽和N区电极槽，P区电极槽露出透明导电层b，N区电极槽露出N-GaN层。其中，钝化层采用干法刻蚀。
S9、蒸镀P型电极和N型电极层：在真空环境下，采用电子枪蒸镀金属电极，依次蒸镀各电极金属层，腔体压力为6×10-6Torr，沉积速率为0.8nm/s；其中，P型电极和N型电极层均为Cr/Pt/Au(各层的厚度分别为10nm/20nm/1000nm)。
S10、电极图形化：经过剥离、去胶，留下P型电极和N型电极。
S11、退火：温度450℃，N2气氛，退火3min。
S12、完成上述工序得到LED晶圆，经研磨、切割、成品测试制成LED芯片。
实施例5
一种LED芯片包括相互连接的I区结构与II区结构：
其中，I区结构包括：
衬底；
所述衬底的上表面设有缓冲层；
所述缓冲层的上表面设有N-GaN层；
所述N-GaN层的上表面设有量子阱层；
所述量子阱层的上表面设有P-GaN层；
所述P-GaN层的上表面设有透明导电层a；
所述透明导电层a的上表面设有透明导电层b；
所述透明导电层b的上表面设有第一钝化层；
所述第一钝化层中设有P型电极，所述P型电极中部以下嵌入所述第一钝化层中，且所述P型电极与所述透明导电层b接触；
其中，II区结构包括与I区结构共用的衬底、缓冲层和N-GaN层；
所述N-GaN层的上表面设有第二钝化层，所述第二钝化层与所述量子阱层连接；
所述第二钝化层中设有N型电极，所述N型电极中部以下嵌入所述第二钝化层中，且所述N型电极与所述N-GaN层连接。
其中，透明导电层b为IWO薄膜层，且蒸镀源中In2O3与WO2的质量比为99：1。
其中，透明导电层a为ITO9010薄膜层，且In2O3与SnO2的质量比为90:10。
上述LED芯片的制作方法，包括以下步骤：
S1、取一外延片，该外延片自下而上依次包括：衬底、缓冲GaN层、N-GaN层、量子阱层和P-GaN层；其中，衬底为蓝宝石衬底，量子阱层为GaN量子阱层。
S2、外延片清洗：通过超声清洗外延片；其中，所述清洗剂为H2SO4溶液(质量分数98％)、H2O2溶液(质量分数35％)和H2O的混合溶液(硫酸溶液、H2O2溶液和水的体积比为5:1:1)。
S3、在P-GaN层上沉积透明导电层a：采用电子枪蒸镀ITO9010透明导电层，蒸镀源In2O3与SnO2的质量比为90:10，沉积温度为200℃、腔室气压为6×10-6Torr，沉积速率为0.05nm/s，膜层厚度为100nm。
S4、在透明导电层a上沉积透明导电层b：采用电子枪蒸镀IWO透明导电层，蒸镀源In2O3与WO2的摩尔比为99:1，沉积温度为200℃、腔室气压为6×10-6Torr，沉积速率为0.05nm/s，膜层厚度为100nm。
S5、透明导电层a和透明导电层b图形化：通过透明导电层图形光刻、刻蚀、去胶过程，将N区、P-GaN层边缘的透明导电层a和b去除；其中，透明导电层采用湿法刻蚀。
S6、N区图形化：通过ICP图形光刻、刻蚀、去胶，将N区的P-GaN层、量子阱层、N-GaN层上部去除，露出N区的N-GaN层；其中，刻蚀过程采用干法刻蚀的反应离子刻蚀。
S7、通过等离子体增强化学气相沉积法在透明导电层b和N区N-GaN层上沉积SiO2钝化层。
S8、钝化层图形化：经过钝化层图形光刻、刻蚀、去胶，制作P区电极槽和N区电极槽，P区电极槽露出透明导电层b，N区电极槽露出N-GaN层。其中，钝化层采用干法刻蚀。
S9、蒸镀P型电极和N型电极层：在真空环境下，采用电子枪蒸镀金属电极，依次蒸镀各电极金属层，腔体压力为6×10-6Torr，沉积速率为0.8nm/s；其中，P型电极和N型电极层均为Cr/Pt/Au(各层的厚度分别为10nm/20nm/1000nm)。
S10、电极图形化：经过剥离、去胶，留下P型电极和N型电极。
S11、退火：温度450℃，N2气氛，退火3min。
S12、完成上述工序得到LED晶圆，经研磨、切割、成品测试制成LED芯片。
实施例6
一种LED芯片，包括相互连接的I区结构与II区结构：
其中，I区结构包括：
衬底；
所述衬底的上表面设有缓冲层；
所述缓冲层的上表面设有N-GaN层；
所述N-GaN层的上表面设有量子阱层；
所述量子阱层的上表面设有P-GaN层；
所述P-GaN层的上表面设有透明导电层a；
所述透明导电层a的上表面设有透明导电层b；
所述透明导电层b的上表面设有第一钝化层；
所述第一钝化层中设有P型电极，所述P型电极中部以下嵌入所述第一钝化层中，且所述P型电极与所述透明导电层b接触；
其中，II区结构包括与I区结构共用的衬底、缓冲层和N-GaN层；
所述N-GaN层的上表面设有第二钝化层，所述第二钝化层与所述量子阱层连接；
所述第二钝化层中设有N型电极，所述N型电极中部以下嵌入所述第二钝化层中，且所述N型电极与所述N-GaN层连接。
其中，透明导电层b为IWO薄膜层，且蒸镀源中In2O3与WO2的质量比为99：1。
其中，透明导电层a为ITO9010薄膜层，且In2O3与SnO2的质量比为90:10。
上述LED芯片的制作方法，包括以下步骤：
S1、取一外延片，该外延片自下而上依次包括：衬底、缓冲GaN层、N-GaN层、量子阱层和P-GaN层；其中，衬底为蓝宝石衬底，量子阱层为GaN量子阱层。
S2、外延片清洗：通过超声清洗外延片；其中，所述清洗剂为H2SO4溶液(质量分数98％)、H2O2溶液(质量分数35％)和H2O的混合溶液(硫酸溶液、H2O2溶液和水的体积比为5:1:1)。
S3、在P-GaN层上沉积透明导电层a：采用电子枪蒸镀ITO9010透明导电层，蒸镀源In2O3与SnO2的质量比为90:10，沉积温度为350℃、腔室气压为6×10-6Torr，沉积速率为0.05nm/s，膜层厚度为100nm。
S4、在透明导电层a上沉积透明导电层b：采用电子枪蒸镀IWO透明导电层，蒸镀源In2O3与WO2的质量比为99:1，沉积温度为350℃、腔室气压为8×10-6Torr，沉积速率为0.15nm/s，膜层厚度为100nm。
S5、透明导电层a和透明导电层b图形化：通过透明导电层图形光刻、刻蚀、去胶过程，将N区、P-GaN层边缘的透明导电层a和b去除；其中，透明导电层采用湿法刻蚀。
S6、N区图形化：通过ICP图形光刻、刻蚀、去胶，将N区的P-GaN层、量子阱层、N-GaN层上部去除，露出N区的N-GaN层；其中，刻蚀过程采用干法刻蚀的反应离子刻蚀。
S7、通过等离子体增强化学气相沉积法在透明导电层b和N区N-GaN层上沉积SiO2钝化层。
S8、钝化层图形化：经过钝化层图形光刻、刻蚀、去胶，制作P区电极槽和N区电极槽，P区电极槽露出透明导电层b，N区电极槽露出N-GaN层。其中，钝化层采用干法刻蚀。
S9、蒸镀P型电极和N型电极层：在真空环境下，采用电子枪蒸镀金属电极，依次蒸镀各电极金属层，腔体压力为6×10-6Torr，沉积速率为0.8nm/s；其中，P型电极和N型电极层均为Cr/Pt/Au(各层的厚度分别为10nm/20nm/1000nm)。
S10、电极图形化：经过剥离、去胶，留下P型电极和N型电极。
S11、退火：温度450℃，N2气氛，退火3min。
S12、完成上述工序得到LED晶圆，经研磨、切割、成品测试制成LED芯片。
对比例1
对比例1与实施例1的区别在于：对比例1的结构中透明导电层为IWO透明导电层，实施例1的结构中透明导电层包括透明导电层a与透明导电层b，且透明导电层a为IWO透明导电层，透明导电层b为ITO9010透明导电层。
一种LED芯片，包括相互连接的I区结构与II区结构：
其中，I区结构包括：
衬底；
所述衬底的上表面设有缓冲层；
所述缓冲层的上表面设有N-GaN层；
所述N-GaN层的上表面设有量子阱层；
所述量子阱层的上表面设有P-GaN层；
所述P-GaN层的上表面设有透明导电层；
所述透明导电层的上表面设有第一钝化层；
所述第一钝化层中设有P型电极，所述P型电极中部以下嵌入所述第一钝化层中，且所述P型电极与所述透明导电层b接触；
其中，II区结构包括与I区结构共用的衬底、缓冲层和N-GaN层；
所述N-GaN层的上表面设有第二钝化层，所述第二钝化层与所述量子阱层连接；
所述第二钝化层中设有N型电极，所述N型电极中部以下嵌入所述第二钝化层中，且所述N型电极与所述N-GaN层连接。
其中，透明导电层为IWO薄膜层，且蒸镀源中In2O3与WO2的质量比为99：1。
一种LED芯片的制作方法，包括以下步骤：
S1、取一外延片，该外延片自下而上依次包括：衬底、缓冲GaN层、N-GaN层、量子阱层和P-GaN层；其中，衬底为蓝宝石衬底，量子阱层为GaN量子阱层。
S2、外延片清洗：通过超声清洗外延片；其中，所述清洗剂为H2SO4溶液(质量分数98％)、H2O2溶液(质量分数35％)和H2O的混合溶液(硫酸溶液、H2O2溶液和水的体积比为5:1:1)。
S3、在P-GaN层上沉积透明导电层：采用电子枪蒸镀IWO透明导电层，蒸镀源In2O3与WO2的质量比为99:1，沉积温度为350℃、腔室气压为6×10-6Torr，沉积速率为0.05nm/s，膜层厚度为200nm。
S4、透明导电层图形化：通过透明导电层图形光刻、刻蚀、去胶过程，将N区、P-GaN层边缘的透明导电层去除；其中，透明导电层采用湿法刻蚀。
S5、N区图形化：通过ICP图形光刻、刻蚀、去胶，将N区的P-GaN层、量子阱层、N-GaN层上部去除，露出N区的N-GaN层；其中，刻蚀过程采用属于干法刻蚀的反应离子刻蚀。
S6、通过等离子体增强化学气相沉积法在透明导电层和N区N-GaN层上沉积SiO2钝化层。
S7、钝化层图形化：经过钝化层图形光刻、刻蚀、去胶，制作P区电极槽和N区电极槽，P区电极槽露出透明导电层，N区电极槽露出N-GaN层。其中，钝化层采用干法刻蚀。
S8、蒸镀P型电极和N型电极层：在真空环境下，采用电子枪蒸镀金属电极，依次蒸镀各电极金属层，腔体压力为6×10-6Torr，沉积速率为0.8nm/s；其中，P型电极和N型电极层均为Cr/Pt/Au(各层的厚度分别为10nm/20nm/1000nm)。
S9、电极图形化：经过剥离、去胶，留下P型电极和N型电极。
S10、退火：温度450℃，N2气氛，退火3min。
S11、完成上述工序得到LED晶圆，经研磨、切割、成品测试制成LED芯片。
对比例2
对比例2与实施例1的区别在于：对比例2的结构中透明导电层为ITO9010透明导电层，实施例1的结构中透明导电层包括透明导电层a与透明导电层b，且透明导电层a为IWO透明导电层，透明导电层b为ITO9010透明导电层。
一种LED芯片，结构如图1所示，具体的，包括相互连接的I区结构与II区结构：
其中，I区结构包括：
衬底；
所述衬底的上表面设有缓冲层；
所述缓冲层的上表面设有N-GaN层；
所述N-GaN层的上表面设有量子阱层；
所述量子阱层的上表面设有P-GaN层；
所述P-GaN层的上表面设有透明导电层；
所述透明导电层的上表面设有第一钝化层；
所述第一钝化层中设有P型电极，所述P型电极中部以下嵌入所述第一钝化层中，且所述P型电极与所述透明导电层b接触；
其中，II区结构包括与I区结构共用的衬底、缓冲层和N-GaN层；
所述N-GaN层的上表面设有第二钝化层，所述第二钝化层与所述量子阱层连接；
所述第二钝化层中设有N型电极，所述N型电极中部以下嵌入所述第二钝化层中，且所述N型电极与所述N-GaN层连接。
其中，透明导电层为ITO9010薄膜层，且蒸镀源中In2O3与SnO2的质量比为90：10。
一种LED芯片的制作方法，包括以下步骤：
S1、取一外延片，该外延片自下而上依次包括：衬底、缓冲GaN层、N-GaN层、量子阱层和P-GaN层；其中，衬底为蓝宝石衬底，量子阱层为GaN量子阱层。
S2、外延片清洗：通过超声清洗外延片；其中，所述清洗剂为H2SO4溶液(质量分数98％)、H2O2溶液(质量分数35％)和H2O的混合溶液(硫酸溶液、H2O2溶液和水的体积比为5:1:1)。
S3、在P-GaN层上沉积透明导电层：采用电子枪蒸镀ITO9010透明导电层，蒸镀源In2O3与SnO2的质量比为90:10，沉积温度为350℃、腔室气压为6×10-6Torr，沉积速率为0.05nm/s，膜层厚度为200nm。
S4、透明导电层图形化：通过透明导电层图形光刻、刻蚀、去胶过程，将N区、P-GaN层边缘的透明导电层去除；其中，透明导电层采用湿法刻蚀。
S5、N区图形化：通过ICP图形光刻、刻蚀、去胶，将N区的P-GaN层、量子阱层、N-GaN层上部去除，露出N区的N-GaN层；其中，刻蚀过程采用属于干法刻蚀的反应离子刻蚀。
S6、通过等离子体增强化学气相沉积法在透明导电层和N区N-GaN层上沉积SiO2钝化层。
S7、钝化层图形化：经过钝化层图形光刻、刻蚀、去胶，制作P区电极槽和N区电极槽，P区电极槽露出透明导电层，N区电极槽露出N-GaN层。其中，钝化层采用干法刻蚀。
S8、蒸镀P型电极和N型电极层：在真空环境下，采用电子枪蒸镀金属电极，依次蒸镀各电极金属层，腔体压力为6×10-6Torr，沉积速率为0.8nm/s；其中，P型电极和N型电极层均为Cr/Pt/Au(各层的厚度分别为10nm/20nm/1000nm)。
S9、电极图形化：经过剥离、去胶，留下P型电极和N型电极。
S10、退火：温度450℃，N2气氛，退火3min。
S11、完成上述工序得到LED晶圆，经研磨、切割、成品测试制成LED芯片。
性能测试：
在同一机台上，根据实施例和对比例的方法制备得到LED芯片，在相同的条件下将样品研磨切割成6mil×8mil的芯片颗粒，然后实施例和对比例在相同位置各自挑选晶粒，在相同的封装工艺下，封装成LED。使用电性能分析仪和光谱分析仪采用相同驱动电流测试样品的光电性能。光电性能测试结果见表1。
表1本发明实施例和对比例光电性参数对比表
| 检测项目 | 芯片尺寸(mil2) | 主波长(nm) | 正向电压(V) | 光强(mcd) |
| 实施例1 | 6*8 | 456.1 | 2.47 | 66.6 |
| 实施例2 | 6*8 | 456.0 | 2.48 | 66.2 |
| 实施例3 | 6*8 | 456.2 | 2.47 | 66.4 |
| 实施例4 | 6*8 | 456.1 | 2.45 | 66.9 |
| 对比例1 | 6*8 | 456.0 | 2.60 | 60.8 |
| 对比例2 | 6*8 | 456.1 | 2.67 | 59.1 |
通过表1的数据对比可以看出，实施例1与对比例1和对比例2相比，正向电压降低至2.47V，光强提高到了66.6mcd，这说明本实施例1制作的LED芯片，正向电压降低，光强明显提升。
通过表1的数据对比可以看出，实施例2与对比例1和对比例2相比，正向电压降低至2.48V，光强提高到了66.2mcd，这说明本实施例二制作的LED芯片，正向电压降低，光强明显提升。
通过表1的数据对比可以看出，实施例3与对比例1和对比例2相比，正向电压降低至2.47V，光强提高到了66.4mcd，这说明本实施例三制作的LED芯片，正向电压降低，光强明显提升。
通过表1的数据对比可以看出，实施例4与对比例1和对比例2相比，正向电压降低至2.45V，光强提高到了66.9mcd，这说明本实施例四制作的LED芯片，正向电压降低，光强明显提升。
进一步的，实施例1的透明导电层b为IWO薄膜层，实施例2的透明导电层b为IZO薄膜层，实施例3的透明导电层b为IGZO薄膜层，实施例4的透明导电层b为ICO薄膜层。不同薄膜的选择，也会对光强和正向电压产生影响。其中，实施例4的正向电压降低至2.45V，光强提高到了66.9mcd，实施例2的正向电压降低至2.48V，光强提高到了66.2mcd。从中可以知晓：(1)ICO薄膜层具有较好的光学性质，如较低的光吸收和光散射，有利于提高光输出效率，从而增强LED芯片的光强。相比之下，IZO薄膜层的光学性质较差，导致光输出效率降低；(2)ICO薄膜层与P-GaN材料的能带结构较好地匹配，有利于电子和空穴的注入，从而提高LED芯片的发光效率和光强。而IZO薄膜层的能带结构与P-GaN匹配较差，导致电子和空穴注入效率降低；(3)ICO薄膜层与P-GaN形成较低的界面电阻，有利于电子和空穴的传输，从而提高了LED芯片的光强。IZO薄膜层导致较高的界面电阻，影响电子和空穴的传输效率。
实施例5～6的结果与实施例1类似，为避免冗余，未逐一示出。
本发明实施方式的一种LED芯片，至少具备如下有益效果：本发明的LED芯片中透明导电层由透明导电层a和透明导电层b组成；透明导电层a与P-GaN层接触，透明导电层a使用材料相比P-GaN的功函数要尽可能的小，实现欧姆接触的同时最大化促进空穴向P-GaN的注入；透明导电层b与P型电极接触。透明导电层b使用材料相比P型电极的功函数要尽可能的大，实现欧姆接触的同时最大化促进空穴向透明导电层a的注入；
透明导电层a和透明导电层b属于高掺杂的简并半导体，会促进“空穴”以隧穿的方式进行移动，进而产生极低的接触电阻。提高了P型电极和透明导电层a的“空穴”注入效率且不降低透明导电层b的“空穴”注入效率，从而降低了LED芯片正向电压、提升LED芯片亮度。
以上仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种LED芯片，其特征在于：包括相互连接的I区结构与II区结构：
其中，I区结构包括：
衬底；
所述衬底的上表面设有缓冲层；
所述缓冲层的上表面设有N-GaN层；
所述N-GaN层的上表面设有量子阱层；
所述量子阱层的上表面设有P-GaN层；
所述P-GaN层的上表面设有透明导电层a；
所述透明导电层a的上表面设有透明导电层b；
所述透明导电层b的上表面设有第一钝化层；
所述第一钝化层中设有P型电极，所述P型电极中部以下嵌入所述第一钝化层中，且所述P型电极与所述透明导电层b接触；
其中，II区结构包括与I区结构共用的衬底、缓冲层和N-GaN层；
所述N-GaN层的上表面设有第二钝化层，所述第二钝化层与所述量子阱层连接；
所述第二钝化层中设有N型电极，所述N型电极中部以下嵌入所述第二钝化层中，且所述N型电极与所述N-GaN层连接。
2.根据权利要求1所述的一种LED芯片，其特征在于：所述透明导电层b包括IWO薄膜层、IZO薄膜层、IGZO薄膜层和ICO薄膜层中的至少一种。
3.根据权利要求1所述的一种LED芯片，其特征在于：所述透明导电层a为ITO9010薄膜层。
4.根据权利要求1所述的一种LED芯片，其特征在于：所述透明导电层a或透明导电层b的沉积厚度为50nm～300nm。
5.根据权利要求1所述的一种LED芯片，其特征在于：所述P型电极为Cr电极、Ni电极、Al电极、Ti电极、Ag电极、Pt电极和Au电极中至少一种。
6.一种制备如权利要求1至5任一项所述的一种LED芯片的方法，其特征在于：包括以下步骤：
依次沉积衬底、缓冲层、N-GaN层、量子阱层和P-GaN层；
在所述P-GaN层的表面依次沉积透明导电层a和透明导电层b；
经表面图形化处理、沉积钝化层处理、蒸镀P型电极和N型电极处理、电极图形化处理、退火处理后，制片，得到LED芯片。
7.根据权利要求6所述的方法，其特征在于：沉积透明导电层a和透明导电层b过程中的腔室气压为1.5×10-6Torr～8.0×10-6Torr。
8.根据权利要求6所述的方法，其特征在于：沉积透明导电层a和透明导电层b过程中的温度为200℃～400℃。
9.根据权利要求6所述的方法，其特征在于：退火的温度为300℃～700℃。
10.一种照明设备，其特征在于：包括权利要求1至5任一项所述的一种LED芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310988767.9A CN117096244A (zh) | 2023-08-08 | 2023-08-08 | 一种led芯片及其制备方法与应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310988767.9A CN117096244A (zh) | 2023-08-08 | 2023-08-08 | 一种led芯片及其制备方法与应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117096244A true CN117096244A (zh) | 2023-11-21 |
Family
ID=88770994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310988767.9A Pending CN117096244A (zh) | 2023-08-08 | 2023-08-08 | 一种led芯片及其制备方法与应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117096244A (zh) |
-
2023
- 2023-08-08 CN CN202310988767.9A patent/CN117096244A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101350392B (zh) | 纳米图案p型氮化物半导体欧姆接触电极及其制备方法 | |
| CN101789478B (zh) | 一种发光二极管芯片及其制造方法 | |
| US7521329B2 (en) | Semiconductor light emitting diode having textured structure and method of manufacturing the same | |
| CN105702820B (zh) | 表面覆盖ITO的反极性AlGaInP基LED及其制造方法 | |
| US7335519B2 (en) | Method for manufacturing a light-emitting diode | |
| CN103117338A (zh) | 低损伤GaN基LED芯片的制作方法 | |
| KR100491968B1 (ko) | 갈륨나이트라이드계 광소자의 ｐ형 오믹 전극의 제조방법 | |
| KR20050095721A (ko) | ＩＩＩ - Ｖ 족 ＧａＮ 계 화합물 반도체 발광소자 및 그제조방법 | |
| KR101239852B1 (ko) | ＧａＮ계 화합물 반도체 발광 소자 | |
| CN105742449A (zh) | 发光二极管的电极制备方法 | |
| CN116387428A (zh) | 一种led芯片制备方法 | |
| US20130075779A1 (en) | Light emitting diode with multiple transparent conductive layers and method for manufacturing the same | |
| CN112750933B (zh) | 一种led芯片及其制作方法 | |
| CN214336736U (zh) | 双层ito膜的led芯片结构 | |
| US9130108B2 (en) | Light-emitting diode and method for manufacturing thereof | |
| CN114242862B (zh) | Led芯片及其制备方法 | |
| CN107681035B (zh) | 一种透明导电层及其制作方法、发光二极管 | |
| CN117096244A (zh) | 一种led芯片及其制备方法与应用 | |
| KR20130068448A (ko) | 발광다이오드 | |
| CN112750929A (zh) | 一种p-gan层改性的led芯片及其制作方法 | |
| CN113410362B (zh) | 一种led芯片及其制作方法与应用 | |
| US7192794B2 (en) | Fabrication method of transparent electrode on visible light-emitting diode | |
| CN100442560C (zh) | 制造发光二极管的方法 | |
| CN105932133B (zh) | 一种高亮度led芯片及其制备方法 | |
| KR101868232B1 (ko) | 혼성 투명전극을 포함하는 led 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |