CN117093523B - 一种芯片阵列及其故障定位方法及电子设备 - Google Patents
一种芯片阵列及其故障定位方法及电子设备 Download PDFInfo
- Publication number
- CN117093523B CN117093523B CN202311361064.XA CN202311361064A CN117093523B CN 117093523 B CN117093523 B CN 117093523B CN 202311361064 A CN202311361064 A CN 202311361064A CN 117093523 B CN117093523 B CN 117093523B
- Authority
- CN
- China
- Prior art keywords
- chip
- control unit
- specific
- array
- signal bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000002159 abnormal effect Effects 0.000 claims description 27
- 230000005856 abnormality Effects 0.000 claims description 6
- 238000012423 maintenance Methods 0.000 description 9
- 238000005192 partition Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000008054 signal transmission Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本申请涉及一种芯片阵列及其故障定位方法及电子设备,属于电子电路领域。该芯片阵列包括:信号总线;m x n个芯片,每个所述芯片被配置为通过所述信号总线与控制单元连接,并独立接收所述控制单元发送的信号以及向所述控制单元发送信号,m和n均为正整数。本申请提供的芯片阵列,每个芯片可通过信号总线与控制单元连接,并独立接收控制单元发送的信号以及向控制单元发送信号,从而可以快速确定出芯片阵列中出现故障点的芯片,大幅降低了故障定位的时间和成本。
Description
技术领域
本申请属于电子电路领域,具体涉及一种芯片阵列及其故障定位方法及电子设备。
背景技术
串行控制是电子系统中一种常见的控制方式,在这种控制方式中,控制单元(如MCU(Micro-Controller Unit,微处理器)或者FPGA(Field Programmable Gate Array,现场可编程门阵列)等)通过串行总线向执行单元(如芯片等)发送命令和交换数据。
串行控制架构中执行单元是串联的,当其中一个或几个执行单元出现异常时,会导致整串执行单元异常。在进行维修时无法精准定位所有的异常分区,只能先将异常分区中的第一个执行单元维修后,再次确认后续分区是否存在异常,若还有异常分区,只能再次维修异常分区中第一个执行单元,然后再确认后续分区是否存在异常,此种情况会造成维修非常耗时且成本很高;同时,级联方式会造成信号线阻抗容抗等增大,信号衰减更多,当信号传输至后段时信号质量变差,进而造成误码率增高、信号无法支持高带宽,从而限制了更高的数据速率。
发明内容
鉴于此,本申请的目的在于提供一种芯片阵列及其故障定位方法及电子设备,以改善异常执行单元定位效率低的问题。
本申请的实施例是这样实现的:
第一方面,本申请实施例提供了一种芯片阵列,包括:信号总线;m x n个芯片,每个所述芯片被配置为通过所述信号总线与控制单元连接,并独立接收所述控制单元发送的信号以及向所述控制单元发送信号,m和n均为正整数。
本申请实施例中,芯片阵列中每个芯片可通过信号总线与控制单元连接,并独立接收控制单元发送的信号以及向控制单元发送信号,从而可以快速确定出芯片阵列中出现故障点的芯片,大幅降低了故障定位的时间和成本,同时,也可以是提高信号传输质量、减小误码率、提升信号带宽等。
结合第一方面实施例的一种可能的实施方式,每个所述芯片被配置为通过不同的所述信号总线与所述控制单元连接,其中,所述控制单元被配置为采用点对点控制方式控制每个所述芯片。
本申请实施例中,采用点对点的控制方式,可以提升芯片接收到的信号质量,避免出现因信号质量差异造成的误码率较高的情况,同时能够提升信号带宽,实现更高的刷新频率;此外,点对点的控制方案可以在芯片阵列出现异常时准确定位异常分区位置,为后续维修提供便利,可大幅降低芯片维修的时间和费用。
结合第一方面实施例的一种可能的实施方式,所述信号总线包括信号发射线和信号接收线;每个所述芯片均包括数据收发端口;每个所述芯片通过自身的数据收发端口与所述信号总线中的信号发射线和信号接收线连接。
本申请实施例中,每个芯片通过自身的数据收发端口与信号总线中的信号发射线和信号接收线连接,便可实现对芯片的点对点控制。
结合第一方面实施例的一种可能的实施方式,至少一行或一列的所述芯片通过同一条所述信号总线与所述控制单元连接,连接在同一条所述信号总线上的各个所述芯片采用手拉手方式连接。
本申请实施例中,通过采用手拉手方式连接,使得至少一行或一列的芯片通过同一条信号总线与控制单元连接,进而在实现发明目的的同时,能缩小芯片阵列的面积以及设计成本。
结合第一方面实施例的一种可能的实施方式,每个芯片包括:第一数据收发端口和第二数据收发端口,所述第一数据收发端口中的信号发射端与所述第二数据收发端口中的信号发射端连接,所述第一数据收发端口中的信号接收端与所述第二数据收发端口中的信号接收端连接;对于连接在同一条所述信号总线上的各个所述芯片中的第一个芯片,所述第一个芯片通过自身的第一数据收发端口与所述控制单元连接;对于连接在同一条所述信号总线上的各个所述芯片中的第i个芯片,i依次取2至n-1,所述第i个芯片通过自身的第一数据收发端口与第i-1个芯片的第二数据收发端口连接,第i个芯片通过自身的第二数据收发端口与第i+1个芯片的第一数据收发端口连接,n为连接在同一条所述信号总线上的所述芯片的总数量;对于连接在同一条所述信号总线上的各个所述芯片中的第n个芯片,所述第n个芯片通过自身的第二数据收发端口与所述控制单元连接。
本申请实施例中,采用上述的结构的芯片以及连接方式,使得连接在同一条信号总线上的各个芯片采用手拉手方式连接,并且每个芯片的两个数据收发端口在物理上相关连接,使得信号可以不通过芯片内部,而实现信号直通,从而即使当某个芯片损坏时,信号传输不会受到影响,在这个损坏的芯片后面的芯片仍然能够接收到控制信号。
结合第一方面实施例的一种可能的实施方式,所述芯片包括驱动芯片、控制芯片或功率芯片。
本申请实施例中的芯片可以是驱动芯片、控制芯片或功率芯片等各种具备通讯功能的芯片,从而使得本申请的适用性较好。
第二方面,本申请实例还提供了一种电子设备,包括:控制单元和如上述第一方面实施例和/或结合第一方面实施例的任一种可能的实施方式提供的芯片阵列,所述控制单元与所述芯片阵列连接;所述控制单元被配置为检测所述芯片阵列中的特定芯片的异常情况。
结合第二方面实施例的一种可能的实施方式,所述控制单元被配置为通过信号总线向所述特定芯片发送控制命令,若在约定时间未收到所述特定芯片返回的数据,或者收到所述特定芯片返回的数据存在异常,确定所述特定芯片出现故障。
第三方面,本申请实例还提供了一种芯片阵列的故障定位方法,包括:向芯片阵列中的特定芯片发送控制命令,其中,所述芯片阵列为如上述第一方面实施例和/或结合第一方面实施例的任一种可能的实施方式提供的芯片阵列,正常的特定芯片会响应所述控制命令并按照约定返回数据;基于所述特定芯片的反馈数据情况确定所述特定芯片的异常情况。
结合第三方面实施例的一种可能的实施方式,基于所述特定芯片的反馈数据情况确定所述特定芯片的异常情况,包括:若在约定时间未收到所述特定芯片返回的数据,或者收到所述特定芯片返回的数据存在异常,确定所述特定芯片出现故障。
本申请的其他特征和优点将在随后的说明书阐述。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。通过附图所示,本申请的上述及其它目的、特征和优势将更加清晰。
图1示出了本申请实施例提供的一种芯片阵列与控制单元相连接的结构示意图。
图2示出了本申请实施例提供的又一种芯片阵列与控制单元相连接的结构示意图。
图3示出了本申请实施例提供的一种芯片的结构示意图。
图4示出了本申请实施例提供的一种芯片阵列的故障定位方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。以下实施例可作为示例,用于更加清楚地说明本申请的技术方案,而不能以此来限制本申请的保护范围。本领域技术人员可以理解的是,在不相冲突的情况下,下述实施例及实施例中的特征可以相互结合。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中诸如“第一”、“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
再者,本申请中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。
在本申请实施例的描述中,除非另有明确的规定和限制,技术术语“连接”可以是直接电性连接,也可以是通过中间媒介间接电性连接。
为了便于定位异常芯片,以及提高信号传输质量、减小误码率、提升信号带宽等,本申请实施例提供了一种芯片阵列及其故障定位方法及电子设备,本申请提供的芯片阵列中每个芯片可通过信号总线与控制单元连接,并独立接收控制单元发送的信号以及向控制单元发送信号,从而可以快速确定出芯片阵列中出现故障点的芯片,大幅降低了故障定位的时间和成本,同时,也可以是提高信号传输质量、减小误码率、提升信号带宽等。
本申请实施例提供的芯片阵列包含信号总线以及m x n个芯片,其中,“x”表示乘,即m x n表示m乘以n。m x n个芯片呈阵列方式排列,如m表征阵列的行,n表征阵列的列,m和n均为正整数。每个芯片被配置为通过信号总线与控制单元连接,并独立接收控制单元发送的信号以及向控制单元发送信号。芯片阵列中的每个芯片接收信号以及发送信号不依赖于其余的芯片,可独立完成,从而使得在故障定位时,控制单元可以独立向芯片阵列中的每个芯片发送控制命令,根据每个芯片的反馈数据情况确定其异常情况。
其中,该芯片可以是各种具备通信功能的芯片,例如,可以是驱动芯片、控制芯片、功率芯片等芯片,可以根据实际需要来设置芯片的类型。
其中,当芯片为驱动芯片、控制芯片等芯片时,每个芯片还可以作为中间组件,进一步控制或驱动连接于该芯片下的其他元器件。该该种实施方式下,每个芯片还可以连接至少一个其他元器件。为了便于理解,以芯片为驱动芯片为例,则该驱动芯片下还可以进一步连接,需要由该驱动芯片驱动的至少一个元器件,如连接有LED灯,这样驱动芯片可以驱动多个LED灯。
其中,上述的驱动芯片并不限于LED灯驱动芯片,其也可以是电机驱动芯片等。
其中,信号总线具备传输信号的能力,能接收信号以及发送信号,其可以包含多根信号线,如包含数据发射线(如用TX表示)、信号接收线(如用RX表示)以及数字地线(用GND表示)等。数据发射线用于发射信号,信号接收线用于接收信号。
一种可选实施方式下,m x n个芯片以及信号总线均设置于电路板上,信号总线可以布设于电路板内部的信号线,为印制在电路路中的印制线。该电路板可以是PCB线路板、基板等。
一种可选实施方式下,每个芯片被配置为通过不同的信号总线与控制单元连接,其中,控制单元被配置为采用点对点控制方式控制每个芯片,其示意图如图1所示。该种实施方式下,每个芯片对应一条信号总线,控制单元通过对应的信号总线控制对应的芯片,可实时灵活地控制每一个芯片,并掌控每一个芯片的工作状况。采用点对点的控制方式,可以提升芯片接收到的信号质量,避免出现因信号质量差异造成的误码率较高的情况,同时能够提升信号带宽,实现更高的刷新频率。此外,点对点的控制方案可以在芯片阵列出现异常时准确定位异常分区位置,为后续维修提供便利,可大幅降低芯片维修的时间和费用。
在控制单元采用点对点的控制方式控制每个芯片的实施方式下,每个芯片均包括数据收发端口,每个芯片通过自身的数据收发端口与信号总线中的信号发射线和信号接收线连接。其中,数据收发端口是指集数据信号接收与发射于一体的信号端口。其中,上述点对点的控制方式,适用于芯片阵列规模较小的应用。
一种可选实施方式下,至少一行或一列的芯片通过同一条信号总线与控制单元连接,连接在同一条信号总线上的各个芯片采用手拉手方式连接。该种实施方式下,不再是一个芯片对应一条信号总线,而是至少一行或一列的芯片对应同一条信号总线,其示意图如图2所示。可以理解的是,图2仅示出了一行芯片通过同一条信号总线与控制单元连接的示意图。
其中,手拉手方式并不等同于串联方式,在串联方式下,信号需要经过芯片内部才能传输给串接的下一个芯片,当串接的其中一个芯片或多个芯片故障后,后续芯片均不能接收到信号。而采用手拉手的方式,即使当某个芯片损坏时,信号传输不会受到影响,在这个损坏的芯片后面的芯片仍然能够接受到控制信号,从而能够在芯片阵列中出现故障点时快速找出故障点,大幅降低维修的时间和费用。
在手拉手方式下,一种可能的实施方式下,每个芯片包括:第一数据收发端口(可简称端口1)和第二数据收发端口(可简称端口2),第一数据收发端口中的信号发射端与第二数据收发端口中的信号发射端连接,第一数据收发端口中的信号接收端与第二数据收发端口中的信号接收端连接,其原理图如图3所示。每个芯片的两个数据收发端口在物理上相关连接,使得信号可以不通过芯片内部,而实现信号直通,从而即使当某个芯片损坏时,信号传输不会受到影响,在这个损坏的芯片后面的芯片仍然能够接收到控制信号。
其中,图3中的芯片本体是指芯片除第一数据收发端口以及第二数据收发端口外的部分。点对点方式下的芯片的结构与手拉手方式下的芯片的结构可以不同,例如,在点对点方式下,芯片可以仅包含一个数据收发端口。
在手拉手方式下,对于连接在同一条信号总线上的各个芯片中的第一个芯片,第一个芯片通过自身的第一数据收发端口与控制单元连接;对于连接在同一条信号总线上的各个芯片中的第i个芯片,i依次取2至n-1,第i个芯片通过自身的第一数据收发端口与第i-1个芯片的第二数据收发端口连接,第i个芯片通过自身的第二数据收发端口与第i+1个芯片的第一数据收发端口连接,n为连接在同一条信号总线上的芯片的总数量;对于连接在同一条信号总线上的各个芯片中的第n个芯片,第n个芯片通过自身的第二数据收发端口与控制单元连接。
在手拉手方式下,芯片通过端口1接收来自控制单元的命令,然后通过端口2向下传输命令,即使该芯片发生故障,信号仍然能继续通过端口2向下传输。在手拉手控制方式中,控制单元通过信号总线向芯片阵列中的所有或者特定芯片发送命令,收到命令的芯片按约定向控制单元返回数据,如果控制单元在约定时间未收到特定芯片的数据或者收到的数据有问题,即可判断该芯片发生故障。这样就可以缩短定位故障芯片的时间,继而提高后续维修的效率。
手拉手方式比较适用于芯片阵列规模较大的应用,不仅能够在芯片阵列中出现故障点时快速找出故障点,而且还有利于缩小芯片阵列的面积以及设计成本。
上述的控制单元可以是具备控制能力的设备或装置,例如,可以是上位机、处理器、控制器等。其中,处理器可以是一种集成电路芯片,具有信号的处理能力。上述的处理器可以是通用处理器,包括中央处理器(Central Processing Unit, CPU)、网络处理器(Network Processor,NP)、微处理器等;还可以是数字信号处理器(Digital SignalProcessor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现场可编程门阵列(Field Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。或者该处理器也可以是任何常规的处理器等。
本申请实例还提供了一种电子设备,该电子设备包括控制单元和上述的芯片阵列,控制单元与芯片阵列连接。
控制单元被配置为检测芯片阵列中的特定芯片(可以是芯片阵列中的指定芯片)的异常情况。控制单元具体在检测芯片阵列中的特定芯片的异常情况时,控制单元被配置为通过信号总线向特定芯片发送控制命令,若在约定时间未收到特定芯片返回的数据,或者收到特定芯片返回的数据存在异常,确定特定芯片出现故障。
其中,正常的特定芯片会响应控制单元发送的控制命令并按照约定返回数据,一种实施方式下,控制单元通过检测特定芯片返回的数据是否为按照约定返回数据即可判断返回的数据是否存在异常。
该电子设备还可以包含存储器等器件,其中,存储器2可以是,但不限于,随机存取存储器(RandomAccessMemory,RAM),只读存储器(Read Only Memory,ROM),可编程只读存储器(Programmable Read-Only Memory,PROM),可擦除只读存储器(ErasableProgrammable Read-Only Memory,EPROM),电可擦除只读存储器(Electric ErasableProgrammable Read-Only Memory,EEPROM)等。
其中,上述的电子设备,包括但不限于手机、平板、电脑、电视机、工控机等。
本申请实施例所提供的电子设备,其实现原理及产生的技术效果和前述芯片阵列实施例相同,为简要描述,电子设备实施例部分未提及之处,可参考前述芯片阵列实施例中相应内容。
本申请实施例还提供了一种芯片阵列的故障定位方法,下面将结合图4对其流程进行说明,该故障定位方法可以由上述的控制单元执行。
S1:向芯片阵列中的特定芯片发送控制命令,其中,正常的特定芯片会响应所述控制命令并按照约定返回数据。
在定位芯片阵列中的异常或故障芯片时,将芯片阵列中的芯片与控制单元连接,以便于控制单元向芯片阵列中的特定芯片发送控制命令。
其中,故障定位方法实施例中的芯片阵列为前述的芯片阵列,即控制范元可以通过信号总线控制每一个芯片,且每个芯片能独立接收控制单元发送的信号以及向控制单元发送信号。
其中,控制命令可以是控制芯片执行指定的操作,芯片不同对应的操作也不同,例如,当芯片为LED驱动芯片时,控制命令可以是控制芯片执行LED灯的点亮操作。其中,LED驱动芯片下连接有需要由该LED驱动芯片驱动的至少一个LED灯。
S2:基于所述特定芯片的反馈数据情况确定所述特定芯片的异常情况。
控制单元基于特定芯片的反馈数据情况确定特定芯片的异常情况。
一种可选实施方式下,基于特定芯片的反馈数据情况确定特定芯片的异常情况的实现过程可以是:若在约定时间未收到特定芯片返回的数据,或者收到特定芯片返回的数据存在异常,确定特定芯片出现故障。
采用上述的故障定位方法,能够在芯片阵列中出现故障点时快速找出故障点,大幅降低维修的时间和费用。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
另外,在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应所述以权利要求的保护范围为准。
Claims (7)
1.一种芯片阵列,其特征在于,包括:
信号总线;
m x n个芯片,每个所述芯片被配置为通过所述信号总线与控制单元连接,并独立接收所述控制单元发送的信号以及向所述控制单元发送信号,m和n均为正整数;
其中,至少一行或一列的所述芯片通过同一条所述信号总线与所述控制单元连接,连接在同一条所述信号总线上的各个所述芯片采用手拉手方式连接,每个芯片包括:第一数据收发端口和第二数据收发端口,所述第一数据收发端口中的信号发射端与所述第二数据收发端口中的信号发射端连接,所述第一数据收发端口中的信号接收端与所述第二数据收发端口中的信号接收端连接,其中,在手拉手方式下,每个芯片的第一数据收发端口和第二数据收发端口在物理上相互连接,以实现信号直通。
2.根据权利要求1所述的芯片阵列,其特征在于,
对于连接在同一条所述信号总线上的各个所述芯片中的第一个芯片,所述第一个芯片通过自身的第一数据收发端口与所述控制单元连接;
对于连接在同一条所述信号总线上的各个所述芯片中的第i个芯片,i依次取2至n-1,所述第i个芯片通过自身的第一数据收发端口与第i-1个芯片的第二数据收发端口连接,第i个芯片通过自身的第二数据收发端口与第i+1个芯片的第一数据收发端口连接,n为连接在同一条所述信号总线上的所述芯片的总数量;
对于连接在同一条所述信号总线上的各个所述芯片中的第n个芯片,所述第n个芯片通过自身的第二数据收发端口与所述控制单元连接。
3.根据权利要求1或2所述的芯片阵列,其特征在于,所述芯片包括驱动芯片、控制芯片或功率芯片。
4.一种电子设备,其特征在于,包括:控制单元和如权利要求1-3中任一项所述的芯片阵列,所述控制单元与所述芯片阵列连接;
所述控制单元被配置为检测所述芯片阵列中的特定芯片的异常情况。
5.根据权利要求4所述的电子设备,其特征在于,所述控制单元被配置为通过信号总线向所述特定芯片发送控制命令,若在约定时间未收到所述特定芯片返回的数据,或者收到所述特定芯片返回的数据存在异常,确定所述特定芯片出现故障。
6.一种芯片阵列的故障定位方法,其特征在于,包括:
向芯片阵列中的特定芯片发送控制命令,其中,所述芯片阵列为如权利要求1-3中任一项所述的芯片阵列,正常的特定芯片会响应所述控制命令并按照约定返回数据;
基于所述特定芯片的反馈数据情况确定所述特定芯片的异常情况。
7.根据权利要求6所述的故障定位方法,其特征在于,基于所述特定芯片的反馈数据情况确定所述特定芯片的异常情况,包括:
若在约定时间未收到所述特定芯片返回的数据,或者收到所述特定芯片返回的数据存在异常,确定所述特定芯片出现故障。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311361064.XA CN117093523B (zh) | 2023-10-20 | 2023-10-20 | 一种芯片阵列及其故障定位方法及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311361064.XA CN117093523B (zh) | 2023-10-20 | 2023-10-20 | 一种芯片阵列及其故障定位方法及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117093523A CN117093523A (zh) | 2023-11-21 |
CN117093523B true CN117093523B (zh) | 2024-01-26 |
Family
ID=88770232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311361064.XA Active CN117093523B (zh) | 2023-10-20 | 2023-10-20 | 一种芯片阵列及其故障定位方法及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117093523B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN206432984U (zh) * | 2016-12-30 | 2017-08-22 | 比亚迪股份有限公司 | Rs485电路 |
CN108694897A (zh) * | 2017-06-09 | 2018-10-23 | 京东方科技集团股份有限公司 | 驱动控制方法、组件及显示装置 |
CN109542834A (zh) * | 2017-09-22 | 2019-03-29 | 杭州华为数字技术有限公司 | 一种确定nc芯片连接错误的方法及nc芯片 |
CN109947605A (zh) * | 2017-12-21 | 2019-06-28 | 北京比特大陆科技有限公司 | 故障诊断方法 |
CN111538690A (zh) * | 2020-07-09 | 2020-08-14 | 深圳君略科技有限公司 | 一种双向信号传输系统及其传输方法 |
CN112882978A (zh) * | 2021-03-02 | 2021-06-01 | 中慧通(江苏)电子科技有限公司 | 串行数据传输装置、方法及数据处理设备 |
WO2023019545A1 (zh) * | 2021-08-20 | 2023-02-23 | 华为技术有限公司 | 芯片和装置 |
-
2023
- 2023-10-20 CN CN202311361064.XA patent/CN117093523B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN206432984U (zh) * | 2016-12-30 | 2017-08-22 | 比亚迪股份有限公司 | Rs485电路 |
CN108694897A (zh) * | 2017-06-09 | 2018-10-23 | 京东方科技集团股份有限公司 | 驱动控制方法、组件及显示装置 |
CN109542834A (zh) * | 2017-09-22 | 2019-03-29 | 杭州华为数字技术有限公司 | 一种确定nc芯片连接错误的方法及nc芯片 |
CN109947605A (zh) * | 2017-12-21 | 2019-06-28 | 北京比特大陆科技有限公司 | 故障诊断方法 |
CN111538690A (zh) * | 2020-07-09 | 2020-08-14 | 深圳君略科技有限公司 | 一种双向信号传输系统及其传输方法 |
CN112882978A (zh) * | 2021-03-02 | 2021-06-01 | 中慧通(江苏)电子科技有限公司 | 串行数据传输装置、方法及数据处理设备 |
WO2023019545A1 (zh) * | 2021-08-20 | 2023-02-23 | 华为技术有限公司 | 芯片和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN117093523A (zh) | 2023-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101606452B1 (ko) | 아더 터미네이션을 구현하는 멀티 칩 패키지 구조의 반도체메모리 장치 및 터미네이션 제어 방법 | |
KR100729692B1 (ko) | 마스터 노드 및 슬레이브 노드를 갖는 전자 장치 시스템 | |
US6754762B1 (en) | Redundant bus switching | |
US20120130512A1 (en) | Plc system | |
US8125236B2 (en) | Main board and system for memory mounting test | |
CN109542817B (zh) | 一种通用电子对抗设备控制架构 | |
US7073088B2 (en) | Data bus arrangement and control method for efficiently compensating for faulty signal lines | |
CN1934555A (zh) | 根据所感测的连接设备的传输方向把通信端口自动配置为发送器或接收器 | |
CN117093523B (zh) | 一种芯片阵列及其故障定位方法及电子设备 | |
US7100066B2 (en) | Clock distribution device and method in compact PCI based multi-processing system | |
EP2591575B1 (en) | Method for checking an installation location of a component and automation component | |
CN114020669B (zh) | 一种基于cpld的i2c链路系统及服务器 | |
CN113726402B (zh) | 一种基于星载rs485双总线自适应控制方法 | |
US5293589A (en) | Circuit with predetermined delay for selectively relaying interrupt signals through a daisy-chain of linked modules upon removal of a module from a slot | |
US20060080484A1 (en) | System having a module adapted to be included in the system in place of a processor | |
KR200462833Y1 (ko) | 차량용 와이어링 하니스 성능시험장치 | |
US9514076B2 (en) | Optimized two-socket/four-socket server architecture | |
CN111478714A (zh) | 一种电子装置及其信号传输方法 | |
CN114528237B (zh) | 接口转换器、电路板及电子设备 | |
CN221040540U (zh) | 一种基于移位寄存器的硬件模块状态监测电路 | |
US20240168899A1 (en) | I/o unit | |
KR100539908B1 (ko) | 교환기에서 고속 프로세서간 통신 장치_ | |
CN117388797A (zh) | 毫米波雷达信号检测装置 | |
US20060104338A1 (en) | Communication apparatus | |
KR100279714B1 (ko) | 클록 생성기 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |