CN117093052A - 时钟信号传输方法、装置、设备及介质 - Google Patents

Abstract

本申请提供了一种时钟信号传输方法、装置、设备及介质，涉及电子电路技术领域，方法包括：从拓扑结构中，确定出包括所述目标寄存器的目标信号传输链路；拓扑结构由多条信号传输链路组成，信号传输链路由多个不同层级的缓冲器按照层级由高到低的顺序连接得到，缓冲器位于缓冲器所属的处理模块的中心位置，低层级的缓冲器所属的处理模块是由高层级的缓冲器所属的处理模块划分得到的；将时钟信号从目标信号传输链路中最高层级的缓冲器依次传输至所述目标信号传输链路中最低层级的缓冲器，然后传输至所述目标寄存器，实现处理模块的时钟同步。本申请的时钟信号传输方法，具备延迟小、噪声小，可满足处理模块时钟同步要求的优点。

Description

时钟信号传输方法、装置、设备及介质

技术领域

本申请涉及电子电路技术领域，尤其涉及一种时钟信号传输方法、装置、设备及介质。

背景技术

在芯片设计领域中，通常通过设置在处理模块（比如中央处理器）中的缓冲器，将时钟信号传输至处理模块中的寄存器，以实现处理模块的时钟同步。

在相关技术中，通过在处理模块用于接收外界时钟信号的端口，与需要接收时钟信号的寄存器之间设置的多个按设定距离排布的缓冲器，将时钟信号传输至寄存器，以实现时钟同步的目的。

然而，对于尺寸较大的处理模块，处理模块中寄存器和端口之间的距离比较长，基于相关技术中的多个缓冲器进行时钟信号传输，会导致处理模块中时钟延迟和噪声比较大，使处理模块的时钟同步性能低，导致寄存器之间的数据传输性能低。

发明内容

本申请实施例提供一种时钟信号传输方法、装置、设备及介质，以解决在先技术中的时钟信号传输方法，存在时钟同步性能低，导致寄存器之间的数据传输性能低的问题。

第一方面，本申请实施例提供了一种时钟信号传输方法，包括：

确定待接收时钟信号的目标寄存器；

从拓扑结构中，确定出包括所述目标寄存器的目标信号传输链路；所述拓扑结构由多条信号传输链路组成，信号传输链路由多个不同层级的缓冲器按照层级由高到低的顺序连接得到，所述缓冲器具有所属的处理模块，所述缓冲器位于所述缓冲器所属的处理模块的中心位置，低层级的缓冲器所属的处理模块是由高层级的缓冲器所属的处理模块划分得到的；

将时钟信号从所述目标信号传输链路中最高层级的缓冲器依次传输至所述目标信号传输链路中最低层级的缓冲器，以供所述最低层级的缓冲器将所述时钟信号传输至所述目标寄存器，以实现处理模块的时钟同步。

第二方面，本申请实施例提供了一种时钟信号传输系统，包括多个缓冲器，缓冲器具有所属的层级，所述缓冲器具有所属的处理模块，所述缓冲器位于所属处理模块的中心位置；

多个不同层级的缓冲器按照层级由高到低的顺序连接，构成多条信号传输链路，所述多条信号传输链路构成拓扑结构；

其中，低层级的缓冲器所属的处理模块是由高层级的缓冲器所属的处理模块划分得到的；

所述多条信号传输链路包括目标信号传输链路，所述目标信号传输链路包括目标寄存器，所述目标信号传输链路用于将时钟信号从所述目标信号传输链路中最高层级的缓冲器传输至所述目标信号传输链路中最低层级的缓冲器，并由所述最低层级的缓冲器传输至所述目标寄存器，以实现时钟同步。

第三方面，本申请实施例还提供了一种时钟信号传输装置，所述装置包括：

第一确定模块，用于确定待接收时钟信号的目标寄存器；

第二确定模块，用于从拓扑结构中，确定出包括所述目标寄存器的目标信号传输链路；所述拓扑结构由多条信号传输链路组成，信号传输链路由多个不同层级的缓冲器按照层级由高到低的顺序连接得到，所述缓冲器具有所属的处理模块，所述缓冲器位于所述缓冲器所属的处理模块的中心位置，低层级的缓冲器所属的处理模块是由高层级的缓冲器所属的处理模块划分得到的；

传输模块，用于将时钟信号从所述目标信号传输链路中最高层级的缓冲器依次传输至所述目标信号传输链路中最低层级的缓冲器，以供所述最低层级的缓冲器将所述时钟信号传输至所述目标寄存器，以实现处理模块的时钟同步。

第四方面，本申请实施例还提供了一种电子设备，包括处理器；

用于存储所述处理器可执行指令的存储器；

其中，所述处理器被配置为执行所述指令，以实现所述第一方面的方法。

第五方面，本申请实施例还提供了一种计算机可读存储介质，当所述计算机可读存储介质中的指令由电子设备的处理器执行时，使得所述电子设备能够执行所述第一方面的方法。

在本申请实施例中，拓扑结构中信号传输链路由多个不同层级的缓冲器按照层级由高到低的顺序连接得到，各缓冲器位于缓冲器所属的处理模块的中心位置，低层级的缓冲器所属的处理模块是由高层级的缓冲器所属的处理模块划分得到的。由此，在基于目标信号传输链路进行时钟信号传输时，通过位于层层划分得到的处理模块中心位置的缓冲器，进行时钟信号的依次传输，使目标寄存器获取时钟信号，以实现处理模块时钟同步。相对于相关技术中通过多个按预设距离排布的缓冲器进行时钟信号传输的方法，本实施例基于设置在处理模块中心位置的缓冲器实现时钟信号的传输，减少了进行时钟信号传输的缓冲器的个数，由此，减少了时钟延迟和噪声，提高了处理模块中目标寄存器的时钟同步性能。由此，在多个目标寄存器之间进行数据传输时，可以确保多个目标寄存器之间的数据传输性能，解决了相关技术中处理模块的时钟同步性能低，导致寄存器之间的数据传输性能低的问题。

上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见的，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获取其他的附图。

图1是本申请实施例提供的一种时钟信号传输方法应用场景示意图；

图2是本申请实施例提供的一种时钟信号传输方法步骤流程图；

图3是本申请实施例提供的一种处理模块划分结构示意图；

图4是本申请实施例提供的一种处理模块和缓冲器结构示意图；

图5是本申请实施例提供的另一种时钟信号传输方法步骤流程图；

图6是本申请实施例提供的一种连接关系树结构示意图；

图7是本申请实施例提供的又一种时钟信号传输方法步骤流程图；

图8是本申请实施例提供的一种时钟信号传输系统的结构示意图；

图9是本发明实施例提供的一种时钟信号传输装置框图；

图10是本发明实施例提供的一种电子设备的框图；

图11是本发明另一个实施例的另一种电子设备的框图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获取的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中的术语“和/或”用于描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。本申请实施例中术语“多个”是指两个或两个以上，其它量词与之类似。

图1是本申请实施例提供的一种时钟信号传输方法的应用场景示意图，参照图1，应用场景至少包括处理模块11，由处理模块11划分得到的处理模块12、处理模块13、处理模块14和处理模块15，以及位于处理模块11中心位置的缓冲器21，位于处理模块12中心位置的缓冲器22，位于处理模块13中心位置的缓冲器23、位于处理模块14中心位置的缓冲器24，以及位于处理模块13中的目标寄存器31。

其中，缓冲器21的层级高于缓冲器22、缓冲器23、缓冲器24的层级。缓冲器21和缓冲器22相连，缓冲器22和处理模块12中的寄存器（图中未示出）相连，构成针对处理模块12中的寄存器的信号传输链路。缓冲器21和缓冲器23相连，缓冲器23和处理模块13中的目标寄存器31相连，构成针对处理模块13中目标寄存器31的信号传输链路。缓冲器21和缓冲器24相连，缓冲器24和处理模块14中的寄存器（图中未示出）相连，构成针对处理模块14中寄存器的信号传输链路。基于前述连接关系构成拓扑结构。

在进行时钟信号传输时，缓冲器21获取时钟信号，并将时钟信号传输至比缓冲器21层级低的缓冲器23，以供缓冲器23将时钟信号传输至目标寄存器31，进而实现处理模块13的时钟同步。

需要说明的是，上述应用场景只是对本申请实施例进行示例性描述，在本申请中，不同层级的缓冲器和寄存器所构成的拓扑结构，可以与上述应用场景中的拓扑结构不同，目标信号传输链路的结构，也可以与上述应用场景中的拓扑结构不同。

下面结合附图，通过具体的实施例对本申请实施例提供的时钟信号传输方法进行详细地说明。

图2是本申请实施例提供的一种时钟信号传输方法的步骤流程图，如图2所示，该方法可以包括：

步骤101、确定待接收时钟信号的目标寄存器。

在本步骤中，目标寄存器是位于处理模块中，需要接收时钟信号的寄存器。

在一个实施例中，目标寄存器的个数可以为多个，至少部分目标寄存器之间可以进行数据传输。

步骤102，从拓扑结构中，确定出包括目标寄存器的目标信号传输链路。

具体的，拓扑结构由多条信号传输链路组成，信号传输链路由多个不同层级的缓冲器按照层级由高到低的顺序连接得到，缓冲器具有所属的处理模块，缓冲器位于缓冲器所属的处理模块的中心位置，低层级的缓冲器所属的处理模块是由高层级的缓冲器所属的处理模块划分得到的。

在本步骤中，目标信号传输链路包括目标寄存器，以及多个按照层级高低依次连接的缓冲器，其中，目标信号传输链路中最低层级的缓冲器和目标寄存器相连。

进一步的，在同一个信号传输链路中，低层级的缓冲器所属的处理模块是由高层级的缓冲器所属的处理模块划分得到的。

进一步的，在同一个信号传输链路中，对于任意两个层级相邻的缓冲器，低层级的缓冲器所属的处理模块，是通过对高层级的缓冲器所属的处理模块进行一次划分得到的。其中，层级相邻的两个缓冲器之间的层级相差一个层级。例如，将缓冲器的不同层级按照从高到低的顺序依次标记为第一层级、第二层级，至到第N层级，则第一层级和第二层级为相邻层级，第N-1层级和第N层级为相邻层级。

下面结合图3和图4，对不同层级的缓冲器和与不同层级的缓冲器所属的处理模块之间的结构关系进行示例性说明。

参照图3所示的实施例，处理模块A21、处理模块A22和处理模块A23，是通过对处理模块A11划分得到的。处理模块A11包括处理模块A21、处理模块A22和处理模块A23，处理模块A21、处理模块A22和处理模块A23是处理模块A11的三个子模块。

参照图4所示的实施例，比缓冲器B11低一个层级的缓冲器包括缓冲器B21、缓冲器B22和缓冲器B23。其中，缓冲器B11所属的处理模块为处理模块A11，三个低层级的缓冲器B21、缓冲器B22和缓冲器B23，分别属于处理模块A21、处理模块A22和处理模块A23。

在本步骤中，拓扑结构中最高层级的缓冲器所属的处理模块可以为芯片中的中央处理器（Central Processing Unit，CPU），也可以为其他包括至少一个子模块的处理模块，此处对处理模块的具体类型不做限定。

步骤103，将时钟信号从目标信号传输链路中最高层级的缓冲器依次传输至目标信号传输链路中最低层级的缓冲器，以供最低层级的缓冲器将时钟信号传输至目标寄存器，以实现处理模块的时钟同步。

在一个实施例中，拓扑结构具备一个最高层级的缓冲器，对应地，拓扑结构中最高层级的缓冲器即为目标信号传输链路中的最高层级的缓冲器。

示例地，在目标信号传输链路中最高层级的缓冲器所属的处理模块外部，或者在目标信号传输链路中最高层级的缓冲器所属的处理模块中设置有时钟源。

进一步的，通过目标信号传输链路中最高层级的缓冲器获取时钟源的时钟信号，并将时钟信号依次传输至目标信号传输链路中最低层级的缓冲器，再由该最低层级的缓冲器将时钟信号传输至目标寄存器，以实现处理模块的时钟同步。

在一个实施例中，在目标信号传输链路中最高层级的缓冲器所属的处理模块外部设置有时钟源，以及与时钟源相连的缓冲器。拓扑结构中最高层级的缓冲器，通过与时钟源相连的缓冲器获取时钟源的时钟信号，并将时钟信号依次传输至目标信号传输链路中最低层级的缓冲器，再由该最低层级的缓冲器将时钟信号传输至目标寄存器，以实现处理模块的时钟同步。

综上，在本申请实施例中，拓扑结构中信号传输链路由多个不同层级的缓冲器按照层级由高到低的顺序连接得到，各缓冲器位于缓冲器所属的处理模块的中心位置，低层级的缓冲器所属的处理模块是由高层级的缓冲器所属的处理模块划分得到的。由此，在基于目标信号传输链路进行时钟信号传输时，通过位于层层划分得到的处理模块中心位置的缓冲器，进行时钟信号的依次传输，使目标寄存器获取时钟信号，以实现处理模块时钟同步，相对于相关技术中通过多个按预设距离排布的缓冲器进行时钟信号传输的方法，本实施例基于设置在处理模块中心位置的缓冲器实现时钟信号的传输，减少了进行时钟信号传输的缓冲器的个数，由此，减少了时钟延迟和噪声，提高了处理模块中目标寄存器的时钟同步性能，在多个目标寄存器之间进行数据传输时，可以确保多个目标寄存器之间的数据传输性能，解决了相关技术中处理模块的时钟同步性能低，导致寄存器之间的数据传输性能低的问题。

图5是本申请实施例提供的一种时钟信号传输方法的具体步骤流程图，如图5示，该方法可以包括：

步骤201，从所有寄存器中确定出目标寄存器；

其中，目标寄存器为待接收时钟信号的寄存器。

示例地，每个寄存器均具备标识信息，通过比对目标寄存器的标识信息和各寄存器的标识信息，从所有寄存器中确定出目标寄存器。具体的，标识信息可以为寄存器编号、寄存器的物理地址，或者其他可以唯一确定寄存器身份的信息。

步骤202，确定目标寄存器所属的第三处理模块。

在本步骤中，目标寄存器所属的第三处理模块，为多个处理模块中的最小模块单元，第三处理模块是通过对第三处理模块所属的处理模块划分得到的子模块，且第三处理模块不具备子模块。

示例地，根据寄存器和处理模块的对应关系，确定目标寄存器所属的第三处理模块。进一步的，根据多个处理模块，以及位于处理模块中的寄存器，构建寄存器和处理模块的对应关系。

步骤203，确定位于第三处理模块中心位置的目标缓冲器。

示例地，根据缓冲器和处理模块的对应关系，确定位于第三处理模块中心位置的目标缓冲器。进一步的，根据多个处理模块，以及位于每个处理模块中心位置的缓冲器，构建缓冲器和处理模块的对应关系。

步骤204，根据目标缓冲器，以及连接关系树，确定出包括目标寄存器的目标信号传输链路。

在本步骤中，连接关系树为通过对多个不同层级的缓冲器按照层级由高到低的顺序进行连接得到的关系树。

具体的，连接关系树中彼此相连的两个节点所对应的缓冲器的层级不同。连接关系树中根节点对应的缓冲器，为所有缓冲器中层级最高的缓冲器，在连接关系树中，从根节点到叶子节点的多个节点所对应的多个缓冲器的层级依次降低。

在本步骤中，目标缓冲器对应于连接关系树中的叶子节点。根据连接关系树，确定该叶子节点到根节点之间依次连接的多个节点，连接目标寄存器和位于该叶子节点处的缓冲器，并依次连接该叶子节点到根节点之间依次连接的每个节点所对应的缓冲器，获取目标信号传输链路。

步骤205，将时钟信号从目标信号传输链路中最高层级的缓冲器依次传输至目标信号传输链路中最低层级的缓冲器，以供最低层级的缓冲器传输至目标寄存器，以实现处理模块的时钟同步。

本步骤的方法，在前述步骤103中已作说明，此处不再赘述。

综上，在本实施例中，通过从所有寄存器中确定出目标寄存器，然后确定目标寄存器所属的第三处理模块，根据位于第三处理模块中心位置的目标缓冲器，以及连接关系树，可以确定出包括目标寄存器，以及包括多个不同层级的缓冲器的目标信号传输链路，将时钟信号从目标信号传输链路中最高层级的缓冲器依次传输至目标信号传输链路中最低层级的缓冲器，以供最低层级的缓冲器传输至目标寄存器，以实现处理模块的时钟同步。相对于相关技术中通过多个按预设距离排布的缓冲器进行时钟信号传输的方法，本实施例根据多个位于处理模块中心位置中的不同层级的缓冲器进行时钟信号的传输，减少了进行时钟信号传输的缓冲器的个数，减少了时钟延迟和噪声，提高了处理模块中时钟同步性能，解决了相关技术中时钟信号传输方法不满足处理模块中时钟同步要求的问题。

在一个实施例中，在步骤202之前，还包括：

步骤206，获取每个缓冲器的层级。

示例地，根据缓冲器所属处理模块的层级，获取每个缓冲器的层级。进一步的，在所有缓冲器中，最高层级的缓冲器只有一个，对应的，最高层级的缓冲器所属的处理模块也只有一个，其他层级的缓冲器的个数，根据同一层级的处理模块的个数确定。例如，最高层级的缓冲器所属的处理模块划分得到的次一层级的处理模块的个数有三个，每个次一层级的处理模块中心位置均设置有缓冲器，这些缓冲器的层级比最高层级低一个层级，在该例子中，次一层级的缓冲器的个数和次一层级的处理模块的个数相等，个数均为三个。

步骤207，根据每个缓冲器的层级，获取针对每个缓冲器的目标相邻缓冲器，其中，缓冲器的层级和缓冲器的目标相邻缓冲器的层级相邻。

在本步骤中，缓冲器的目标相邻缓冲器的层级与该缓冲器的层级相邻，且缓冲器所属的第一处理模块是目标相邻缓冲器所属的第二模块划分的到的子模块，或者目标相邻缓冲器所属的第二模块是缓冲器所属的第一处理模块划分的到的子模块。

步骤208，根据缓冲器和缓冲器的目标相邻缓冲器，构建拓扑结构。

在一个实施例中，连接缓冲器和缓冲器的目标相邻缓冲器，获取缓冲器的连接关系树，根据连接关系树构建拓扑结构。

进一步的，确定缓冲器和缓冲器的目标相邻缓冲器之间的连接路径，根据连接路径连接缓冲器和缓冲器的目标相邻缓冲器，得到多个缓冲器之间的连接关系，根据该连接关系构建连接关系树，根据连接关系树构建拓扑结构。

在本实施例中，根据每个缓冲器的层级，确定每个缓冲器的目标相邻缓冲器，连接缓冲器和缓冲器的目标相邻缓冲器，可以获取不同层级的缓冲器按照层级由高到低的顺序依次相连的的拓扑结构。

在一个实施例中，步骤206可以包括如下子步骤：

子步骤2061，获取每个处理模块的层级。

在本步骤中，低层级的处理模块是由高层级的处理模块划分得到的。进一步的，所有处理模块中最大的处理模块的层级。

示例地，在进行处理模块设计时，确定最大处理模块的层级为最高级，在对最大处理模块进行划分后得到多个子模块，这些子模块的层级比最大处理模块的层级低一个层级，对子模块进行划分得到多个次子模块，这些次子模块的层级比子模块的层级低一个层级，依次类推，直至确定出每个处理模块的层级。

子步骤2062，根据处理模块的层级，获取位于处理模块的中心位置的缓冲器的层级。

在本步骤中，通过将处理模块的层级，设定为位于处理模块的中心位置的缓冲器的层级，由此得到各缓冲器的层级。例如，最高层级的处理模块中心位置处的缓冲器，在所有缓冲器中的层级最高，比最高层级的处理模块低一个层级的处理模块中心位置处的缓冲器，比最高层级的缓冲器的层级低一个层级。

在本实施例中，通过获取每个处理模块的层级，根据处理模块的层级，可以快速确定出位于处理模块中心位置的缓冲器的层级。

在一个实施例中，步骤207可以包括如下子步骤：

子步骤2071，确定与缓冲器的层级相邻的初始相邻缓冲器，缓冲器所属第一处理模块，且位于第一处理模块的中心位置，初始相邻缓冲器所属第二处理模块，且位于第二处理模块的中心位置。

在本步骤中，层级相邻的两个缓冲器之间的层级相差一个层级。示例地，初始相邻缓冲器的层级比缓冲器的层级高一个层级，或者低一个层级。

子步骤2072，在确定第一处理模块是由第二处理模块划分得到的子模块的情况下，确定初始相邻缓冲器为与缓冲器层级相邻的目标相邻缓冲器。

在本步骤中，第一处理模块是由第二处理模块划分得到的子模块的情况下，缓冲器的层级比目标相邻缓冲器的层级高一个层级，且缓冲器所属的第一处理模块包括目标相邻缓冲器所属的第二处理模块。

子步骤2073，在确定第二处理模块是由第一处理模块划分得到的子模块的情况下，确定初始相邻缓冲器为与缓冲器层级相邻的目标相邻缓冲器。

在本步骤中，在确定第二处理模块是第一处理模块划分得到的子模块的情况下，缓冲器的层级比目标相邻缓冲器的层级第一个层级，且目标相邻缓冲器所属的第二处理模块包括缓冲器所属的第一处理模块。

需要说明的是，子步骤2072和子步骤2073在执行顺序上并无先后顺序限定。

在本实施例中，确定与缓冲器层级相邻的初始相邻缓冲器，在确定第一处理模块是由第二处理模块划分得到的子模块，或者第二处理模块是由第一处理模块划分得到的子模块的请情况下，确定初始相邻缓冲器为缓冲器的目标相邻缓冲器。由此确定出的目标相邻缓冲器，不仅在层级上和缓冲器相邻，而且其所属的第二处理模块包括缓冲器所属的第一处理模块，或者被缓冲器的第一处理模块所包括，对应地，在两个缓冲器之间进行时钟信号传输时，信号传输路径比较短，可以减少噪声和延迟。

在根据不同层级的缓冲器进行时钟信号的层层传输时，

在一个实施例中，步骤208可以包括如下子步骤：

子步骤2081，连接缓冲器和缓冲器的目标相邻缓冲器，获取缓冲器的连接关系树。

在本步骤中，连接关系树包括多个节点，每个节点对应一个缓冲器，相邻且互相连接的两个节点的两个缓冲器的层级相邻，且其中一个缓冲器为另一个缓冲器的目标相邻缓冲器。

在本步骤中，对于相邻且互相连接的两个节点的两个缓冲器，靠近根节点的缓冲器的层级高于远离根节点的缓冲器的层级。

下面参照图6，对连接关系树进行示例性说明。如图6所示，连接关系树根节点对应的缓冲器为最高层级的缓冲器B11，缓冲器B21和缓冲器B22的层级比缓冲器B11的层级低一个层级，且缓冲器B21和缓冲器B22所属处理模块，是对缓冲器B11所属模块划分得到的子模块，缓冲器B21和缓冲器B22是层级比缓冲器B11低的目标相邻缓冲器。

其中，缓冲器B31、缓冲器B32和缓冲器B33与缓冲器B21相连，缓冲器B31、缓冲器B32和缓冲器B33是比缓冲器B21层级低的目标相邻缓冲器。缓冲器B33和缓冲器B34与缓冲器B22相连，缓冲器B33和缓冲器B34是比缓冲器B22层级低的目标相邻缓冲器。缓冲器B41和缓冲器B42与缓冲器B31相连，缓冲器B41和缓冲器B42是比缓冲器B31层级低的目标相邻缓冲器。缓冲器B43和缓冲器B44与缓冲器B33相连，缓冲器B43和缓冲器B44是比缓冲器B33层级低的目标相邻缓冲器。

具体的，针对每个缓冲器，分别确定其目标相邻缓冲器，并连接缓冲器和目标相邻缓冲器，以得到缓冲器的连接关系树。

子步骤2082，确定在连接关系树中，与叶子节点对应的缓冲器所属的第一处理模块。

在本步骤中，叶子节点为没有子节点的节点，在叶子节点的缓冲器所在的信号传输链路种，叶子节点对应的缓冲器的层级最低。

继续参照图6，缓冲器B32、缓冲器B33、缓冲器B34、缓冲器B41、缓冲器B42、缓冲器B43和缓冲器B44为该连接关系树中的叶子节点。

子步骤2083，确定第一处理模块中的至少一个寄存器。

示例地，根据寄存器和处理模块的对应关系，确定第一处理模块中的至少一个寄存器。

子步骤2084，连接叶子节点对应的缓冲器和至少一个寄存器，获取拓扑结构。

示例地，参照图6，确定出缓冲器B41所属的第一处理模块，并确定出第一处理模块中的至少一个寄存器，连接缓冲器B41和该第一处理模块中的至少一个寄存器，获取针对该第一处理模块中每个寄存器的信号传输链路。

在对每个叶子节点对应的缓冲器均执行如下操作后，获取拓扑结构：连接叶子节点对应的缓冲器和缓冲器所属处理模块中的至少一个寄存器。

在本实施例中，根据连接缓冲器和缓冲器的目标相邻缓冲器构建连接关系树，确定连接关系树中叶子节点对应的缓冲器所属的第一处理模块中的至少一个寄存器，连接叶子节点对应的缓冲器和至少一个寄存器，可以得到包括寄存器的拓扑结构。

参照图7，时钟信号传输方法可以包括如下步骤：

步骤S1，获取每个处理模块的层级；

获取每个处理模块的层级的方法，在前述子步骤2061中已做说明，此处不再赘述。

步骤S2，根据每个处理模块的层级，获取位于每个处理模块中心位置的缓冲器的层级。

本步骤的方法，在前述步骤2062中已作说明，此处不再赘述。

步骤S3，根据每个缓冲器的层级，获取针对每个缓冲器的目标相邻缓冲器。

本步骤的方法，在前述步骤207中已做说明，此处不再赘述。

步骤S4，连接缓冲器和缓冲器的目标相邻缓冲器，获取缓冲器的连接关系树。

本步骤的方法，在前述子步骤2081中已做说明，此处不再赘述。

步骤S5，对连接关系树中叶子节点对应的缓冲器，和该缓冲器所在处理模块中的至少一个寄存器进行连接，获取拓扑结构。

本步骤的方法，在前述子步骤2082至子步骤2084中已做说明，此处不再赘述。

步骤S6，从拓扑结构中，确定出包括目标寄存器的目标信号传输链路。

本步骤的方法，在前述步骤102中已作说明，此处不再赘述。

步骤S7，将时钟信号从目标信号传输链路中最高层级的缓冲器依次传输至目标信号传输链路中最低层级的缓冲器，以供最低层级的缓冲器将时钟信号传输至目标寄存器，以实现处理模块的时钟同步。

本步骤的方法，在前述步骤104中已作说明，此处不再赘述。

本申请实施例提供了一种时钟信号传输系统，系统包括多个缓冲器，缓冲器具有所属的层级，缓冲器具有所属的处理模块，缓冲器位于所属处理模块的中心位置。

多个不同层级的缓冲器按照层级由高到低的顺序连接，构成多条信号传输链路，多条信号传输链路构成拓扑结构；

其中，信号传输链路中最低层级的缓冲器和最低层级的缓冲器所属处理模块中的寄存器相连。

其中，低层级的缓冲器所属的处理模块是由高层级的缓冲器所属的处理模块划分得到的。对应地，低层级的缓冲器所属的处理模块为对应高层级的缓冲器所属的处理模块的子模块。

多条信号传输链路包括目标信号传输链路，目标信号传输链路包括目标寄存器，目标信号传输链路用于将时钟信号从目标信号传输链路中最高层级的缓冲器传输至目标信号传输链路中最低层级的缓冲器，并由最低层级的缓冲器传输至目标寄存器，以实现时钟同步。

下面参照图8，对时钟信号传输系统进行示例性说明。

如图8所示，时钟信号传输系统至少包括缓冲器51、缓冲器52、缓冲器53、缓冲器54和缓冲器55，缓冲器51、缓冲器52、缓冲器53、缓冲器54和缓冲器55分别属于处理模块41、处理模块42、处理模块43、处理模块44和处理模块45。缓冲器51、缓冲器52、缓冲器53、缓冲器54和缓冲器55分别位于处理模块41、处理模块42、处理模块43、处理模块44和处理模块45的中心位置。

缓冲器51的层级高于缓冲器52、缓冲器53、缓冲器54和缓冲器55的层级，缓冲器51分别和缓冲器52、缓冲器53、缓冲器54、缓冲器55相连，基于该连接关系构成包括多个缓冲器的拓扑结构。其中，拓扑结构包括目标信号传输链路，目标信号传输链路是由缓冲器51、缓冲器54和目标寄存器61依次相连所构成的链路。

综上，在本实施例中，多个不同层级的缓冲器按照层级由高到低的顺序连接，构成多条信号传输链路，多条信号传输链路构成拓扑结构；多条信号传输链路包括目标信号传输链路，目标信号传输链路包括目标寄存器，目标信号传输链路用于将时钟信号从目标信号传输链路中最高层级的缓冲器传输至目标信号传输链路中最低层级的缓冲器，并由最低层级的缓冲器传输至目标寄存器，以实现时钟同步。基于本实施例的系统，可以将时钟信号引入到位于处理模块中心位置处的最高层级的缓冲器，再通过该缓冲器将时钟信号引入到位于该处理模块划分得到的处理模块的中心位置的缓冲器中，相对于相关技术的方法，基于较少个数的缓冲器，即可实现时钟信号的长距离传输，并降低了长距离传输时信号的延迟和噪声，提高了处理模块中目标寄存器之间的数据传输性能。

在一个实施例中，在系统包括多个第一寄存器，多个第一寄存器之间存在数据交互，且多个第一寄存器位于不同处理模块的情况下，在第一寄存器所在的传输链路中，第一寄存器与传输链路中最低层级的缓冲器之间的路径距离相等。

示例地，针对存在数据交互的多个寄存器，在寄存器和寄存器所在传输链路中最低层级的缓冲器之间的路径距离不相等的情况下，通过打断寄存器和缓冲器原有的连接路径，并构建新的路径，以确保针对这两个寄存器的路径距离相等。

进一步的，通过调整寄存器和缓冲器之间信号传输线的长度，实现对寄存器和缓冲器之间路径长度的调整，以使第一寄存器与传输链路中最低层级的缓冲器之间的路径距离相等。

例如，对于两个存在数据交互，且位于不同处理模块中的寄存器，其中一个寄存器和其所在信号传输链路上最低层级缓冲器的路径距离，小于另一个寄存器和其所在信号传输链路上最低层级缓冲器的路径距离，则可以通过延长小距离路径的寄存器和缓冲器之间的信号线的长度，使两个寄存器的路径距离相等。通过延长信号线的长度，增加了小距离路径的寄存器获取时钟信号时的信号延迟，避免了两个寄存器因路径距离不同所导致的时钟不同步的问题。

在本实施例中，对于存在数据交互的多个第一寄存器，第一寄存器与传输链路中最低层级的缓冲器之间的路径距离相等，由此，可以提高处理模块的时钟同步性能，降低因路径不相等而引起的片上变化（On-Chip Variations，OCV）。

参考图9，其示出了本申请实施例提供的一种时钟信号传输装置，时钟信号传输装置60包括：

第一确定模块601，用于确定待接收时钟信号的目标寄存器；

第二确定模块602，用于从拓扑结构中，确定出包括目标寄存器的目标信号传输链路；拓扑结构由多条信号传输链路组成，信号传输链路由多个不同层级的缓冲器按照层级由高到低的顺序连接得到，缓冲器具有所属的处理模块，缓冲器位于缓冲器所属的处理模块的中心位置，低层级的缓冲器所属的处理模块是由高层级的缓冲器所属的处理模块划分得到的；

传输模块603，用于将时钟信号从目标信号传输链路中最高层级的缓冲器依次传输至目标信号传输链路中最低层级的缓冲器，以供最低层级的缓冲器将时钟信号传输至目标寄存器，以实现处理模块的时钟同步。

可选地，时钟信号传输装置60还包括：

第一获取模块，用于在从拓扑结构中，确定出包括目标寄存器的目标信号传输链路之前，获取每个缓冲器的层级；

第二获取模块，用于根据每个缓冲器的层级，获取针对每个缓冲器的目标相邻缓冲器，其中，缓冲器的层级和缓冲器的目标相邻缓冲器的层级相邻；

第一构建模块，用于根据缓冲器和缓冲器的目标相邻缓冲器，构建拓扑结构。

可选地，第二获取模块可以包括：

第一确定子模块，用于确定与缓冲器的层级相邻的初始相邻缓冲器，缓冲器所属第一处理模块，且位于第一处理模块的中心位置，初始相邻缓冲器所属第二处理模块，且位于第二处理模块的中心位置；

第二确定子模块，用于在确定第一处理模块是由第二处理模块划分得到的子模块的情况下，确定初始相邻缓冲器为与缓冲器层级相邻的目标相邻缓冲器；

第三确定子模块，用于在确定第二处理模块是由第一处理模块划分得到的子模块的情况下，确定初始相邻缓冲器为与缓冲器层级相邻的目标相邻缓冲器。

可选地，第一获取模块可以包括：

第一获取子模块，用于获取每个处理模块的层级；

第二获取子模块，用于根据处理模块的层级，获取位于处理模块的中心位置的缓冲器的层级。

可选地，第一构建模块可以包括：

第三获取子模块，用于连接缓冲器和缓冲器的目标相邻缓冲器，获取缓冲器的连接关系树；

第四确定子模块，用于确定在连接关系树中，与叶子节点对应的缓冲器所属的第一处理模块；

第五确定子模块，用于确定第一处理模块中的至少一个寄存器；

第三获取子模块，用于连接叶子节点对应的缓冲器和至少一个寄存器，获取拓扑结构。

可选地，第一确定模块601可以包括：

第六确定子模块，用于从所有寄存器中确定出目标寄存器；

可选地，第二确定模块602可以包括：

第七确定子模块，用于确定目标寄存器所属的第三处理模块；

第八确定子模块，用于确定位于第三处理模块中心位置的目标缓冲器；

第九确定子模块，用于根据目标缓冲器，以及连接关系树，确定出包括目标寄存器的目标信号传输链路。

综上，在本申请实施例中，拓扑结构中信号传输链路由多个不同层级的缓冲器按照层级由高到低的顺序连接得到，各缓冲器位于缓冲器所属的处理模块的中心位置，低层级的缓冲器所属的处理模块是由高层级的缓冲器所属的处理模块划分得到的。由此，在基于目标信号传输链路进行时钟信号传输时，通过位于层层划分得到的处理模块中心位置的缓冲器，进行时钟信号的依次传输，使目标寄存器获取时钟信号，以实现处理模块时钟同步，相对于相关技术中通过多个按预设距离排布的缓冲器进行时钟信号传输的方法，本实施例基于设置在处理模块中心位置的缓冲器实现时钟信号的传输，减少了进行时钟信号传输的缓冲器的个数，由此，减少了时钟延迟和噪声，提高了处理模块中目标寄存器的时钟同步性能，解决了相关技术中处理模块的时钟同步性能低，导致寄存器之间的数据传输性能低的问题。

图10是根据一示例性实施例示出的一种电子设备700的框图。例如，电子设备700可以是移动电话，计算机，数字广播终端，消息收发设备，游戏控制台，平板设备，医疗设备，健身设备，个人数字助理等。

参照图10，电子设备700可以包括以下一个或多个组件：处理组件702，存储器704，电源组件706，多媒体组件708，音频组件710，输入/输出（I/ O）的接口712，传感器组件714，以及通信组件716。

处理组件702通常控制电子设备700的整体操作，诸如与显示，电话呼叫，数据通信，相机操作和记录操作相关联的操作。处理组件702可以包括一个或多个处理器720来执行指令，以完成上述的方法的全部或部分步骤。此外，处理组件702可以包括一个或多个模块，便于处理组件702和其他组件之间的交互。例如，处理组件702可以包括多媒体模块，以方便多媒体组件708和处理组件702之间的交互。

存储器704用于存储各种类型的数据以支持在电子设备700的操作。这些数据的示例包括用于在电子设备700上操作的任何应用程序或方法的指令，联系人数据，电话簿数据，消息，图片，多媒体等。存储器704可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（SRAM），电可擦除可编程只读存储器（EEPROM），可擦除可编程只读存储器（EPROM），可编程只读存储器（PROM），只读存储器（ROM），磁存储器，快闪存储器，磁盘或光盘。

电源组件706为电子设备700的各种组件提供电力。电源组件706可以包括电源管理系统，一个或多个电源，及其他与为电子设备700生成、管理和分配电力相关联的组件。

多媒体组件708包括在电子设备700和用户之间的提供一个输出接口的屏幕。在一些实施例中，屏幕可以包括液晶显示器（LCD）和触摸面板（TP）。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。触摸传感器可以不仅感测触摸或滑动动作的分界，而且还检测与触摸或滑动操作相关的持续时间和压力。在一些实施例中，多媒体组件708包括一个前置摄像头和/或后置摄像头。当电子设备700处于操作模式，如拍摄模式或多媒体模式时，前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。

音频组件710用于输出和/或输入音频信号。例如，音频组件710包括一个麦克风（MIC），当电子设备700处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风用于接收外部音频信号。所接收的音频信号可以被进一步存储在存储器704或经由通信组件716发送。在一些实施例中，音频组件710还包括一个扬声器，用于输出音频信号。

I/ O接口712为处理组件702和外围接口模块之间提供接口，上述外围接口模块可以是键盘，点击轮，按钮等。这些按钮可包括但不限于：主页按钮、音量按钮、启动按钮和锁定按钮。

传感器组件714包括一个或多个传感器，用于为电子设备700提供各个方面的状态评估。例如，传感器组件714可以检测到电子设备700的打开/关闭状态，组件的相对定位，例如组件为电子设备700的显示器和小键盘，传感器组件714还可以检测电子设备700或电子设备700一个组件的位置改变，用户与电子设备700接触的存在或不存在，电子设备700方位或加速/减速和电子设备700的温度变化。传感器组件714可以包括接近传感器，被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件714还可以包括光传感器，如CMOS或CCD图像传感器，用于在成像应用中使用。在一些实施例中，该传感器组件714还可以包括加速度传感器，陀螺仪传感器，磁传感器，压力传感器或温度传感器。

通信组件716用于便于电子设备700和其他设备之间有线或无线方式的通信。电子设备700可以接入基于通信标准的无线网络，如WiFi，运营商网络（如2G、3G、7G或5G），或它们的组合。在一个示例性实施例中，通信组件716经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中，通信组件716还包括近场通信（NFC）模块，以促进短程通信。例如，在NFC模块可基于射频识别（RFID）技术，红外数据协会（IrDA）技术，超宽带（UWB）技术，蓝牙（BT）技术和其他技术来实现。

在示例性实施例中，电子设备700可以被一个或多个应用专用集成电路（ASIC）、数字信号处理器（DSP）、数字信号处理设备（DSPD）、可编程逻辑器件（PLD）、现场可编程门阵列（FPGA）、控制器、微控制器、微处理器或其他电子元件实现，用于实现本申请实施例提供的一种时钟信号传输方法。

在示例性实施例中，还提供了一种包括指令的非临时性计算机可读存储介质，例如包括指令的存储器704，上述指令可由电子设备700的处理器720执行以完成上述方法。例如，非临时性存储介质可以是ROM、随机存取存储器（RAM）、CD-ROM、磁带、软盘和光数据存储设备等。

图11是根据一示例性实施例示出的一种电子设备800的框图。例如，电子设备800可以被提供为一服务器。参照图8，电子设备800包括处理组件822，其进一步包括一个或多个处理器，以及由存储器832所代表的存储器资源，用于存储可由处理组件822的执行的指令，例如应用程序。存储器832中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外，处理组件822被配置为执行指令，以执行本申请实施例提供的一种时钟信号传输方法。

电子设备800还可以包括一个电源组件826被配置为执行电子设备800的电源管理，一个有线或无线网络接口850被配置为将电子设备800连接到网络，和一个输入输出（I/O）接口858。电子设备800可以操作基于存储在存储器832的操作系统，例如WindowsServerTM，Mac OS XTM，UnixTM，LinuxTM，FreeBSDTM或类似。

本申请实施例还提供一种计算机程序产品，包括计算机程序，计算机程序被处理器执行时实现的一种时钟信号传输方法。

本领域技术人员在考虑说明书及实践这里公开的申请后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

以上仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

以上对本申请所提供的一种时钟信号传输方法、装置、电子设备及计算机可读存储介质，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (11)

1.一种时钟信号传输方法，其特征在于，包括：

确定待接收时钟信号的目标寄存器；

从拓扑结构中，确定出包括所述目标寄存器的目标信号传输链路；所述拓扑结构由多条信号传输链路组成，信号传输链路由多个不同层级的缓冲器按照层级由高到低的顺序连接得到，所述缓冲器具有所属的处理模块，所述缓冲器位于所述缓冲器所属的处理模块的中心位置，低层级的缓冲器所属的处理模块是由高层级的缓冲器所属的处理模块划分得到的；

将时钟信号从所述目标信号传输链路中最高层级的缓冲器依次传输至所述目标信号传输链路中最低层级的缓冲器，以供所述最低层级的缓冲器将所述时钟信号传输至所述目标寄存器，以实现处理模块的时钟同步。

2.根据权利要求1所述的方法，其特征在于，在从拓扑结构中，确定出包括所述目标寄存器的目标信号传输链路之前，还包括：

获取每个缓冲器的层级；

根据每个所述缓冲器的层级，获取针对每个缓冲器的目标相邻缓冲器，其中，缓冲器的层级和所述缓冲器的目标相邻缓冲器的层级相邻；

根据缓冲器和所述缓冲器的目标相邻缓冲器，构建所述拓扑结构。

3.根据权利要求2所述的方法，其特征在于，确定缓冲器的目标相邻缓冲器，包括：

确定与所述缓冲器的层级相邻的初始相邻缓冲器，所述缓冲器所属第一处理模块，且位于所述第一处理模块的中心位置，所述初始相邻缓冲器所属第二处理模块，且位于第二处理模块的中心位置；

在确定所述第一处理模块是由所述第二处理模块划分得到的子模块的情况下，确定所述初始相邻缓冲器为与缓冲器层级相邻的目标相邻缓冲器；或者，

在确定所述第二处理模块是由所述第一处理模块划分得到的子模块的情况下，确定所述初始相邻缓冲器为与缓冲器层级相邻的目标相邻缓冲器。

4.根据权利要求2所述的方法，其特征在于，获取每个缓冲器的层级，包括：

获取每个处理模块的层级；

根据处理模块的层级，获取位于所述处理模块的中心位置的缓冲器的层级。

5.根据权利要求2所述的方法，其特征在于，所述根据缓冲器和所述缓冲器的目标相邻缓冲器，构建所述拓扑结构，包括：

连接缓冲器和所述缓冲器的目标相邻缓冲器，获取缓冲器的连接关系树；

确定在连接关系树中，与叶子节点对应的缓冲器所属的第一处理模块；

确定所述第一处理模块中的至少一个寄存器；

连接叶子节点对应的缓冲器和所述至少一个寄存器，获取拓扑结构。

6.根据权利要求5所述的方法，其特征在于，

确定待接收时钟信号的目标寄存器，包括：从所有寄存器中确定出所述目标寄存器；

从拓扑结构中，确定出包括所述目标寄存器的目标信号传输链路，包括：

确定所述目标寄存器所属的第三处理模块；

确定位于所述第三处理模块中心位置的目标缓冲器；

根据所述目标缓冲器，以及所述连接关系树，确定出包括所述目标寄存器的目标信号传输链路。

7.一种时钟信号传输系统，其特征在于，包括多个缓冲器，缓冲器具有所属的层级，所述缓冲器具有所属的处理模块，所述缓冲器位于所属处理模块的中心位置；

多个不同层级的缓冲器按照层级由高到低的顺序连接，构成多条信号传输链路，所述多条信号传输链路构成拓扑结构；

其中，低层级的缓冲器所属的处理模块是由高层级的缓冲器所属的处理模块划分得到的；

所述多条信号传输链路包括目标信号传输链路，所述目标信号传输链路包括目标寄存器，所述目标信号传输链路用于将时钟信号从所述目标信号传输链路中最高层级的缓冲器传输至所述目标信号传输链路中最低层级的缓冲器，并由所述最低层级的缓冲器传输至所述目标寄存器，以实现时钟同步。

8.根据权利要求7所述的系统，其特征在于，在所述系统包括多个第一寄存器，多个所述第一寄存器之间存在数据交互，且多个所述第一寄存器位于不同处理模块的情况下，在第一寄存器所在的传输链路中，第一寄存器与所述传输链路中最低层级的缓冲器之间的路径距离相等。

9.一种时钟信号传输装置，其特征在于，所述装置包括：

第一确定模块，用于确定待接收时钟信号的目标寄存器；

第二确定模块，用于从拓扑结构中，确定出包括所述目标寄存器的目标信号传输链路；所述拓扑结构由多条信号传输链路组成，信号传输链路由多个不同层级的缓冲器按照层级由高到低的顺序连接得到，所述缓冲器具有所属的处理模块，所述缓冲器位于所述缓冲器所属的处理模块的中心位置，低层级的缓冲器所属的处理模块是由高层级的缓冲器所属的处理模块划分得到的；

传输模块，用于将时钟信号从所述目标信号传输链路中最高层级的缓冲器依次传输至所述目标信号传输链路中最低层级的缓冲器，以供所述最低层级的缓冲器将所述时钟信号传输至所述目标寄存器，以实现处理模块的时钟同步。

10.一种电子设备，其特征在于，包括：处理器；

用于存储所述处理器可执行指令的存储器；

其中，所述处理器被配置为执行所述指令，以实现如权利要求1至6中任一项所述的方法。

11.一种计算机可读存储介质，其特征在于，当所述计算机可读存储介质中的指令由电子设备的处理器执行时，使得所述电子设备能够执行如权利要求1至6中任一项所述的方法。