CN117053954A - 嵌入型电容式敏感芯片 - Google Patents
嵌入型电容式敏感芯片 Download PDFInfo
- Publication number
- CN117053954A CN117053954A CN202210481981.0A CN202210481981A CN117053954A CN 117053954 A CN117053954 A CN 117053954A CN 202210481981 A CN202210481981 A CN 202210481981A CN 117053954 A CN117053954 A CN 117053954A
- Authority
- CN
- China
- Prior art keywords
- polar plate
- cavity
- plate
- capacitor
- polar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 16
- 230000008569 process Effects 0.000 claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims description 137
- 239000000758 substrate Substances 0.000 claims description 14
- 230000000994 depressogenic effect Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 100
- 239000010409 thin film Substances 0.000 description 20
- 230000035945 sensitivity Effects 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000009530 blood pressure measurement Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 2
- 230000007123 defense Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011796 hollow space material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- IZJSTXINDUKPRP-UHFFFAOYSA-N aluminum lead Chemical compound [Al].[Pb] IZJSTXINDUKPRP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L1/00—Measuring force or stress, in general
- G01L1/14—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators
- G01L1/142—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators using capacitors
- G01L1/148—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators using capacitors using semiconductive material, e.g. silicon
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L1/00—Measuring force or stress, in general
- G01L1/14—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators
- G01L1/142—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators using capacitors
- G01L1/144—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators using capacitors with associated circuitry
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0072—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance
- G01L9/0073—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance using a semiconductive diaphragm
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/12—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means by making use of variations in capacitance, i.e. electric circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
嵌入型电容式敏感芯片属于微机电系统（MEMS）技术领域，尤其涉及一种极板嵌入型电容式压力敏感芯片。本发明提供一种嵌入式电容敏感芯片结构。本发明包括第一极板（1）、第二极板（2）、腔体（3）和感压薄膜（4），其特征在于第一极板（1）与感压薄膜（4）相连接，第一极板（1）与第二极板（2）之间为腔体（3）；第一极板（1）跟随感压薄膜（4）运动过程中，第一极板（1）与第二极板（2）的间距不变，相对有效面积变化。
Description
技术领域
本发明属于微机电系统（MEMS）技术领域，尤其涉及一种极板嵌入型电容式压力敏感芯片。
背景技术
MEMS即微机电系统，属于多学科交叉的前沿领域，被列为影响未来制造业的五项颠覆性技术之一。随着微机电系统技术的发展，MEMS压力传感器已成为各行业中不可缺少的关键器件，广泛应用于消费电子，汽车电子，航空航天，石油化工，生物医学和国防军工等领域。MEMS压力传感器中的关键核心是压力敏感芯片，目前主流技术多为压阻式和电容式，相比于压阻式，电容式压力敏感芯片具有灵敏度高、功耗低、温度特性好等优势，更加适合研制高精度压力传感器，长期处于MEMS领域的研究热点位置。
目前，现有的电容式MEMS压力敏感芯片一般采用平行板电容器结构，主要由可动极板和固定极板组成，当有压力作用于可动极板时，两极板间距改变，从而电容值发生变化，通过检测电容值实现对压力的测量。平行板电容计算公式为：，式中，ε0为真空介电常数，是固定值；ε r 为电极板间电介质的相对介电常数；A为电极板间的正对面积；d为电极板的间距。由电容计算公式可以知道，输出电容值C与极板间距d成反比例关系，可动极板受压产生形变从而改变两极板间距，极板形变最大的点间距最小，越靠近边缘间距越大，两极板间距不是等距分布，导致输入与输出之间非线性严重，这种基于变间距原理的电容式压力传感器存在输入与输出之间非线性严重的缺点。除了上述类型的电容式压力传感器芯片，也有同样采用平行板电容器结构的接触式电容压力敏感结构，当器件受到外界压力作用时，感压上极板会接触到下极板上的介质层，这时输出电容值会与压力变化呈现近似线性关系，从而在一定程度上提高普通电容式压力传感器的线性度，但其工作方式的实质是极板间距d与正对面积A同时改变，因此线性响应区域范围较小，线性度也仍需要进一步提高。
针对以上问题，本发明提出了一种新型的电容式压力敏感芯片，该结构可以保持电容极板间距不变，仅通过改变电极板的正对面积A来改变电容，从而实现压力测量，工作原理与非接触式和接触式压力传感器芯片完全不同，极大改善了输入输出特性曲线。
发明内容
本发明就是针对上述问题，提供一种嵌入式电容敏感芯片结构。
为实现上述目的，本发明采用如下技术方案，本发明包括：
第一极板（1）、第二极板（2）、 腔体（3）和感压薄膜（4），其特征在于第一极板（1）与感压薄膜（4）相连接，第一极板（1）与第二极板（2）之间为腔体（3）；第一极板（1）跟随感压薄膜（4）运动过程中，第一极板（1）与第二极板（2）的间距不变，相对有效面积变化。（如图1、图2所示）
作为一种优选方案，本发明所述腔体（3）为密封腔体。腔体（3）不密封时，可以用做加速度计,差压测量。
作为另一种优选方案，本发明所述腔体（3）的外围设置衬底（6）,本发明所述薄膜（4）设置在第一极板（1）的上端或下端。
作为另一种优选方案，本发明所述薄膜（4）设置在腔体（3）的顶端。
作为另一种优选方案，本发明所述第二极板（2）设置在在腔体（3）的上部侧壁或下部侧壁上（如图1-3所示）。
作为另一种优选方案, 本发明所述第二极板（2）设置在腔体（3）的一侧侧壁，与第二极板（2）相对的腔体（3）的侧壁设置第三极板（5），感压薄膜（4）设置在腔体（3）的顶部，第一极板（1）与感压薄膜（4）相连接且设置在感压薄膜（4）的下端，第一极板（1）设置在第二极板（2）与第三极板（5）之间，第一极板（1）设置在腔体（3）的上部，第二极板（2）、第三极板（5）设置在腔体（3）的下部侧壁或上部侧壁。第一极板（1）跟随感压薄膜（4）运动过程中，第一极板（1）与第二极板（2）、第三极板（5）的间距不变，相对有效面积变化。第一极板（1）与第二极板（2）形成可变电容C1，第一极板（1）与第二极板（5）形成可变电容C2，把电容C1与C2并联，增大电容变化量，提高灵敏度，提高精度。（如图4、5、6所示）。
作为另一种优选方案，本发明所述感压薄膜（4）设置在腔体（3）的中部，将腔体（3）分为上下两个部分，为方便区分腔体（3）上下两部分，以感压薄膜（4）为界限，把感压薄膜（4）以下的腔体（3）的部分称为下部腔体（31），把感压薄膜（4）以上的腔体（3）的部分称为上部腔体（71），第一极板（1）设置在感压薄膜（4）的上部，且与感压薄膜（4）相连接，第二极板（2）设置在下部腔体（31）的侧壁，下部腔体（31）密封，上部腔体（71）不密封，当感压薄膜（4）受压向下形变，第一极板（1）随着也向下形变，第一极板（1）与第二极板（2）形成的电容C1增大，从而测出压力；或在上部腔体（71）的侧壁设置第四极板（13），与第一极板（1）形成电容C2，当感压薄膜（4）受压向下形变时，电容C2减小极板相对有效面积，电容C2值减小，此时电容C1增大极板相对有效面积，电容C2值增大，电容C1与电容C2可形成差分电容，增大电容变化量，屏蔽共模信号干扰（如图8、9、11所示）。
作为另一种优选方案, 本发明所述第二极板（2）设置在腔体（3）的一侧侧壁下部，与第二极板（2）相对的腔体（3）的侧壁下部设置第三极板（5），第二极板（2）所在侧的腔体（3）的侧壁上部设置第四极板（13），第三极板（5）所在侧的腔体（3）的侧壁上部设置第五极板（15），第二极板（2）与第四极板（13）之间设置绝缘介质层（14），第三极板（5）与第五极板（15）之间设置绝缘介质层（14），感压薄膜（4）设置在腔体（3）的顶部，第一极板（1）与感压薄膜（4）相连接且设置在感压薄膜（4）的下端，第一极板（1）设置在第二极板（2）与第三极板（5）之间，第一极板（1）设置在腔体（3）的上部，第一极板（1）跟随感压薄膜（4）运动过程中，第一极板（1）与第四极板（13）、第五极板（15）的间距不变，相对有效面积变化，第一极板（1）与第二极板（2）、第三极板（5）的间距不变，相对有效面积变化。第一极板（1）与第四极板（13）形成可变电容C1，第一极板（1）与第五极板（15）形成可变电容C2，把电容C1与C2并联形成电容C3；第一极板（1）与第二极板（2）形成可变电容C4，第一极板（1）与第二极板（5）形成可变电容C5，把电容C4与C5并联形成电容C6，电容C3与电容C6形成差分电容, 增大电容变化量，屏蔽共模信号干扰。或者可变电容C1与可变电容C4形成差分电容，可变电容C2与可变电容C5形成差分电容，电容C1电容C4支路和电容C2电容C5支路形成全桥电容电路，增大电容变化量，屏蔽共模信号干扰。（如图12所示）。
作为另一种优选方案，本发明所述感压薄膜（4）设置在腔体（3）的中部，将腔体（3）分为上下两个部分，为方便区分腔体（3）上下两部分，以感压薄膜（4）为界限，把感压薄膜（4）以下的腔体（3）的部分称为下部腔体（31），把感压薄膜（4）以上的腔体（3）的部分称为上部腔体（71），第一极板（1）设置在感压薄膜（4）的上部，且与感压薄膜（4）相连接，当腔体（3）的侧壁面大于2个面时（如长方体状腔体等），第二极板（2）设置在腔体（3）的一个侧壁，与第二极板相对的腔体（3）的侧壁设置为第三极板（5），或第二极板（2）设置在上部腔体（71）的一个侧壁，与第二极板（2）相对的上部腔体（71）的侧壁设置为第三极板（5），下部腔体（31）密封，上部腔体（71）不密封，第一极板（1）跟随感压薄膜（4）运动过程中，第一极板（1）与第二极板（2）、第三极板（5）的间距不变，相对有效面积变化。感压薄膜（4）受压向下形变，第二极板（2）、第三极板（5）设置在腔体（3）的侧壁时，第一极板（1）与第二极板（2）形成可变电容C1增大，第一极板（1）与第二极板（5）形成可变电容C2增大，把电容C1与C2并联，增大电容变化量，提高灵敏度，提高精度；感压薄膜（4）受压向下形变，第二极板（2）、第三极板（5）设置在上部腔体（71）的侧壁时，第一极板（1）与第二极板（2）形成可变电容C1减小，第一极板（1）与第二极板（5）形成可变电容C2减小，把电容C1与C2并联，增大电容变化量，提高灵敏度，提高精度（如图10所示）。
作为另一种优选方案，本发明所述感压薄膜（4）设置在腔体（3）的中部，将腔体（3）分为上下两个部分，为方便区分腔体（3）上下两部分，以感压薄膜（4）为界限，把感压薄膜（4）以下的腔体（3）的部分称为下部腔体（31），把感压薄膜（4）以上的腔体（3）的部分称为上部腔体（71），第一极板（1）设置在感压薄膜（4）的上部，且与感压薄膜（4）相连接，当腔体（3）的侧壁面大于2个面时（如长方体状腔体等），第二极板（2）设置在腔体（3）的一个侧壁，与第二极板相对的腔体（3）的侧壁设置为第三极板（5），与第二极板（2）同侧的上部腔体（71）的侧壁设置第四极板（13），与第三极板（5）同侧的上部腔体（71）的侧壁设置第五极板（15），下部腔体（31）密封，上部腔体（71）不密封，当感压薄膜（4）受压向下形变时，第一极板（1）与第四极板（13）、第五极板（15）的间距不变，相对有效面积减小，第一极板（1）与第四极板（13）形成可变电容C1减小，第一极板（1）与第五极板（15）形成可变电容C2减小，把电容C1与C2并联形成电容C3；第一极板（1）与第二极板（2）、第三极板（5）的间距不变，相对有效面积增大，第一极板（1）与第二极板（2）形成可变电容C4增大，第一极板（1）与第二极板（5）形成可变电容C5增大，把电容C4与C5并联形成电容C6，电容C3与电容C6形成差分电容, 增大电容变化量，屏蔽共模信号干扰。或者电容C1与电容C4形成差分电容，电容C2与电容C5形成差分电容，电容C1电容C4支路和电容C2电容C5支路形成全桥电容电路，增大电容变化量，屏蔽共模信号干扰。（如图13所示）。
作为一种优选方案，本发明所述第二极板（2）、第三极板（5）、第四极板（13）、第五极板（15）上设置厚介质层（12），可以增大电容变化量，提高灵敏度，提高精度（如图14所示）。设置厚介质层（12），用于增大电容值，增大电容变化量。介质层的厚度根据实际结构尺寸量程参数来确定，本发明每一种结构都可以用此方法提高电容值，提高电容变化量。现在主流的极板平放结构，介质层厚度不能太厚，否则电容感压极板没有形变空间。而本发明结构的电容极板不形变，不受限制，只要极板不接触就可以，结构形变的是感压薄膜。
另外，本发明所述第一极板（1）为圆筒体或下端封闭的圆筒体（即圆筒体下端设置有极板（10），增加电容极板面积，与腔体（3）的底部形成电容），或中空上端开通的多面体或中空上下端开通的多面体；第二极板（2）为腔体（3）圆筒体或中空上下端开通的多面体或上端开通的多面体，腔体（3）的底部为极板（11），极板（10）与极板（11）形成电容C，极板（1）受压下降时，此时电容C变大。（如图1、图7所示）。
作为另一种优选方案，本发明所述上部腔体（71）上端设置有盖板（9），盖板（9）上设置有通孔（8）。
另外，本发明所述第一极板（1）、第二极板（2）、第三极板(5)、 第四极板（13）、第五极板（15）分别通过压焊点及金属引线或压焊点与外部电路连接，感压薄膜（4）与第二极板（2）、第三极板(5)、 第四极板（13）、第五极板（15）、衬底（6）之间均有绝缘介质层，第二极板（2）、第三极板(5)、 第四极板（13）、第五极板（15）与衬底（6）之间均有绝缘介质层。
本发明有益效果。
本发明提供了一种全新型的电容式芯片结构，第一极板（1）跟随感压薄膜（4）运动过程中，第一极板（1）与第二极板（2）的间距不变，相对有效面积变化。第一极板（1）与第二极板（2）之间的间距不变，第一极板（1）与第二极板（2）间的介电常数是固定的，电容C只与第一极板（1）和第二极板（2）的相对有效面积成正比。因此，本发明的电容输出特性曲线非常好，对调理电路要求简单，不需要逻辑电路进行修正，而且精度高，过载能力强、灵敏度高，更适合高精度的压力测量。
附图说明
下面结合附图和具体实施方式对本发明做进一步说明。本发明保护范围不仅局限于以下内容的表述。
图1是本发明实施例1结构示意图。
图2是本发明实施例1的结构剖面示意图。
图1、2中，圆筒体JCKD为第一极板1，圆筒体EA’B’F为第二极板2，圆OAB为薄膜4。
图3是本发明实施例1结构中第二极板设置在上部的剖面示意图。
图4是本发明实施例2结构示意图。
图4中，A’B’C’D’面为第一极板1，KEHL面为第二极板2，MFGN面为第三极板5，ABCD面为薄膜4。
图5是本发明实施例2的结构剖面示意图。。
图6是本发明实施例2结构中第二极板和第三极板设置在上部的剖面结构示意图。
图7是本发明实施例3结构示意图。
图8是本发明实施例4结构示意图。
图9是本发明实施例4剖面结构示意图。
图10是本发明实施例5剖面结构示意图。
图11是本发明实施例6剖面结构示意图。
图12是本发明实施例7剖面结构示意图。
图13是本发明实施例8剖面结构示意图。
图14是本发明极板设置厚介质层剖面结构示意图。
图15是本发明实施例2仿真输出特性图。
附图标记说明：
1.第一极板，2.第二极板，3.腔体，4.薄膜，5.第三极板，6.衬底，8.通孔，9.盖板，10.第六极板，11.第七极板，12.介质层，13.第四极板、14.介质层，15.第五极板，31.下部腔体，71.上部腔体。
具体实施方式
如图所示，本发明包括第一极板（1）和第二极板（2）,第一极板（1）与薄膜（4）相连接，第一极板（1）与第二极板（2）之间为腔体（3）。
如图1、3所示，在衬底（6）上设置一个圆柱形凹槽（凹槽侧壁即第二极板（2）），在凹槽的顶部是薄膜（4），薄膜（4）与凹槽形成腔体（3），在薄膜（4）的下方相连一个圆筒体，这个圆筒体的侧壁为第一极板（1），腔体（3）的下半部侧壁为第二极板（2）（针对图1、2的结构），腔体（3）是密封的，当薄膜（4）受压增大时会使薄膜（4）向下形变，此时薄膜（4）下方相连的筒体体（即第一极板（1））向下运动，第一极板（1）与第二极板（2）的相对有效面积增大。根据电容计算原理可知，电容值与极板面积成正比，即第一极板（1）与第二极板（2）形成的电容值C与第一极板（1）和第二极板（2）的相对有效面积成正比，薄膜（4）受压增大时，电容C增大，薄膜（4）受压减小时，电容C减小。本发明可以保持第一极板（1）与第二极板（2）之间的间距不变，第一极板（1）与第二极板（2）间的介电常数是固定的，电容C只与第一极板（1）和第二极板（2）的相对有效面积成正比，本发明的电容输出特性曲线非常好，对调理电路要求简单，不需要逻辑电路进行修正，而且精度高，灵敏度高，更适合高精度的压力测量。
如图2所示，第二极板（2）在腔体（3）的下半部分。
如图3所示，第二极板（2）在腔体（3）的上半部分，当薄膜（4）受压增大时，当薄膜（4）受压增大时会使薄膜（4）向下形变，此时薄膜（4）下方相连的第一极板（1）向下运动，第一极板（1）与第二极板（2）的相对有效面积减小。根据电容计算原理可知，电容值与极板面积成正比，即第一极板（1）与第二极板（2）形成的电容值C与第一极板（1）和第二极板（2）的相对有效面积成正比，薄膜（4）受压增大时，电容C减小，薄膜（4）受压减小时，电容C增大。本发明可以保持第一极板（1）与第二极板（2）之间的间距不变，第一极板（1）与第二极板（2）间的介电常数是固定的，电容C只与第一极板（1）和第二极板（2）的相对有效面积成正比，本发明的电容输出特性曲线非常好，对调理电路要求简单，不需要逻辑电路进行修正，而且精度高，灵敏度高，更适合高精度的压力测量。
如图4所示,在衬底（6）上设置一长方体形凹槽，在凹槽的顶部是薄膜（4），薄膜（4）与凹槽形成腔体（3），腔体（3）是密封的，腔体（3）相对的两个侧壁下半部分分别为第二极板（2）和第三极板（5），与薄膜（4）下方相连一个长方形竖置的第一极板（1），第一极板（1）上端与薄膜（4）相连，第一极板（1）在第二极板（2）与第三极板（5）之间，第一极板（1）通第一极性电信号，第二极板（2）和第三极板（5）通与第一极性相反的电信号，第一极板（1）与第二极板（2）形成电容C1，第一极板（1）与第三极板（5）形成电容C2，把电容C1和电容C2并联等效成电容C。当薄膜（4）受压增大时，薄膜（4）向下形变，此时薄膜（4）下方相连的第一极板（1）向下运动，第一极板（1）与第二极板（2）的相对有效面积增大,同时第一极板（1）与第三极板（5）的相对有效面积也增大，根据电容计算原理可知，电容值与极板面积成正比，即第一极板（1）与第二极板（2）形成的电容值C1与第一极板（1）和第二极板（2）的相对有效面积成正比，第一极板（1）与第三极板（5）形成的电容值C2与第一极板（1）和第三极板（5）的相对有效面积成正比，薄膜（4）受压增大时，电容C1、C2都增大，电容C增大，薄膜（4）受压减小时，电容C1、C2都减小，电容C减小。本发明可以保持第一极板（1）与第二极板（2）之间的间距不变，同时保持第一极板（1）与第三极板（5）之间的间距也不变，第一极板（1）与第二极板（2）、第三极板（5）间的介电常数是固定的，电容C1、C2只与第一极板（1）和第二极板（2）的相对有效面积成正比，本发明的电容输出特性曲线非常好，而且精度高，灵敏度高，过载能力强，更适合高精度的压力测量。根据此结构，设计量程5Mpa--15Mpa, 具体参数为：第一极板（1）长550um,高100um,感压薄膜（4）长1200目，宽22um，厚1um,极板间距1um，得出的输出特性仿真曲线。如图15所示，可以看出，输出特性曲线是一条直线，对调理电路要求简单，不需要逻辑电路进行修正，具有很大优势。
如图5所示,第二极板（2）和第三极板（5）在腔体（3）的下半部分。图5为图4的剖视图。
如图6所示，在衬底（6）上设置一长方体形凹槽，在凹槽的顶部是薄膜（4），薄膜（4）与凹槽形成腔体（3），腔体（3）是密封的，腔体（3）相对的两个侧壁的上半部分分别为第二极板（2）和第三极板（5），薄膜（4）下方连接一个长方形的第一极板（1），第一极板（1）的上端与薄膜（4）相连；第一极板（1）竖置在第二极板（2）与第三极板（5）之间，第一极板（1）通第一极性电信号，第二极板（2）和第三极板（5）通与第一极性相反的电信号，第一极板（1）与第二极板（2）形成电容C1，第一极板（1）与第三极板（5）形成电容C2，把电容C1和电容C2并联等效成电容C。当薄膜（4）受压增大时会产生薄膜向下形变，此时薄膜下方相连的第一极板（1）向下运动，第一极板（1）与第二极板（2）的相对有效面积减小,同时第一极板（1）与第三极板（5）的相对有效面积也减小，根据电容计算原理可知，电容值与极板面积成正比，即第一极板（1）与第二极板（2）形成的电容值C1与第一极板（1）和第二极板（2）的相对有效面积成正比，第一极板（1）与第三极板（5）形成的电容值C2与第一极板（1）和第三极板（5）的相对有效面积成正比，薄膜（4）受压增大时，电容C1、C2都减小，电容C减小，薄膜（4）受压减小时，电容C1、C2都增大，电容C增大。本发明可以保持第一极板（1）与第二极板（2）之间的间距不变，同时保持第一极板（1）与第三极板（5）之间的间距也不变，第一极板（1）与第二极板（2）、第三极板（5）间的介电常数是固定的，电容C1、C2只与第一极板（1）和第二极板（2）的相对有效面积成正比，本发明的电容输出特性曲线非常好，而且精度高，灵敏度高，更适合高精度小量程的压力测量。
如图7所示，在衬底（6）上设置一个六面体形凹槽，在凹槽的顶部是薄膜（4），薄膜（4）与凹槽形成腔体（3），在薄膜（4）的下方相连一个方形筒体，方形筒体的侧壁为第一极板（1）（4个侧壁可都是极板（1）），腔体（3）的下半部侧壁为第二极板（2）（4个侧壁下部可都是极板（2）），腔体（3）是密封的，当薄膜（4）受压增大时会产生薄膜向下形变，此时薄膜下方相连的方形筒体即第一极板（1）向下运动，第一极板（1）与第二极板（2）的相对有效面积增大。根据电容计算原理可知，电容值与极板面积成正比，即第一极板（1）与第二极板（2）形成的电容值C与第一极板（1）和第二极板（2）的相对有效面积成正比，薄膜（4）受压增大时，电容C增大，薄膜（4）受压减小时，电容C减小。本发明可以保持第一极板（1）与第二极板（2）之间的间距不变，第一极板（1）与第二极板（2）间的介电常数是固定的，电容C只与第一极板（1）和第二极板（2）的相对有效面积成正比，本发明的电容输出特性曲线非常好，对调理电路要求简单，不需要逻辑电路进行修正，而且精度高，灵敏度高，更适合高精度的压力测量。
如图8所示，在衬底（6）上设置一个圆柱形凹槽即腔体（3），感压薄膜（4）设置在凹槽腔体（3）的中部，将腔体（3）分为上下两个部分，为方便区分腔体（3）上下两部分，以感压薄膜（4）为界限，把感压薄膜（4）以下的腔体（3）的部分称为下部腔体（31），把感压薄膜（4）以上的腔体（3）的部分称为上部腔体（71），（上部腔体（71）上端是开通的），在薄膜（4）的上方相连一个中空的圆筒体，圆筒体的下端与薄膜（4）相连；圆筒体的侧壁为第一极板（1），腔体（31）的侧壁为第二极板（2），腔体（3）是密封的。当薄膜（4）受压增大时会产生薄膜向下形变，此时薄膜上方相连的圆筒体即第一极板（1）向下运动，第一极板（1）与第二极板（2）的相对有效面积增大。根据电容计算原理可知，电容值与极板面积成正比，即第一极板（1）与第二极板（2）形成的电容值C与第一极板（1）和第二极板（2）的相对有效面积成正比，薄膜（4）受压增大时，电容C增大，薄膜（4）受压减小时，电容C减小。本发明可以保持第一极板（1）与第二极板（2）之间的间距不变，第一极板（1）与第二极板（2）间的介电常数是固定的，电容C只与第一极板（1）和第二极板（2）的相对有效面积成正比，本发明的电容输出特性曲线非常好，对调理电路要求简单，不需要逻辑电路进行修正，而且精度高，灵敏度高，更适合高精度的压力测量。
如图9所示，第二极板（2）在腔体（3）的侧壁上，第一极板（1）在薄膜（4）的上面。
如图10所示，在衬底（6）上设置一长方体形凹槽即腔体（3），感压薄膜（4）设置在凹槽腔体（3）的中部，将腔体（3）分为上下两个部分，为方便区分腔体（3）上下两部分，以感压薄膜（4）为界限，把感压薄膜（4）以下的腔体（3）的部分称为下部腔体（31），把感压薄膜（4）以上的腔体（3）的部分称为上部腔体（71），腔体（31）是密封的，薄膜（4）与凹槽的上半部分形成上部腔体（71），腔体（31）相对的两个侧壁分别是第二极板（2）和第三极板（5），与薄膜（4）上方相连一个长方形的第一极板（1），第一极板（1）在第二极板（2）和第三极板（5）之间，第一极板（1）通第一极性电信号，第二极板（2）和第三极板（5）通与第一极性相反的电信号，第一极板（1）与第二极板（2）形成电容C1，第一极板（1）与第三极板（5）形成电容C2，把电容C1和电容C2并联等效成电容C。当薄膜（4）受压增大时会产生薄膜向下形变，此时薄膜上方相连的第一极板（1）向下运动，第一极板（1）与第二极板（2）的相对有效面积增大,同时第一极板（1）与第三极板（5）的相对有效面积也增大，根据电容计算原理可知，电容值与极板面积成正比，即第一极板（1）与第二极板（2）形成的电容值C1与第一极板（1）和第二极板（2）的相对有效面积成正比，第一极板（1）与第三极板（5）形成的电容值C2与第一极板（1）和第三极板（5）的相对有效面积成正比，薄膜（4）受压增大时，电容C1、C2都增大，电容C增大，薄膜（4）受压减小时，电容C1、C2都减小，电容C减小。本发明可以保持第一极板（1）与第二极板（2）之间的间距不变，同时保持第一极板（1）与第三极板（5）之间的间距也不变，第一极板（1）与第二极板（2）、第三极板（5）间的介电常数是固定的，电容C1、C2只与第一极板（1）和第二极板（2）的相对有效面积成正比，本发明的电容输出特性曲线非常好，对调理电路要求简单，不需要逻辑电路进行修正，而且精度高，灵敏度高，更适合高精度小量程的压力测量。可在上部腔体（71）上端设置盖板（9）（可采用键合工艺将盖板（9）设置在上部腔体（71）上端），盖板（9）上设置有通孔（8）（可采用刻蚀工艺打孔）。
如图11所示，感压薄膜（4）设置在腔体（3）的中部，将腔体（3）分为上下两个部分，为方便区分腔体（3）上下两部分，以感压薄膜（4）为界限，把感压薄膜（4）以下的腔体（3）的部分称为下部腔体（31），把感压薄膜（4）以上的腔体（3）的部分称为上部腔体（71），第一极板（1）设置在感压薄膜（4）的上部，且与感压薄膜（4）相连接，第二极板（2）设置在下部腔体（31）的侧壁，下部腔体（31）密封，上部腔体（71）不密封，上部腔体（71）的侧壁设置第四极板（13），与第一极板（1）形成电容C2，当感压薄膜（4）受压向下形变时，电容C2减小相对有效面积，电容C2值减小，此时电容C1增大相对有效面积，电容C2值增大，电容C1与电容C2可形成差分电容，增大电容变化量，屏蔽共模信号干扰。
如图12所示，腔体（3）是长方体状，第二极板（2）设置在腔体（3）的一个侧壁下部，与第二极板相对的腔体（3）的侧壁下部设置为第三极板（5），第二极板（2）所在的腔体（3）的侧壁上部设置第四极板（13），第三极板（5）所在的腔体（3）的侧壁上部设置第五极板（15），第二极板（2）与第四极板（13）之间设置绝缘介质层（14），第三极板（5）与第五极板（15）之间设置绝缘介质层（14），感压薄膜（4）设置在腔体（3）的顶部，第一极板（1）与感压薄膜（4）相连接且设置在感压薄膜（4）的下端，第一极板（1）设置在第二极板（2）与第三极板（5）之间，第一极板（1）设置在腔体（3）的上部，第一极板（1）跟随感压薄膜（4）运动过程中，第一极板（1）与第四极板（13）、第五极板（15）的间距不变，相对有效面积变化，第一极板（1）与第二极板（2）、第三极板（5）的间距不变，相对有效面积变化。第一极板（1）与第四极板（13）形成可变电容C1，第一极板（1）与第五极板（15）形成可变电容C2，把电容C1与C2并联形成电容C3；第一极板（1）与第二极板（2）形成可变电容C4，第一极板（1）与第二极板（5）形成可变电容C5，把电容C4与C5并联形成电容C6，电容C3与电容C6形成差分电容, 增大电容变化量，屏蔽共模信号干扰。或者可变电容C1与可变电容C4形成差分电容，可变电容C2与可变电容C5形成差分电容，电容C1电容C4支路和电容C2电容C5支路形成全桥电容电路，增大电容变化量，屏蔽共模信号干扰。
如图13所示，感压薄膜（4）设置在腔体（3）的中部，将腔体（3）分为上下两个部分，为方便区分腔体（3）上下两部分，以感压薄膜（4）为界限，把感压薄膜（4）以下的腔体（3）的部分称为下部腔体（31），把感压薄膜（4）以上的腔体（3）的部分称为上部腔体（71），第一极板（1）设置在感压薄膜（4）的上部，且与感压薄膜（4）相连接，腔体（3）为长方体状，第二极板（2）设置在腔体（3）的一个侧壁，与第二极板相对的腔体（3）的侧壁设置为第三极板（5），与第二极板（2）同侧的上部腔体（71）的侧壁设置第四极板（13），与第三极板（5）同侧的上部腔体（71）的侧壁设置第五极板（15），下部腔体（31）密封，上部腔体（71）不密封，当感压薄膜（4）受压向下形变时，第一极板（1）与第四极板（13）、第五极板（15）的间距不变，相对有效面积减小，第一极板（1）与第四极板（13）形成可变电容C1减小，第一极板（1）与第五极板（15）形成可变电容C2减小，把电容C1与C2并联形成电容C3；第一极板（1）与第二极板（2）、第三极板（5）的间距不变，相对有效面积增大，第一极板（1）与第二极板（2）形成可变电容C4增大，第一极板（1）与第二极板（5）形成可变电容C5增大，把电容C4与C5并联形成电容C6，电容C3与电容C6形成差分电容, 增大电容变化量，屏蔽共模信号干扰。或者电容C1与电容C4形成差分电容，电容C2与电容C5形成差分电容，电容C1电容C4支路和电容C2电容C5支路形成全桥电容电路，增大电容变化量，屏蔽共模信号干扰。（如图13所示）。
本发明芯片以纵向为主，芯片面积可以达到极度优化，同等电容变化量的情况下，大幅度节省芯片面积。
本发明可采用如下工艺步骤：
a.硅衬底清洗。
b.在衬底硅上刻蚀腔体（3）。
c.氧化一层二氧化硅。
d. 腔体（3）淀积多晶硅。
e.刻蚀掉腔体（3）底部的多晶硅。
f.氧化一层二氧化硅。
g.清洗第二块硅晶圆上。
h.在第二块硅晶圆刻蚀出极板（1）。
i.将第二块硅晶圆刻蚀的一面朝下，与硅衬底键合，同时将第一极板（1）对准腔体（3）。
j.将第二块硅晶圆减薄到感压薄膜（4）所需厚度。
k.刻蚀出感压薄膜的形状。
l.刻蚀引线孔。
m.淀积铝引线。
本发明提出的嵌入式电容式敏感芯片，可用于消费电子、汽车电子、工业测控、医疗电子、航空航天以及国防军工等多个领域中绝压和差压压力的测量。本发明压力敏感芯片具有灵敏度高、线性度好、线性量程范围大、温度漂移小、过载能力强、制造工艺与集成电路工艺兼容等优点，对调理电路要求简单，不需要逻辑电路进行修正，特别适合研制高精度压力传感器。
本发明可应用于压力检测，硅麦克风、加速度计、流量计等。
可以理解的是，以上关于本发明的具体描述，仅用于说明本发明而并非受限于本发明实施例所描述的技术方案，本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本发明的保护范围之内。
Claims (10)
1.嵌入型电容式敏感芯片，包括第一极板（1）、第二极板（2）、 腔体（3）和感压薄膜（4），其特征在于第一极板（1）与感压薄膜（4）相连接，第一极板（1）与第二极板（2）之间为腔体（3）；第一极板（1）跟随感压薄膜（4）运动过程中，第一极板（1）与第二极板（2）的间距不变，相对有效面积变化。
2.根据权利要求1所述嵌入型电容式敏感芯片，其特征在于所述腔体（3）为密封腔体；
所述腔体（3）的外围设置衬底（6）；薄膜（4）设置在腔体（3）的顶端；
所述薄膜（4）设置在第一极板（1）的上端或下端；
所述第二极板（2）设置在在腔体（3）的上部侧壁或下部侧壁上。
3.根据权利要求1所述嵌入型电容式敏感芯片，其特征在于所述第二极板（2）设置在腔体（3）的一侧侧壁，与第二极板（2）相对的腔体（3）的侧壁设置第三极板（5），感压薄膜（4）设置在腔体（3）的顶部，第一极板（1）与感压薄膜（4）相连接且设置在感压薄膜（4）的下端，第一极板（1）设置在第二极板（2）与第三极板（5）之间，第一极板（1）设置在腔体（3）的上部，第二极板（2）、第三极板（5）设置在腔体（3）的下部侧壁或上部侧壁；第一极板（1）跟随感压薄膜（4）运动过程中，第一极板（1）与第二极板（2）、第三极板（5）的间距不变，相对有效面积变化。
4.根据权利要求1所述嵌入型电容式敏感芯片，其特征在于所述感压薄膜（4）设置在腔体（3）的中部，将腔体（3）分为上下两个部分；感压薄膜（4）以下的腔体（3）的部分为下部腔体（31），感压薄膜（4）以上的腔体（3）的部分为上部腔体（71），第一极板（1）设置在感压薄膜（4）的上部，且与感压薄膜（4）相连接，第二极板（2）设置在腔体（3）的侧壁，下部腔体（31）密封，上部腔体（71）不密封，当感压薄膜（4）受压向下形变，第一极板（1）随着也向下运动，第一极板（1）与第二极板（2）形成的电容C1增大，从而测出压力。
5.根据权利要求4所述嵌入型电容式敏感芯片，其特征在于所述上部腔体（71）的侧壁设置第四极板（13），第四极板（13）与第一极板（1）形成电容C2，当感压薄膜（4）受压向下形变时，电容C2减小极板相对有效面积，电容C2值减小，此时电容C1增大相对有效面积，电容C1值增大，电容C1与电容C2可形成差分电容，增大电容变化量，屏蔽共模信号干扰。
6.根据权利要求1所述嵌入型电容式敏感芯片，其特征在于所述第二极板（2）设置在腔体（3）的一侧侧壁下部，与第二极板（2）相对的腔体（3）的侧壁下部设置第三极板（5），第二极板（2）所在侧的腔体（3）的侧壁上部设置第四极板（13），第三极板（5）所在侧的腔体（3）的侧壁上部设置第五极板（15），第二极板（2）与第四极板（13）之间设置绝缘介质层（14），第三极板（5）与第五极板（15）之间设置绝缘介质层（14），感压薄膜（4）设置在腔体（3）的顶部，第一极板（1）与感压薄膜（4）相连接且设置在感压薄膜（4）的下端，第一极板（1）设置在第二极板（2）与第三极板（5）之间，第一极板（1）设置在腔体（3）的上部；第一极板（1）跟随感压薄膜（4）运动过程中，第一极板（1）与第四极板（13）、第五极板（15）的间距不变，相对有效面积变化；第一极板（1）与第二极板（2）、第三极板（5）的间距不变，相对有效面积变化。
7.根据权利要求1所述嵌入型电容式敏感芯片，其特征在于所述感压薄膜（4）设置在腔体（3）的中部，薄膜（4）将腔体（3）分为上下两个部分，感压薄膜（4）以下的腔体（3）的部分为下部腔体（31），感压薄膜（4）以上的腔体（3）的部分为上部腔体（71）；第一极板（1）设置在感压薄膜（4）的上部，且与感压薄膜（4）相连接；
第二极板（2）设置在下部腔体（31）的一侧侧壁，与第二极板相对的下部腔体（31）的侧壁设置第三极板（5）；或第二极板（2）设置在上部腔体（71）的一侧侧壁，与第二极板（2）相对的上部腔体（71）的侧壁设置第三极板（5）；
下部腔体（31）密封，上部腔体（71）不密封，第一极板（1）跟随感压薄膜（4）运动过程中，第一极板（1）与第二极板（2）、第三极板（5）的间距不变，相对有效面积变化。
8.根据权利要求1所述嵌入型电容式敏感芯片，其特征在于所述感压薄膜（4）设置在腔体（3）的中部，将腔体（3）分为上下两个部分，感压薄膜（4）以下的腔体（3）的部分为下部腔体（31），感压薄膜（4）以上的腔体（3）的部分为上部腔体（71），第一极板（1）设置在感压薄膜（4）的上部，且与感压薄膜（4）相连接；
第二极板（2）设置在下部腔体（31）的一侧侧壁，与第二极板（2）相对的下部腔体（31）的侧壁设置第三极板（5），与第二极板（2）同侧的上部腔体（71）的侧壁设置第四极板（13），与第三极板（5）同侧的上部腔体（71）的侧壁设置第五极板（15），腔体（3）密封，上部腔体（71）不密封，
当感压薄膜（4）受压向下形变时，第一极板（1）与第四极板（13）、第五极板（15）的间距不变，相对有效面积减小，第一极板（1）与第四极板（13）形成可变电容C1减小，第一极板（1）与第五极板（15）形成可变电容C2减小，把电容C1与C2并联形成电容C3；第一极板（1）与第二极板（2）、第三极板（5）的间距不变，相对有效面积增大，第一极板（1）与第二极板（2）形成可变电容C4增大，第一极板（1）与第二极板（5）形成可变电容C5增大，把电容C4与C5并联形成电容C6，电容C3与电容C6形成差分电容, 增大电容变化量，屏蔽共模信号干扰；或者电容C1与电容C4形成差分电容，电容C2与电容C5形成差分电容，电容C1电容C4支路和电容C2电容C5支路形成全桥电容电路，增大电容变化量，屏蔽共模信号干扰。
9.根据权利要求1或2或3或4或5或6或7或8所述嵌入型电容式敏感芯片，其特征在于第二极板（2）、第三极板（5）、第四极板（13）、第五极板（15）上设置介质层（12）。
10.根据权利要求1所述嵌入型电容式敏感芯片，其特征在于所述第一极板（1）和第二极板（2）为筒体，第二极板（2）的底部为第七极板（11），第一极板（1）的底部为第六极板（10），第六极板（10）与第七极板（11）形成电容C，极板（1）受压下降时，此时电容C变大。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210481981.0A CN117053954A (zh) | 2022-05-05 | 2022-05-05 | 嵌入型电容式敏感芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210481981.0A CN117053954A (zh) | 2022-05-05 | 2022-05-05 | 嵌入型电容式敏感芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117053954A true CN117053954A (zh) | 2023-11-14 |
Family
ID=88655888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210481981.0A Pending CN117053954A (zh) | 2022-05-05 | 2022-05-05 | 嵌入型电容式敏感芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117053954A (zh) |
-
2022
- 2022-05-05 CN CN202210481981.0A patent/CN117053954A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104515640B (zh) | 电容式mems压力传感器 | |
| KR100807193B1 (ko) | 정전용량형 압력센서의 제조방법 및 이에 의해 제조된정전용량형 압력센서 | |
| CN1455234A (zh) | 压力传感器 | |
| CN107894294B (zh) | 带有扩展浅多边形腔的带腔绝缘体上硅mems压力传感装置 | |
| CN104142206A (zh) | 一种mems电容式压力传感器及其制作方法 | |
| CN111982383B (zh) | 一种差压接触式mems电容薄膜真空规 | |
| CN110411615B (zh) | 一种高灵敏度的mems触觉传感器结构 | |
| CN103983395B (zh) | 一种微压力传感器及其制备与检测方法 | |
| CN104697680A (zh) | 一种电容式压力传感器及其制备方法 | |
| CN103837290B (zh) | 高精度的电容式压力传感器 | |
| CN114323408A (zh) | 多量程多灵敏度压力mems芯片 | |
| CN112034204A (zh) | 一种联动接触电容式加速度敏感芯片及其制造方法 | |
| CN112964417B (zh) | 一种双动极板电容式压力敏感芯片 | |
| WO2024041638A1 (zh) | 一种差分电容式mems压力传感器及其制造方法 | |
| CN217520622U (zh) | 竖置极板电容式敏感芯片结构 | |
| CN104502003A (zh) | 一种硅玻璃镶嵌结构微机械差分电容式压力计 | |
| CN105300573B (zh) | 一种梁膜结构压电传感器及其制作方法 | |
| CN117053954A (zh) | 嵌入型电容式敏感芯片 | |
| CN217738499U (zh) | 嵌入型电容式敏感芯片 | |
| CN113353883B (zh) | 一种基于相位检测原理的mems压力传感器及制备方法 | |
| CN218297446U (zh) | 介质层嵌入型电容式压力敏感芯片 | |
| CN117990238A (zh) | 介质层嵌入型电容式压力敏感芯片 | |
| Park et al. | A capacitive absolute-pressure sensor with external pick-off electrodes | |
| CN216246919U (zh) | 一种电容式芯片结构 | |
| CN113758613A (zh) | 基于soi的电阻中心放置的压阻式压力传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |