CN117038662A - 一种基于垂直嵌入式电容的GaN功率模块 - Google Patents

一种基于垂直嵌入式电容的GaN功率模块 Download PDF

Info

Publication number
CN117038662A
CN117038662A CN202311039679.0A CN202311039679A CN117038662A CN 117038662 A CN117038662 A CN 117038662A CN 202311039679 A CN202311039679 A CN 202311039679A CN 117038662 A CN117038662 A CN 117038662A
Authority
CN
China
Prior art keywords
substrate
gan
gan device
power module
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311039679.0A
Other languages
English (en)
Inventor
赵胜雷
孙雪晶
于龙洋
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202311039679.0A priority Critical patent/CN117038662A/zh
Publication of CN117038662A publication Critical patent/CN117038662A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/44—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6666—High-frequency adaptations for passive devices for decoupling, e.g. bypass capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种基于垂直嵌入式电容的GaN功率模块，涉及电力电子技术领域，该功率模块包括：第一基板；与第一基板相对设置的第二基板；位于第一基板与第二基板之间的印刷电路板、第一GaN器件、第二GaN器件和解耦电容；其中，印刷电路板与第一基板平行，解耦电容垂直嵌入于印刷电路板，第一GaN器件位于印刷电路板与第一基板之间、第二GaN器件位于印刷电路板与第二基板之间，第一GaN器件、第二GaN器件与解耦电容形成功率环路。由于解耦电容垂直嵌入在PCB中，因此与现有技术中在PCB板顶层或底层布线的方式相比，减小了功率环路所占用的面积，进而能够通过减小自感来减小寄生电感。

Description

一种基于垂直嵌入式电容的GaN功率模块
技术领域
本发明属于电力电子技术领域，具体涉及一种基于垂直嵌入式电容的GaN功率模块。
背景技术
目前，功率电子技术在工业中的应用越来越广泛。一般来说，功率半导体器件在低于1KW的供电系统中可以直接集成在无源器件上，形成一个供电单元；而在更高功率的供电系统中，功率半导体器件则需要被封装成功率模块，这是因为高功率大电流的供电系统需要很多POL(Point-of-load，负载点)电源并联，如果将一个个分立的功率模块并联就会导致体积过大，进而影响供电系统的功率密度。
功率模块通常是将半导体开关器件、驱动芯片、解耦电容等封装在一起，由于很多拓扑是由半桥电路构成的，因此将半桥电路封装为功率模块具有实用性。功率模块对功率密度的要求更高，而功率器件对于提高功率密度至关重要。
第三代宽禁带半导体GaN器件具有开关速度快、击穿电压高等优点，但较快的开关速度使其对电路中的寄生参数十分敏感，寄生电感会导致GaN器件出现误开、电压超调、串扰、EMI(Electromagnetic Interference，电磁干扰)等问题。其次，由于GaN器件相比于其他半导体器件如Si、SiC，具有更低的导通电阻，因此在相同的导通电阻下尺寸可以做得更小，较小的尺寸不利于GaN器件的散热，进一步地，GaN器件被封装在功率模块中，和其他无源元件紧凑集成在一起，对功率模块的散热也提出了更大的挑战。
相关技术中，传统的功率模块底部带有DBC(Direct Bonded Copper，直接键合铜)陶瓷的基板，DBC是一种铜-陶瓷-铜的“三明治结构”，陶瓷可以绝缘，铜可以导热。宽禁带半导体器件采用键合线形式封装在DBC基板上，通过环氧树脂或硅凝胶等封装，以确保高电击穿强度，并保护半导体器件免受湿度和污染物的影响。
发明人针对现有功率模块分析后发现，现有结构的功率环路面积较大，寄生电感还有降低的空间，并且散热方面还有待改进。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于垂直嵌入式电容的GaN功率模块。本发明要解决的技术问题通过以下技术方案实现：
本发明提供一种基于垂直嵌入式电容的GaN功率模块，包括：
第一基板；
与第一基板相对设置的第二基板；
位于第一基板与第二基板之间的印刷电路板、第一GaN器件、第二GaN器件和解耦电容；其中，所述印刷电路板与所述第一基板平行，所述解耦电容垂直嵌入于所述印刷电路板，所述第一GaN器件位于印刷电路板与第一基板之间、所述第二GaN器件位于印刷电路板与第二基板之间，所述第一GaN器件、所述第二GaN器件与所述解耦电容形成功率环路。
在本发明的一个实施例中，所述第一基板和所述第二基板均为直接镀铜DPC陶瓷基板。
在本发明的一个实施例中，所述第一GaN器件包括第一衬底、第一源极和第一漏极，沿垂直于第一基板所在平面的方向，所述第一衬底位于第一GaN器件靠近第一基板的一侧，所述第一源极和第一漏极位于第一GaN器件远离第一基板的一侧，所述第一衬底与所述第一源极通过铜柱连接至第一基板。
在本发明的一个实施例中，所述第二GaN器件包括第二衬底、第二源极和第二漏极，沿垂直于第一基板所在平面的方向，所述第二衬底位于第二GaN器件靠近第二基板的一侧，所述第二源极和第二漏极位于第二GaN器件远离第二基板的一侧，所述第二衬底与所述第二源极通过铜柱连接至第二基板。
在本发明的一个实施例中，所述第一源极与所述第二漏极通过印刷电路板中的过孔连接，所述第一漏极通过过孔与所述解耦电容的一端连接，所述解耦电容的另一端通过过孔与所述第二源极连接。
在本发明的一个实施例中，所述过孔均为铜过孔。
在本发明的一个实施例中，还包括散热装置，所述散热装置包括至少一个翅片散热器；
所述翅片散热器位于第一DPC陶瓷基板和\或第二DPC陶瓷基板远离所述印刷电路板的一侧。
在本发明的一个实施例中，通过氟化液进行散热。
与现有技术相比，本发明的有益效果在于：
本发明提供一种基于垂直嵌入式电容的GaN功率模块，该功率模块包括第一基板、第二基板以及位于二者之间的印刷电路板、第一GaN器件、第二GaN器件和解耦电容，其中，第一GaN器件、第二GaN器件与解耦电容形成功率环路。由于解耦电容垂直嵌入在PCB中，与现有技术中在PCB板顶层或底层布线的方式相比，减小了功率环路所占用的面积，进而能够通过减小自感来减小寄生电感。
另外，上述GaN功率模块还包括散热装置如翅片散热器，或者可通过氟化液来散热，使得GaN器件能够在高温环境下保持相对稳定的温度，并避免温度过高导致功率模块的损坏。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的基于垂直嵌入式电容的GaN功率模块的一种结构示意图；
图2是本发明实施例提供的基于垂直嵌入式电容的GaN功率模块中GaN器件的印刷电路板布局图；
图3是本发明实施例提供的图2所示印刷电路板布局图的AA’的剖面图；
图4是本发明实施例提供的图2所示印刷电路板布局图的BB’的剖面图；
图5是本发明实施例提供的多个并联电流环路的等效电路图；
图6a是本发明实施例提供的电流细丝在强耦合时的一种示意图；
图6b是本发明实施例提供的电流细丝在弱耦合时的一种示意图；
图6c是本发明实施例提供的电流细丝在反向耦合时的一种示意图；
图7a是本发明实施例提供的电流细丝在强耦合时的另一种示意图；
图7b是本发明实施例提供的电流细丝在弱耦合时的另一种示意图；
图7c是本发明实施例提供的电流细丝在反向耦合时的另一种示意图；
图8是本发明实施例提供的单个通电回路的磁通量示意图；
图9是本发明实施例提供的基于垂直嵌入式电容的GaN功率模块的另一种结构示意图；
图10是本发明实施例提供的现有功率模块的局部仿真示意图；
图11是本发明实施例提供的现有功率模块的仿真结果图；
图12是本发明实施例提供的基于垂直嵌入式电容的GaN功率模块的局部仿真示意图；
图13是本发明实施例提供的基于垂直嵌入式电容的GaN功率模块的仿真结果图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
图1是本发明实施例提供的基于垂直嵌入式电容的GaN功率模块的一种结构示意图，图2是本发明实施例提供的基于垂直嵌入式电容的GaN功率模块中GaN器件的印刷电路板布局图，图3是本发明实施例提供的图2所示印刷电路板布局图的AA’的剖面图，图4是本发明实施例提供的图2所示印刷电路板布局图的BB’的剖面图。请参见图1-4所示，本发明实施例提供一种基于垂直嵌入式电容的GaN功率模块，包括：
第一基板1；
与第一基板1相对设置的第二基板2；
位于第一基板1与第二基板2之间的印刷电路板3、第一GaN器件4、第二GaN器件5和解耦电容；其中，印刷电路板3与第一基板1平行，解耦电容垂直嵌入于印刷电路板3，第一GaN器件4位于印刷电路板3与第一基板1之间、第二GaN器件5位于印刷电路板3与第二基板2之间，第一GaN器件4、第二GaN器件5与解耦电容Cbus形成功率环路。
具体而言，基于垂直嵌入式电容的GaN功率模块包括相对设置的第一基板1、第二基板2以及位于两基板之间的印刷电路板3(Printed Circuit Board，PCB)、第一GaN器件4、第二GaN器件5和解耦电容Cbus，其中，印刷电路板3与第一基板1、第二基板2均平行，解耦电容Cbus垂直嵌入印刷电路板3，第一GaN器件4、第二GaN器件5则分别位于印刷电路板3的两侧，如此可使第一GaN器件4、解耦电容Cbus、第二GaN器件5形成功率环路。应当理解，相关技术中对于功率模块的设计一般都在PCB的顶层或者底层布线，这样所形成功率环路的面积会很大，而本实施例通过将解耦电容Cbus垂直嵌入PCB，使得功率环路面积的大小仅取决于PCB板的厚度，由于PCB板的厚度远远小于横向布线的长度，即使本实施例所采用的双层PCB板的厚度也仅为1.6mm，因而功率回路的面积远小于在PCB板表面布局的面积。
需要说明的是，对于单电流环路，磁能在空间的磁场中，环路电感表达式为：
式中，Wm表示空间中储存的磁能，I表示流过环路的电流。
图5是本发明实施例提供的多个并联电流环路的等效电路图。如图5所示，对于多个并联的电流环路，每个环路中有自感、环路之间有互感，因此自感和互感产生的磁能构成了总磁能：
式中，Ii表示第i个环路的电流，Li表示第i个环路的自感，Mij表示第i个环路与第j个环路之间的互感，N表示环路数量。
进一步地，对于并联的多个电流环路，图5为其等效电路，那么电路总的环路电感为：
由公式(3)可知，可以通过降低互感来降低总的环路电感。
图6是本发明实施例提供的电流细丝不同耦合度的一种示意图，其中，图6a是本发明实施例提供的电流细丝在强耦合时的一种示意图，图6b是本发明实施例提供的电流细丝在弱耦合时的一种示意图，图6c是本发明实施例提供的电流细丝在反向耦合时的一种示意图。进一步地，单个电流环路可以假设是由多个并联的电流环路细丝组成，如图6a所示，由于不同电流细丝之间的间距无限小，故可视作全耦合，并且各电流细丝中的电流方向相同，那么全耦合互感表示为：
式中，L1、L2分别表示两种电流细丝的电感，k表示耦合系数，M表示两种电流细丝之间的互感。
当两个电流细丝全耦合时耦合系数k＝1，每个电流细丝的电感为L0，因此两两电流细丝之间的互感Mij＝L0，那么单个电流环路的总电感可以简化为：
当电流细丝被分离成如图6b所示的弱耦合形式时，电流细丝之间的互感会随着电流细丝的间距增大而减小，导致总电感的减小，而在电流细丝处于图6c所示的反向耦合状态时，通过将相邻的电流细丝的电流反向，磁场会由于反向耦合而抵消，这样总的电感就会进一步减小。可选地，将每个电流细丝对应的矩阵环路的宽、长分别记作w、l，将不同矩阵环路之间的距离记作d，如图6b所示，两个矩阵环路之间的互感为：
式中，μ0表示真空磁导率。
图7是本发明实施例提供的电流细丝不同耦合度的另一种示意图，其中，图7a是本发明实施例提供的电流细丝在强耦合时的另一种示意图，图7b是本发明实施例提供的电流细丝在弱耦合时的另一种示意图，图7c是本发明实施例提供的电流细丝在反向耦合时的另一种示意图。进一步地，将电流细丝从图7a所示的强耦合状态分离成图7b所示的弱耦合状态，此时电流细丝被稍稍分离开，电流细丝之间的互感会降低，如果把电流环路伸展成如图7c所示的平面并形成交错结构，则互感会进一步降低，因此交错结构会比单环路的电感更低。
示例性地，伸展成平面后电流细丝之间的互感为：
式中，K表示M中的一个系数，f(·)表示K中的一个系数，Zi表示第i个通电回路的阻抗，rj表示第j个通电回路的半径。
图8是本发明实施例提供的单个通电回路的磁通量示意图。如图8所示，对于单个通电环路，根据右手定则，电流会产生磁通密度B，穿过电流所包围的表面。通过回路的总的磁通量为：
式中，s表示单个通电回路的面积。
磁通量变化率在环路周围会产生电动势：
电感两端的电压可以表示为：
则
显然，当功率环路的面积减小时，磁通量减小，进而电感L也会随之减小。
那么结合前述分析，由于本实施例将解耦电容Cbus垂直嵌入PCB，因此减小了功率环路所占用的面积，进而减小了功率环路的自感，最终达到减小寄生电感的目的。
本实施例中，第一基板1和第二基板2均可选择性使用直接镀铜(Direct PlateCopper，DPC)陶瓷基板。
DPC陶瓷基板具有许多优异的性能，如高介电常数、高介电损耗、低温度系数和高热导率等，这些性能保证其具有良好的散热效果，有利于使GaN功率模块在高温环境下稳定工作。此外，与传统的DBC(Direct Bonded Copper，直接键合铜)相比，DPC陶瓷基板的布线更加灵活，间距可小至0.075mm，所以驱动芯片可以放在DPC陶瓷基板上方，也可以放在第一GaN器件4或第二GaN器件5的旁边。本实施例中，第一DPC基板与第二DPC基板覆盖在两个GaN器件远离PCB的一侧，能够对GaN器件进行双面散热。
可选地，请继续参见图1，第一GaN器件4包括第一衬底41、第一源极S1和第一漏极D1，沿垂直于第一基板1所在平面的方向，第一衬底41位于第一GaN器件4靠近第一基板1的一侧，第一源极S1和第一漏极D1位于第一GaN器件4远离第一基板1的一侧，第一衬底41与第一源极S1通过铜柱连接至第一基板1。
本实施例中，第一GaN器件4的第一衬底41与第一源极S1通过铜柱连接至第一DPC陶瓷基板上表面的铜箔，相比于键合线连接的方式，铜柱更短，因此也可更有效地减小寄生电感。
进一步地，第二GaN器件5包括第二衬底51、第二源极S2和第二漏极D2，沿垂直于第一基板1所在平面的方向，第二衬底51位于第二GaN器件5靠近第二基板2的一侧，第二源极S2和第二漏极D2位于第二GaN器件5远离第二基板2的一侧，第二衬底51与第二源极S2通过铜柱连接至第二基板2。
应当理解，由于GaN器件本身散热不好，故本实施例将第一GaN器件4与第二GaN器件5分别设置于PCB板的上、下两层，以减弱二者的热相互作用，此种设计方式有利于减少外界热应力对GaN器件的影响，有利于提高器件的可靠性。
本实施例中，第一源极S1与第二漏极D2通过印刷电路板中的过孔连接，第一漏极D1通过过孔与解耦电容Cbus的一端连接，解耦电容Cbus的另一端通过过孔与第二源极S2连接。
具体而言，请继续参见图1，第一漏极D1通过过孔与解耦电容Cbus的一端连接，解耦电容Cbus的另一端通过过孔与第二源极S2连接，其中，过孔均为铜过孔，这样可将解耦电容Cbus嵌入至PCB中，并通过减小功率回路的面积来降低自感，进而降低寄生电感。
图9是本发明实施例提供的基于垂直嵌入式电容的GaN功率模块的另一种结构示意图。进一步地，如图9所示，上述基于垂直嵌入式电容的GaN功率模块还包括散热装置6，散热装置6包括至少一个翅片散热器；
翅片散热器位于第一DPC陶瓷基板和\或第二DPC陶瓷基板远离印刷电路板3的一侧。
示例性地，基于垂直嵌入式电容的GaN功率模块还可以包括散热装置，该散热装置可以包括两个翅片散热器，如图9所示，两个翅片散热器分别位于第一基板1、第二基板2远离PCB的一侧，并且翅片散热器与第一基板1/第二基板2之间为导热界面材料(ThermalInterface Material，TIM)。
在本申请的一些其他实施例中，基于垂直嵌入式电容的GaN功率模块还可以通过氟化液进行散热，也就是说，将功率模块整个浸入氟化液中。氟化液通常是一种高热导率的化合物，可以快速传递热量，当氟化液接触到热源即功率模块时，会吸收热量并迅速传导到周围；同时，氟化液在受热时会产生密度差异，形成对流流动，这种对流流动可以有效地将热量从热源处带走，从而使得GaN器件能够在高温环境下保持相对稳定的温度，并避免温度过高导致功率模块的损坏。
下面，通过仿真实验对本发明提供的基于垂直嵌入式电容的GaN功率模块做进一步说明。
图10是本发明实施例提供的现有功率模块的局部仿真示意图，图11是本发明实施例提供的现有功率模块的仿真结果图。如图10-11所示，利用ANSYS Q3D软件对现有功率模块进行仿真，仿真得到的寄生电感为0.9323nh。
图12是本发明实施例提供的基于垂直嵌入式电容的GaN功率模块的局部仿真示意图，图13是本发明实施例提供的基于垂直嵌入式电容的GaN功率模块的仿真结果图。如图12-13所示，对本发明提供的用基于垂直嵌入式电容的GaN功率模块进行仿真，得到的寄生电感为0.24947nh。
可见，与现有的功率模块相比，本发明提供的基于垂直嵌入式电容的GaN功率模块的寄生电感减小了约0.68nh，将寄生电感降低了73％。
通过上述各实施例可知，本发明的有益效果在于：
本发明提供一种基于垂直嵌入式电容的GaN功率模块，该功率模块包括第一基板、第二基板以及位于二者之间的印刷电路板、第一GaN器件、第二GaN器件和解耦电容，其中，第一GaN器件、第二GaN器件与解耦电容形成功率环路。由于解耦电容垂直嵌入在PCB中，与现有技术中在PCB板顶层或底层布线的方式相比，减小了功率环路所占用的面积，进而能够通过减小自感来减小寄生电感。
另外，上述GaN功率模块还包括散热装置如翅片散热器，或者可通过氟化液来散热，使得GaN器件能够在高温环境下保持相对稳定的温度，并避免温度过高导致功率模块的损坏。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (8)

1.一种基于垂直嵌入式电容的GaN功率模块，其特征在于，包括：
第一基板；
与第一基板相对设置的第二基板；
位于第一基板与第二基板之间的印刷电路板、第一GaN器件、第二GaN器件和解耦电容；其中，所述印刷电路板与所述第一基板平行，所述解耦电容垂直嵌入于所述印刷电路板，所述第一GaN器件位于印刷电路板与第一基板之间、所述第二GaN器件位于印刷电路板与第二基板之间，所述第一GaN器件、所述第二GaN器件与所述解耦电容形成功率环路。
2.根据权利要求1所述的基于垂直嵌入式电容的GaN功率模块，其特征在于，所述第一基板和所述第二基板均为直接镀铜DPC陶瓷基板。
3.根据权利要求2所述的基于垂直嵌入式电容的GaN功率模块，其特征在于，所述第一GaN器件包括第一衬底、第一源极和第一漏极，沿垂直于第一基板所在平面的方向，所述第一衬底位于第一GaN器件靠近第一基板的一侧，所述第一源极和第一漏极位于第一GaN器件远离第一基板的一侧，所述第一衬底与所述第一源极通过铜柱连接至第一基板。
4.根据权利要求3所述的基于垂直嵌入式电容的GaN功率模块，其特征在于，所述第二GaN器件包括第二衬底、第二源极和第二漏极，沿垂直于第一基板所在平面的方向，所述第二衬底位于第二GaN器件靠近第二基板的一侧，所述第二源极和第二漏极位于第二GaN器件远离第二基板的一侧，所述第二衬底与所述第二源极通过铜柱连接至第二基板。
5.根据权利要求4所述的基于垂直嵌入式电容的GaN功率模块，其特征在于，所述第一源极与所述第二漏极通过印刷电路板中的过孔连接，所述第一漏极通过过孔与所述解耦电容的一端连接，所述解耦电容的另一端通过过孔与所述第二源极连接。
6.根据权利要求5所述的基于垂直嵌入式电容的GaN功率模块，其特征在于，所述过孔均为铜过孔。
7.根据权利要求1所述的基于垂直嵌入式电容的GaN功率模块，其特征在于，还包括散热装置，所述散热装置包括至少一个翅片散热器；
所述翅片散热器位于第一DPC陶瓷基板和\或第二DPC陶瓷基板远离所述印刷电路板的一侧。
8.根据权利要求1所述的基于垂直嵌入式电容的GaN功率模块，其特征在于，通过氟化液进行散热。
CN202311039679.0A 2023-08-17 2023-08-17 一种基于垂直嵌入式电容的GaN功率模块 Pending CN117038662A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311039679.0A CN117038662A (zh) 2023-08-17 2023-08-17 一种基于垂直嵌入式电容的GaN功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311039679.0A CN117038662A (zh) 2023-08-17 2023-08-17 一种基于垂直嵌入式电容的GaN功率模块

Publications (1)

Publication Number Publication Date
CN117038662A true CN117038662A (zh) 2023-11-10

Family

ID=88636996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311039679.0A Pending CN117038662A (zh) 2023-08-17 2023-08-17 一种基于垂直嵌入式电容的GaN功率模块

Country Status (1)

Country Link
CN (1) CN117038662A (zh)

Similar Documents

Publication Publication Date Title
US10973113B2 (en) Component carrier with transistor components arranged side by side
US10638633B2 (en) Power module, power converter and manufacturing method of power module
Chen et al. Flexible PCB-based 3-D integrated SiC half-bridge power module with three-sided cooling using ultralow inductive hybrid packaging structure
US8488316B2 (en) Power module
US10256718B2 (en) Low-inductance half-bridge arrangement
US20190198423A1 (en) Device module embedded with switch chip and manufacturing method thereof
EP3475979B1 (en) Cooled electronics package with stacked power electronics components
CN102159054B (zh) 电子封装结构
US5641944A (en) Power substrate with improved thermal characteristics
JP2011187809A (ja) 半導体装置および多層配線基板
US8749990B2 (en) Multiple-board power converter
US11362014B2 (en) Power module
US9386686B2 (en) Metal core printed circuit board and electronic package structure
JP6739453B2 (ja) パワー半導体モジュール
WO2024120109A1 (zh) 智能功率模块及功率转换设备
CN117038662A (zh) 一种基于垂直嵌入式电容的GaN功率模块
CN117133768A (zh) 一种基于水平嵌入式电容的GaN功率模块
US11711893B2 (en) Electronic component, voltage regulation module and voltage stabilizer
CN113764357B (zh) 导电模块的封装结构
US20240074052A1 (en) Integrated substrate and power integrated circuit
CN115551268A (zh) 一种电子组件、电压调节模块以及稳压器件
JP2022154271A (ja) 回路基板内に電気部品を内蔵する半導体装置
CN117913064A (zh) 全桥封装功率模块
CN115513191A (zh) 封装器件、封装模组及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination