CN117032627A - 一种除法器及数据处理方法、系统、设备、计算机介质 - Google Patents
一种除法器及数据处理方法、系统、设备、计算机介质 Download PDFInfo
- Publication number
- CN117032627A CN117032627A CN202311058312.3A CN202311058312A CN117032627A CN 117032627 A CN117032627 A CN 117032627A CN 202311058312 A CN202311058312 A CN 202311058312A CN 117032627 A CN117032627 A CN 117032627A
- Authority
- CN
- China
- Prior art keywords
- data
- divisor
- round
- bit
- remainder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims description 25
- 238000004364 calculation method Methods 0.000 claims description 22
- 238000004590 computer program Methods 0.000 claims description 9
- 230000001502 supplementing effect Effects 0.000 claims description 2
- 239000004606 Fillers/Extenders Substances 0.000 claims 1
- 230000000875 corresponding effect Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 2
- 238000007405 data analysis Methods 0.000 description 2
- 238000007418 data mining Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/535—Dividing only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Feedback Control In General (AREA)
- Complex Calculations (AREA)
Abstract
本申请公开了一种除法器及数据处理方法、系统、设备、计算机介质,涉及数据处理技术领域,除法器包括符号位运算器、位数运算器、第一移位寄存器、第二移位寄存器和查询器;实现了通过移位运算来计算第一数据和第二数据的一系列商和除数,并获取目标精度值,基于除法器的精度、目标精度值、位数差值确定目标轮次,从第一移位寄存器或第二移位寄存器中读取与目标轮次一致的商和余数作为目标运算结果。本申请的除法器,可以根据目标精度值来从多轮运算结果中选取出目标运算结果,这样,即使目标精度值发生变化,也无需重新进行除法运算,提高了数据处理效率。
Description
技术领域
本申请涉及数据处理技术领域,更具体地说,涉及一种除法器及数据处理方法、系统、设备、计算机介质。
背景技术
当前,在数据加密、数据解密、马达驱动管理等数据处理过程中,可能需要对数据进行除法运算,比如通过原码除法等方式来确定两个数据的除法运算结果,并应用该除法运算结果进行相应数据处理等。
然而,原码除法等方式得到的除法运算结果的精度是和参与除法运算的两个数据密切相关的,当运算结束后,除法运算结果的精度便已经是确定的了,此时更改参与除法运算的两个数据的精度的话,需重新进行除法运算,这就使得整个数据处理过程无法快速更改处理精度,影响数据处理效率。
综上所述,如何提高数据处理效率是目前本领域技术人员亟待解决的问题。
发明内容
本申请的目的是提供一种除法器,其能在一定程度上解决如何提高数据处理效率的技术问题。本申请还提供了一种数据处理方法、系统、设备及计算机可读存储介质。
为了实现上述目的,本申请提供如下技术方案:
一种除法器,包括:
符号位运算器,用于根据第一数据和第二数据的符号位,确定商的符号位和余数的符号位;
位数运算器,用于计算所述第一数据和所述第二数据间的位数差值;
第一移位寄存器,用于将所述第一数据作为当前轮的被除数,将所述第二数据作为当前轮的除数;若当前轮的被除数大于当前轮的除数,将所述商上1,将当前轮的被除数减去当前轮的除数的值作为所述余数,将所述余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将所述商上0,将所述余数左移一位后作为下一轮的被除数;记录当前轮的所述商和所述余数,进入下一轮;
第二移位寄存器,用于重复执行若当前轮的被除数大于当前轮的除数,将所述商左移一位后加1,将当前轮的被除数减去当前轮的除数的值作为所述余数,将所述余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将所述商左移一位后加0,将所述余数左移一位后作为下一轮的被除数;记录当前轮的所述商和所述余数,进入下一轮的步骤,直至所述第一数据的所有位均参与计算;
查询器,用于获取目标精度值,基于所述除法器的精度、所述目标精度值、所述位数差值确定目标轮次,从所述第一移位寄存器或所述第二移位寄存器中读取与所述目标轮次一致的所述商和所述余数作为目标运算结果。
优选的,所述符号位运算器根据第一数据和第二数据的符号位,确定商的符号位和余数的符号位,包括:
将所述第一数据的符号位和所述第二数据的符号的异或运算结果作为所述商的符号位;
将所述第一数据的符号位作为所述余数的符号位。
优选的,还包括:
扩展器,用于所述位数运算器计算所述第一数据和所述第二数据间的位数差值之前,对所述第一数据和所述第二数据进行位数扩展。
优选的,所述扩展器对所述第一数据和所述第二数据进行位数扩展,包括:
分别在所述第一数据和所述第二数据的最高位补两个0,以对所述第一数据和所述第二数据进行位数扩展。
优选的,所述位数运算器计算所述第一数据和所述第二数据间的位数差值,包括:
将所述第一数据进行左移,直至所述第一数据的最高位为1,记录所述第一数据的左移次数;
将所述第二数据进行左移,直至所述第二数据的最高位为1,记录所述第二数据的左移次数;
计算所述第一数据的左移次数和所述第二数据的左移次数的次数差值,将所述次数差值的绝对值作为所述位数差值。
优选的,所述查询器基于所述除法器的精度、所述目标精度值、所述位数差值确定目标轮次,包括:
通过目标轮次运算公式,基于所述除法器的精度、所述目标精度值、所述位数差值确定所述目标轮次;
所述目标轮次运算公式包括:
n=M-N+z;
其中,n表示所述目标轮次;M表示所述除法器的精度;N表示所述目标精度值;z表示所述位数差值。
一种数据处理方法,包括:
获取对目标对象进行数据处理的第一数据和第二数据;
所述根据第一数据和所述第二数据的符号位,确定商的符号位和余数的符号位;
计算所述第一数据和所述第二数据间的位数差值;
将所述第一数据作为当前轮的被除数,将所述第二数据作为当前轮的除数;若当前轮的被除数大于当前轮的除数,将所述商上1,将当前轮的被除数减去当前轮的除数的值作为所述余数,将所述余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将所述商上0,将所述余数左移一位后作为下一轮的被除数;记录当前轮的所述商和所述余数,进入下一轮;
重复执行若当前轮的被除数大于当前轮的除数,将所述商左移一位后加1,将当前轮的被除数减去当前轮的除数的值作为所述余数,将所述余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将所述商左移一位后加0,将所述余数左移一位后作为下一轮的被除数;记录当前轮的所述商和所述余数,进入下一轮的步骤,直至所述第一数据的所有位均参与计算;
获取目标精度值,基于所述除法器的精度、所述目标精度值、所述位数差值确定目标轮次,从所述第一移位寄存器或所述第二移位寄存器中读取与所述目标轮次一致的所述商和所述余数作为目标运算结果;
基于所述目标运算结果确定所述目标对象的数据处理结果。
一种数据处理系统,包括:
第一获取模块,用于获取对目标对象进行数据处理的第一数据和第二数据;
第一确定模块,用于所述根据第一数据和所述第二数据的符号位,确定商的符号位和余数的符号位;
第一计算模块,用于计算所述第一数据和所述第二数据间的位数差值;
第二计算模块,用于将所述第一数据作为当前轮的被除数,将所述第二数据作为当前轮的除数;若当前轮的被除数大于当前轮的除数,将所述商上1,将当前轮的被除数减去当前轮的除数的值作为所述余数,将所述余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将所述商上0,将所述余数左移一位后作为下一轮的被除数;记录当前轮的所述商和所述余数,进入下一轮;
第三计算模块,用于重复执行若当前轮的被除数大于当前轮的除数,将所述商左移一位后加1,将当前轮的被除数减去当前轮的除数的值作为所述余数,将所述余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将所述商左移一位后加0,将所述余数左移一位后作为下一轮的被除数;记录当前轮的所述商和所述余数,进入下一轮的步骤,直至所述第一数据的所有位均参与计算;
第二获取模块,用于获取目标精度值,基于所述除法器的精度、所述目标精度值、所述位数差值确定目标轮次,从所述第一移位寄存器或所述第二移位寄存器中读取与所述目标轮次一致的所述商和所述余数作为目标运算结果;
第二确定模块,用于基于所述目标运算结果确定所述目标对象的数据处理结果。
一种数据处理设备,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如上所述的数据处理方法的步骤。
一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机程序,所述计算机程序被处理器执行时实现如上所述的数据处理方法的步骤。
本申请提供的一种除法器,符号位运算器,用于根据第一数据和第二数据的符号位,确定商的符号位和余数的符号位;位数运算器,用于计算第一数据和第二数据间的位数差值;第一移位寄存器,用于将第一数据作为当前轮的被除数,将第二数据作为当前轮的除数;若当前轮的被除数大于当前轮的除数,将商上1,将当前轮的被除数减去当前轮的除数的值作为余数,将余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将商上0,将余数左移一位后作为下一轮的被除数;记录当前轮的商和余数,进入下一轮;第二移位寄存器,用于重复执行若当前轮的被除数大于当前轮的除数,将商左移一位后加1,将当前轮的被除数减去当前轮的除数的值作为余数,将余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将商左移一位后加0,将余数左移一位后作为下一轮的被除数;记录当前轮的商和余数,进入下一轮的步骤,直至第一数据的所有位均参与计算;查询器,用于获取目标精度值,基于除法器的精度、目标精度值、位数差值确定目标轮次,从第一移位寄存器或第二移位寄存器中读取与目标轮次一致的商和余数作为目标运算结果。本申请的除法器,可以根据目标精度值来从多轮运算结果中选取出目标运算结果,这样,即使目标精度值发生变化,也无需重新进行除法运算,提高了数据处理效率。本申请提供的一种数据处理方法、系统、设备及计算机可读存储介质也解决了相应技术问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种除法器的结构示意图;
图2为本申请实施例提供的一种数据处理方法的流程图;
图3为本申请实施例提供的一种数据处理系统的结构示意图;
图4为本申请实施例提供的一种数据处理设备的结构示意图;
图5为本申请实施例提供的一种数据处理设备的另一结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参阅图1,图1为本申请实施例提供的一种除法器的结构示意图。
本申请实施例提供的一种除法器,包括:
符号位运算器11,用于根据第一数据和第二数据的符号位,确定商的符号位和余数的符号位;
位数运算器12,用于计算第一数据和第二数据间的位数差值;
第一移位寄存器13,用于将第一数据作为当前轮的被除数,将第二数据作为当前轮的除数;若当前轮的被除数大于当前轮的除数,将商上1,将当前轮的被除数减去当前轮的除数的值作为余数,将余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将商上0,将余数左移一位后作为下一轮的被除数;记录当前轮的商和余数,进入下一轮;
第二移位寄存器14,用于重复执行若当前轮的被除数大于当前轮的除数,将商左移一位后加1,将当前轮的被除数减去当前轮的除数的值作为余数,将余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将商左移一位后加0,将余数左移一位后作为下一轮的被除数;记录当前轮的商和余数,进入下一轮的步骤,直至第一数据的所有位均参与计算;
查询器15,用于获取目标精度值,基于除法器的精度、目标精度值、位数差值确定目标轮次,从第一移位寄存器或第二移位寄存器中读取与目标轮次一致的商和余数作为目标运算结果。
可以理解的是,通过本申请的除法器做除法运算的第一数据和第二数据的类型可以根据实际需要确定,比如第一数据和第二数据可以为进行数据分析、数据挖掘、音视频处理、信号处理、系统控制或数据加解密过程中的数据,也可以为对目标对象进行管控的过程中的数据,比如对马达进行驱动管控的过程中的数据等,本申请在此不做具体限定。此外,除法器的位数和目标精度值的具体值也可以根据实际需要确定,比如除法器可以为32位N位精度的除法器等,此时,第一数据和第二数据的整数位为(31-N)bits,小数位为Nbits,符号位为1bite。再者,本申请的除法器可以用在编码器、解码器等中,本申请在此不做具体限定。
为了便于理解本申请除法器的功能,现假设本申请除法器应用于马达驱动管理中,则本申请除法器中各部件的功能如下:符号位运算器根据马达在运行过程中的第一性能数据和第二性能数据的符号位,确定商的符号位和余数的符号位;位数运算器计算第一性能数据和第二性能数据间的位数差值;第一移位寄存器将第一性能数据作为当前轮的被除数,将第二性能数据作为当前轮的除数,若当前轮的被除数大于当前轮的除数,将商上1,将当前轮的被除数减去当前轮的除数的值作为余数,将余数左移一位后作为下一轮的被除数,若当前轮的被除数小于当前轮的除数,将商上0,将余数左移一位后作为下一轮的被除数,记录当前轮的商和余数,进入下一轮,也即指示第二移位寄存器进行工作;第二移位寄存器重复执行若当前轮的被除数大于当前轮的除数,将商左移一位后加1,将当前轮的被除数减去当前轮的除数的值作为余数,将余数左移一位后作为下一轮的被除数,若当前轮的被除数小于当前轮的除数,将商左移一位后加0,将余数左移一位后作为下一轮的被除数,记录当前轮的商和余数,进入下一轮的步骤,直至第一数据的所有位均参与计算;查询器获取对马达进行驱动管理所需的目标精度值,基于除法器的精度、目标精度值、位数差值确定目标轮次,从第一移位寄存器或第二移位寄存器中读取与目标轮次一致的商和余数作为目标运算结果,以基于目标运算结果调整马达的驱动参数。
实际应用中,符号位运算器根据第一数据和第二数据的符号位,确定商的符号位和余数的符号位的过程中,可以将第一数据的符号位和第二数据的符号的异或运算结果作为商的符号位;将第一数据的符号位作为余数的符号位。此过程可以如表1所示,其中,0表示正数,1表示负数。
表1符号位运算表
实际应用中,考虑到除法运算得到的商和余数的位数可能超出第一数据或第二数据的位数,也即出现因溢出造成误差的情况,为了避免此种情况,本申请提供的除法器中,还可以包括:扩展器,用于位数运算器计算第一数据和第二数据间的位数差值之前,对第一数据和第二数据进行位数扩展。
具体应用参见中,扩展器对第一数据和第二数据进行位数扩展的过程中,可以分别在第一数据和第二数据的最高位补两个0,以对第一数据和第二数据进行位数扩展。为了便于理解,假设四位的两位精度的数1011除以四位的两位精度的数0010,换算为十进制数也就是2.75/0.5,其结果是5.5,也就是10010,但是程序上只有四位也就是0010,这就因为溢出产生了误差,而本申请引入扩展器可以避免此误差。
实际应用中,位数运算器计算第一数据和第二数据间的位数差值的过程中,可以将第一数据进行左移,直至第一数据的最高位为1,记录第一数据的左移次数;将第二数据进行左移,直至第二数据的最高位为1,记录第二数据的左移次数;计算第一数据的左移次数和第二数据的左移次数的次数差值,将次数差值的绝对值作为位数差值。为了便于理解,假设被除数31’h00400000最高位变成1,需要左移8(x=8)位,除数31’h00100最高位变成1,需要左移10(y=10)位,则位数差值为z=|x-y|=2。
实际应用中,查询器基于除法器的精度、目标精度值、位数差值确定目标轮次的过程中,可以通过目标轮次运算公式,基于除法器的精度、目标精度值、位数差值确定目标轮次;目标轮次运算公式包括:
n=M-N+z;
其中,n表示目标轮次;M表示除法器的精度;N表示目标精度值;z表示位数差值。
为了便于理解本申请中除法器的工作原理,现以十进制举例对第一移位寄存器和第二移位寄存器的工作进行说明:对于十进制数2006/2,第一次做除法,商1,余数0006,余数左移一位为006,第二次做除法,商0,余数006,余数左移一位为06,第三次做除法,商0,余数06,余数左移一位为6,第四次做除法,商3,余数为0,次数十进制数所有位已经参与运算,运算结束结果为1003。所以第一移位寄存器和第二移位寄存器通过移位操作便可以得到相应的商和余数。
本申请提供的一种除法器,符号位运算器,用于根据第一数据和第二数据的符号位,确定商的符号位和余数的符号位;位数运算器,用于计算第一数据和第二数据间的位数差值;第一移位寄存器,用于将第一数据作为当前轮的被除数,将第二数据作为当前轮的除数;若当前轮的被除数大于当前轮的除数,将商上1,将当前轮的被除数减去当前轮的除数的值作为余数,将余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将商上0,将余数左移一位后作为下一轮的被除数;记录当前轮的商和余数,进入下一轮;第二移位寄存器,用于重复执行若当前轮的被除数大于当前轮的除数,将商左移一位后加1,将当前轮的被除数减去当前轮的除数的值作为余数,将余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将商左移一位后加0,将余数左移一位后作为下一轮的被除数;记录当前轮的商和余数,进入下一轮的步骤,直至第一数据的所有位均参与计算;查询器,用于获取目标精度值,基于除法器的精度、目标精度值、位数差值确定目标轮次,从第一移位寄存器或第二移位寄存器中读取与目标轮次一致的商和余数作为目标运算结果。本申请的除法器,可以根据目标精度值来从多轮运算结果中选取出目标运算结果,这样,即使目标精度值发生变化,也无需重新进行除法运算,提高了数据处理效率。
为了便于理解本申请提供的除法器的运算过程,现假设除法器的位数为32位,被除数为32’hfffe4000,除数为32’h00004000,则整个除法运算过程中的数据如表2所示,其中,convert表示将补码转换成原码,然后再进行运算,补码转换为原码的运算规则为:对于负数,符号位不变,其余所有bit位取反值,而后加1,对于正数则保持不变,即原码等于反码;Initial表示第一寄存器的处理结果;Cell表示第二寄存器的处理结果;sign表示符号位;且当精度N为16,位数差值Z为2时,将第18轮的商和余数作为该精度下第一数据和第二数据的除法运算结果。
表2除法运算过程中的数据转换表
此外,可配置参数来使得此32位除法器结果满足不同的精度要求,如表3所示;
表3不同配置下的精度
请参阅图2,图2为本申请实施例提供的一种数据处理方法的流程图。
本申请实施例提供的一种数据处理方法,可以包括以下步骤:
步骤S101:获取对目标对象进行数据处理的第一数据和第二数据。
步骤S102:根据第一数据和第二数据的符号位,确定商的符号位和余数的符号位。
步骤S103:计算第一数据和第二数据间的位数差值。
步骤S104:将第一数据作为当前轮的被除数,将第二数据作为当前轮的除数;若当前轮的被除数大于当前轮的除数,将商上1,将当前轮的被除数减去当前轮的除数的值作为余数,将余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将商上0,将余数左移一位后作为下一轮的被除数;记录当前轮的商和余数,进入下一轮。
步骤S105:重复执行若当前轮的被除数大于当前轮的除数,将商左移一位后加1,将当前轮的被除数减去当前轮的除数的值作为余数,将余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将商左移一位后加0,将余数左移一位后作为下一轮的被除数;记录当前轮的商和余数,进入下一轮的步骤,直至第一数据的所有位均参与计算。
步骤S106:获取目标精度值,基于除法器的精度、目标精度值、位数差值确定目标轮次,从第一移位寄存器或第二移位寄存器中读取与目标轮次一致的商和余数作为目标运算结果。
步骤S107:基于目标运算结果确定目标对象的数据处理结果。
本申请实施例提供的数据处理方法中相应步骤的描述可以参阅上述实施例,在此不再赘述。
需要说明的是,需要不同精度的除法运算结果的应用场景可以应用本申请方法,比如数据分析、数据挖掘、音视频处理、信号处理、系统控制或数据加解密等场景均可以应用本申请方法,为便于理解,以系统控制中的马达驱动管理为例,若应用本申请方法,可以包括以下步骤:
获取马达在运行过程中的第一性能数据和第二性能数据,性能数据可以为运行功率、运行负载等;
根据第一性能数据和第二性能数据的符号位,确定商的符号位和余数的符号位;
计算第一性能数据和第二性能数据间的位数差值;
将第一性能数据作为当前轮的被除数,将第二性能数据作为当前轮的除数;若当前轮的被除数大于当前轮的除数,将商上1,将当前轮的被除数减去当前轮的除数的值作为余数,将余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将商上0,将余数左移一位后作为下一轮的被除数;记录当前轮的商和余数,进入下一轮;
重复执行若当前轮的被除数大于当前轮的除数,将商左移一位后加1,将当前轮的被除数减去当前轮的除数的值作为余数,将余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将商左移一位后加0,将余数左移一位后作为下一轮的被除数;记录当前轮的商和余数,进入下一轮的步骤,直至第一性能数据的所有位均参与计算。
获取对马达进行驱动管理所需的目标精度值,基于除法器的精度、目标精度值、位数差值确定目标轮次,从第一移位寄存器或第二移位寄存器中读取与目标轮次一致的商和余数作为目标运算结果。
基于目标运算结果调整马达的驱动参数。
请参阅图3,图3为本申请实施例提供的一种数据处理系统的结构示意图。
本申请实施例提供的一种数据处理系统,可以包括:
第一获取模块21,用于获取对目标对象进行数据处理的第一数据和第二数据;
第一确定模块22,用于根据第一数据和第二数据的符号位,确定商的符号位和余数的符号位;
第一计算模块23,用于计算第一数据和第二数据间的位数差值;
第二计算模块24,用于将第一数据作为当前轮的被除数,将第二数据作为当前轮的除数;若当前轮的被除数大于当前轮的除数,将商上1,将当前轮的被除数减去当前轮的除数的值作为余数,将余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将商上0,将余数左移一位后作为下一轮的被除数;记录当前轮的商和余数,进入下一轮;
第三计算模块25,用于重复执行若当前轮的被除数大于当前轮的除数,将商左移一位后加1,将当前轮的被除数减去当前轮的除数的值作为余数,将余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将商左移一位后加0,将余数左移一位后作为下一轮的被除数;记录当前轮的商和余数,进入下一轮的步骤,直至第一数据的所有位均参与计算;
第二获取模块26,用于获取目标精度值,基于除法器的精度、目标精度值、位数差值确定目标轮次,从第一移位寄存器或第二移位寄存器中读取与目标轮次一致的商和余数作为目标运算结果;
第二确定模块27,用于基于目标运算结果确定目标对象的数据处理结果。
本申请实施例提供的数据处理系统中相应模块的描述可以参阅上述实施例,在此不再赘述。
本申请还提供了一种数据处理设备及计算机可读存储介质,其均具有本申请实施例提供的一种数据处理方法具有的对应效果。请参阅图4,图4为本申请实施例提供的一种数据处理设备的结构示意图。
本申请实施例提供的一种数据处理设备,包括存储器201和处理器202,存储器201中存储有计算机程序,处理器202执行计算机程序时实现如上任一实施例所描述数据处理方法的步骤。
请参阅图5,本申请实施例提供的另一种数据处理设备中还可以包括:与处理器202连接的输入端口203,用于传输外界输入的命令至处理器202;与处理器202连接的显示单元204,用于显示处理器202的处理结果至外界;与处理器202连接的通信模块205,用于实现数据处理设备与外界的通信。显示单元204可以为显示面板、激光扫描使显示器等;通信模块205所采用的通信方式包括但不局限于移动高清链接技术(MHL)、通用串行总线(USB)、高清多媒体接口(HDMI)、无线连接:无线保真技术(WiFi)、蓝牙通信技术、低功耗蓝牙通信技术、基于IEEE802.11s的通信技术。
本申请实施例提供的一种计算机可读存储介质,计算机可读存储介质中存储有计算机程序,计算机程序被处理器执行时实现如上任一实施例所描述数据处理方法的步骤。
本申请所涉及的计算机可读存储介质包括随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质。
本申请实施例提供的数据处理方法、系统、设备及计算机可读存储介质中相关部分的说明请参见本申请实施例提供的除法器中对应部分的详细说明,在此不再赘述。另外,本申请实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明,以免过多赘述。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种除法器,其特征在于,包括:
符号位运算器,用于根据第一数据和第二数据的符号位,确定商的符号位和余数的符号位;
位数运算器,用于计算所述第一数据和所述第二数据间的位数差值;
第一移位寄存器,用于将所述第一数据作为当前轮的被除数,将所述第二数据作为当前轮的除数;若当前轮的被除数大于当前轮的除数,将所述商上1,将当前轮的被除数减去当前轮的除数的值作为所述余数,将所述余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将所述商上0,将所述余数左移一位后作为下一轮的被除数;记录当前轮的所述商和所述余数,进入下一轮;
第二移位寄存器,用于重复执行若当前轮的被除数大于当前轮的除数,将所述商左移一位后加1,将当前轮的被除数减去当前轮的除数的值作为所述余数,将所述余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将所述商左移一位后加0,将所述余数左移一位后作为下一轮的被除数;记录当前轮的所述商和所述余数,进入下一轮的步骤,直至所述第一数据的所有位均参与计算;
查询器,用于获取目标精度值,基于所述除法器的精度、所述目标精度值、所述位数差值确定目标轮次,从所述第一移位寄存器或所述第二移位寄存器中读取与所述目标轮次一致的所述商和所述余数作为目标运算结果。
2.根据权利要求1所述的除法器,其特征在于,所述符号位运算器根据第一数据和第二数据的符号位,确定商的符号位和余数的符号位,包括:
将所述第一数据的符号位和所述第二数据的符号的异或运算结果作为所述商的符号位;
将所述第一数据的符号位作为所述余数的符号位。
3.根据权利要求1所述的除法器,其特征在于,还包括:
扩展器,用于所述位数运算器计算所述第一数据和所述第二数据间的位数差值之前,对所述第一数据和所述第二数据进行位数扩展。
4.根据权利要求3所述的除法器,其特征在于,所述扩展器对所述第一数据和所述第二数据进行位数扩展,包括:
分别在所述第一数据和所述第二数据的最高位补两个0,以对所述第一数据和所述第二数据进行位数扩展。
5.根据权利要求1所述的除法器,其特征在于,所述位数运算器计算所述第一数据和所述第二数据间的位数差值,包括:
将所述第一数据进行左移,直至所述第一数据的最高位为1,记录所述第一数据的左移次数;
将所述第二数据进行左移,直至所述第二数据的最高位为1,记录所述第二数据的左移次数;
计算所述第一数据的左移次数和所述第二数据的左移次数的次数差值,将所述次数差值的绝对值作为所述位数差值。
6.根据权利要求1所述的除法器,其特征在于,所述查询器基于所述除法器的精度、所述目标精度值、所述位数差值确定目标轮次,包括:
通过目标轮次运算公式,基于所述除法器的精度、所述目标精度值、所述位数差值确定所述目标轮次;
所述目标轮次运算公式包括:
n=M-N+z;
其中,n表示所述目标轮次;M表示所述除法器的精度;N表示所述目标精度值;z表示所述位数差值。
7.一种数据处理方法,其特征在于,包括:
获取对目标对象进行数据处理的第一数据和第二数据;
所述根据第一数据和所述第二数据的符号位,确定商的符号位和余数的符号位;
计算所述第一数据和所述第二数据间的位数差值;
将所述第一数据作为当前轮的被除数,将所述第二数据作为当前轮的除数;若当前轮的被除数大于当前轮的除数,将所述商上1,将当前轮的被除数减去当前轮的除数的值作为所述余数,将所述余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将所述商上0,将所述余数左移一位后作为下一轮的被除数;记录当前轮的所述商和所述余数,进入下一轮;
重复执行若当前轮的被除数大于当前轮的除数,将所述商左移一位后加1,将当前轮的被除数减去当前轮的除数的值作为所述余数,将所述余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将所述商左移一位后加0,将所述余数左移一位后作为下一轮的被除数;记录当前轮的所述商和所述余数,进入下一轮的步骤,直至所述第一数据的所有位均参与计算;
获取目标精度值,基于所述除法器的精度、所述目标精度值、所述位数差值确定目标轮次,从所述第一移位寄存器或所述第二移位寄存器中读取与所述目标轮次一致的所述商和所述余数作为目标运算结果;
基于所述目标运算结果确定所述目标对象的数据处理结果。
8.一种数据处理系统,其特征在于,包括:
第一获取模块,用于获取对目标对象进行数据处理的第一数据和第二数据;
第一确定模块,用于所述根据第一数据和所述第二数据的符号位,确定商的符号位和余数的符号位;
第一计算模块,用于计算所述第一数据和所述第二数据间的位数差值;
第二计算模块,用于将所述第一数据作为当前轮的被除数,将所述第二数据作为当前轮的除数;若当前轮的被除数大于当前轮的除数,将所述商上1,将当前轮的被除数减去当前轮的除数的值作为所述余数,将所述余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将所述商上0,将所述余数左移一位后作为下一轮的被除数;记录当前轮的所述商和所述余数,进入下一轮;
第三计算模块,用于重复执行若当前轮的被除数大于当前轮的除数,将所述商左移一位后加1,将当前轮的被除数减去当前轮的除数的值作为所述余数,将所述余数左移一位后作为下一轮的被除数;若当前轮的被除数小于当前轮的除数,将所述商左移一位后加0,将所述余数左移一位后作为下一轮的被除数;记录当前轮的所述商和所述余数,进入下一轮的步骤,直至所述第一数据的所有位均参与计算;
第二获取模块,用于获取目标精度值,基于所述除法器的精度、所述目标精度值、所述位数差值确定目标轮次,从所述第一移位寄存器或所述第二移位寄存器中读取与所述目标轮次一致的所述商和所述余数作为目标运算结果;
第二确定模块,用于基于所述目标运算结果确定所述目标对象的数据处理结果。
9.一种数据处理设备,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求7所述的数据处理方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求7所述的数据处理方法的步骤。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311058312.3A CN117032627A (zh) | 2023-08-21 | 2023-08-21 | 一种除法器及数据处理方法、系统、设备、计算机介质 |
CN202410753671.9A CN118331539B (zh) | 2023-08-21 | 2024-06-12 | 一种除法器及数据处理方法、系统、设备、计算机介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311058312.3A CN117032627A (zh) | 2023-08-21 | 2023-08-21 | 一种除法器及数据处理方法、系统、设备、计算机介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117032627A true CN117032627A (zh) | 2023-11-10 |
Family
ID=88635238
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311058312.3A Pending CN117032627A (zh) | 2023-08-21 | 2023-08-21 | 一种除法器及数据处理方法、系统、设备、计算机介质 |
CN202410753671.9A Active CN118331539B (zh) | 2023-08-21 | 2024-06-12 | 一种除法器及数据处理方法、系统、设备、计算机介质 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410753671.9A Active CN118331539B (zh) | 2023-08-21 | 2024-06-12 | 一种除法器及数据处理方法、系统、设备、计算机介质 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN117032627A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118331539A (zh) * | 2023-08-21 | 2024-07-12 | 杭州暖芯迦电子科技有限公司 | 一种除法器及数据处理方法、系统、设备、计算机介质 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9753694B2 (en) * | 2015-04-21 | 2017-09-05 | Qualcomm Incorporated | Division and root computation with fast result formatting |
CN108595146B (zh) * | 2017-12-29 | 2020-10-27 | 珠海市杰理科技股份有限公司 | 除法运算方法、装置及设备 |
CN110069237B (zh) * | 2019-04-19 | 2021-03-26 | 哈尔滨理工大学 | 一种基于查找表的基-8除法器信号处理方法 |
CN115357216A (zh) * | 2022-09-01 | 2022-11-18 | 安谋科技(中国)有限公司 | 数据处理方法、介质、电子设备和程序产品 |
CN117032627A (zh) * | 2023-08-21 | 2023-11-10 | 杭州暖芯迦电子科技有限公司 | 一种除法器及数据处理方法、系统、设备、计算机介质 |
-
2023
- 2023-08-21 CN CN202311058312.3A patent/CN117032627A/zh active Pending
-
2024
- 2024-06-12 CN CN202410753671.9A patent/CN118331539B/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118331539A (zh) * | 2023-08-21 | 2024-07-12 | 杭州暖芯迦电子科技有限公司 | 一种除法器及数据处理方法、系统、设备、计算机介质 |
CN118331539B (zh) * | 2023-08-21 | 2024-08-16 | 杭州暖芯迦电子科技有限公司 | 一种除法器及数据处理方法、系统、设备、计算机介质 |
Also Published As
Publication number | Publication date |
---|---|
CN118331539A (zh) | 2024-07-12 |
CN118331539B (zh) | 2024-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN118331539B (zh) | 一种除法器及数据处理方法、系统、设备、计算机介质 | |
EP3674883A1 (en) | Multiplication circuit, system on chip, and electronic device | |
CN112199707A (zh) | 一种同态加密中的数据处理方法、装置以及设备 | |
US9983850B2 (en) | Shared hardware integer/floating point divider and square root logic unit and associated methods | |
Hormigo et al. | Measuring improvement when using HUB formats to implement floating-point systems under round-to-nearest | |
CN111813371B (zh) | 数字信号处理的浮点除法运算方法、系统及可读介质 | |
CN116028013B (zh) | 一种fpga除法运算的优化方法、装置、除法器和介质 | |
US6182100B1 (en) | Method and system for performing a logarithmic estimation within a data processing system | |
CN116594589B (zh) | 浮点数乘法计算的方法、装置和算术逻辑单元 | |
US9009209B2 (en) | Processor, control method of processor, and computer readable storage medium storing processing program for division operation | |
US7606850B2 (en) | Method and apparatus for providing a base-2 logarithm approximation to a binary number | |
US8909689B2 (en) | Arithmetic device | |
CN115827555B (zh) | 数据处理方法、计算机设备、存储介质和乘法器结构 | |
JP6646350B2 (ja) | 様々な数値フォーマットのデータを用いてデータに基づく関数モデルを計算するためのモデル計算ユニット、および制御装置 | |
JP2010067251A (ja) | 許容誤差内の整数除算回路 | |
CN109669667B (zh) | 一种在定点dsp芯片上实现的数据处理方法及装置 | |
JP5849822B2 (ja) | Av信号処理低減装置、av信号処理低減方法、およびav信号処理低減プログラム | |
JP5849823B2 (ja) | Av信号処理低減装置、av信号処理低減方法、およびav信号処理低減プログラム | |
US20120102081A1 (en) | Low-latency arc-tangent calculation structure and calculation method thereof | |
CN113391787B (zh) | 一种除法器及除法处理方法 | |
CN116127523B (zh) | 一种隐私计算中的数据处理方法、装置及电子设备 | |
CN117094268B (zh) | 网格间数据传递方法、装置、存储介质及电子设备 | |
WO2024109430A1 (zh) | 一种数据处理方法及装置 | |
CN117270813A (zh) | 运算器、处理器和电子设备 | |
CN117149132A (zh) | 数据处理方法、装置、设备和介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20231110 |
|
WD01 | Invention patent application deemed withdrawn after publication |