CN116998112A - 具有轨到轨输入的在输入范围内进行随机偏移修整的运算放大器 - Google Patents

Abstract

本发明提供了一种运算放大器，该运算放大器包括前置放大器电路、第一修整电路和第二修整电路。该前置放大器电路将包括差分对并且接收输入电压。该第一修整电路用于产生偏移电压校正电流并将该偏移电压校正电流提供到该前置放大器电路以校正该运算放大器的偏移。该第二修整电路用于产生共模电压(VCM)校正电流，将该VCM电压校正电流提供到该前置放大器电路，并且在该输入电压在中间电压输入范围内时致使该VCM校正电流具有非零值以减少由该偏移电压校正电流引起的校正。该前置放大器电路用于将该偏移校正电流和该VCM校正电流施加到该差分对的输出信号。

Description

具有轨到轨输入的在输入范围内进行随机偏移修整的运算放 大器

优先权

本申请要求于2021年7月27日提交的印度申请202111033687号的优先权，该印度申请的内容据此全文并入本文。

技术领域

本公开涉及电子器件和运算放大器，并且更具体地涉及对在轨到轨输入ab级运算放大器的输入范围内的随机偏移进行修整。

背景技术

可使用输入差分晶体管对来实现运算放大器(或op-amp)。可分别通过一对n沟道金属氧化物半导体(NMOS)晶体管和一对p沟道金属氧化物半导体(PMOS)晶体管来实现输入晶体管对。轨到轨运算放大器可指将在+/-Vs输入电压范围内操作的运算放大器。运算放大器可包括具有两个晶体管对的内部结构。在操作中，运算放大器可在输入电压改变时从使用晶体管对中的一者切换到使用晶体管对中的另一者。输入晶体管对中的每一者可在其输入上具有独立的偏移电压。PMOS对和NMOS对可具有本质上不同的输入偏移电压，并且因此两个偏移电压通常不匹配。因此，本公开的示例的发明人已经发现，当差分对进行切换操作时，总偏移可能由于这种切换而变化。具体地，本公开的示例的发明人已经发现，当NMOS对和PMOS对都是活动的时，共模偏移可能是不可预测的，并且与当仅一个此类对是活动的时的偏移相比，共模偏移在范围之外并且是可变的。该共模偏移可能导致失真和不正确的运算放大器输出。此外，本公开的示例的发明人已经发现，当输入电压高和低时，诸如当NMOS或PMOS对中的仅一者是活动的时，现有运算放大器可提供低偏移值，但当输入电压在更中间范围内时，诸如当NMOS及PMOS对都是活动的时，不提供低偏移值。本公开的示例的发明人已经发现了可解决这些所识别问题中的一者或多者的此类示例。

附图说明

图1是根据本公开的示例的运算放大器的框图的图示。

图2是根据本公开的示例的示例性待测设备的VCM范围内的修整前和修整后偏移(以mV为单位)的变化的图示。

图3是根据本公开的示例的第一修整电路的图示的更详细图示。

图5是根据本公开的示例的第二修整电路的示例性具体实施的图示。

图4是根据本公开的示例的电压传感器的更详细图示。

图6是根据本公开的示例的前置放大器输出级的示例性具体实施的图示。

图7是根据本公开的示例的用于在具有轨到轨输入的运算放大器的整个输入范围内修整偏移的示例性方法的图示。

通过参考以下结合附图进行的描述，可获得对本公开的更完整的理解。

虽然本公开易受各种修改形式和可选择形式的影响，但是其具体示例已经在附图中示出并且在本文中详细描述。然而，应当理解，本文对具体示例的描述并非旨在将本公开限于本文所公开的形式。

具体实施方式

图1是根据本公开的示例的运算放大器100的框图的图示。

运算放大器100可包括前置放大器102、运算放大器输出级104、修整电路106、108和控制电流130。前置放大器102可被配置为接收由VIN+和VIN-给出的差分电压输入。前置放大器102可被配置为提供运算放大器100的电压增益的显著部分并且建立运算放大器100的内阻。此外，前置放大器102可被配置为接收校正电流130、132，如下文更详细讨论的。另外，下文示出了前置放大器102的示例性具体实施。前置放大器102可被配置为向输出级104提供运算放大器100的大部分放大。运算放大器输出级104可被配置为向外部负载提供电流驱动，以及代表运算放大器100的任何其他信号调节或额外放大。

可通过晶体管110的PMOS及NMOS差分对(称为差分对110)来实现前置放大器102。可通过一对NMOS晶体管来实现差分对110，该对NMOS晶体管的漏极一起连接到电压源，其源极一起连接到差分对110的输出，并且其栅极分别连接到VIN+和VIN-输入。可在电压源与差分对110的NMOS对的漏极之间实现电流源。还可通过一对PMOS晶体管来实现差分对110，该对PMOS晶体管的漏极一起连接到接地，其源极一起连接到差分对110的输出，并且其栅极分别连接到VIN+和VIN-输入。可在差分对110的PMOS对的漏极与接地之间实现电流槽。

运算放大器100的输入范围可以是[AVDD-Vo,-Vo]的给定电压的轨到轨输入电压范围，其中AVDD是运算放大器100的系统的模拟VDD并且Vo是用于限定该范围的标称电压值。在一个示例中，Vo可以是0.4V。

前置放大器输出级112可被实现为折叠共源共栅前置驱动器。前置放大器输出级112可包括集成浮接电压源。前置放大器输出级112可被配置为在来自差分对110的信号被提供到运算放大器输出级104之前补偿或调节此类信号。前置放大器输出级112可向诸如运算放大器输出级104的驱动器提供必要的偏置电压。前置放大器输出级112可被配置为根据由例如修整电路106、108或它们的任何组合提供的确定来补偿或调节此类信号。可通过来自修整电路106、108的任何合适的信号诸如校正电流来指示此类确定。校正电流可包括例如来自修整电路的偏移校正电流130和共模电压(VCM)校正电流132。在一个示例中，偏移校正电流130的电流值可以是VCM校正电流132的电流值的量值的大约两倍。在另一示例中，偏移校正电流130的电流值可能与VCM校正电流132的电流值极性相反。

前置放大器输出级112可从差分对110的PMOS晶体管对接收推电流。此外，前置放大器输出级112可从差分对110的NMOS晶体管对接收拉电流。这些推电流和拉电流可反映在运算放大器100处接收的电压输入。

运算放大器100可包括修整电路106、108。修整电路106和修整电路108可被配置为分别生成校正电流130、132，由此可通过输出级112调节差分对110的输出来调节偏移电压和共模电压。修整电路106可被配置为生成校正电流130以调节运算放大器100中的偏移电压。修整电路108可被配置为生成VCM校正电流132以调节共模电压，该共模电压可在例如晶体管的NMOS对和PMOS对在前置放大器102的差分对110中都是活动的时产生。在一个示例中，修整电路108可被配置为仅在差分对110的NMOS晶体管对和PMOS晶体管对都是活动的时提供非零VCM校正电流132，其中在差分对110的两个对均活动时，差分对110可在运算放大器100的输入上生成共模电压。修整电路106、108可各自包括数模转换器(DAC)、电流源、模拟电路、数字电路、它们的任何合适的组合，或用于生成待用作校正电流130、132的电流的任何其他合适的机构。校正电流130、132的此类源可被称为电流源电路，并且可通过例如IDAC 116、118来实现。

此外，诸如IDAC 116、118的此类电流源电路可以是可编程或可调节的。因此，修整电路106、108可被配置为接收将由电流源电路在其中产生的电流量的任何合适的指定。例如，修整电路106可被配置为接收ntrim位122和ptrim位124。修整电路108可被配置为接收ntrim位126、ptrim位128。在一些示例中，ntrim位122、126可以是相同的，并且ptrim位124、128可以是相同的。可以任何合适的方式来生成或存储修整位122、124、126、128。例如，修整位122、124、126、128可各自为四个位长并且由控制电流130生成或提供。控制电流130可由模拟电路、数字电路、控制逻辑、存储器、用于由处理器执行的指令或它们的任何合适的组合来实现。在一些示例中，控制电流130可不存在于运算放大器100中并且可在运算放大器100外部，并且简单地将修整位122、124、126、128提供到修整电路106、108。此外，控制电流130可被简单地实现为诸如寄存器或熔断器的存储器位置以将修整位122、124、126、128提供到修整电路106、108。

校正电流130的值可由修整位122、124、126、128根据偏移程度和VCM电压来指定。偏移程度和VCM电压可特定于差分对110的输入晶体管。因此，修整位122、124、126、128可针对给定运算放大器100或差分对110来表征。因此，修整位122、124、126、128可由差分对110的表征来确定。表征可以任何方式以及在任何时间执行。可通过任何合适的实体(诸如控制电流130、用于生产运算放大器100的验证、测试或制造设备)、通过在部署运算放大器100时的运算放大器100的测试装备或用户、或通过其中包括或使用运算放大器100的系统(诸如微控制器)的自诊断来执行表征。可永久性地或以暂时方式来存储表征。

在一个示例中，修整位122、126可用于修整前置放大器102的差分对110的NMOS晶体管对的输出。在另一示例中，修整位124、128可用于修整前置放大器102的差分对110的PMOS晶体管对的输出。

前置放大器102的表征可通过评估来自运算放大器100的电压输入范围的最低端、中间端和最高端的电压处的偏移来执行。例如，可在0.4V的电压输入的最低端处测量低偏移。对于这种低输入，仅前置放大器102的差分对110的PMOS晶体管对可以是活动的。因此，ptrim位124可被设置为致使修整电路106的IDAC 116生成用于前置放大器输出级112的偏移校正电流130的电流值以使该低偏移无效。类似地，可在AVDD-0.4V的电压输入的最高端处测量高偏移。对于这种高输入，仅前置放大器102的差分对110的NMOS晶体管对可以是活动的。因此，ntrim位122可被设置为致使修整电路106的IDAC 116生成用于前置放大器输出级112的偏移校正电流130的电流值以使该高偏移无效。

另外，可在电压输入的中间范围处测量中间偏移。这可对应于可在运算放大器100的输入上生成VCM的电压点。然而，如下文讨论的，在给定施加到修整电路106的表征的修整位122、124的情况下，该中间偏移可能不被最小化。

例如，图2是示例性待测设备的VCM范围内的修整前和修整后偏移(以mV为单位)的变化的图示。这可表示使用修整电路106中的修整位122、124但不使用修整电路106的操作。为了单独分析修整电路106的功效，可根据电压输入低、中和高将运算放大器100的操作划分成三个范围，其中在低电压输入中，前置放大器102的差分对110的PMOS晶体管对接通；在中间电压输入中，前置放大器102的差分对110的PMOS和NMOS晶体管对都接通；并且在高电压输入中，前置放大器102的差分对110的NMOS晶体管对接通。

返回图1，前置放大器102的差分对110的PMOS晶体管对对运算放大器100的偏移的贡献可给定为X。前置放大器102的差分对110的NMOS晶体管对对运算放大器100的偏移的贡献可给定为Y。前置放大器输出级112对运算放大器100的偏移的贡献可给定为Z。在低电压输入范围中，前置放大器102的差分对110的NMOS晶体管对可以断开，并且因此所观察到的偏移可以是仅X+Z的结果，并且因此通过ptrim位124使其无效，如上文所讨论的。这可能是因为前置放大器输出级112可利用偏移校正电流130来抵消因X引起的偏移(换句话讲，调节Z使得Z＝-X)。在高电压输入范围中，前置放大器102的差分对110的PMOS晶体管对可以断开，并且因此所观察到的偏移可以是仅Y+Z的结果，并且因此通过ntrim位122使其无效，如上文所讨论的。这可能是因为前置放大器输出级112可利用偏移校正电流130来抵消因Y引起的偏移(换句话讲，调节Z使得Z＝-Y)。

然而，对于中间电压输入范围，前置放大器102的差分对110的NMOS和PMOS晶体管对都可以是活动的。因此，在单独使用修整电路106的情况下，偏移消除可能被过度补偿到-(X+Y+2×Z)的总值。在运算放大器100的各种设计中，诸如当操作速度在约100MHz的范围中时，偏移可由输出级104中的电流镜支配，因为所述镜被优化或最小化为将其相应镜极点移动远离操作带宽。因此，在根据偏移校正电流130进行调节之前，除差分对112的偏移之外，前置放大器输出级112可具有其自身的对Z有贡献的固有偏移。此外，前置放大器输出级112的该固有偏移Z可大于X或Y。因此，对于中间电压输入范围，可以观察到，在修整之后，偏移在例如2mV的可接受范围之外。

这在图2中示出，该图示出了在给定示例性设备的修整电路106的操作但没有修整电路108的操作的情况下运算放大器100的输出。运算放大器100的输出被示出为在x轴上的可能输入电压的范围内的y轴上以mV表示的电压输出。当输入电压从低(-0.4V)变为高(2.9V，接近AVDD-0.4V)时，在中间电压输入范围中产生过校正。无论是否施加修整，都会发生这种情况。即使施加修整，其中使运算放大器100的响应处于端点(-0.4V，2.9V)的预期范围内，运算放大器100的响应在中间电压范围输出中时也可能超过预期范围，其中该响应超过2mV。

返回图1，为了在可能的轨到轨输入范围内的规定限值内提供输出响应，在一个示例中，运算放大器100可利用修整电路108来可操作地在差分对110的PMOS和NMOS晶体管对都是活动的时将VCM校正电流132提供到前置放大器输出级112。为此，修整电路108可被配置为接收ptrim位128和ntrim位126。在一个示例中，修整电路108可被配置为提供VCM校正电流132，该VCM校正电流可被添加到偏移校正电流130或从其减去以在中间电压输入范围值期间提供前置放大器输出级112的改进的输出响应。在一个示例中，修整电路可被配置为提供具有与偏移校正电流130不同的极性的VCM校正电流132。在一个示例中，前置放大器输出级112可被配置为提供量值小于偏移校正电流130的VCM校正电流132。在这种示例中，修整电路108可被配置为提供为偏移校正电流130的负二分之一的VCM校正电流132。虽然二分之一被用作示例性值，但也可使用其他分数，诸如四分之三、三分之二、三分之一、四分之一。前置放大器输出级112可被配置为将原本由偏移校正电流130提供的输出减小由VCM校正电流132指定的量。前置放大器输出级112可被配置为以任何合适的方式将校正电流130、132施加到差分对110的输出。

在一个示例中，修整电路108可在ntrim位126和ptrim位128中接收与由修整电路106在ntrim位122和ptrim位124中接收的值相同的值。在这种示例中，修整电路108可被配置为基于由修整电路106接收的相同修整位值来提供为偏移校正电流130的负二分之一的VCM校正电流132。在其他示例中，ntrim位126、ptrim位128可不同于ntrim位122、ptrim位124，但指定VCM校正电流132将为偏移校正电流130的负二分之一。如果PMOS晶体管对和NMOS晶体管对中的一者或两者未接通，则VCM校正电流可以是零。

前置放大器输出级112可包括折叠共源共栅输出电路的臂。前置放大器输出级112可被配置为在折叠共源共栅输出电路的臂中添加和减去校正电流130、132。在本公开的示例中，在中间电压输入范围期间，校正电流130、132可与低或高电压输入范围相比减半，或如由VCM校正电流132的值限定的另一分数。

修整电路106和修整电路108可以任何合适的方式实现。修整电路106和修整电路108可由模拟电路、数字电路、控制逻辑或它们的任何合适的组合来实现。修整电路106可包括输入电压传感器114和电流生成电路诸如IDAC 116。修整电路108可包括输入电压传感器120和电流生成电路诸如IDAC 118。传感器114、120和IDAC 116、120可由模拟电路、数字电路、控制逻辑或它们的任何合适的组合来实现。

输入电压传感器114和输入电压传感器120可被配置为确定VIN+与VIN-之间的差分输入电压。基于该差分，输入电压传感器114可被配置为向IDAC 116发信号，使得IDAC116可生成偏移校正电流130的适当值，从而根据ntrim位122和ptrim位124调节电流以适应运算放大器100的输入偏移。此外，基于该差分，输入电压传感器120可被配置为向IDAC 118发信号，使得IDAC 120可生成VCM校正电流1302的适当值，从而根据ntrim位126和ptrim位128调节电流以适应运算放大器100的输入上的共模电压的效应。

为了向IDAC 116、118中发信号或提供输入，传感器116、120可提供任何合适的信号。在一个示例中，传感器114、120可分别向IDAC 116、118提供nbias信号和pbias信号。nbias信号和pbias信号可以是基于电压或电流的。nbias信号和pbias信号可用作由IDAC116、118生成的校正电流130、132所基于的基值。与IDAC 116相比，IDAC 118可被配置为下调原本将由输入电压生成的电流。此外，与IDAC 116相比，IDAC 118可被配置为反转原本将由输入电压生成的电流的极性。

修整电路106、108中的每一者包括复制电路和被配置为生成用于IDAC 116、118的输入信号的压控电流源。在图1中，这些项可由传感器114、120表示，但复制电路和压控电流源可在修整电路106、108的任何合适部分中诸如IDAC 116、118中实现。

输入电压传感器120可被配置为接收VIN+和VIN-并且确定输入电压是否在低电压输入范围、中间电压输入范围或高电压输入范围内。用于在修整电路106中实现输入电压传感器114的复制电路可包括如在差分对110中实现的一对PMOS晶体管和一对NMOS晶体管。然而，用于在修整电路108中实现输入电压传感器120的复制电路可包括与在差分对110中不同地实现的一对NMOS晶体管和一对PMOS晶体管，因为该对NMOS晶体管和该对PMOS晶体管可彼此串联连接。

图3是根据本公开的示例的修整电路106的图示的更详细图示。电压传感器114可包括差分对复制电路302和压控电流源304。差分对复制电路302可使用NMOS晶体管的差分对和PMOS晶体管的差分对来实现，并且可以是差分对110的复制。差分对复制电路302可被配置为向压控电流源304提供仅在所有三种条件下都为非零的输出，其中在低电压输入范围中该对NMOS晶体管断开并且该对PMOS晶体管接通；在中间电压输入范围中，该对NMOS晶体管接通并且该对PMOS晶体管接通；以及，在高电压输入范围中，该对NMOS晶体管接通并且该对PMOS晶体管断开。这可反映差分对110的全部操作。差分对复制电路302的输出可被提供到压控电流源304。

压控电流源304可以任何合适的方式实现，诸如通过DAC、电流源、模拟电路、数字电路、它们的任何合适的组合或用于生成IDAC 116的nbias信号和pbias信号的任何其他合适的机构。

图4是根据本公开的示例的电压传感器120的更详细图示。电压传感器120可包括差分对复制电路402和压控电流源404。差分对复制电路402可使用NMOS晶体管的差分对和PMOS晶体管的差分对来实现，并且可以是差分对110的复制，不同的是其中的NMOS和PMOS晶体管对可串联连接。这可致使差分对复制电路402被配置为仅在该对NMOS晶体管接通并且该对PMOS晶体管接通时将非零的输出提供到压控电流源404。这可仅反映其中在差分对110中该对NMOS晶体管接通并且该对PMOS晶体管接通的条件。差分对复制电路402的输出可被提供到压控电流源404。

压控电流源404可以任何合适的方式实现，诸如通过DAC、电流源、模拟电路、数字电路、它们的任何合适的组合或用于生成IDAC 118的nbias信号和pbias信号的任何其他合适的机构。

差分对复制电路402可被配置为向压控电流源402提供电流或电压信号，该电流或电压信号反映输入电压范围是中间范围还是零。这些信号继而可反映在被提供到IDAC 116的nbias信号和pbias信号中。

因此，除非输入电压在中间范围中，否则nbias和pbias可以是零，从而致使复制电路402的NMOS和PMOS晶体管对都接通。

返回图1，如上文所讨论的，修整电路106可被配置为生成量值为I的偏移校正电流130，而修整电路108可被配置为生成量值为I的分数并且所述分数可以是I的约一半的VCM校正电流132。此外，修整电路108可被配置为生成与偏移校正电流130相比具有相反极性(槽对源、推对拉、正对负)的VCM校正电流132。修整电路108可被配置为以任何合适的方式生成具有这种量值的VCM校正电流130。

在一个示例中，IDAC 116、118可以不同的方式实现以生成修整电路108中的与修整电路106相比的电流的分数。在这种示例中，给定相同的nbias和pbias输入，IDAC 118可以生成与IDAC 116相比的电流的分数的方式实现。这可通过例如在IDAC 118中使用与IDAC116相比不同尺寸、配置或实现的晶体管来实现。因此，IDAC 118和IDAC 116的具体实施可以不同。此外，可调节或反转IDAC 118的输出以致使VCM校正电流132的极性与偏移校正电流130的极性相反。在这种具体实施中，对于给定的电压输入，ntrim位122、126可以相同并且ptrim位124、128可以相同。此外，对于这种具体实施，对于中间电压输入范围，由传感器114、120生成的nbias信号和pbias信号可以相同。然而，在低电压输入范围和高电压输入范围中，由传感器108生成的nbias信号和pbias信号可以是零。另外，对于这种具体实施，复制电路302、402可以相同的方式实现，不同的是复制电路402包括串联的差分对。压控电流源304、404可以相同的方式实现。

在一个示例中，复制电路302、402可以不同的方式实现以生成修整电路108中的与修整电路106相比的电流的分数，如不同的校正电流130、132中所反映的。在这种示例中，复制电路402可被配置为生成信号，该信号在中间电压输入范围中致使压控电流源404生成pbias和偏置信号，该pbias和偏置信号将致使IDAC 118生成将为校正电流130的分数的校正电流132。

在一个示例中，压控电流源304、404可以不同的方式实现以生成修整电路108中的与修整电路106相比的电流的分数，如不同的校正电流130、132中所反映的。在这种示例中，压控电流源404可被配置为在给定与提供到压控电流源404的输入相同的输入的情况下生成pbias信号和nbias信号，该pbias信号和nbias信号将致使IDAC 118生成将为校正电流130的分数的校正电流132。

在一个示例中，修整电路108可利用具有值的ntrim位126和ptrim位128，它们将相对于施加到修整电路106的ntrim位122和ptrim位124致使VCM校正电流132的量值为偏移校正电流130的一半或另一分数。在这种示例中，修整电路106、108可以相同的方式实现。

图5是根据本公开的示例的修整电路108的示例性具体实施的图示。图5示出了差分对复制电路402和压控电流源404的示例性具体实施。如图所示，差分对复制电路402可包括PMOS晶体管对502和NMOS晶体管对504。这些对可通过连接506串联放置。对502和对504可包括来自运算放大器100的电压输入的输入。如图所示，可使用其他晶体管，以便当输入电压在中间电压输入范围内时，促进将这些对502、504都切换为接通的输出。可使用各种偏置电流或电压，诸如pcas-PMOS共源共栅电压通孔；ncas-NMOS共源共栅电压偏置；以及nbiasn_in-输入nbias基准。还可使用系统模拟VDD和VSS，给定为AVDD和AVSS。

来自对504的输出可被提供到压控电流源404。仅当输入电压在中间电压输入范围内时，来自对504的输出可不为零，其中对502、504都接通，这可复制差分对110的操作。对502、504与差分对110相比可具有不同的大小或输出电压，但与差分对110相比可反映相同或类似的操作特性。

给定来自差分对复制电路402的输入，压控电流源404可被配置为生成到IDAC 118的pbias和nbias输入。

图6是根据本公开的示例的前置放大器输出级112的示例性具体实施的图示。前置放大器输出级112可被配置为从差分对110接收推信号和拉信号作为输入，从而反映输入电压。推信号和拉信号可以是差分信号。推信号和拉信号可被实现为例如电压或电流。前置放大器输出级112可从差分对110的PMOS晶体管对接收推电流。此外，前置放大器输出级112可从差分对110的NMOS晶体管对接收拉电流。前置放大器输出级112可被配置为生成到运算放大器输出级104的输出信号。此类输出信号可包括p驱动器信号和n驱动器信号。

前置放大器输出级112可包括第一臂612和第二臂614。第一臂612可包括一系列晶体管。该一系列晶体管可包括PMOS共源共栅布置602，该PMOS共源共栅布置可包括串联连接的两个晶体管。PMOS共源共栅布置602的顶部可连接到AVDD。该一系列晶体管可包括NMOS共源共栅布置606，该NMOS共源共栅布置可包括串联连接的两个晶体管。NMOS共源共栅布置606的顶部可连接到PMOS共源共栅布置602的底部，并且NMOS共源共栅布置606的底部可连接到AVSS或接地。第二臂614可包括一系列晶体管和浮接电压源610。该一系列晶体管可包括PMOS共源共栅布置604，该PMOS共源共栅布置可包括串联连接的两个晶体管。PMOS共源共栅布置604的底部可连接到浮接电压源610的顶部。浮接电压源610的底部可连接到NMOS共源共栅布置608的顶部，该NMOS共源共栅布置可包括串联连接的两个晶体管。NMOS共源共栅布置606的底部可连接到AVSS或接地。

浮接电压源610可被配置为在P驱动器与N驱动器输出信号之间提供交流电(AC)短路。

拉电流可被输入到臂612、614的顶部部分。例如，可将正拉电流输入到PMOS共源共栅布置602的晶体管的中点。可将负拉电流输入到PMOS共源共栅布置604的晶体管的中点。推电流可被输入到臂612、614的底部部分。例如，可将正推电流输入到NMOS共源共栅布置606的晶体管的中点。可将负拉电流输入到NMOS共源共栅布置608的晶体管的中点。

具有近似电流I的偏移校正电流130可被添加到从差分对110接收的推信号或拉信号或从其减去。例如，偏移校正电流130可被路由到布置602、604、606、608。可在布置602、604的晶体管的中点处向拉电流添加偏移校正电流130。可在布置606、608的晶体管的中点处从推电流中减去偏移校正电流130。在不额外使用VMC校正电流132的情况下对偏移校正电流130的这种使用可导致例如如图2所示的操作。

在一个示例中，VCM校正电流132还可被路由到布置602、604、606、608。当差分对110的NMOS晶体管对和PMOS晶体管对都是活动的时，仅当运算放大器100的输入电压在中间电压输入范围内时，VCM校正电流132才可不为零，如上文所讨论的。可在布置602的中点处从偏移校正电流130和推电流中减去具有量值为I/2的近似电流的VCM校正电流132。可在布置604的中点处从偏移校正电流130和拉电流中减去具有量值为I/2的近似电流的VCM校正电流132。这可具有为约-I/2的VCM校正电流132的效应。可在布置606的中点处将具有约-I/2的电流的VCM校正电流132添加到偏移校正电流130和推电流。可在布置608的中点处将具有约-I/2的电流的VCM校正电流132添加到偏移校正电流130和推电流。这可在中间电压输入范围期间选择性地减小偏移校正电流130的效应。

图7是根据本公开的示例的用于在具有轨到轨输入的运算放大器的整个输入范围内修整偏移的示例性方法700的图示。方法700可由任何合适的系统诸如图1至图6的运算放大器执行。方法700可包括任何合适数量的步骤，包括比图7中所示的步骤更多或更少的步骤。此外，方法700的步骤可任选地重复、省略、并列执行、以不同顺序执行或递归执行。

在705处，修整位可被加载到运算放大器中。修整位可从例如寄存器或其他合适的存储器加载。

在710处，可接收运算放大器的输入电压。输入电压可被输入到差分对。输入电压可被输入到第一修整电路的复制电路中。复制电路可以是差分对的。输入电压可被输入到第二修整电路的复制电路中。复制电路可以是差分对的。

在715处，差分电路可生成表示电压输入的差分电压的推信号和拉信号。推信号和拉信号可被输出到前置放大器级。

在720处，在第一修整电路处，可生成偏移电压校正电流。为此，复制电路可生成到压控电流源的控制信号，该压控电流源可向诸如IDAC的电流发生器提供nbias信号和pbias信号。IDAC可加载修整位以将偏移电压校正电流调节到指定值。偏移电压校正电流可被输出到前置放大器级。

在725处，在第二修整电路处，可确定输入电压是否在中间电压输入范围中。如果是，则方法700可前进到730。否则，方法700可前进到735。

在730处，在第二修整电路处，可生成具有非零值(约为偏移校正电流的量值的一半)的VCM校正电流。复制电路可生成到压控电流源的控制信号，该压控电流源可向诸如IDAC的电流发生器提供nbias信号和pbias信号。IDAC可加载修整位以将偏移电压校正电流调节到指定值。VCM校正电流可被输出到前置放大器级。方法700可前进到740。

在735处，在第二修整电路处，可生成具有零值的VCM校正电流。方法700可前进到740。

在740处，在前置放大器级处，可使用VCM校正电流和偏移校正电流来调节原本将被提供到输出级的输出。然后，输出级可输出运算放大器输出。

本公开的示例可解决减小运算放大器在整个输入范围内的偏移的挑战。与本公开的示例相比，像斩波、自动调零这样的其他方法需要像时钟这样的附加输入，并且因此是昂贵的。本公开的示例可能不需要对总体修整方法进行任何改变，即，相同的步骤在整个输入范围内实现低偏移。本公开的示例可能不需要用于中间VCM输入的任何附加修整位。

本公开的示例包括运算放大器。该运算放大器可包括前置放大器电路、第一修整电路和第二修整电路。

前置放大器电路可包括第一差分对。第一差分对可包括NMOS晶体管对和PMOS晶体管对。前置放大器电路可被配置为在第一差分对处接收运算放大器的输入电压。

第一修整电路可包括第一电流源。第一电流源可被配置为产生偏移电压校正电流并且将偏移电压校正电流提供到前置放大器电路以校正运算放大器的输入偏移。

第二修整电路可包括第二电流源。第二电流源可被配置为产生VCM校正电流并且将VCM电压校正电流提供到前置放大器电路。第二修整电路可被配置为在输入电压在中间电压输入范围内时致使VCM校正电流具有非零值以减少由偏移电压校正电流引起的校正。中间电压输入范围可致使差分对的NMOS晶体管对和PMOS晶体管对都是活动的。第二修整电路可被配置为，当输入电压不在中间电压输入范围内时，致使VCM校正电流具有零值或不产生VCM校正电流。

前置放大器电路可被配置为将偏移校正电流和VCM校正电流施加到差分对的输出信号。

前置放大器电路、修整电路和运算放大器的其他部件可使用数字电路、控制逻辑、模拟电路、用于由处理器执行的指令、ASIC、FPGA或它们的任何合适的组合来实现。电流源可由例如IDAC或任何其他合适的电流源来实现。

结合上述实施方案中的任一个实施方案，修整电路可各自包括输入电压传感器。修整电路的输入电压传感器可使用数字电路、控制逻辑、模拟电路、用于由处理器执行的指令、ASIC、FPGA或它们的任何合适的组合来实现。输入电压传感器可被配置为接收运算放大器的电压输入作为输入。输入电压传感器可被配置为接收电压输入并且生成到电流源的任何合适的信号，诸如nbias信号和pbias信号，诸如反映输入电压的nbias和pbias电流。

结合上述实施方案中的任一个实施方案，第二修整电路还可包括第二差分对。第二差分对可包括NMOS晶体管对和PMOS晶体管对。NMOS晶体管对和PMOS晶体管对可串联连接。当输入电压在中间电压输入范围内时，串联连接可致使从第二差分对输出非零输出偏置电流。第二修整电路的输入电压传感器可包括第二差分对。

结合上述实施方案中的任一个实施方案，第一修整电路还可包括第三差分对。第三差分对可包括NMOS晶体管对和PMOS晶体管对。NMOS晶体管对和PMOS晶体管对可并联连接。并联连接可导致第三差分对的各种输出，具体取决于输入电压是在低电压输入范围内、中间电压输入范围内还是高电压输入范围内。第一修整电路的输入电压传感器可包括第三差分对。

结合上述实施方案中的任一个实施方案，第二差分对的NMOS晶体管对和PMOS晶体管对可串联连接，以致使当第二差分对的PMOS晶体管对和PMOS晶体管对都是活动的时从第二差分对输出非零输出偏置电流。

结合上述实施方案中的任一个实施方案，前置放大器电路可被配置为从偏移电压校正电流中减去VCM校正电流，并且将结果施加到差分对的输出信号。

结合上述实施方案中的任一个实施方案，前置放大器电路可被配置为将偏移电压校正电流与VCM校正电流相加，并且将结果施加到差分对的输出信号。

结合上述实施方案中的任一个实施方案，前置放大器电路可被配置为将VCM校正电流和偏移电压校正电流施加到来自差分对的推信号。

结合上述实施方案中的任一个实施方案，前置放大器电路可被配置为将VCM校正电流和偏移电压校正电流施加到来自差分对的拉信号。

结合上述实施方案中的任一个实施方案，前置放大器电路可包括两个臂。这两个臂可各自包括两个晶体管布置。晶体管布置可彼此串联连接。晶体管布置本身可包括彼此串联连接的两个晶体管。在输出臂中，浮接电压源可连接在两个晶体管布置之间。前置放大器电路可被配置为在晶体管布置中的每一者的中点处将VCM校正电流和偏移电压校正施加到来自差分对的输入推电流或拉电流。

本公开的实施例可包括一种装置。该装置可包括前置放大器电路以及第一修整电路和第二修整电路。前置放大器电路和修整电路可全部或部分地通过上述实施方案中的任一个实施方案来实现。前置放大器电路可包括前置放大器输出级电路和第一差分对。第一差分对可包括NMOS晶体管对和PMOS晶体管对。第一差分对可接收运算放大器的输入电压。

结合上述实施方案中的任一个实施方案，第一修整电路可包括第一复制电路和第一电流源。第一复制电路可包括作为第一差分对的晶体管的复制的晶体管。通过第一电流源的第一修整电路可被配置为在输入电压处于低电压输入范围、中间电压输入范围和高电压输入范围中的每一者中时提供偏移电压校正电流的非零值。

结合上述实施方案中的任一个实施方案，第二修整电路可包括第二复制电路和第二电流源。第二复制电路可包括作为第一差分对的晶体管的复制的晶体管。第二修整电路可被配置为在输入电压处于中间电压输入范围中时提供具有非零值的VCM校正电流，并且在输入电压处于低电压输入范围和高电压输入范围中时提供具有零值的VCM校正电流。

结合上述实施方案中的任一个实施方案，第一修整电路和第二修整电路将接收相同的一组修整位。第一电流源可被配置为基于一组修整位来选择偏移电压校正电流的值。第二电流源可被配置为基于一组修整位来选择VCM校正电流的值。修整位可以任何合适的方式设置或接收。

结合上述实施方案中的任一个实施方案，当输入电压在中间电压输入范围中时，VCM校正电流可小于偏移电压校正电流。VCM校正电流可例如具有偏移电压校正电流的约一半的量值。可使用与用于生成偏移电压校正电流相同的nbias或pbias输入来生成VCM校正电流。与第一修整电路的晶体管相比，可通过在第二修整电路的电压传感器中包括不同大小的晶体管来如此生成VCM校正电流。

结合上述实施方案中的任一个实施方案，第一复制电路可包括并联连接的NMOS晶体管对和PMOS晶体管对。第二复制电路可包括串联连接的NMOS晶体管对和PMOS晶体管对。结合上述实施方案中的任一个实施方案，当输入电压在中间电压输入范围中时，第一复制电路和第二复制电路可被配置为提供相同的输出信号。结合上述实施方案中的任一个实施方案，第一电流源和第二电流源可以不同的方式实现。

本公开的示例可包括由以上示例中的任一者执行的方法。

已根据一个或多个示例描述了本公开，并且应当理解，除了明确陈述的那些之外，许多等同物、替代物、变型和修改是可能的并且在本公开的范围内。虽然本公开易受各种修改形式和可选择形式的影响，但是其具体示例已经在附图中示出并且在本文中详细描述。然而，应当理解，本文对具体示例的描述并非旨在将本公开限于本文所公开的特定形式。

Claims (20)

1.一种运算放大器，包括：

前置放大器电路，所述前置放大器电路包括第一差分对，所述第一差分对包括NMOS晶体管对和PMOS晶体管对，所述前置放大器电路用于在所述第一差分对处接收输入电压；

第一修整电路，所述第一修整电路包括第一电流源，所述第一电流源用于产生偏移电压校正电流并且将所述偏移电压校正电流提供到所述前置放大器电路以校正所述运算放大器的偏移；

第二修整电路，所述第二修整电路包括第二电流源，所述第二电流源用于产生共模电压(VCM)校正电流并且将所述VCM电压校正电流提供到所述前置放大器电路，其中所述第二修整电路用于：

当所述输入电压在中间电压输入范围内时，所述中间电压输入范围致使所述NMOS晶体管对和所述PMOS晶体管对都是活动的，致使所述VCM校正电流具有非零值以减少由所述偏移电压校正电流引起的校正；以及

当所述输入电压不在所述中间电压输入范围内时，致使所述VCM校正电流具有零值或不产生所述VCM校正电流；

其中所述前置放大器电路用于将所述偏移校正电流和所述VCM校正电流施加到所述差分对的输出信号。

2.根据权利要求1所述的运算放大器，其中所述第二修整电路还包括第二差分对，所述第二差分对包括NMOS晶体管对和PMOS晶体管对，所述NMOS晶体管对和所述PMOS晶体管对串联连接，以致使当所述输入电压在所述中间电压输入范围内时从所述第二差分对输出非零输出偏置电流。

3.根据权利要求2所述的运算放大器，其中所述第二差分对的所述NMOS晶体管对和所述PMOS晶体管对串联连接，以致使当所述第二差分对的所述PMOS晶体管对和所述PMOS晶体管对都是活动的时从所述第二差分对输出所述非零输出偏置电流。

4.根据权利要求1至3中任一项所述的运算放大器，其中所述前置放大器电路用于从所述偏移电压校正电流中减去所述VCM校正电流，并且将结果施加到所述差分对的输出信号。

5.根据权利要求1至4中任一项所述的运算放大器，其中所述前置放大器电路用于将所述偏移电压校正电流与所述VCM校正电流相加，并且将结果施加到所述差分对的输出信号。

6.根据权利要求1至5中任一项所述的运算放大器，其中所述前置放大器电路用于将所述VCM校正电流和所述偏移电压校正电流施加到来自所述差分对的推信号。

7.根据权利要求1至6中任一项所述的运算放大器，其中所述前置放大器电路用于将所述VCM校正电流和所述偏移电压校正电流施加到来自所述差分对的拉信号。

8.一种操作运算放大器的方法，包括：

利用前置放大器电路，所述前置放大器包括第一差分对，所述第一差分对包括NMOS晶体管对和PMOS晶体管对，在所述第一差分对处接收输入电压；

利用第一修整电路，所述第一修整电路包括第一电流源，使用所述第一电流源产生偏移电压校正电流并且将所述偏移电压校正电流提供到所述前置放大器电路以校正所述运算放大器的偏移；

利用第二修整电路，所述第二修整电路包括第二电流源：

产生共模电压(VCM)校正电流并且将所述偏移电压校正电流提供到所述前置放大器电路：

当所述输入电压在中间电压输入范围内时，所述中间电压输入范围致使所述NMOS晶体管对和所述PMOS晶体管对都是活动的，致使所述VCM校正电流具有非零值以减少由所述偏移电压校正电流引起的校正；以及

当所述输入电压不在所述中间电压输入范围内时，致使所述VCM校正电流具有零值或不产生所述VCM校正电流；

利用所述前置放大器电路，将所述偏移校正电流和所述VCM校正电流施加到所述差分对的输出信号。

9.根据权利要求8所述的方法，其中所述第二修整电路还包括第二差分对，所述第二差分对包括NMOS晶体管对和PMOS晶体管对，并且其中所述NMOS晶体管对和所述PMOS晶体管对串联连接，以致使当所述输入电压在所述中间电压输入范围内时从所述第二差分对输出非零输出偏置电流。

10.根据权利要求9所述的方法，其中所述第二差分对的所述NMOS晶体管对和所述PMOS晶体管对串联连接，致使当所述第二差分对的所述PMOS晶体管对和所述PMOS晶体管对都是活动的时从所述第二差分对输出所述非零输出偏置电流。

11.根据权利要求8至10中任一项所述的方法，包括：利用所述前置放大器电路，从所述偏移电压校正电流中减去所述VCM校正电流，并且将结果施加到所述差分对的输出信号。

12.根据权利要求8至11中任一项所述的方法，包括：利用所述前置放大器电路，将所述偏移电压校正电流与所述VCM校正电流相加，并且将结果施加到所述差分对的输出信号。

13.根据权利要求8至12中任一项所述的方法，包括：利用所述前置放大器电路，将所述VCM校正电流和所述偏移电压校正电流施加到来自所述差分对的推信号。

14.根据权利要求8至13中任一项所述的方法，利用所述前置放大器电路，将所述VCM校正电流和所述偏移电压校正电流施加到来自所述差分对的拉信号。

15.一种装置，包括：

前置放大器电路，所述前置放大器电路包括前置放大器输出级电路和第一差分对，所述第一差分对包括NMOS晶体管对和PMOS晶体管对，所述第一差分对用于接收运算放大器的输入电压；

第一修整电路，所述第一修整电路包括第一复制电路和第一电流源，所述第一复制电路包括作为所述第一差分对的晶体管的复制的晶体管，所述第一电流源用于产生偏移电压校正电流，其中所述第一修整电路用于在所述输入电压处于低电压输入范围、中间电压输入范围和高电压输入范围中的每一者中时提供所述偏移电压校正电流的非零值；

第二修整电路，所述第二修整电路包括第二复制电路和第二电流源，所述第二复制电路包括作为所述第一差分对的晶体管的复制的晶体管，所述第二电流源用于产生共模电压(VCM)校正电流，其中所述第二修整电路用于：

当所述输入电压在所述中间电压输入范围中时，提供具有非零值的所述VCM校正电流；以及

当所述输入电压在所述低电压输入范围和所述高电压输入范围中时，提供具有零值的所述VCM校正电流；

其中所述前置放大器输出级电路用于将所述偏移校正电流和所述VCM校正电流施加到所述差分对的输出信号。

16.根据权利要求15所述的装置，其中：

所述第一修整电路和所述第二修整电路将接收相同的一组修整位；

所述第一电流源被配置为基于所述一组修整位来选择所述偏移电压校正电流的值；并且

所述第二电流源被配置为基于所述一组修整位来选择所述VCM校正电流的值。

17.根据权利要求15至16中任一项所述的装置，其中当所述输入电压在所述中间电压输入范围中时，所述VCM校正电流小于所述偏移电压校正电流。

18.根据权利要求15至17中任一项所述的装置，其中：

所述第一复制电路包括并联连接的NMOS晶体管对和PMOS晶体管对；并且

所述第二复制电路包括串联连接的NMOS晶体管对和PMOS晶体管对。

19.根据权利要求18所述的装置，其中当所述输入电压在所述中间电压输入范围中时，所述第一复制电路和所述第二复制电路将提供相同的输出信号。

20.根据权利要求15至19中任一项所述的装置，其中所述第一电流源和所述第二电流源以不同的方式实现。