CN116981344A - 封装器件、封装方法、量子处理器及量子计算机 - Google Patents

Abstract

本申请公开了一种封装器件、封装方法、量子处理器及量子计算机。属于量子计算技术领域。所述封装器件，包括：第一电路组件，其具有用于连接外部电路的第一连接端，及与所述第一连接端对应连接的第一电连接点；以及，第二电路组件，其具有用于连接量子芯片的第二连接端，及与所述第二连接端对应连接的第二电连接点，所述第二电路组件可拆卸的置于所述第一电路组件上，且在所述第二电路组件置于所述第一电路组件上时，所述第二电连接点与所述第一连接点连接。该封装器件的安装、拆卸便利，有助于提高量子处理器的安装效率。

Description

封装器件、封装方法、量子处理器及量子计算机

技术领域

本申请属于量子计算技术领域，尤其是量子芯片封装领域，特别地，本申请涉及一种封装器件、封装方法、量子处理器及量子计算机。

背景技术

量子芯片作为量子计算机的核心部件，量子芯片是一种较为脆弱的元器件，裸露的量子芯片极易受到周围环境中杂波的影响，导致量子芯片上信号的传输以及性能受到影响，因此在实际使用时，需利用封装器件(如封装盒)将量子芯片进行封装形成量子处理器后再使用。在现有技术中，封装器件内用于量子芯片封装的电路板与外部电路进行连接时，通常采用焊接的方式，而现有的封装器件的结构需要将该电路板既与量子芯片连接，又与外部线路连接，这即造成较大的工作量，效率较低、周期较长，安装或者拆卸的操作不够便利。随着量子比特数的扩展，这个问题将更加突出。

发明创造内容

为克服现有技术的缺陷，本申请提供一种封装器件、封装方法、量子处理器及量子计算机，该封装器件的安装便利，有助于提高量子处理器在稀释制冷机的安装效率。

本申请的一个实施例提供了一种封装器件，包括：第一电路组件，其具有用于连接外部电路的第一连接端，及与所述第一连接端对应连接的第一电连接点；以及，第二电路组件，其具有用于连接量子芯片的第二连接端，及与所述第二连接端对应连接的第二电连接点，所述第二电路组件可拆卸的置于所述第一电路组件上，且在所述第二电路组件置于所述第一电路组件上时，所述第二电连接点与所述第一连接点连接。

如上所述的封装器件，所述第二电路组件和所述第一电路组件通过插拔结构连接。

如上所述的封装器件，所述插拔结构包括形成于第一电路组件上的柱体，及形成于第二电路组件上的限位孔，所述限位孔和所述柱体相配合。

如上所述的封装器件，所述第一电路组件包括形成有所述第一连接端和所述第一电连接点的第一电路板，及形成有柱体的固定基板；所述第二电路组件包括形成有所述第二连接端和所述第二电连接点的第二电路板，且所述第一电路板和所述第二电路板均形成有与所述柱体相配合的孔。

如上所述的封装器件，还包括位于所述第一电路板和所述第二电路板之间的转接电路板，所述转接电路板上形成有连接导体，所述连接导体一端部用于与第一电连接点对置连接，所述连接导体的另一端部用于与第二电连接点对置连接。

如上所述的封装器件，所述连接导体的端部为弹性结构。

如上所述的封装器件，所述转接电路板为毛纽扣板端连接器。

本申请的一个实施例提供了一种封装方法，包括：提供量子芯片；以及，提供如上所述封装器件，并将所述第一连接端与外部电路连接，将所述第二连接端与量子芯片键合连接，以及将所述第二电路组件可拆卸的置于所述第一电路组件上，且将所述第二电连接点与所述第一连接点对置连接。

本申请的一个实施例提供了一种量子处理器，包括：量子芯片；及如上所述的封装器件，所述量子芯片与所述第二电连接点键合连接。

本申请的一个实施例提供了一种量子计算机，包括如上所述的量子处理器。

与现有技术相比，本申请提供的封装器件，包括：第一电路组件，其具有用于连接外部电路的第一连接端，及与所述第一连接端对应连接的第一电连接点；以及，第二电路组件，其具有用于连接量子芯片的第二连接端，及与所述第二连接端对应连接的第二电连接点，所述第二电路组件可拆卸的置于所述第一电路组件上，且在所述第二电路组件置于所述第一电路组件上时，所述第二电连接点与所述第一连接点连接。该封装器件通过可拆卸的第一电路组件和第二电路组件，便于同步的进行第一电路组件与外部电路的连接，以及第二电路组件与量子芯片的键合连接，从而提高了在稀释制冷机的安装效率。

附图说明

图1为本申请提供的一种安装封装器件的低温超导环境示意图；

图2为本申请提供的一种封装器件的结构示意图；

图3为本申请提供的一种封装方法的示意图；

图4为本申请提供的另一种封装器件的结构示意图；

图5为本申请提供的另一种封装方法的示意图。

附图标记说明：

1－第一电路组件，10－第一电路板，11－第一连接端，12－第一电连接点，13－第一限位孔；

2－第二电路组件，20－第二电路板，21－第二连接端，22－第二连接点，23－第二限位孔，

3－转接电路板，30－连接导体，

41－固定基板，410－连接器安装孔，42－固定盖板，5－柱体，6－芯片贴台，7－热量传导结构。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。另外，应该理解的是，本申请基于附图进行关于在各层“上”和“下”的指代。

图1为本申请提供的一种安装封装器件的低温超导环境示意图。

量子芯片作为量子计算的硬件结构，是量子比特硬件单元的集成。量子芯片是一种较为脆弱的元器件，裸露的量子芯片极易受到周围环境中杂波的影响，导致量子芯片上信号的传输以及性能受到影响。为保障量子芯片稳定工作，在实际使用时，需先利用封装器件将量子芯片进行封装。量子芯片经封装形成量子处理器之后放置在低温超导环境中，例如，经封装后，量子处理器安装在图1所示的硬件平台上，该硬件平台包括制冷板、转接板、固定架等结构，且量子处理器一般固定在固定架的底部并在固定架外部形成壳体使量子处理器获得与外接隔离的内部环境(图中未示意出)。量子芯片上各信号端口，如读取信号线、脉冲信号线、磁通调控信号线等等的端口，需经封装器件的转接线路与外部的信号发生装置或信号接收装置连接，因此，在封装器件表面需要安装信号连接器。封装的目的是为了给量子芯片提供基本的信号连接、良好的热接触、提供稳定的地平面以及基本的屏蔽保护。

封装器件的体积决定低温超导环境中需要预留放置空间的大小；封装器件的结构决定连接量子芯片的信号传输线的空间布置，进而决定了信号的传输质量等，也影响着安装拆卸的效率。改善量子芯片封装盒的结构，以实现小型化、集约化和结构合理性一直是量子计算研究企业的重点工作之一。

现有技术中，量子芯片主要采用两种封装方式，一种是封装盒内设有芯片贴台，将量子芯片粘贴在该芯片贴台上，在芯片贴台周围布置形成有传输线路的PCB板(PrintedCircuit Board，印刷电路板)并将该传输线路与量子芯片的端口连接，另一种是将量子芯片置于固定槽或固定腔，再将一PCB板覆盖，使得量子芯片被压紧固定，并且同样需要将该PCB板上的传输线路与量子芯片的端口连接。

印刷电路板还需要与外部线路进行连接，并且连接的方式通常是焊接，且外部线路还需要穿过封装盒。而传统的封装结构需要将该电路板既与量子芯片连接，又与外部线路连接，这即造成整体工作量较大，安装效率较低，而且封装完成后芯片难以取出，在低温超导环境进行封装器件的安装也非常不便利。随着量子比特数的扩展，这个问题将更加突出。

并且，在低温超导环境安装该封装器件时，外部电路与量子处理器的接线不方便、排线不方便使得用于量子芯片封装的现有封装器件无法充分利用外部空间安装信号连接器。

为此，本申请的实施例提供了一种封装器件、封装方法、量子处理器及量子计算机，该封装器件实现了量子处理器高效便捷的安装。

图2为本申请提供的一种封装器件的结构示意图；

图3为本申请提供的一种封装方法的示意图；

结合图1、图2和图3所示，本申请的第一个实施例提供了一种封装器件，包括：第一电路组件1和第二电路组件2，所述第二电路组件2可拆卸的置于所述第一电路组件1上。其中；第一电路组件1具有第一连接端11和第一电连接点12，具体的，在第一电路板10上形成有第一信号传输线(附图未示意出)，第一连接端11和第一电连接点12可以是该第一信号传输线的端部结构，第一连接端11用于连接外部电路，第一电连接点12与所述第一连接端11对应连接从而可以实现信号在两者间传输；第二电路组件2具有第二连接端21和第二电连接点22，具体的，在第二电路板20上形成有第二信号传输线(附图未示意出)，第二连接端21和第二电连接点22可以是该第二信号传输线的端部结构，第二连接端21用于连接位于量子芯片上的信号端口，例如，读取信号线、脉冲信号线、磁通调控信号线等等的端口，且第二电连接点22与所述第二连接端21对应连接从而可以实现信号在两者间传输。并且，具体实施时，在所述第二电路组件2置于所述第一电路组件1上时，所述第二电连接点22与所述第一电连接点12形成连接，该连接即可确保电信号由所述第一连接端11传输至所述第一电连接点12，然后经所述第二电连接点22传输至所述第二连接端21传输，或者沿着相反的方向传输该电信号，如确保电信号由所述第二连接端21传输至所述第二电连接点22，然后经所述第一电连接点12传输至所述第一连接端11传输。可以理解的是，为方便所述第二电连接点22与所述第一电连接点12形成连接，所述第二电连接点22与所述第一电连接点12所在的表面相对置，为此，可以将第一连接端11和第一电连接点12形成在不同表面，也可以将第二连接端21和第二电连接点22形成在不同表面。

需要说明的是，相关技术中的封装器件通常利用同一电路板作为量子芯片与外部电路的连接中介，该电路板既要与量子芯片连接，又要与外部电路连接，因此，在量子芯片的封装过程中，只能分步地进行封装器件与量子芯片的键合连接步骤，及封装器件与外部电路的连接步骤。而本申请提供的封装器件通过可拆卸的第一电路组件1和第二电路组件2，便于同步的进行第一电路组件1与外部电路的连接，以及第二电路组件2与量子芯片的键合连接，再将所述第二电路组件2置于所述第一电路组件1上，并使所述第二电连接点22与所述第一电连接点12形成连接，因此，这种结构有助于提高量子处理器的安装效率。

在一些实施例中，所述第二电路组件2和所述第一电路组件1通过插拔结构连接，借助插拔结构将所述第二电路组件2可拆卸的置于所述第一电路组件1上，但可以理解的是，本申请具体实施时不限于此，只要是能够实现所述第二电路组件2和所述第一电路组件1的分离、结合的结构，并且该结构可以确保在两者结合时，所述第二电路组件2置于所述第一电路组件1上且使所述第二电连接点22与所述第一电连接点12形成连接即可。在一些示例中，所述插拔结构包括形成于第一电路组件1上的柱体，及形成于第二电路组件2上的限位孔，所述限位孔和所述柱体5相配合。

在一些实施例中，所述第一电路组件1包括形成有所述第一连接端11和所述第一电连接点12的第一电路板10，及形成有柱体5的固定基板41，所述第一电路板10形成有与所述柱体5相配合的第一限位孔13，示例性的，结合图2所示，所述第一连接端11位于第一电路板10的底部表面，所述第一电连接点12位于第一电路板10的顶部表面；所述第二电路组件2包括形成有所述第二连接端21和所述第二电连接点22的第二电路板20，所述第二电路板20形成有与所述柱体5相配合的第二限位孔23，作为一种示例，结合图2所示，所述第一连接端11位于第一电路板10的底部表面，所述第一电连接点12位于第一电路板10的顶部表面。可通过限位孔和柱体5的配合，将所述第一电路板10、所述第二电路板20叠置在所述固定基板41上。示例性的，结合图2所示，所述第二电路组件2还可以包括固定盖板42，固定基板41和固定盖板42相配合，可以将处于固定基板41和固定盖板42之间的第一电路板10、第二电路板20两者对置压紧。

在另一些实施例中，所述封装器件还包括位于所述第一电路板10和所述第二电路板20之间的转接电路板3，所述转接电路板3上形成有连接导体30，所述连接导体30的一端部用于与第一电连接点12对置连接，所述连接导体30的另一端部用于与第二电连接点22对置连接。为避免连接导体30在接触第一电连接点12、第二电连接点22时，损伤电连接点结构而影响信号传输，在一个实施例中，所述连接导体30的端部为弹性结构，弹性结构形成缓冲，确保了连接导体30在第一电连接点12、第二电连接点22形成软接触。在另一实施例中，所述转接电路板3为毛纽扣板端连接器，毛纽扣板间电连接器与电路板上形成的电连接点是端面接触，插拔力产生的损伤较小，将一个毛纽扣板间连接器安装在上下电路板之间即可完成电路板间的垂直连接。

本申请的第二个实施例提供了一种封装方法，参考图3所示，所述封装方法包括步骤S301至步骤S302，其中：步骤S301、提供量子芯片，该量子芯片上形成有信号端口，例如，读取信号线、脉冲信号线、磁通调控信号线等等的端口；及步骤S302、提供如上实施例所述封装器件，并将所述第一连接端11与外部电路连接，将所述第二连接端21与量子芯片通过引线键合连接，具体的，将信号属性相同的的第二连接端21与信号端口连接，以及将所述第二电路组件2可拆卸的置于所述第一电路组件1上，且将所述第二电连接点22与所述第一连接点12对置连接以形成信号传输连通的目的。其中，所述第一连接端11可以与信号连接器(如SMA接头或者SMP接头)连接，并经外部电路的传输线缆连接至信号发生装置或者信号接收装置连接。

本申请的第三个实施例提供了一种量子处理器，包括：量子芯片；及如上实施例所述的封装器件，所述量子芯片与所述第二连接端21通过引线键合连接。通常，量子芯片可以直接设置在电路板上。在一实施例中，为疏导量子芯片运行时堆积的热量，该封装器件还可以包括芯片贴台6，该量子芯片可以设置该芯片贴台6上，并且该芯片贴台6与热量传导结构7连接，量子芯片的热量通过芯片贴台6、热量传导结构7散热。

这里需要指出的是：以上量子处理器包括如前实施例所述的封装器件，或者包括根据以上封装方法获得封装器件，且具有同上述封装器件实施例、封装方法实施例相同的有益效果，因此不做赘述。对于本申请量子处理器实施例中未披露的技术细节，本领域的技术人员请参照上述封装器件实施例或者封装方法实施例的描述而理解，为节约篇幅，这里不再赘述。

本申请的第四个实施例提供了一种量子计算机，所述量子计算机包括：真空制冷系统，其包括密闭容器；如上实施例所述的量子处理器，该量子芯片被包含在由该密闭容器限定的真空制冷环境内；以及设于该真空制冷环境内的多个传输线路，以便将电磁信号引导到该量子处理器中的至少一个选定的量子比特并且从该至少一个选定的量子比特接收电磁信号。

这里需要指出的是：以上量子计算机包括如前实施例所述的量子处理器，且具有同上述量子处理器实施例相同的有益效果，因此不做赘述。对于本申请量子计算机实施例中未披露的技术细节，本领域的技术人员亦请参照上述封装器件实施例或者封装方法实施例的描述而理解，为节约篇幅，这里不再赘述。

结合图1所示，在低温超导环境安装该封装器件时，外部电路与量子处理器进行接线排线，由于结构限制，封装器件的安装面可连接的信号连接器数量非常有限，这造成接线不方便、排线不方便，且随着量子比特数的扩展，这个问题将更加突出，这方面的不足严重影响了量子比特数量的扩展。为此，本申请还提供了如下第五个实施例至第八个实施例描述的一种封装器件、封装方法、量子处理器及量子计算机，该封装器件将信号连接器分散到两块电路板上连接安装，有助于提高信号连接器的安装数量。

图4为本申请提供的另一种封装器件的结构示意图；

图5为本申请提供的另一种封装方法的示意图。

结合图1、图4和图5所示，参考性的对比图2和图3所示，本申请的第五个实施例提供了一种封装器件，包括：两个第一电路板10，及位于两个所述第一电路板10之间的第二电路板20，其中：各第一电路板10均具有第一连接端11和第一电连接点12，第一连接端11用于连接信号连接器，且第一电连接点12与所述第一连接端11对应连接从而可以实现信号在两者间传输，具体的，在第一电路板10上形成有第一信号传输线(附图未示意出)，第一连接端11和第一电连接点12可以是该第一信号传输线的端部结构，所述第二电路板20具有第二连接端21和第二电连接点22，具体的，在第二电路板20上形成有第二信号传输线(附图未示意出)，第二连接端21和第二电连接点22可以是该第二信号传输线的端部结构，第二连接端21用于连接量子芯片上的信号端口，例如，读取信号线、脉冲信号线、磁通调控信号线等等的端口，且第二电连接点22与所述第二连接端21对应连接从而可以实现信号在两者间传输。需要强调的是，在本实施例中，结合图4所示，在两个第一电路板10中，处于上方的第一电路板10具有位于顶部表面的第一连接端11和位于底部表面的第一电连接点12，而处于下方的第一电路板10具有位于底部表面的第一连接端11和位于顶部表面的第一电连接点12。所述第二电连接点22包括分布于不同表面的第一类电连接点和第二类电连接点，示例性的，第一类电连接点可位于所述第二电路板20的顶部表面，第二类电连接点可位于所述第二电路板20的底部表面，且所述第一类电连接点与图2中处于上方的第一电路板10所具有的第一电连接点12连接，所述第二类电连接点与图2中处于下方的第一电路板10所具有的第一电连接点12连接。该封装器件将第二电路板20置于两个第一电路板10之间，可将位于第二电路板20不同表面的第二电连接点22分别连接至不同的第一电路板10上，这种方式有助于提高信号连接器的安装数量，例如，经连接器安装孔410固定的信号连接器，其信号传输导体可与对应第一电路板10上的第一连接端11固定连接，从而适用于更多量子比特的封装。

在一些实施例中，所述第一电连接点12和所述第二连接点22具有相同的物理属性，具体的，所述第一电连接点12和所述第二连接点22的形状大小相同，材质构造相同，例如，均为超导材质，如铝(Al)、铌(Nb)等，具体实施时不限于此，只要在等于或低于临界温度的温度时展现超导特性的材料均可。

在一些实施例中，所述第一电路板10、及所述第二电路板20可拆卸的叠置。在一些实施例中，所述第二电路板20和所述第一电路板10通过插拔结构连接，借助插拔结构将所述第二电路板20可拆卸的置于所述第一电路板10上，但可以理解的是，本申请具体实施时不限于此，只要能够实现所述第二电路板20和所述第一电路板10的分离、结合的结构，并且该结构可以确保在两者结合时，所述第二电路板20置于所述第一电路板10上且使所述第二电连接点22与所述第一电连接点12形成连接即可。在一些实施例中，所述信号连接器安装于固定基板41，所述固定基板41上形成有贯穿所述第一电路板10和所述第二电路板20的柱体5，且所述信号连接器的端部与所述第一连接端11连接。具体的，所述第一电路板10形成有与所述柱体5相配合的第一限位孔13，所述第二电路板20形成有与所述柱体5相配合的第二限位孔23，可通过限位孔和柱体5的配合，将所述第一电路板10、所述第二电路板20叠置在所述固定基板41上。示例性的，结合图2所示，所述第二电路组件2还可以包括固定盖板42，固定基板41和固定盖板42相配合，可以将处于固定基板41和固定盖板42之间的第一电路板10、第二电路板20两者对置压紧。

在一些实施例中，所述封装器件还包括位于所述第一电路板10和所述第二电路板20之间的转接电路板3，所述转接电路板3上形成有连接导体30，所述连接导体30的一端部用于与第一电连接点12对置连接，所述连接导体30的另一端部用于与第二电连接点22对置连接。为避免连接导体30在接触第一电连接点12、第二电连接点22时，损伤电连接点结构而影响信号传输，示例性的，所述连接导体30的端部为弹性结构，弹性结构形成缓冲，确保了连接导体30在第一电连接点12、第二电连接点22形成软接触。又示例性的，所述转接电路板30为毛纽扣板端连接器，毛纽扣板间电连接器与电路板上形成的电连接点是端面接触，插拔力产生的损伤较小，将一个毛纽扣板间连接器安装在上下电路板之间即可完成电路板间的垂直连接。

本申请的第六个实施例提供了一种封装方法，参考图5所示，所述封装方法包括步骤S601至步骤S602，其中：步骤S601、提供量子芯片，该量子芯片上形成有信号端口，例如，读取信号线、脉冲信号线、磁通调控信号线等等的端口；及步骤S602、提供如本申请的第五个实施例所述封装器件，并将所述第一连接端11与信号连接器连接，将所述第二连接端21与量子芯片键合连接，具体的，将信号属性相同的的第二连接端21与信号端口连接，以及将所述第二电路板20置于两个所述第一电路板10之间，且将所述第一类电连接点12与一个所述第一电路板10的所述第一电连接点12与连接，并将所述第二类电连接点与另一个所述第一电路板10的所述第一电连接点12连接。

本申请的第七个实施例提供了一种量子处理器，包括：量子芯片；及如本申请的第五个实施例所述的封装器件，所述量子芯片与所述第二连接端21键合连接。

本申请的第八个实施例提供了一种量子计算机，其特征在于，包括如本申请的第七个实施例所述的量子处理器。具体的，所述量子计算机包括：真空制冷系统，其包括密闭容器；如本申请的第七个实施例所述的量子处理器，该量子芯片被包含在由该密闭容器限定的真空制冷环境内；以及设于该真空制冷环境内的多个传输线路，以便将电磁信号引导到该量子处理器中的至少一个选定的量子比特并且从该至少一个选定的量子比特接收电磁信号。

以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上所述仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。

Claims (10)

1.一种封装器件，其特征在于，包括：

第一电路组件，其具有用于连接外部电路的第一连接端，及与所述第一连接端对应连接的第一电连接点；以及，

第二电路组件，其具有用于连接量子芯片的第二连接端，及与所述第二连接端对应连接的第二电连接点，所述第二电路组件可拆卸的置于所述第一电路组件上，且在所述第二电路组件置于所述第一电路组件上时，所述第二电连接点与所述第一电连接点连接。

2.根据权利要求1所述的封装器件，其特征在于，所述第二电路组件和所述第一电路组件通过插拔结构连接。

3.根据权利要求2所述的封装器件，其特征在于，所述插拔结构包括形成于第一电路组件上的柱体，及形成于第二电路组件上的限位孔，所述限位孔和所述柱体相配合。

4.根据权利要求2或3所述的封装器件，其特征在于：

所述第一电路组件包括形成有所述第一连接端和所述第一电连接点的第一电路板，及形成有柱体的固定基板；

所述第二电路组件包括形成有所述第二连接端和所述第二电连接点的第二电路板，且所述第一电路板和所述第二电路板均形成有与所述柱体相配合的限位孔。

5.根据权利要求1至3任一项所述的封装器件，其特征在于，还包括位于所述第一电路板和所述第二电路板之间的转接电路板，所述转接电路板上形成有连接导体，所述连接导体一端部用于与第一电连接点对置连接，所述连接导体的另一端部用于与第二电连接点对置连接。

6.根据权利要求5所述的封装器件，其特征在于，所述连接导体的端部为弹性结构。

7.根据权利要求5所述的封装器件，其特征在于，所述转接电路板为毛纽扣板端连接器。

8.一种封装方法，其特征在于，包括：

提供量子芯片；

提供权利要求1至7任一项所述封装器件，并将所述第一连接端与外部电路连接，将所述第二连接端与量子芯片键合连接，以及将所述第二电路组件可拆卸的置于所述第一电路组件上，且将所述第二电连接点与所述第一连接点对置连接。

9.一种量子处理器，其特征在于，包括：

量子芯片；及

权利要求1至7任一项所述的封装器件，所述量子芯片与所述第二连接端键合连接。

10.一种量子计算机，其特征在于，包括权利要求9所述的量子处理器。